JP2015125411A - 映像処理装置 - Google Patents
映像処理装置 Download PDFInfo
- Publication number
- JP2015125411A JP2015125411A JP2013271794A JP2013271794A JP2015125411A JP 2015125411 A JP2015125411 A JP 2015125411A JP 2013271794 A JP2013271794 A JP 2013271794A JP 2013271794 A JP2013271794 A JP 2013271794A JP 2015125411 A JP2015125411 A JP 2015125411A
- Authority
- JP
- Japan
- Prior art keywords
- video
- video signals
- signal
- video signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 45
- 239000002131 composite material Substances 0.000 claims description 21
- 230000002194 synthesizing effect Effects 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 abstract description 17
- 238000003786 synthesis reaction Methods 0.000 abstract description 17
- 238000000034 method Methods 0.000 description 29
- 230000001360 synchronised effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- 230000001276 controlling effect Effects 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
本発明は、以下の処理を実行することによっても実現される。すなわち、上述した実施形態の機能を実現するソフトウエア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。この場合、撮像装置の制御方法の手順が記述されたコンピュータで実行可能なプログラムおよびそのプログラムを記憶した記憶媒体は本発明を構成する。
20 合成部
21 フレームメモリ
51 同期手段
55 制御手段
Claims (13)
- 複数の映像信号を入力する入力手段と、
前記複数の映像信号を一時的に記憶する記憶手段を含み、前記複数の映像信号を合成して合成映像信号を出力する合成手段と、
前記複数の映像信号のうちの一つの映像信号と前記合成映像信号とを同期させる同期手段と、
前記複数の映像信号の状態に基づいて前記合成映像信号の出力タイミングを制御する制御手段と、を有することを特徴とする映像処理装置。 - 前記記憶手段から前記合成映像信号を出力する際に、前記複数の映像信号の少なくとも一つの追い越しが発生するか否かを予測する予測手段を更に有し、
前記制御手段は、前記予測手段により前記追い越しが発生すると予測された場合、前記合成映像信号の前記出力タイミングを調整することを特徴とする請求項1に記載の映像処理装置。 - 前記予測手段は、前記複数の映像信号のそれぞれについての時間的に異なる二つのフレームのそれぞれの信号を記憶するタイミングと、前記合成映像信号の前記出力タイミングとの関係に基づいて、前記複数の映像信号の少なくとも一つの追い越しが発生するか否かを予測することを特徴とする請求項2に記載の映像処理装置。
- 前記制御手段は、前記二つのフレームの少なくとも一方のフレームの前記信号の前記記憶手段への書き込みタイミングと、前記合成映像信号の該記憶手段からの読み込みタイミングとが交差するか否かに基づいて、前記複数の映像信号の少なくとも一つの追い越しが発生するか否かを予測することを特徴とする請求項3に記載の映像処理装置。
- 前記予測手段により前記追い越しが発生すると予測された場合、前記合成映像信号の前記出力タイミングを調整するための調整量を算出する調整手段を更に有し、
前記制御手段は、前記調整量に基づいて前記合成映像信号の前記出力タイミングを調整することを特徴とする請求項2乃至4のいずれか1項に記載の映像処理装置。 - 前記調整手段は、前記複数の映像信号の1周期の範囲内で前記調整量を算出することを特徴とする請求項5に記載の映像処理装置。
- 前記複数の映像信号の優先順位を求める計算手段を更に有し、
前記計算手段は、前記複数の映像信号の全てに対して前記追い越しを回避することができないと判定した場合、前記複数の映像信号のうち前記優先順位が最も低い映像信号を除いた映像信号に対して該追い越しを回避することができるか否かを判定することを特徴とする請求項2乃至6のいずれか1項に記載の映像処理装置。 - 前記制御手段は、前記計算手段が、対象となる全ての映像信号に対して前記追い越しを回避することができると判定した場合、該対象となる全ての映像信号の状態に基づいて前記合成映像信号の前記出力タイミングを制御することを特徴とする請求項7に記載の映像処理装置。
- 前記記憶手段は、前記複数の映像信号から構成される一つのフレーム分の信号を記憶するフレームメモリであることを特徴とする請求項1乃至8のいずれか1項に記載の映像処理装置。
- 請求項1乃至9のいずれか1項に記載の映像処理装置を有することを特徴とする表示装置。
- 複数の映像信号を入力するステップと、
前記複数の映像信号を一時的に記憶手段に記憶させるステップと、
前記複数の映像信号のうちの一つの映像信号と、該複数の映像信号を合成した合成映像信号とを同期させるステップと、
前記複数の映像信号の状態に基づいて前記合成映像信号の出力タイミングを制御するステップと、
前記合成映像信号を出力するステップと、を有することを特徴とする映像処理装置の制御方法。 - 複数の映像信号を入力するステップと、
前記複数の映像信号を一時的に記憶手段に記憶させるステップと、
前記複数の映像信号のうちの一つの映像信号と、該複数の映像信号を合成した合成映像信号とを同期させるステップと、
前記複数の映像信号の状態に基づいて前記合成映像信号の出力タイミングを制御するステップと、
前記合成映像信号を出力するステップと、をコンピュータに実行させることを特徴とするプログラム。 - 請求項12に記載のプログラムを記憶していることを特徴とする記憶媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013271794A JP6448189B2 (ja) | 2013-12-27 | 2013-12-27 | 映像処理装置 |
US14/566,876 US10212316B2 (en) | 2013-12-27 | 2014-12-11 | Video processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013271794A JP6448189B2 (ja) | 2013-12-27 | 2013-12-27 | 映像処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015125411A true JP2015125411A (ja) | 2015-07-06 |
JP2015125411A5 JP2015125411A5 (ja) | 2017-02-09 |
JP6448189B2 JP6448189B2 (ja) | 2019-01-09 |
Family
ID=53483343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013271794A Expired - Fee Related JP6448189B2 (ja) | 2013-12-27 | 2013-12-27 | 映像処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10212316B2 (ja) |
JP (1) | JP6448189B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160065880A1 (en) * | 2014-08-28 | 2016-03-03 | Gregory A. Pearson, Inc. | Systems and methods for picture-in-picture video conference functionality |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6307655B1 (ja) * | 2017-10-23 | 2018-04-04 | イメージニクス株式会社 | 映像信号処理装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6446375A (en) * | 1987-08-14 | 1989-02-20 | Sony Corp | Picture signal processor |
JP2000513169A (ja) * | 1997-04-21 | 2000-10-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数のビデオ及びグラフィック源の低速pll手法を用いたディスプレイへの同期 |
JP2002537571A (ja) * | 1999-02-09 | 2002-11-05 | ミクロナス ミュニッヒ ゲーエムベーハー | 少なくとも第一と第二の画像シーケンスを1つの総合画像に同時に表示するための方法と装置。 |
JP2004295133A (ja) * | 1999-01-29 | 2004-10-21 | Canon Inc | 画像処理装置 |
JP2005124167A (ja) * | 2003-09-25 | 2005-05-12 | Canon Inc | フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置 |
JP2006267663A (ja) * | 2005-03-24 | 2006-10-05 | Canon Inc | タイミング制御装置及び信号処理装置 |
JP2010119026A (ja) * | 2008-11-14 | 2010-05-27 | Panasonic Corp | 画像表示装置および画像表示装置の垂直同期制御方法 |
JP2012118563A (ja) * | 2012-02-03 | 2012-06-21 | Casio Comput Co Ltd | 映像出力装置、及び映像出力方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3423327B2 (ja) | 1991-09-19 | 2003-07-07 | オリンパス光学工業株式会社 | 映像信号入出力装置 |
JP2007271848A (ja) | 2006-03-31 | 2007-10-18 | Casio Comput Co Ltd | 映像出力装置、及び映像出力方法 |
-
2013
- 2013-12-27 JP JP2013271794A patent/JP6448189B2/ja not_active Expired - Fee Related
-
2014
- 2014-12-11 US US14/566,876 patent/US10212316B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6446375A (en) * | 1987-08-14 | 1989-02-20 | Sony Corp | Picture signal processor |
JP2000513169A (ja) * | 1997-04-21 | 2000-10-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数のビデオ及びグラフィック源の低速pll手法を用いたディスプレイへの同期 |
JP2004295133A (ja) * | 1999-01-29 | 2004-10-21 | Canon Inc | 画像処理装置 |
JP2002537571A (ja) * | 1999-02-09 | 2002-11-05 | ミクロナス ミュニッヒ ゲーエムベーハー | 少なくとも第一と第二の画像シーケンスを1つの総合画像に同時に表示するための方法と装置。 |
JP2005124167A (ja) * | 2003-09-25 | 2005-05-12 | Canon Inc | フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置 |
JP2006267663A (ja) * | 2005-03-24 | 2006-10-05 | Canon Inc | タイミング制御装置及び信号処理装置 |
JP2010119026A (ja) * | 2008-11-14 | 2010-05-27 | Panasonic Corp | 画像表示装置および画像表示装置の垂直同期制御方法 |
JP2012118563A (ja) * | 2012-02-03 | 2012-06-21 | Casio Comput Co Ltd | 映像出力装置、及び映像出力方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160065880A1 (en) * | 2014-08-28 | 2016-03-03 | Gregory A. Pearson, Inc. | Systems and methods for picture-in-picture video conference functionality |
US10638082B2 (en) * | 2014-08-28 | 2020-04-28 | Gregory A. Pearson, Inc. | Systems and methods for picture-in-picture video conference functionality |
Also Published As
Publication number | Publication date |
---|---|
US20150189127A1 (en) | 2015-07-02 |
JP6448189B2 (ja) | 2019-01-09 |
US10212316B2 (en) | 2019-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4312238B2 (ja) | 画像変換装置および画像変換方法 | |
US7336317B2 (en) | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device | |
JP5091643B2 (ja) | 画像処理装置、運転支援システム及び車両 | |
US8098327B2 (en) | Moving image frame rate converting apparatus and moving image frame rate converting method | |
JP2012169727A (ja) | 映像信号処理装置および映像信号処理方法 | |
JP6448189B2 (ja) | 映像処理装置 | |
JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
JP2015096920A (ja) | 画像処理装置および画像処理システムの制御方法 | |
JP2009267612A (ja) | 画像処理装置、及び画像処理方法 | |
JP5676924B2 (ja) | 投影装置及び投影方法 | |
JP2009089137A (ja) | 映像信号処理装置および映像信号処理方法 | |
JP5219646B2 (ja) | 映像処理装置及び映像処理装置の制御方法 | |
JP2006301029A (ja) | オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法 | |
JP2006303630A (ja) | フレームレート変換装置、追越補償方法及び表示装置 | |
JP4661036B2 (ja) | メモリコントローラおよびメモリコントロール方法、その方法を実行するためのプログラム | |
JP5409245B2 (ja) | 画像処理装置及びその制御方法 | |
JP2008236277A (ja) | 表示装置 | |
JP5388540B2 (ja) | 画像処理装置、画像処理方法、コンピュータプログラム及び記憶媒体 | |
JP6489802B2 (ja) | 撮像装置およびその制御方法、プログラム、並びに記憶媒体 | |
JP2020034869A (ja) | 映像処理装置および映像処理システム | |
JP4265342B2 (ja) | レート変換装置、レート変換方法、その方法を実行するためのプログラム、および画像信号処理装置 | |
JP2013109026A (ja) | 映像出力装置およびその制御方法、プログラム | |
JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
JP2017169038A (ja) | 映像処理装置、映像処理方法、表示装置及びプロジェクター | |
JP4264641B2 (ja) | レート変換装置およびレート変換方法、画像信号の処理装置および処理方法、並びに各方法を実行するためのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181204 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6448189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |