JP6448189B2 - 映像処理装置 - Google Patents

Description

本発明は、映像処理装置に係り、特に複数の映像信号を合成して出力する映像処理装置に関する。

従来から、入力された映像信号を出力または表示する際に、一旦、フレームメモリに映像信号を記憶させる映像処理装置が知られている。このような映像処理装置において、入力された映像信号のフレーム周波数などを考慮せずにフレームメモリから映像信号を読み出すと、入出力間で映像信号の追い越しが発生し、一つのフレームの中に異なるフレームの情報（映像信号）が混在する場合がある。このとき、異なるフレーム間で映像信号が大きく変化する場合、テアリング（ティアリング）と呼ばれる、映像に横筋が現れる現象が発生し、視聴の妨げとなる。

一方、映像信号の読み出しを入力した映像信号のフレーム周波数と同期させ、位相を適切に調整することでテアリングの発生を防止するフレームロックと呼ばれる技術が実用化されている。

特許文献１には、複数の入力映像信号から単一の表示映像を生成して出力する映像出力装置において、表示映像のフレーム周波数を、入力映像信号の中から所定の選択規則に従って設定する方法が開示されている。特許文献２には、入力される映像信号と異なる周期の映像信号に変換して出力する映像信号入出力装置が開示されている。

特開２００７−２７１８４８号公報 特開平５−８３６８６号公報

しかしながら、特許文献１には、使用者に同期対象とする映像信号を直接選択させる方法が開示されているが、この方法は、使用者に対して相応の知識を要求し、使用者に手間をかけさせることになる。また特許文献１には、映像信号が表示されている面積の大きいものを優先的に同期対象とする方法が開示されているが、この選択規則はテアリングが発生する可能性とは必ずしも相関があるわけではない。このため、テアリングが生じて視聴が妨害されることを回避できない場合がある。また特許文献１には、フレーム間の内容の変化が最も大きな入力映像を同期対象とする方法が開示されているが、この方法では変化が生じた後に同期対象を選択する必要があるため、テアリングなどの乱れが使用者に見えてしまう可能性がある。また、変化を測定するための処理負荷が大きい。

特許文献２の構成では、複数の入力信号を合成する場合について考慮されておらず、また、入力画像のフレームの読み飛ばしや二度読みが発生することを防ぐことができない。

また、複数のフレームメモリを備え、各フレームメモリに対する書き込みと読み出しのタイミングを適宜制御することによりテアリングを防止する技術も実用化されている。しかし、複数のフレームメモリを設けると、高コストになる。

そこで本発明は、入力された複数の映像信号を合成して出力する際に、少ないフレームメモリでテアリングの発生を低減させる映像処理装置および映像処理装置の制御方法を提供する。

本発明の一側面としての映像処理装置は、入力される複数の映像信号を記憶する記憶手段と、前記複数の映像信号を合成して合成映像信号を出力する合成手段と、前記複数の映像信号のうちの一つの映像信号と前記合成映像信号とを同期させる同期手段と、前記複数の映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御する制御手段と、前記複数の映像信号の入力タイミングと、前記合成映像信号の出力タイミングとの関係に基づいて、追い越しが発生するか否かを予測する予測手段とを有し、前記予測手段により前記追い越しが発生すると予測されたとき、前記制御手段は、前記複数の映像信号の全てに対して前記追い越しを回避することができない場合、前記複数の映像信号のうち優先順位が最も低い映像信号を除いた映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御する。

本発明の他の側面としての表示装置は、前記映像処理装置を有する。

本発明の他の側面としての映像処理装置の制御方法は、入力される複数の映像信号を記憶手段に記憶させるステップと、前記複数の映像信号のうちの一つの映像信号と、該複数の映像信号を合成した合成映像信号とを同期させるステップと、前記複数の映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御するステップと、前記複数の映像信号の入力タイミングと、前記合成映像信号の出力タイミングとの関係に基づいて、追い越しが発生するか否かを予測するステップと、前記合成映像信号を出力するステップとを有し、前記予測するステップにより前記追い越しが発生すると予測されたとき、前記合成映像信号の前記出力タイミングを制御するステップにおいて、前記複数の映像信号の全てに対して前記追い越しを回避することができない場合、前記複数の映像信号のうち優先順位が最も低い映像信号を除いた映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御する。

本発明の他の側面としてのプログラムは、入力される複数の映像信号を記憶手段に記憶させるステップと、前記複数の映像信号のうちの一つの映像信号と、該複数の映像信号を合成した合成映像信号とを同期させるステップと、前記複数の映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御するステップと、前記複数の映像信号の入力タイミングと、前記合成映像信号の出力タイミングとの関係に基づいて、追い越しが発生するか否かを予測するステップと、前記合成映像信号を出力するステップと、をコンピュータに実行させるプログラムであって、前記予測するステップにより前記追い越しが発生すると予測されたとき、前記合成映像信号の前記出力タイミングを制御するステップにおいて、前記複数の映像信号の全てに対して前記追い越しを回避することができない場合、前記複数の映像信号のうち優先順位が最も低い映像信号を除いた映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御する。

本発明の他の側面としての記憶媒体は、前記プログラムを記憶している。

本発明の他の目的及び特徴は、以下の実施例において説明される。

本発明によれば、入力された複数の映像信号を合成して出力する際に、少ないフレームメモリでテアリングの発生を低減させる映像処理装置および映像処理装置の制御方法を提供することができる。

本実施例における映像処理装置のブロック図である。 本実施例における映像処理装置の制御方法（映像信号の出力タイミングの調整方法）を示すフローチャートである。 本実施例における映像処理装置から出力された映像信号の一例を示す図である。 本実施例において、フレームメモリにおける入力信号１の書き込みと出力信号の読み出しとの関係を示す図である。 本実施例において、ｄｅｌａｙの調整可能な範囲を示す図である。 本実施例において、フレームメモリにおける入力信号１、２の書き込みと出力信号の読み出しとの関係を示す図である。 テアリングの説明図である。 複数の映像信号の合成を示す図である。

以下、本発明の実施例について、図面を参照しながら詳細に説明する。

まず、図７を参照して、本実施例において言及される「テアリング」について説明する。図７は、テアリングの説明図である。図７（ａ）は入力される映像信号のフレームを示し、図７（ｂ）は図７（ａ）の次に入力される映像信号のフレームを示している。図７（ｃ）は、図７（ｂ）の映像がフレームメモリに書き込まれている途中にフレームメモリから読み出された映像を示しており、中央部の破線部分を境界として、上方には図７（ｂ）の映像が描かれ、下方には直前のフレームである図７（ａ）の映像が描かれている。このように、時間的に前後するフレームの情報が読み出されたことが原因で、図７（ｃ）中の破線部分のように、互いに異なるフレームの画像が描かれる境界が発生してしまう現象がテアリングである。

続いて、図８を参照して、本実施例において言及される「複数の映像信号の合成」について説明する。図８は、複数の映像信号の合成を示す図である。図８（ａ）、（ｂ）はそれぞれ、合成元の映像信号を示しており、図８（ｃ）、（ｄ）はそれぞれ、図８（ａ）、（ｂ）の映像信号の合成後に出力または表示される映像を示している。

図８（ｃ）は、サイド・バイ・サイドと呼ばれる方法で合成された映像である。図（ｃ）の合成映像では、図８（ａ）、（ｂ）の映像信号を横に並べて出力または表示される。図８（ｄ）は、ピクチャー・イン・ピクチャーと呼ばれる方法で合成された映像である。図８（ｂ）の映像中に、子画面として図５（ｂ）の映像が表示されている。このように複数の映像信号を合成することにより、パソコンの作業画面を表示しつつテレビ番組を子画面で表示する、などの使い方が可能となり、利便性を向上させることができる。なお、複数の映像信号の合成方法として、本実施例はこれに限定されるものではなく、種々の映像の配置や大きさ、数の組み合わせにより複数の映像信号を合成する他の方法を採用することができる。

次に、図１を参照して、本実施例における映像処理装置の概略構成について説明する。図１は、映像処理装置１００のブロック図である。映像処理装置１００は、映像出力装置や表示装置であるが、これに限定されるものではなく、映像処理を行う他の装置として用いられるものであってもよい。

映像処理装置１００は、入力部１０、合成部２０、出力部３０、操作入力部４０、および、制御部５０を備えて構成されている。入力部１０（入力手段）には、外部装置（不図示）から複数の映像信号が入力される。入力部１０は、コンポジット端子やＨＤＭＩ（登録商標）端子などの映像信号を入力するための複数の端子を有し、様々なフォーマット（形式）の映像信号（複数の映像信号）を入力することができる。後述のように、入力部１０を介して入力された複数の映像信号は、合成部２０（合成手段）にて合成され、出力部３０から所定のフォーマット（形式）で出力される。

合成部２０は、操作入力部４０を用いて使用者により入力された合成設定に関する操作入力信号に基づいて、複数の映像信号を合成し、合成映像信号を出力する。このとき、合成部２０は、操作入力部４０からの操作入力信号に基づいて、合成が有効であるか否かを判定し、合成が有効である場合に複数の映像信号を合成するように構成されることが好ましい。本実施例において、使用者は、操作入力部４０を用いて、ピクチャー・イン・ピクチャーやサイド・バイ・サイドなどの表示形式の選択や、表示する映像信号の組み合わせの選択などを行う。そして合成部２０は、その設定に応じた合成を行う。また合成部２０は、入力部１０を介して得られた映像信号を一時的に記憶するフレームメモリ２１（記憶手段）を有する。フレームメモリ２１は、出力部３０から出力される映像（映像信号）の解像度と同じサイズの画像を記憶することが可能である。すなわちフレームメモリ２１は、複数の映像信号から構成される一つのフレーム分の信号を記憶することができるように構成されている。合成部２０は、入力された複数の映像信号のそれぞれに対して解像度変換などの信号処理を行った後、映像信号をフレームメモリ２１に書き込む。

出力部３０は、所定の信号形式（ドットクロックや水平同期周波数、ブランキング期間の設定）に基づいて、同期信号やクロックを含む映像信号（合成映像信号）を出力する。本実施例において、出力部３０から出力される映像信号の垂直同期信号は、合成部２０から出力される信号をそのまま出力したものである。垂直同期信号は、後述する制御部５０の制御により同期対象の映像信号（フレームロックの対象となる映像信号）の周期と同期している。また、詳細なタイミング（位相）についても、同様に、制御部５０により調整されている。出力部３０から出力される映像信号は、垂直同期信号に基づいて所定のブランキング期間を経た後に、合成部２０のフレームメモリ２１に記憶された情報（映像信号）を順次読み出すことで生成される。

制御部５０は、同期手段５１、調整手段５２、予測手段５３、計算手段５４、および、制御手段５５を有する。同期手段５１は、同期対象の映像信号（フレームロックの対象となる映像信号）の垂直同期信号の入力に基づいて、合成部２０から出力部３０へ出力される垂直同期信号を、同期対象の映像信号と同期させる。このように同期手段５１は、複数の映像信号のうちの一つの映像信号（の周期）と合成映像信号（の周期）とを同期させる。本実施例において、同期対象の映像信号は、操作入力部４０を用いた使用者による設定に基づいて、制御部５０により所定の規則により選択される。

調整手段５２は、合成部２０から出力部３０へ出力される垂直同期信号のタイミング（出力タイミング）を、同期対象の映像信号の垂直同期周波数の１周期に相当する範囲内（同期対象の映像のフレームの２度読みや読み飛ばしが生じない範囲内）で調整する。本実施例において、実際の調整量は、後述する制御部５０による調整量の制御により設定される。このように、同期手段５１と調整手段５２による同期および調整制御により、本実施例における映像処理装置１００の映像出力は、大域的には同期対象の映像信号の垂直同期信号の周期と同期しつつ、局所的には位相調整により細かな周期の変動を伴って行われる。

予測手段５３は、合成部２０から映像信号（出力信号、合成信号）を読み出す際に追い越しが発生するか否かを予測する。本実施例において、予測手段５３は、入力部１０から入力される各映像信号の信号形式、合成部２０による合成の設定、および、出力部３０から出力される映像信号の信号形式に基づいて、この予測を行う。本実施例において、予測手段５３は、フレームメモリ２１から１フレーム分の映像信号の読み出しが完了するごとに、次回の読み出し中に追い越しが発生するか否かを予測することが好ましい。なお、入力されている映像信号の精度は、映像信号を出力する外部装置に依存するため、必ずしも一定であるとは限らない。ただし本実施例では、定期的な測定でこれに対応しているものとする。

計算手段５４は、入力部１０を介して入力された複数の映像信号のそれぞれに対して、その優先順位を計算する。優先順位は、例えば、合成部２０により合成された後の映像の表示領域の大きさ、または、同期対象の映像信号との信号形式の近さの指標などに基づいて計算される。制御手段５５は、同期対象の映像信号（入力信号）のフレームメモリ２１への書き込み完了ごとに、予測手段５３による追い越し発生の予測結果に基づいて、必要に応じて合成部２０からの垂直同期信号の出力タイミングを調整（制御）する。すなわち制御手段５５は、複数の映像信号の状態に基づいて合成映像信号の出力タイミングを制御する。この詳細については後述する。

次に、図２を参照して、合成部２０から出力部３０への映像信号の出力タイミングの制御方法（映像処理装置１００の制御方法）について説明する。図２は、映像処理装置１００の制御方法を示すフローチャートである。図２の各ステップは、映像処理装置１００に記憶されているプログラム（映像処理プログラム）に従って、制御部５０により実行される。なお図２の各ステップは、既に操作入力部４０により映像信号の合成設定が行われている状態から開始されるものとする。

まずステップＳ１０において、制御部５０（同期手段５１）は、入力部１０から入力された複数の映像信号の中から、同期対象となる映像信号を選択する。続いてステップＳ２０において、制御部５０は、合成部２０から出力部３０への垂直同期信号の出力（映像出力）を開始する。ここで映像出力を開始する際には、予め入力部１０から映像信号が合成部２０へ送られており、映像信号が既に合成されている状態になっている。

続いてステップＳ３０において、制御部５０は、同期対象となる映像信号（フレームロックの対象となる映像信号）のフレームメモリ２１への書き込みが完了したか否かを判定する。例えば制御部５０は、同期対象となる映像信号のフレームメモリ２１への書き込みが完了したか否かを、ポーリングによる確認を繰り返すことにより判定する。フレームメモリ２１への書き込みが完了した場合、ステップＳ４０に進む。

ステップＳ４０において、制御部５０（予測手段５３）は、フレームメモリ２１から出力部３０への次回の映像信号の読み出し時に、追い越しが発生するか否かを予測する。予測手段５３は、映像信号の追い越しが発生しないと予測した場合、ステップＳ３０に戻り、次のフレームメモリへの書き込み完了を待つ。一方、予測手段５３は、映像信号の追い越しが発生すると予測した場合、ステップＳ５０に進む。

ステップＳ５０において、制御部５０（調整手段５２）は、合成部２０から出力部３０への垂直同期信号の出力タイミングを調整する。例えば、制御部５０（調整手段５２）は、追い越し回避の対象となる全ての入力（映像信号）のそれぞれに対して、追い越しを回避するために必要な調整量（出力タイミング調整量）を算出する。

続いてステップＳ６０において、制御部５０は、ステップＳ５０にて算出された各調整量の範囲内において、対象となる全ての入力（映像信号）のそれぞれに対して追い越しを回避することが可能であるか否かを判定する。対象となる全ての映像信号に対して、追い越しを回避可能でない場合、ステップＳ７０に進む。一方、対象となる全ての映像信号に対して、追い越しを回避可能である場合、ステップＳ８０に進む。

ステップＳ７０において、制御部５０（計算手段５４）は、各入力信号（各映像信号）の優先順位を求め、優先順位が最も低い入力信号（映像信号）を追い越しの回避対象から外し、ステップＳ６０に戻る。このように本実施例では、できるだけ映像信号の追い越しを回避するため、追い越しの回避対象となる映像信号を減らす。ただし、同期対象の映像信号を除く全ての入力（映像信号）が回避対象から外れる場合もある。例えば、同期対象の映像信号の倍の周期でフレームメモリ２１への書き込みを行うような映像信号が入力された場合、その映像信号に対応する個所での追い越しの発生を防ぐことは不可能である。

ステップＳ８０において、制御部５０（制御手段５５）は、ステップＳ５０にて調整手段５２により計算された調整量に基づいて、出力タイミングを調整（制御）し、ステップＳ３０に戻る。

次に、図３を参照して、制御部５０で行われる映像（映像信号）の出力タイミングの調整について説明する。図３は、本実施例における映像処理装置１００から出力された映像信号の一例を示す図である。図３は、入力部１０を介して入力された２つの入力信号（入力信号）を合成部２０でサイド・バイ・サイドに合成し、出力部３０から出力された出力信号を示している。ここで、２つの入力信号はそれぞれ、入力信号１、入力信号２とし、図３の画面左側のＡと表示されている領域に入力信号１、画面右側のＢと表示されている領域に入力信号２がそれぞれ表示されている。各入力信号は共にいわゆるＳＤ信号であり、ドットクロックのみが異なる関係にあり、入力信号１の垂直同期周波数は６０．００Ｈｚ、入力信号２の垂直同期周波数は５９．９４Ｈｚである。

また、各入力信号のその他の信号形式は、ＨＰｉｘｅｌｓ＝７２０、ＶＰｉｘｅｌｓ＝４８０、ＨＴｏｔａｌ＝８５８ドット、ＶＴｏｔａｌ＝５２５ライン、ＶＤａｔａＳｔａｒｔ＝３７ラインである。この例において、各入力信号は共に、合成時に９６０×７２０のサイズに解像度変換されており、入力信号１が同期対象となっている。

一方、出力信号はいわゆるＨＤ信号であり、垂直同期周波数は同期対象の入力信号１に従い、大域的には６０．００Ｈｚである。出力信号のその他の信号形式は、ＨＰｉｘｅｌｓ＝１９２０、ＶＰｉｘｅｌｓ＝１０８０、ＨＴｏｔａｌ＝２２００ドット、ＶＤａｔａＳｔａｒｔ＝４０ライン、ＰｉｘｅｌＣｌｏｃｋ＝１４８．５ＭＨｚである。すなわち、垂直同期周波数が６０．００Ｈｚの場合、ＶＴｏｔａｌ＝１１２５ラインとなる。

次に、図４乃至図６を参照して、入力信号（入力映像信号）と出力信号（出力映像信号）との関係について説明する。図４は、合成部２０のフレームメモリ２１における、入力信号１の書き込みと出力信号の読み出しとの関係を示す図である。図４において、縦軸（ｙ軸）はフレームメモリ２１のライン数、横軸（ｘ軸）は時間をそれぞれ示している。また図４において、実線の矢印は入力信号１のフレームメモリ２１への書き込み、破線の矢印は出力信号のフレームメモリ２１からの読み出しをそれぞれ示している。縦軸（ｘ軸）上の縦線は、入力信号１と出力信号それぞれの垂直同期信号のタイミングを示している。

図４中のＴ１＝ｋは、入力信号１の垂直同期信号が本実施例における映像処理装置１００の入力部１０に入力された時刻（タイミング）を示している。時刻Ｔ１から入力信号１のＶＤａｔａＳｔａｒｔに相当する時間が経過した後、入力信号１は、解像度変換を経てフレームメモリの１８０ライン目から９００ライン分が順次書き込まれていく。

図４中のＴ２＝ｋ＋ｄｅｌａｙは、合成部２０から出力信号の垂直同期信号が出力される時刻を示している。時刻Ｔ２から出力信号のＶＤａｔａＳｔａｒｔに相当する時間が経過した後、出力信号は、出力部３０によりフレームメモリ２１の０ライン目から１０８０ライン分が順次読み出されていく。

図４中のＴ３＝ｋ＋１／６０、および、Ｔ４＝ｋ＋１／６０＋ｄｅｌａｙは、時刻Ｔ１、Ｔ２のそれぞれの次の垂直同期信号の時刻（タイミング）を示している。ここで、ｄｅｌａｙは、制御部５０（調整手段５２）により設定される調整量である。調整量ｄｅｌａｙは、映像信号の読み出しが映像信号の書き込みを追い越さないように、各信号の形式に基づいて求められる。具体的には、時刻Ｔ２における調整量ｄｅｌａｙは、時刻Ｔ２に対応する破線が、時刻Ｔ１、Ｔ３のそれぞれに対応する実線と交わらない範囲内で調整される。図４において、時刻Ｔ４における調整量ｄｅｌａｙは、時刻Ｔ２における調整量ｄｅｌａｙと同じであるが、実際には、入力信号２の状態に基づいて前述の範囲内で制御部５０（調整手段５２）により動的に調整される。

図５は、図４中の調整量ｄｅｌａｙの調整可能な範囲を示す図である。本実施例において、図５に示されるように、調整量ｄｅｌａｙは、約２．５ｍｓから約１４．５ｍｓの範囲で調整可能である。図５において、Ｔ２’は時刻Ｔ２に関して調整量ｄｅｌａｙが最小となる時刻を示し、Ｔ２’’は時刻Ｔ２に関して調整量ｄｅｌａｙが最大となる時刻を示している。

図６は、フレームメモリ２１における入力信号１、２の書き込みと出力信号の読み出しとの関係を示す図であり、図４に対して入力信号２の書き込み信号を付加した図である。図６中の一点鎖線の矢印は、入力信号２のフレームメモリ２１への書き込みを示し、一点鎖線の縦線（Ｔ５、Ｔ６）は、入力信号２の垂直同期信号のタイミングを示している。また、図６中のＴ５は、入力信号２の垂直同期信号が本実施例における映像処理装置１００に入力された時刻を示し、Ｔ６は、時刻Ｔ５の次の垂直同期信号の時刻（タイミング）を示している。

前述のように、入力信号１の垂直同期周波数は６０．００Ｈｚ、入力信号２の垂直同期周波数は５９．９４Ｈｚであるため、Ｔ５−Ｔ１＜Ｔ６−Ｔ３となり、入力信号１と入力信号２のフレームメモリ２１への書き込みタイミングは徐々にずれていく。このため、調整量ｄｅｌａｙを固定した状態で一定時間経過がすると、入力信号２のフレームメモリ２１への書き込みと出力信号のフレームメモリ２１からの読み出しとの間で追い越し（映像信号の追い越し）が発生する。このとき、前述のように、出力信号（出力映像）にテアリングが発生してしまう。

テアリングの発生を回避するため、制御部５０（制御手段５５）は、例えば調整量ｄｅｌａｙを最小の２．５ｍｓまたは最大の１４．５ｍｓのいずれか一方を選択的に設定するように調整する。例えば初期状態の調整量ｄｅｌａｙが２．５ｍｓに設定されている状態において、予測手段５３がその状態で次回の出力信号のフレームメモリ２１からの読み出し時に追い越しが発生すると予測した場合、制御手段５５は調整量ｄｅｌａｙを１４．５ｍｓに設定する。また、調整量ｄｅｌａｙが１４．５ｍｓの状態において、予測手段５３が次回の出力信号のフレームメモリ２１からの読み出し時に追い越しが発生すると予測した場合、制御手段５５は調整量ｄｅｌａｙを２．５ｍｓに設定する。このような制御により、出力信号（出力映像信号）にテアリングが発生することを回避することができる。

このように本実施例において、制御手段５５は、複数の映像信号の状態に基づいて合成映像信号の出力タイミングを制御する。好ましくは、映像処理装置１００は、フレームメモリ２１から合成映像信号を出力する際に、複数の映像信号の少なくとも一つの追い越しが発生するか否かを予測する予測手段５３を有する。そして制御手段５５は、予測手段５３により追い越しが発生すると予測された場合、合成映像信号の出力タイミングを調整する。

また好ましくは、予測手段５３は、複数の映像信号のそれぞれの時間的に異なる二つのフレームのそれぞれの信号を記憶するタイミングと合成映像信号の出力タイミングとの関係に基づいて、複数の映像信号の少なくとも一つの追い越しが発生するか否かを予測する。

より好ましくは、予測手段５３は、二つのフレームの少なくとも一方のフレームの信号のフレームメモリ２１への書き込みタイミングと合成映像信号のフレームメモリ２１からの読み込みタイミングとが交差するか否かに基づいて、追い越しの発生を予測する。ここで、書き込みタイミングと読み込みタイミングとが交差するとは、図６において、出力信号（合成映像信号）を示す破線Ｃが、入力信号１を示す実線Ａ１、Ａ２、および、入力信号２を示す一点鎖線Ｂ１、Ｂ２と交差することを意味する。このため制御手段５５は、破線Ｃが実線Ａ１、Ａ２、および、一点鎖線Ｂ１、Ｂ２と交差しないように制御することが好ましい。

また好ましくは、映像処理装置１００は、予測手段５３により追い越しが発生すると予測された場合、合成映像信号の出力タイミングを調整するための調整量を算出する調整手段５２を有する。そして制御手段５５は、この調整量に基づいて合成映像信号の出力タイミングを調整する。好ましくは、調整手段５２は、複数の映像信号の１周期の範囲内で調整量を算出する。

また好ましくは、映像処理装置１００は、複数の映像信号の優先順位を求める計算手段５４を有する。計算手段５４は、複数の映像信号の全てに対して追い越しを回避することができないと判定した場合、複数の映像信号のうち優先順位が最も低い映像信号を除いた映像信号に対して追い越しを回避することができるか否かを判定する。より好ましくは、制御手段５５は、計算手段５４が、対象となる全ての映像信号に対して追い越しを回避することができると判定した場合、対象となる全ての映像信号の状態に基づいて合成映像信号の出力タイミングを制御する。

［その他の実施形態］
本発明は、以下の処理を実行することによっても実現される。すなわち、上述した実施形態の機能を実現するソフトウエア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。この場合、撮像装置の制御方法の手順が記述されたコンピュータで実行可能なプログラムおよびそのプログラムを記憶した記憶媒体は本発明を構成する。

本実施例によれば、入力された複数の映像信号を合成して出力する際に、入力された複数の映像信号のそれぞれの状態に基づいて合成後の映像信号の出力タイミングを制御する。これにより本実施例によれば、入力された複数の映像信号を合成して出力する際に、少ないフレームメモリでテアリングの発生を低減させる映像処理装置および映像処理装置の制御方法を提供することができる。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

例えば、本実施例は、映像処理装置として映像出力装置の場合について説明したが、これに限定されるものではない。本実施例は、プロジェクタや液晶ディスプレイ、テレビ、ＤＶＤレコーダー、フレームシンクロナイザなどの表示装置や再生装置に含まれる映像処理装置にも適用可能である。

また本実施例は、図２のステップＳ３０において、フレームメモリ２１への書き込み完了をトリガ条件とする場合について説明したが、これに限定されるものではない。トリガ条件はこれ以外でもよく、例えば入力信号１や出力信号の垂直同期信号のタイミングを利用してもよい。また本実施例は、優先順位を決定する際に、映像信号の表示領域の大きさに基づいて優先順位を決定する場合について説明したが、これに限定されるものではない。優先順位は、入力信号の動き量や解像度、フレームレートに基づいて決定することもでき、また、入力端子や表示位置に基づいて決定してもよい。

また本実施例は、サイド・バイ・サイドの合成をする場合について説明したが、これに限定されるものではない。合成方法はそれ以外でもよく、ピクチャー・イン・ピクチャーや３画面以上を合成するような方法でもよい。また本実施例は、入力信号１を、同期対象の映像信号と設定する場合について説明したが、これに限定されるものではない。例えば、同期対象の映像信号を、優先順位に基づいて判定して設定してもよい。

１０ 入力部
２０ 合成部
２１ フレームメモリ
５１ 同期手段
５５ 制御手段

Claims (10)

1. 入力される複数の映像信号を記憶する記憶手段と、
   前記複数の映像信号を合成して合成映像信号を出力する合成手段と、
   前記複数の映像信号のうちの一つの映像信号と前記合成映像信号とを同期させる同期手段と、
   前記複数の映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御する制御手段と、
   前記複数の映像信号の入力タイミングと、前記合成映像信号の出力タイミングとの関係に基づいて、追い越しが発生するか否かを予測する予測手段と、を有し、
   前記予測手段により前記追い越しが発生すると予測されたとき、前記制御手段は、前記複数の映像信号の全てに対して前記追い越しを回避することができない場合、前記複数の映像信号のうち優先順位が最も低い映像信号を除いた映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御することを特徴とする映像処理装置。
2. 前記予測手段は、前記複数の映像信号の前記記憶手段の書き込み位置が前記合成映像信号の前記記憶手段の読み込み位置を追い越すか、または、前記読み込み位置が前記書き込み位置を追い越すか、に基づいて、前記追い越しが発生するか否かを予測することを特徴とする請求項１に記載の映像処理装置。
3. 前記予測手段により前記追い越しが発生すると予測された場合、前記合成映像信号の前記出力タイミングを調整するための調整量を算出する調整手段を更に有し、
   前記制御手段は、前記調整量に基づいて前記合成映像信号の前記出力タイミングを調整することを特徴とする請求項１または２に記載の映像処理装置。
4. 前記調整手段は、前記複数の映像信号のうち前記合成映像信号と同期している映像信号の垂直同期周波数の１周期の範囲内で前記調整量を算出することを特徴とする請求項３に記載の映像処理装置。
5. 前記制御手段は、対象となる全ての映像信号に対して前記追い越しを回避することができる場合、該対象となる全ての映像信号の入力タイミングに基づいて前記合成映像信号の前記出力タイミングを制御することを特徴とする請求項１乃至４のいずれか１項に記載の映像処理装置。
6. 前記記憶手段は、前記合成映像信号を一フレーム記憶するフレームメモリであることを特徴とする請求項１乃至５のいずれか１項に記載の映像処理装置。
7. 請求項１乃至６のいずれか１項に記載の映像処理装置を有することを特徴とする表示装置。
8. 入力される複数の映像信号を記憶手段に記憶させるステップと、
   前記複数の映像信号のうちの一つの映像信号と、該複数の映像信号を合成した合成映像信号とを同期させるステップと、
   前記複数の映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御するステップと、
   前記複数の映像信号の入力タイミングと、前記合成映像信号の出力タイミングとの関係に基づいて、追い越しが発生するか否かを予測するステップと、
   前記合成映像信号を出力するステップと、を有し、
   前記予測するステップにより前記追い越しが発生すると予測されたとき、前記合成映像信号の前記出力タイミングを制御するステップにおいて、前記複数の映像信号の全てに対して前記追い越しを回避することができない場合、前記複数の映像信号のうち優先順位が最も低い映像信号を除いた映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御することを特徴とする映像処理装置の制御方法。
9. 入力される複数の映像信号を記憶手段に記憶させるステップと、
   前記複数の映像信号のうちの一つの映像信号と、該複数の映像信号を合成した合成映像信号とを同期させるステップと、
   前記複数の映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御するステップと、
   前記複数の映像信号の入力タイミングと、前記合成映像信号の出力タイミングとの関係に基づいて、追い越しが発生するか否かを予測するステップと、
   前記合成映像信号を出力するステップと、をコンピュータに実行させるプログラムであって、
   前記予測するステップにより前記追い越しが発生すると予測されたとき、前記前記合成映像信号の前記出力タイミングを制御するステップにおいて、前記複数の映像信号の全てに対して前記追い越しを回避することができない場合、前記複数の映像信号のうち優先順位が最も低い映像信号を除いた映像信号の入力タイミングに基づいて前記合成映像信号の出力タイミングを制御することを特徴とするプログラム。
10. 請求項９に記載のプログラムを記憶していることを特徴とする記憶媒体。