JP2010048976A - 信号処理装置および信号処理方法 - Google Patents

信号処理装置および信号処理方法 Download PDF

Info

Publication number
JP2010048976A
JP2010048976A JP2008212129A JP2008212129A JP2010048976A JP 2010048976 A JP2010048976 A JP 2010048976A JP 2008212129 A JP2008212129 A JP 2008212129A JP 2008212129 A JP2008212129 A JP 2008212129A JP 2010048976 A JP2010048976 A JP 2010048976A
Authority
JP
Japan
Prior art keywords
unit
image
signal processing
moving image
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008212129A
Other languages
English (en)
Inventor
Makoto Terajima
信 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008212129A priority Critical patent/JP2010048976A/ja
Priority to US12/583,164 priority patent/US8223267B2/en
Publication of JP2010048976A publication Critical patent/JP2010048976A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/126The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel

Abstract

【課題】入力画像の切り替えによりメモリ個数を削減することが可能な信号処理装置を提供すること。
【解決手段】画像を生成する第1画像生成部と、第1画像生成部が生成する画像と異なる画像を生成する第2画像生成部と、第1画像生成部および第2画像生成部の少なくともいずれか一方を選択して画像を出力する第1選択部と、第1選択部から出力される画像に対して信号処理を施して画像を出力する画像信号処理部と、第1選択部または画像信号処理部のいずれか一方を選択して画像を出力する第2選択部と、第2画像生成部および画像信号処理部の動作に関する情報を記憶する記憶部と、第2画像生成部および画像信号処理部の少なくともいずれか一方を選択して記憶部と接続し第2画像生成部および画像信号処理部で記憶部を共有する第3選択部と、を含む、信号処理装置が提供される。
【選択図】図2

Description

本発明は、信号処理装置および信号処理方法に関する。
映画などの動画像を高速なリフレッシュレートで高品位に表示し、かつ高精細なコンピュータグラフィックスを表示する従来の動画像表示装置においては、一般的には、主にフレームレートを変換するフレームレート変換機構と、グラフィックス処理を行うグラフィックス演算機構とでメモリ帯域を使用する。
従来の動画像表示装置では、フレームレート変換機構とグラフィックス演算機構とで別々に半導体メモリ装置を使用していたため、半導体メモリ装置の数が増加し、回路規模が増大してしまう問題があった。かかる問題を解決するために、メモリ個数の削減を目的とした動画像表示装置が、例えば特許文献1や特許文献2に開示されている。
特開2002−125200号公報 特開2002−359819公報
しかし、特許文献1や特許文献2に開示された技術では、入力される画像や表示リフレッシュレートの切り替えによりメモリの個数を削減する点については触れられておらず、表示リフレッシュレートを切り替えて動画像を表示させる際にもメモリの個数を削減できていない問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、入力される画像や表示リフレッシュレートの切り替えの前後でメモリを共用することでメモリの数を削減することが可能な、新規かつ改良された信号処理装置および信号処理方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、画像を生成する第1画像生成部と、第1画像生成部が生成する画像と異なる画像を生成する第2画像生成部と、第1画像生成部および第2画像生成部の少なくともいずれか一方を選択して画像を出力する第1選択部と、第1選択部から出力される画像に対して信号処理を施して画像を出力する画像信号処理部と、第1選択部または画像信号処理部のいずれか一方を選択して画像を出力する第2選択部と、第2画像生成部および画像信号処理部の動作に関する情報を記憶する記憶部と、第2画像生成部および画像信号処理部の少なくともいずれか一方を選択して記憶部と接続し第2画像生成部および画像信号処理部で記憶部を共有する第3選択部と、を含む、信号処理装置が提供される。
かかる構成によれば、第1画像生成部は画像を生成し、第2画像生成部は第1画像生成部が生成する画像と異なる画像を生成し、第1選択部は第1画像生成部および第2画像生成部の少なくともいずれか一方を選択して画像を出力する。また、画像信号処理部は第1選択部から出力される画像に対して信号処理を施して画像を出力し、第2選択部は第1選択部または画像信号処理部のいずれか一方を選択して画像を出力する。そして、記憶部は第2画像生成部および画像信号処理部の動作に関する情報を記憶し、第3選択部は第2画像生成部および画像信号処理部の少なくともいずれか一方を選択して記憶部と接続し第2画像生成部および画像信号処理部で記憶部を共有する。その結果、入力画像の切り替えによりメモリ個数を削減することが可能となる。
第2選択部および第3選択部の選択を制御する選択制御部をさらに含んでいてもよい。
第1選択部が第1画像生成部を選択した場合には、第2選択部および第3選択部は画像信号処理部を選択するようにしてもよい。
第1選択部が第2画像生成部を選択した場合には、第2選択部は第1選択部を選択し、第3選択部は第2画像生成部を選択するようにしてもよい。
第1選択部が第1画像生成部および第2画像生成部を選択した場合には、第2選択部は画像信号処理部を選択し、第3選択部は第2画像生成部および画像信号処理部を選択するようにしてもよい。
画像信号処理部はフレームレートを変換する処理を実行するようにしてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、第1画像生成部で画像を生成する第1画像生成ステップと、第1画像生成ステップで生成する画像と異なる画像を第2画像生成部で生成する第2画像生成ステップと、第1画像生成ステップで生成する画像および第2画像生成ステップで生成する画像の少なくともいずれか一方を選択して画像を出力する第1選択ステップと、第1選択ステップで出力される画像に対して画像信号処理部で信号処理を施して画像を出力する画像信号処理ステップと、第1選択ステップで出力される画像または画像信号処理ステップで出力される画像のいずれか一方を選択して画像を出力する第2選択ステップと、第2画像生成部および画像信号処理部の少なくともいずれか一方を選択して、第2画像生成部および画像信号処理部の動作に関する情報を記憶する記憶部と接続し、第2画像生成部および画像信号処理部で記憶部を共有する第3選択ステップと、を含む、信号処理装置が提供される。
以上説明したように本発明によれば、入力画像の切り替えによりメモリ個数を削減することが可能な、新規かつ改良された信号処理装置および信号処理方法を提供することができる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
また、以下の順序に従って本発明の好適な実施の形態について詳細に説明する。
〔1〕従来の動画像表示装置の構成
〔2〕本発明の一実施形態にかかる動画像表示装置の構成
〔3〕本発明の一実施形態にかかる動画像表示装置の動作
〔4〕まとめ
〔1〕従来の動画像表示装置の構成
まず、本発明の好適な実施の形態について詳細に説明する前に、従来の動画像表示装置の構成について説明する。図7は従来の動画像表示装置10の構成について説明する説明図である。以下、図7を用いて従来の動画像表示装置10の構成について説明する。
図7に示したように、従来の動画像表示装置10は、映像入力部11と、グラフィックス演算部12と、映像入力切替部13と、フレームレート変換部14と、表示部15と、第1のメモリ16と、第2のメモリ17と、を含んで構成される。
映像入力部11は、テレビジョン放送や、ハードディスクレコーダ、光ディスクレコーダその他の映像メディア等による動画像のソースから動画像を生成するものである。映像入力部11では、例えば60Hzの動画像が生成される。グラフィックス演算部12は、コンピュータグラフィックスによる動画像を生成するものであり、例えば3次元のコンピュータグラフィックスのような高精細な動画像の生成を行うものである。グラフィックス演算部12は第1のメモリ16と接続されている。
映像入力切替部13は、映像入力部11またはグラフィックス演算部12から供給される動画像を、表示部15に表示する動画像に応じて選択するものである。映像入力切替部13で選択された動画像が、フレームレート変換部14を経て、後段の表示部15に表示される。
なお、映像入力切替部13は、映像入力部11から供給される動画像とグラフィックス演算部12から供給される動画像の合成動画像を出力しても良く、図7に示した構成では、一般的にグラフィックス演算部12から供給される係数値に応じて合成比率を変化させながら合成動画像を生成することができる。
フレームレート変換部14は、映像入力切替部13から出力される動画像のフレームレートを変換して出力するものである。フレームレート変換部14は第2のメモリ17と接続されている。フレームレート変換部14では、例えば一般的な放送などのリフレッシュレートである60Hzの動画像を入力として、高品位なリフレッシュレートである120Hzの動画像を生成し出力する。表示部15は、フレームレート変換部14においてフレームレートが変換された動画像を表示するものである。
第1のメモリ16は、グラフィックス演算部12に接続される半導体メモリである。第1のメモリ16は、グラフィックス演算部12が動作する場合には、例えば帯域51.2Gbps(Giga bits per second)、容量128MB(Mega Bytes)を要する。
第2のメモリ17は、フレームレート変換部14に接続される半導体メモリである。第2のメモリ17は、フレームレート変換部14が動作する場合には、例えば帯域22.5Gbps、容量64MBを要する。
第1のメモリ16および第2のメモリ17を、例えば1個あたり帯域12.8Gbps、容量32MBを提供する800MHzデータレート動作で16bit幅の半導体メモリ装置を複数個使用して実現する場合、第1のメモリ16に4個の半導体メモリを用いて、第2のメモリ17に2個の半導体メモリを用いて、合わせて6個の半導体メモリ装置を用いて実現することができる。
以上、従来の動画像表示装置10の構成について説明した。このように、従来の動画像表示装置10においては、グラフィックス演算部12とフレームレート変換部14とで、それぞれ半導体メモリが接続されていた。しかし、グラフィックス演算部12とフレームレート変換部14とで、それぞれ半導体メモリが接続されていることで、例えばグラフィックス演算部12が動作していない場合であっても、グラフィックス演算部12に接続されている第1のメモリ16はフレームレート変換部14で使用することができず、逆にフレームレート変換部14が動作していない場合であっても、フレームレート変換部14に接続されている第2のメモリ17は、グラフィックス演算部12で使用することができない。従って、グラフィックス演算部12とフレームレート変換部14とでメモリを共有することができず、回路規模およびコストが増大してしまうという問題点があった。
そこで本発明においては、グラフィックス演算処理とフレームレート変換処理とで半導体メモリを共有することで、回路規模やコストを削減できる信号処理装置および信号処理方法を提供することを特徴とする。以下において、本発明の好適な実施の形態について詳細に説明する。
〔2〕本発明の一実施形態にかかる動画像表示装置の構成
まず、本発明の一実施形態にかかる動画像表示装置について説明する。図1は、本発明の一実施形態にかかる動画像表示装置100の外観について説明する説明図であり、図2は、本発明の一実施形態にかかる動画像表示装置100の構成について示す説明図である。以下、図1および図2を用いて本発明の一実施形態にかかる動画像表示装置100の構成について説明する。
図1および図2に示した本発明の一実施形態にかかる動画像表示装置100は、本発明の信号処理装置の一例である。図1に示したように、本発明の一実施形態にかかる動画像表示装置100は、動画像を表示するための表示部111が設けられている。
また、図2に示したように、本発明の一実施形態にかかる動画像表示装置100は、映像入力部102と、グラフィックス演算部104と、映像入力切替部106と、フレームレート変換部108と、表示モード切替部110と、表示部111と、メモリ共有部112と、メモリ114と、切替制御部116と、を含んで構成される。
映像入力部102は、本発明の第1画像生成部の一例であり、テレビジョン放送や、ハードディスクレコーダ、光ディスクレコーダその他の映像メディア等による動画像のソースから、表示部111で動画像として表示させるための動画像信号を生成するものである。映像入力部102では、例えば周波数(fv)が60Hzの動画像信号が生成される。映像入力部102で生成された動画像は映像入力切替部106に送られる。
グラフィックス演算部104は、本発明の第2画像生成部の一例であり、表示部111でコンピュータグラフィックスによる動画像として表示させるための動画像信号を生成するものであり、例えばインターネットのWWW(World Wide Web)ブラウザで表示する画像や、3次元のコンピュータグラフィックスのような高精細な動画像の生成を行うものである。本実施形態においては、グラフィックス演算部104では、映像入力部102よりも高精細な画像を生成して出力するものである。グラフィックス演算部104では、例えば周波数(fv)が60Hzである、コンピュータグラフィックスによる動画像が生成される。グラフィックス演算部104はメモリ共有部112を介してメモリ114と接続されている。
映像入力切替部106は、本発明の第1選択部の一例であり、映像入力部102および/またはグラフィックス演算部104から供給される動画像信号を、表示部111に表示する動画像に応じて選択するものである。映像入力切替部106で選択された動画像信号は、フレームレート変換部108、表示モード切替部110を経て、後段の表示部111に出力され、表示部111において動画像として表示される。
なお、映像入力切替部106は、映像入力部102から供給される動画像信号とグラフィックス演算部104から供給される動画像信号とを合成して出力しても良く、図2に示した構成では、グラフィックス演算部104から供給される係数値に応じて合成比率を変化させながら合成してもよい。映像入力部102から供給される動画像信号とグラフィックス演算部104から供給される動画像信号とが合成されると、表示部111において両者が合成された動画像として表示される。
フレームレート変換部108は、本発明の画像信号処理部の一例であり、映像入力切替部106から出力される動画像信号に対してフレームレートを変換するフレームレート変換処理を実行して、フレームレートを変換した動画像信号を出力するものである。フレームレート変換部108は、メモリ共有部112を介してメモリ114と接続されている。フレームレート変換部108では、例えば一般的な放送などのリフレッシュレートである60Hzの動画像信号を入力として、高品位なリフレッシュレートである120Hzの動画像信号を生成し出力する。フレームレート変換部108から出力される動画像信号は、表示モード切替部110を経て、後段の表示部111に供給され、表示部111において動画像として表示される。なお、本実施形態では動画像信号に対してフレームレート変換処理を施したが、本発明においてはかかる例に限定されないことは言うまでもなく、フレームレート変換処理以外の画像信号処理を動画像信号に対して施してもよい。
表示モード切替部110は、本発明の第2選択部の一例であり、表示部111に表示する動画像の表示モードを切り替えるものである。表示モード切替部110によって、フレームレート変換部108でフレームレートが変換された動画像信号に基づく動画像または映像入力切替部106から出力されるフレームレートが変換されていない動画像信号に基づく動画像のどちらか一方を選択して、選択した方の動画像を表示部111に表示させることができる。
本実施形態にかかる動画像表示装置100においては、表示モードとして、例えば映画などの動画像を高速なリフレッシュレートで高品位に表示する場合の表示モードである高速表示モードと、高精細なコンピュータグラフィクスを表示する場合など高速表示モードを使用する以外の場合に低速なリフレッシュレートで映像表示する場合の表示モードである低速表示モードとの2つのモードを有している。そして、表示モードを動画像表示装置100の使用者が所望するモードに応じて切り替えて使用することができる。
本実施形態においては、表示モードを切り替えるタイミングとして、例えばユーザによるリモートコントローラの操作がなされたタイミングであってもよく、映像入力部102に映像信号が入ってきたタイミングであってもよい。ユーザによるリモートコントローラの操作の例としては、外部入力への映像入力の切り替えや、明示的な表示モードの切り替え等がある。
表示部111は、動画像を表示するものであり、表示モード切替部110から出力される動画像信号に基づいて動画像を表示するものである。表示部111としては液晶表示装置、プラズマ表示装置、有機EL表示装置その他の映像表示デバイスを用いることができる。表示部111には、図2には図示しないが、表示モード切替部110から供給される動画像信号を解析し、解析結果に基づいて動画像を表示するための信号処理回路が含まれている。
メモリ共有部112は、本発明の第3選択部の一例であり、上記各表示モードにおけるグラフィックス演算部104およびフレームレート変換部108の記憶装置(メモリ114)に対する接続を結合することで、グラフィックス演算部104およびフレームレート変換部108で記憶装置(メモリ114)の帯域と容量を共有するものである。メモリ共有部112は、例えば半導体回路で実現されるメモリバスなどによって実現してもよい。
メモリ114は、メモリ共有部112を介してグラフィックス演算部104およびフレームレート変換部108に接続される半導体メモリである。メモリ114に必要な帯域は、上記各表示モードにおけるグラフィックス演算部104がメモリ共有部112に要求する帯域と、フレームレート変換部108がメモリ共有部112に要求する帯域との和の最大値となる。同様に、メモリ114に必要な容量は、上記各表示モードにおけるグラフィックス演算部104がメモリ共有部112に要求する容量と、フレームレート変換部108がメモリ共有部112に要求する容量との和の最大値となる。
例えば本実施形態にかかる動画像表示装置100における高速表示モードでは、後述するが、グラフィックス演算部104は動作を停止している。従って、メモリ共有部112に対してグラフィックス演算部104の帯域および容量を必要としない。一方、高速表示モードにおいては、動画像のリフレッシュレートを変換するためにフレームレート変換部108は動作しているので、メモリ共有部112に対して例えば帯域22.5Gbps、容量64MBを要している。従って、高速表示モードでは、例えばメモリ114は帯域22.5Gbps、容量64MBを要することになる。
また、本実施形態にかかる動画像表示装置100における低速表示モードでは、グラフィックス演算部104は動作しており、メモリ共有部112に対して、例えば帯域51.2Gbps、容量128MBを要する。一方、低速表示モードにおいては、フレームレートを変換する必要が無いので、フレームレート変換部108は動作を停止しており、フレームレート変換部108はメモリ共有部112に対して帯域および容量を必要としない。従って、低速表示モードでは、例えばメモリ114は帯域51.2Gbps、容量128MBを要する。
従って、かかる場合においては、メモリ114が必要とする帯域および容量は、グラフィックス演算部104が必要とする最大値である51.2Gbpsの帯域、128MBの容量である。メモリ114を、例えば1個あたり12.8Gbpsの帯域ならびに容量32MBを提供する、800MHzデータレート動作で16bit幅の半導体メモリ装置を複数個使用して実現する場合には、メモリ114は半導体メモリ装置を4つ用いることで実現できる。従って、上述した従来の動画像表示装置10と比較して、同一の半導体メモリ装置を2つ少なくすることができる。
切替制御部116は、表示モード切替部110やメモリ共有部112の切替動作を制御するものである。例えば、動画像表示装置100のユーザが高速表示モードで動画像を表示部111に表示させるように設定した場合には、切替制御部116は、表示モード切替部110の接続先をフレームレート変換部108とするように制御し、メモリ共有部112はメモリ114とフレームレート変換部108とを接続するように制御する。また、動画像表示装置100のユーザが低速表示モードで動画像を表示部111に表示させるように設定した場合には、切替制御部116は、表示モード切替部110の接続先を映像入力切替部106とするように制御し、メモリ共有部112はメモリ114とグラフィックス演算部104とを接続するように制御する。
以上、本発明の一実施形態にかかる動画像表示装置100の構成について説明した。次に、本発明の一実施形態にかかる動画像表示装置100の動作について説明する。
〔3〕本発明の一実施形態にかかる動画像表示装置の動作
本発明の一実施形態にかかる動画像表示装置100の動作について、表示モード別に説明する。最初に、高速表示モードで動画像を表示させる場合の動画像表示装置100の動作について説明する。
図3は、高速表示モードで動画像を表示させる場合の動画像表示装置100の動作について説明する説明図である。本発明の一実施形態にかかる動画像表示装置100では、高速表示モードでは、グラフィックス演算部104は動作を停止しており、フレームレート変換部108は動作している。従って、図3では、動作を停止しているグラフィックス演算部104と、グラフィックス演算部104に接続されている線と、映像入力切替部106から直接表示モード切替部110の接続されている線とは、動作を停止していることを示すために便宜上点線で示している。
本発明の一実施形態にかかる動画像表示装置100において高速表示モードで動作させるためには、例えば、図示しないCPUその他の制御部から、映像入力部102に対して起動指示を送出し、グラフィックス演算部104に対して休止指示を送出する。また、映像入力切替部106に対しては映像入力部102からの出力を選択するように指示し、フレームレート変換部108に対して起動指示を送出する。そして、表示モード切替部110に対してはフレームレート変換部108からの出力を選択するように指示し、表示部111に対しては、リフレッシュレートが120Hzである動画像を表示するように高速表示を指示する。なお、各部に対して指示を送出する順序は任意の順序であっても構わない。
高速表示モードでは、映像入力部102から周波数が60Hzのリフレッシュレートを有する動画像信号が入力されると、映像入力切替部106を経てフレームレート変換部108に動画像信号が送られる。フレームレート変換部108では、リフレッシュレートを60Hzから120Hzに変換する処理を行う。なお、フレームレート変換部108によるリフレッシュレートの変換処理については、本発明と直接関係が無いので、詳細な説明は省略する。
フレームレート変換部108において動画像信号のリフレッシュレートを60Hzから120Hzに変換すると、フレームレート変換部108は表示モード切替部110を介して変換した動画像信号を表示部111に出力する。表示部111は、フレームレート変換部108から出力される、リフレッシュレートが120Hzの動画像を表示する。
上述したように、高速表示モードではグラフィックス演算部104は動作を停止している。従って、高速表示モードにおいては、メモリ共有部112に対してグラフィックス演算部104の帯域および容量を必要としない。一方、高速表示モードにおいては、動画像信号のリフレッシュレートを変換するためにフレームレート変換部108は動作しているので、メモリ共有部112に対して例えば帯域22.5Gbps、容量64MBを要している。従って、高速表示モードでは、例えばメモリ114は帯域22.5Gbps、容量64MBを要することになる。
次に、低速表示モードで動画像を表示させる場合の動画像表示装置100の動作について説明する。図4は、低速表示モードで動画像を表示部111に表示させる場合の動画像表示装置100の動作について説明する説明図である。
本発明の一実施形態動画像表示装置100では、高速表示モードでは、グラフィックス演算部104は動作しており、フレームレート変換部108は動作を停止している。従って、図3では、動作を停止しているフレームレート変換部108と、フレームレート変換部108に接続されている線と、映像入力切替部106から直接表示モード切替部110の接続されている線とは、動作を停止していることを示すために便宜上点線で示している。
本発明の一実施形態にかかる動画像表示装置100において低速表示モードで動作させるためには、例えば、図示しないCPUその他の制御部から、映像入力部102に対して休止指示を送出し、グラフィックス演算部104に対して起動指示を送出する。また、映像入力切替部106に対してはグラフィックス演算部104からの出力を選択するように指示し、フレームレート変換部108に対して休止指示を送出する。そして、表示モード切替部110に対しては映像入力切替部106からの出力を選択するように指示し、表示部111に対しては、リフレッシュレートが60Hzである動画像を表示する低速表示を指示する。なお、各部に対して指示を送出する順序は任意の順序であっても構わない。
なお、図4では、グラフィックス演算部104から動画像信号を供給しているが、低速表示モードにおいては映像入力部102から動画像信号を供給するようにしてもよい。図4では、グラフィックス演算部104から動画像信号を供給するためにメモリ114を使用する場合について示したものである。
図4に示した例において、低速表示モードでは、グラフィックス演算部104から周波数が60Hzのリフレッシュレートを有する動画像信号が入力されると、フレームレート変換部108を経由せずに、映像入力切替部106および映像入力切替部106を経て、表示部111に出力される。表示部111は、グラフィックス演算部104から供給される、周波数が60Hzのリフレッシュレートを有する動画像を表示する。
上述したように、本実施形態にかかる動画像表示装置100における低速表示モードでは、グラフィックス演算部104は動作しており、メモリ共有部112に対して、例えば帯域51.2Gbps、容量128MBを要する。一方、低速表示モードにおいては、フレームレートを変換する必要が無いので、フレームレート変換部108は動作を停止しており、フレームレート変換部108はメモリ共有部112に対して帯域および容量を必要としない。従って、低速表示モードでは、例えばメモリ114は帯域51.2Gbps、容量128MBを要する。
このように、表示部111に表示させる動画像の表示モードによって、動画像表示装置100の内部で動作する部位が異なる。そのため、表示モードによって異なる動作部位で半導体メモリを共有して使用することで、使用する半導体メモリの個数を削減させることができ、回路面積の削減やコストの削減に寄与できる。
なお、上述の説明では、表示部111に表示させる動画像の表示モードとして、高速表示モードと低速表示モードの2種類を例示して説明したが、これら以外の表示モードが存在してもよい。例えば、表示部111に表示させる動画像の表示モードとして、高速表示モードと低速表示モードとを組み合わせた複合表示モードが存在してもよい。
図5は、高速表示モードと低速表示モードとを組み合わせた複合表示モードで動画像を表示部111に表示させる場合の動画像表示装置100の動作について説明する説明図である。本実施形態にかかる複合表示モードとは、グラフィックス演算部104は、低速表示モードに比べて低精細な3次元コンピュータグラフィクスによる動画像信号を生成し、同時にフレームレート変換部108は、例えば通常のリフレッシュレートである60Hzの動画像信号を入力とし、リフレッシュレートが120Hzの中品位な動画像信号を生成する。そして、本実施形態にかかる複合表示モードにおいては、表示モード切替部110は、映像入力部102から供給される動画像信号と、グラフィックス演算部104から供給される動画像信号の合成動画像信号を出力する。
本発明の一実施形態にかかる動画像表示装置100において複合表示モードで動作させるためには、例えば、図示しないCPUその他の制御部から、映像入力部102に対して起動指示を送出するとともに、グラフィックス演算部104に対しても起動指示を送出する。また、映像入力切替部106に対しては映像入力部102からの出力とグラフィックス演算部104からの出力とを任意の合成比率で合成して出力するように指示し、フレームレート変換部108に対して起動指示を送出する。そして、表示モード切替部110に対してはフレームレート変換部108からの出力を選択するように指示し、表示部111に対しては、リフレッシュレートが120Hzである動画像を表示する高速表示を指示する。なお、各部に対して指示を送出する順序は任意の順序であっても構わない。
従って、図5では、メモリ114をグラフィックス演算部104とフレームレート変換部108とで共用している様子を示している。複合表示モードでは、グラフィックス演算部104は、メモリ共有部112に対して、例えば帯域24.9Gbps、容量64MBを要するものとする。また、複合表示モードにおいて、フレームレート変換部108はメモリ共有部112に対して、例えば帯域13.5Gbps、容量32MBを要するものとする。従って、複合表示モードではメモリ114は帯域38.4Gbps、容量96MBを要することになる。なお、メモリ114をグラフィックス演算部104とフレームレート変換部108とで共用する際には、メモリ114へのアクセスを時分割で行うようにメモリ共有部112で接続先を制御してもよい。
低速表示モードの動作を、メモリ114に対して帯域51.2Gbps、容量128MBを要するものとして、動画像表示装置100が低速表示モードと複合動作モードの2つのモードを有する場合、メモリ114が必要とする帯域および容量は、この2つの動作モードの最大値である51.2Gbpsの帯域、128MBの容量であり、メモリ114を、例えば1個あたり12.8Gbpsの帯域および容量32MBを提供する、800MHzデータレート動作の16bit幅の半導体メモリ装置を複数個使用して実現する場合、メモリ114は当該半導体メモリ装置を4つ用いることで実現可能である。
図6は、本発明の一実施形態にかかる動画像表示装置100において、複合表示モードで表示部111に表示させる動画像の一例を示す説明図である。図6では、本発明の一実施形態にかかる動画像表示装置100において、複合表示モードで表示部111に表示させる動画像の一例として地上デジタル放送やBSデジタル放送におけるデータ放送の画面150を示している。図6に示したデータ放送の画面では、符号152で示した画面右上部に映像入力部102からの動画像を表示し、それ以外の場所にグラフィックス演算部104で生成した動画像を表示している。
このように、高速表示モードと低速表示モードとを組み合わせて動画像を表示させる場合であっても、グラフィックス演算部104とフレームレート変換部108とで半導体メモリを共有して使用することで、使用する半導体メモリの個数を削減させることができ、回路面積の削減やコストの削減に寄与できる。
以上、本発明の一実施形態にかかる動画像表示装置100の動作について、表示モード別に説明した。なお、上述した動画像表示装置100の動作は、動画像表示装置100の内部に設けられるCPU等の制御手段が、動画像表示装置100の内部の記憶手段に格納されたコンピュータプログラムを順次読み出して、当該制御手段が実行することによって行われるようにしてもよい。
〔4〕まとめ
以上説明したように本発明の一実施形態によれば、動画像表示装置100において、メモリ共有部112および表示モード切替部110を備えている。メモリ共有部112および表示モード切替部110によって、映画などの動画像を高速なリフレッシュレートで高品位に表示する場合は高速表示モードを使用し、高精細なコンピュータグラフィクスを表示する場合など高速表示モードを使用する以外の場合は低速なリフレッシュレートで映像表示する低速表示モードを使用し、これら2つのモードを切り替えて使用することにより、映画などの動画像の高速なリフレッシュレートでの高品位な表示と、高精細なコンピュータグラフィクスの表示を、従来の動画像表示装置と比較しても、使用者の実質的な利便性を損なうことなく、低回路面積や低いハードウェアコストで実現できる。
そして、メモリ114をグラフィックス演算部104およびフレームレート変換部108とで共用するように、メモリ共有部112における接続先の選択を制御することで、従来に比べて低いハードウェアコストで表示モードの切り替えを実現することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、上記実施形態では、動画像信号を生成して表示する動画像表示装置100を例に挙げて説明したが、本発明はかかる例に限定されないことは言うまでもなく、動画像だけではなく、静止画像を生成して表示してもよい。
本発明は、信号処理装置および信号処理方法に適用可能である。
本発明の一実施形態にかかる動画像表示装置100の外観について説明する説明図である。 本発明の一実施形態にかかる動画像表示装置100の構成について示す説明図である。 高速表示モードで動画像を表示させる場合の動画像表示装置100の動作について説明する説明図である。 低速表示モードで動画像を表示させる場合の動画像表示装置100の動作について説明する説明図である。 複合表示モードで動画像を表示させる場合の動画像表示装置100の動作について説明する説明図である。 本発明の一実施形態にかかる動画像表示装置100において、複合表示モードで表示部111に表示させる動画像の一例を示す説明図である。 従来の動画像表示装置10の構成について示す説明図である。
符号の説明
100 動画像表示装置
102 映像入力部
104 グラフィックス演算部
106 映像入力切替部
108 フレームレート変換部
110 表示モード切替部
111 表示部
112 メモリ共有部
114 メモリ
116 切替制御部

Claims (7)

  1. 画像を生成する第1画像生成部と、
    前記第1画像生成部が生成する画像と異なる画像を生成する第2画像生成部と、
    前記第1画像生成部および前記第2画像生成部の少なくともいずれか一方を選択して画像を出力する第1選択部と、
    前記第1選択部から出力される画像に対して信号処理を施して画像を出力する画像信号処理部と、
    前記第1選択部または前記画像信号処理部のいずれか一方を選択して画像を出力する第2選択部と、
    前記第2画像生成部および前記画像信号処理部の動作に関する情報を記憶する記憶部と、
    前記第2画像生成部および前記画像信号処理部の少なくともいずれか一方を選択して前記記憶部と接続し前記第2画像生成部および前記画像信号処理部で前記記憶部を共有する第3選択部と、
    を含む、信号処理装置。
  2. 前記第2選択部および前記第3選択部の選択を制御する選択制御部をさらに含む、請求項1に記載の信号処理装置。
  3. 前記第1選択部が前記第1画像生成部を選択した場合には、前記第2選択部および前記第3選択部は前記画像信号処理部を選択する、請求項1に記載の信号処理装置。
  4. 前記第1選択部が前記第2画像生成部を選択した場合には、前記第2選択部は前記第1選択部を選択し、前記第3選択部は前記第2画像生成部を選択する、請求項1に記載の信号処理装置。
  5. 前記第1選択部が前記第1画像生成部および前記第2画像生成部を選択した場合には、前記第2選択部は前記画像信号処理部を選択し、前記第3選択部は前記第2画像生成部および前記画像信号処理部を選択する、請求項1に記載の信号処理装置。
  6. 前記画像信号処理部はフレームレートを変換する処理を実行する、請求項1に記載の信号処理装置。
  7. 第1画像生成部で画像を生成する第1画像生成ステップと、
    前記第1画像生成ステップで生成する画像と異なる画像を第2画像生成部で生成する第2画像生成ステップと、
    前記第1画像生成ステップで生成する画像および前記第2画像生成ステップで生成する画像の少なくともいずれか一方を選択して画像を出力する第1選択ステップと、
    前記第1選択ステップで出力される画像に対して画像信号処理部で信号処理を施して画像を出力する画像信号処理ステップと、
    前記第1選択ステップで出力される画像または前記画像信号処理ステップで出力される画像のいずれか一方を選択して画像を出力する第2選択ステップと、
    前記第2画像生成部および前記画像信号処理部の少なくともいずれか一方を選択して、前記第2画像生成部および前記画像信号処理部の動作に関する情報を記憶する記憶部と接続し、前記第2画像生成部および前記画像信号処理部で前記記憶部を共有する第3選択ステップと、
    を含む、信号処理方法。
JP2008212129A 2008-08-20 2008-08-20 信号処理装置および信号処理方法 Pending JP2010048976A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008212129A JP2010048976A (ja) 2008-08-20 2008-08-20 信号処理装置および信号処理方法
US12/583,164 US8223267B2 (en) 2008-08-20 2009-08-14 Signal processing apparatus and signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008212129A JP2010048976A (ja) 2008-08-20 2008-08-20 信号処理装置および信号処理方法

Publications (1)

Publication Number Publication Date
JP2010048976A true JP2010048976A (ja) 2010-03-04

Family

ID=41696033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008212129A Pending JP2010048976A (ja) 2008-08-20 2008-08-20 信号処理装置および信号処理方法

Country Status (2)

Country Link
US (1) US8223267B2 (ja)
JP (1) JP2010048976A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI519148B (zh) * 2013-03-29 2016-01-21 正文科技股份有限公司 視訊播放裝置及視訊顯示裝置
CN104079965B (zh) * 2013-03-29 2018-01-19 正文科技股份有限公司 视频播放装置及视频显示装置
CN109725729B (zh) * 2019-01-02 2021-02-09 京东方科技集团股份有限公司 图像处理方法及图像控制装置、显示控制装置和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146933A (ja) * 1994-11-18 1996-06-07 Casio Comput Co Ltd 表示制御装置
JP2001204009A (ja) * 2000-01-19 2001-07-27 Digital Electronics Corp 表示装置
JP2003140638A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd 画像表示装置および画像表示方法
JP2005017725A (ja) * 2003-06-26 2005-01-20 Nec Plasma Display Corp 表示装置及び表示装置用画像信号処理方法
JP2005236551A (ja) * 2004-02-18 2005-09-02 Matsushita Electric Ind Co Ltd 映像信号変換装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9206887D0 (en) * 1992-03-30 1992-05-13 Snell & Wilcox Ltd Video storage
KR970006477B1 (ko) * 1992-09-07 1997-04-28 가부시기가이샤 도시바 텔레비젼 신호 처리 장치
DE69513699T2 (de) * 1994-01-24 2000-04-06 Toshiba Kawasaki Kk Fernsehempfänger mit einem Rundfunksystemdiskriminator
KR100305874B1 (ko) * 1995-06-02 2001-11-30 모리시타 요이찌 다방식 텔레비전수상기
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
TW373402B (en) * 1996-01-10 1999-11-01 Matsushita Electric Ind Co Ltd Television receiver
JPH1023377A (ja) * 1996-07-05 1998-01-23 Toshiba Corp テレビジョン受信機を利用したテキストデータ処理装置
US6353460B1 (en) * 1997-09-30 2002-03-05 Matsushita Electric Industrial Co., Ltd. Television receiver, video signal processing device, image processing device and image processing method
JP2000276091A (ja) 1999-03-24 2000-10-06 Canon Inc フラットパネル型表示装置及びフラットパネル型表示装置の制御方法
JP2000284776A (ja) * 1999-03-30 2000-10-13 Fuji Film Microdevices Co Ltd 画像処理装置
JP3884885B2 (ja) 1999-07-29 2007-02-21 株式会社日立製作所 液晶表示装置
US6519011B1 (en) * 2000-03-23 2003-02-11 Intel Corporation Digital television with more than one tuner
US6603517B1 (en) * 2000-06-29 2003-08-05 Koninklijke Philips Electronics N.V. Very low cost digital TV module
JP2002125200A (ja) 2000-10-16 2002-04-26 Hitachi Ltd 動画像フォーマット変換装置
JP2002359819A (ja) 2001-05-31 2002-12-13 Toshiba Corp 順次走査変換回路、セットトップボックス、テレビジョン受像機、及び順次走査変換方法
KR100406985B1 (ko) * 2001-08-11 2003-11-28 삼성전자주식회사 자동선국 중에 선국된 채널을 표시하는 텔레비젼, 및 그의자동선국화면 표시방법
JP4099211B1 (ja) * 2007-10-29 2008-06-11 イメージニクス株式会社 映像切替器と映像切替方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146933A (ja) * 1994-11-18 1996-06-07 Casio Comput Co Ltd 表示制御装置
JP2001204009A (ja) * 2000-01-19 2001-07-27 Digital Electronics Corp 表示装置
JP2003140638A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd 画像表示装置および画像表示方法
JP2005017725A (ja) * 2003-06-26 2005-01-20 Nec Plasma Display Corp 表示装置及び表示装置用画像信号処理方法
JP2005236551A (ja) * 2004-02-18 2005-09-02 Matsushita Electric Ind Co Ltd 映像信号変換装置

Also Published As

Publication number Publication date
US8223267B2 (en) 2012-07-17
US20100045872A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP4312238B2 (ja) 画像変換装置および画像変換方法
US8026919B2 (en) Display controller, graphics processor, rendering processing apparatus, and rendering control method
JP4568711B2 (ja) 複数のグラフィックス処理装置を用いたビデオ処理
CN102523372B (zh) 共享存储器的多视频频道显示装置和方法
CN102572360B (zh) 共享存储器多视频通道显示装置和方法
US20090254683A1 (en) Video multiviewer system using direct memory access (dma) registers and block ram
JP2020042125A (ja) リアルタイム編集システム
JPWO2009147795A1 (ja) 映像処理システム
JP2007214659A (ja) Osd装置
JP2005134479A (ja) 描画装置及び方法、コンピュータプログラム並びに描画表示システム
JP2006222942A (ja) 映像合成装置、映像合成方法及び映像合成プログラム
JP2010048976A (ja) 信号処理装置および信号処理方法
WO2020012643A1 (ja) 多画面表示調整システムおよび多画面表示調整方法
JPWO2009037818A1 (ja) デジタル画像処理装置
JP2007286082A (ja) 描画処理装置
JP2007057586A (ja) 画像処理装置、画像処理方法及びテレビ受信機
JP2007121378A (ja) 映像表示装置
JP5322529B2 (ja) 表示装置、表示制御方法
JP2006303631A (ja) オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法
JP2006301029A (ja) オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法
CN115002304A (zh) 一种视频图像分辨率自适应转换装置
JP2010016618A (ja) 映像再生装置及び映像再生方法
JP2015125411A (ja) 映像処理装置
JP6349355B2 (ja) 画像合成装置、情報処理装置、および画像合成方法
JP2000259143A (ja) マルチウィンドウ制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705