KR970006477B1 - 텔레비젼 신호 처리 장치 - Google Patents

텔레비젼 신호 처리 장치 Download PDF

Info

Publication number
KR970006477B1
KR970006477B1 KR1019930017862A KR930017862A KR970006477B1 KR 970006477 B1 KR970006477 B1 KR 970006477B1 KR 1019930017862 A KR1019930017862 A KR 1019930017862A KR 930017862 A KR930017862 A KR 930017862A KR 970006477 B1 KR970006477 B1 KR 970006477B1
Authority
KR
South Korea
Prior art keywords
signal
display
processing
interpolation
horizontal
Prior art date
Application number
KR1019930017862A
Other languages
English (en)
Other versions
KR940008470A (ko
Inventor
아키라 마츠시다
히로유키 이가
키요시 호시노
마사히로 야마다
Original Assignee
가부시기가이샤 도시바
사또오 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4238250A external-priority patent/JPH0686188A/ja
Priority claimed from JP4238252A external-priority patent/JPH0686241A/ja
Priority claimed from JP4238380A external-priority patent/JPH0690416A/ja
Application filed by 가부시기가이샤 도시바, 사또오 후미오 filed Critical 가부시기가이샤 도시바
Publication of KR940008470A publication Critical patent/KR940008470A/ko
Application granted granted Critical
Publication of KR970006477B1 publication Critical patent/KR970006477B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H04N7/0152—High-definition television systems using spatial or temporal subsampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/642—Multi-standard receivers

Abstract

내용없음.

Description

텔레비젼 신호 처리 장치
제1도는 복수의 텔레비젼 방식에 의해 전송된 각 텔레비젼 신호를 수신할 수 있는 텔레비젼 수신기를 도시한 블럭도.
제2도는 본 발명에 따른 텔레비젼 신호 처리장치의 일실시예를 도시한 블록도.
제3도는 제2도의 실시예에서 간인처리(cuℓℓing processing)를 설명하기 위하여 스크린을 고려하여 MUSE 방식 및 NTSC 방식의 텔레비젼 신호들 사이의 관계를 설명한 설명도.
제4도는 제2도의 실시예에 사용되는 간인, 시간변환 및 보간 처리부를 상세히 설명한 블록도.
제5a도 및 제5b도는 제2의 실시예에 따라 수직 방향으로 간인처리하는 것을 설명한 설명도.
제6a도 내지 제6f도는 간인 처리가 동일 수직 방향에서 수행될 때의 연산 타이밍을 설명하기 위한 도면.
제7a도 내지 제7c도는 간인 처리가 동일 수직 방향에서 실행되었을 때 시간축 변환 메모리에 대한 데이터의 기록 타이밍을 설명하기 위한 도면.
제8도는 간인 처리가 동일 수직 방향에서 실행되었을 때 승산기의 승산 내용을 설명하기 위한 도면.
제9도는 간인 처리가 동일 수직 방향에서 실행되었을 때 계수 레지스터에 설정된 탭 계수를 설명하기 위한 도면.
제10도는 본 발명의 실시예에 따른 보간처리(interpoℓation processing)를 설명하기 위한 스크린을 고려하여 NTSC 방식 및 MUSE 방식의 텔레비젼 신호들 사이의 관계를 도시한 도면.
제11a도 및 제11b도는 본 발명의 실시예에 따른 수평 방향 및 수직 방향의 보간 처리를 각각설명하기 위한 도면.
제12도는 보간 처리가 동일 수직 방향에서 실행되었을 때의 연산 내용을 설명하기 위한 도면.
제13a도 내지 제13c도는 보간 처리가 동일 수직 방향에서 실행되었을 때의 동작 타이밍을 각각 설명하기 위한 도면.
제14a도 내지 제14f도는 보간 처리가 동일 수평 방향에서 실행되었을 때의 동작 타이밍을 각각 설명하기 위한 도면.
제15도는 보간 처리가 수평 방향 및 수직 방향에서 실행되었을 때 계수 레지스터내에 순차적으로 설정된 탭 계수의 내용을 설명하기 위한 도면.
제16도는 본 발명의 실시예에 사용된 표시 동기 발생부를 상세히 설명하기 위한 블록도.
제17도는 본 발명의 실시예에 따라 간인, 시간 변환 및 보간 처리부에 사용된 CPU의 인터럽션 처리 동작을 설명하기 위한 흐름도.
제18도는 본 발명의 실시예에 따라 간인, 시간 변환 및 보간 처리부에 사용된 CPU의 수직 동기 인터렙션 처리 동작을 설명하기 위한 흐름도.
제19도는 본 발명의 실시예에 따라 간인, 시간 변환 및 보간 처리부의 수평 동기 인터럽션 처리 동작을 설명하기 위한 흐름도.
제20도는 본 발명에 따라 시스템 콘트롤러에 사용된 CPU의 처리 동작을 설명하기 위한 흐름도.
제21도는 시스템 콘트롤러의 간인율의 연산 처리를 설명하기 위한 흐름도.
제22도는 본 발명의 실시예에 사용된 간인, 시간 변환 및 보간 처리부의 다른 예를 설명하기 위한 블록도.
제23a도 및 제23b도는 다른 실시예에서 간인처리가 수평 방향으로 실행될 때의 연산 타이밍을 설명하기 위한 도면.
제24a도 내지 제24c도는 다른 실시예에서 간인 처리가 동일 수평 방향으로 실행될 때 연산타이밍을 설명하기 위한 도면.
제25a도 내지 제25e도는 다른 실시예에서 간인 처리가 동일 수직 방향으로 실행될 때 필드 메모리에 대한 데이타의 기록 및 판독 시간을 설명하기 위한 도면.
제26a도 및 제26b도는 간인 처리가 동일 수직 방향으로 실행될 때 라인 메모리에 대한 데이터의 기록 및 판독 시간을 설명하기 위한 도면.
제27a도 및 제27b도는 하나의 수직 기간 동안 동일 라인 메모리로부터 판독될 라인의 수를 설명하기 위한 도면.
제28도는 다른 실시예에서의 보간 처리를 설명하기 위해 스크린을 고려하여 MUSE 방식의 텔레비젼 신호와 고선명 텔레비젼 신호 사이의 관계를 설명하기 위한 도면.
제29도는 다른 실시예에서 수직 방향의 보간 처리를 설명하기 위한 설명도.
제30도는 다른 실시예에서 수평 방향의 보간 처리를 설명하기 위한 설명도.
제31a도 및 제31b도는 보간 처리가 동일 수직 방향으로 실행되었을 때 필드 메모리에 대한 데이터의 기록 타이밍을 설명하기 위한 도면.
제32a도 내지 제32c도는 다른 실시예에서 보간 처리가 수직 방향으로 실행되었을때의 연산 타이밍을 설명하기 위한 도면.
제33a도 내지 제33e도는 다른 실시예에서 보간 처리가 수평 방향으로 실행되었을 때의 동작 타이밍을 설명하기 위한 도면.
제34도는 다른 실시예에서 간인, 시간 변환 및 보간 처리부에 사용된 CPU의 처리 동작을 설명하기 위한 흐름도.
제35도는 간인, 시간 변환 및 보간 처리부에 사용된 CPU의 수직 동기 인터럽션 처리 동작을 설명하기 위한 흐름도.
제36도는 간인, 시간 변환 및 보간 처리부에 사용된 CPU의 수평 동기 인터럽션 처리 동작을 설명하기 위한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
27, 33 : 안테나 28, 34 : 튜너
29, 38, 39 : 스위치 회로 30 : 시스템 콘트롤러
31 : 데이타 버스 32, 37, 44, 46, 55, 75, 76 : I/O 콘크롤러
35 : NTSC 디코더 36 : MUSE 디코더
40 : 디스플레이 콘트롤러 41 : 간인, 시간변환 및 보간 처리부
42 : 디스플레이 43 : 표시 동기 발생부
45 : 방식 판별 회로 47 : 키보드
62, 70 : 라인 메모리 64 : 가산기
71∼74 : 계수 레지스터 77, 78 : 래치
86, 87, 89 : 비교기
본 발명은 복수의 텔레비젼(TV) 방식에 의해 전송되는 TV 신호, 예컨대, NTSC방식의 TV 신호 또는 고선명 텔레비젼(HDTV) 신호를 신호 처리하기 위한 TV 신호 처리 장치에 관한 것으로, 보다 구체적으로는 CRT(음극선관)또는 액정 프로젝터와 같은 동기 주파수 및 종횡비가 상이한 다수 종류의 디스플레이에 의해 신호 처리된 TV신호를 이미지 표시할 수 있는 TV 신호 처리에 관한 것이다.
잘 알려진 바와 같이 근래의 TV방송에서는 통상의 NTSC 방식의 TV신호 외에도 EDTV 방식의 TV 신호 및 MUSE 방식 등의 복수의 TV신호가 혼재되어 방송되고 있다. 현재에는 이러한 복수의 TV 신호를 모두 수신할 수 있는 TV수신기로서 Natioanℓ Technicaℓ Report Vo.37 No.5(1991년 10월)에 개시된 36인치형 고선명 수신기 TH-36HD1이있다.이러한 유형의 TV수신기는 현행 NTSC방식의BS/UHF/CATV방송의 수신 외에도 MUSE 방식의 고선명 방송도 수신할 수 있다.
제1도는 상기 종류의 TV수신기의 구성을 도시한 것이다.참조 번호11은 안테나를 나타낸다. UHF/VHF/CATV 방송의 각 TV 신호는 안테나 (11)에 의해 수신된다. 안테나(11)에 의해 수신되는 각 TV 신호는 시스템 콘트롤러(12)에 의해 제어되는 튜너(13)에 의해 선국되어 기저 대역 신호로 변환된 후 스위치회로(14)의 한쪽 입력 단자에 공급된다. 이 튜너(13)는 통상의 NTSC 방식의 TV 신호와 EDTV 방식의 TV 신호를 수신하여 처리하는 기능을 갖는다B.
참조 번호 15는 안테나이다. BS 방송의 TV 신호는 안테나(15)에 의해 수신된다. 안테나(15)에 의해 수신되는 TV 신호는 시스템 콘트롤러(12)에 의해 제어되는 튜너(16)에 의해 선국되어 기저 대역 신호로 변환된 후 스위치 회로(14)의 다른쪽 입력 단자에 공급된다. 이 튜너(16)는 통상의 NTSC 방식의 TV 신호와 EDTV 방식의TV 신호외에도 고선명 방송의 MUSE 방식의 TV 신호를 수신하여 처리하는 기능을 갖는다.
스위치 회로(14)는 시스템 콘트롤러(12)의 제어에 의하여 튜너(13,16)로부터 출력되는 각각의 기저 대역신호 각각 NTSC 디코더(17) 및 MUSE 디코더(18)에 공급하도록 동작된다. NTSC 디코더(17)는 입력된 기저 대역 신호들을 R(적색), G(녹색), B(청색)의 각각의 색신호로 변환하여 이들 신호를 주사선 변환기(19)에 출력한다.
주사선 변환기(19)는 NTSC 방식의 TV 신호가 비월 주사된 525개의 수평 주사선을 525개의 비비월 주사된 신호로 변환(배속 변환)하고, 이들 신호들을 시간 압축기(20)에 출력한다. 시간 압축기(20)는 각 색신호 R, G, B를 수평 방향으로 3/4으로 압축하여 그 종횡비가 16 : 9인 와이드 화면에 표시했을 때 정확한 종횡비로 CRT 상에 표시하기 위한 압축 처리를 행한다. 이들 시간 압축된 색 신호 R, G, B는 스위치 회로(21)의 한쪽 입력 단자에 공급된다.
MUSE 디코더(18)는 8.1kHz에서 대역 압축된 MUSE 방식의 기저 대역 신호를 디코드 처리하여 R, G, B의 각 색신호로 변환하고, 이들 신호를 스위치 회로(21)의 다른쪽 입력 단자에 출력한다. NTSC 디코더(17) 및 MUSE 디코더(18)는 입력된 기저 대역 신호들로부터 각각 수평 동기 신호(H) 및 수직 동기 신호(V)를 페치한다. NTSC 디코더(17)에 의해 페치된 수평 동기 신호(H)는 및 수직 동기 신호(V)는 스위치 회로(22)의 한쪽 입력 단자에 공급된다. MUSE 디코더(18)에 의해 페치된 수평 동기 신호(H) 및 수직 동기 신호(V)는 스위치 회로(22)의 다른쪽 입력 단자에 공급된다.
스위치 회로(21)는 시스템 콘트롤러(12)의 제어에 의하여 NTSC 방식의 기저 대역 신호를 디코드 처리하여 획득된 색신호 R, G, B와 MUSE 방식의 기저 대역 신호를 디코드 처리하여 획득된 색신호 R, G, B를 CRT(23)에 선택적으로 공급하도록 동작한다. 스위치 회로(22)는 시스템 콘트롤러(12)의 제어에 의하여 스위치 회로(21)와 동기되어 절환된다. 즉 스위치 회로(22)는 CRT(23)에 공급되는 색 신호 R, G, B에 대응하는 수평 동기 신호(H) 및 수직 동기 신호(V)를 편향 회로(24)에 공급하도록 절환된다.
편향 회로(24)는 시스템 콘트럴러(12)에 의해 제어된다. CRT(23)가 NTSC 방식의 TV 신호에 의하여 이미지 표시를 수행하면, 편향 회로(24)는 수평 동기 신호(H)의 주파수 31.5KHz와 수직 동기 신호(V)의 주파수 54.94Hz로 CRT(23)를 제어한다. NTSC 방식에서의 수평 동기 신호(H)의 주파수는 15.75KHz이다. 그러나, TV 신호는 주사선 변환기(19)에 의해 배속으로 변환되기 때문에 이에 따라 수평 동기 신호(H)의 주파수도 31.5KHz로 배속된다. CRT(23)가 MUSE 방식의 TV 신호에 의하여 이미지 표시를 수행할 때 편향회로(24)는 수평 동기 신호(H)의 주파수 33.75KHz와 수직 동기 신호(V)의 주파수 60Hz로 CRT(23)를 제어한다.
시스템 콘트럴러(12)는 예컨대, 원격 제어 수신기(25)가 수신한 원격 제어부(26)에서 출력된 동작 명령에 기초하여 일련의 튜닝 동작을 제어하도록 동작된다.
상술한 TV 수신기에서는 안테나(11,15)에 의해 수신된 TV 신호가 최초로 입력되는 튜너(13,16)에서 실제로 이미지를 표시하는 CRT(23)까지가 일체로 구성되어 있다. 또, 편향 회로(24)가 수평 동기 신호(H) 및 수직 동기 신호(V)를 선택적으로 발생하고 CRT(23)를 제어하도록 구성되어 있다. 그러므로 수신된 TV 신호를 처리하는 신호 처리부와 이 신호 처리부에 의해 처리된 신호를 이미지 표시하는 디스플레이가 서로 완전히 1대 1로 대응한다. 즉 신호 처리부 일정한 동기 주파수 및 일정한 종횡비를 갖는 디스플레이부에만 대응하도록 설계된다.
이를 요약하면, 복수 종류의 TV 방식에 의해 송신된 각각의 TV 신호를 수신할 수 있는 현재의 TV 수신기에서 신호 처리부는 일정한 동기 주파수와 일정한 종횡비를 갖는 디스플레이에만 대응하도록 설계된다. 이 때문에 수신되 TV 신호는 상이한 동기 주파수의 상이한 종횡비를 갖는 다수 종류의 디스플레이에 의해서는 이미지가 형성될 수 없게 Hℓ는 문제점이 있다.
일반적으로 CRT와 같은 디스플레이를 동작시키기 위해 필요한 수평 동기 신호의 주파수는 만약 퍼스널 컴퓨터(PC)와 워크스테이션용 주파수를 포함하면 상술한 2종류의 주파수에 한정되지 않으며 다수의 종류로 확장된다. 예컨대, 그래픽 표시용으로 사용되는 수평 동기 신호는 그 주파수가 100KHz를 초과하는 것도 있다. 그렇게 때문에 최근에는 수신된 TV 신호가 소정의 CRT 뿐만 아니라 PC와 같은 디스플레이에도 이미지 표시될 필요성, 즉 소위 멀티미디어에 대한 요구 조건을 만족시킬 필요성이 대두되었다.
특히 최근에는 액정을 이용한 액정 프로젝터가 상품화되고 있고, 가까운 장래에는 종횡비가 4:3 또는 16:9인 현재의 액정 프로젝터 외에도 대화면 고선명화에 수반하여 영화 스크린과 대등한 종횡비를 갖는 액정 프로젝터가 실용화 되는 것이 예상되고 있다. 한편 TV 신호의 종류로서는 NTSC 및 MUSE 방식의 TV 신호에서 알 수 있는 바와 같이 동기 주파수와 종횡비가 다른 신호들이 멀티미디어화에 따라 금후에는 점점 더 증가할 것으로 예상되고 있다.
이와 같은 상황하에 있어서 가까운 장래에는 신호 처리부와 다스플레이를 분리하여 신호 처리부는 복수 종류의 TV 방식에의해 송신된 각 TV 신호를 처리할 수 있으며, 신호 처리된 TV 신호는 동기 주파수와 종횡비가 다른 다수 종류의 디스플레이에 의해 표시될 수 있는 TV 수신기가 강력하게 요망되는 경향이 있다.
본 발명은 상술한 문제점을 고려하여 이루어진 것으로서, 본 발명의 목적은 각종 TV 방식에의해 전송되는 각 TV 신호를 처리할 수 있고, 동기 주파수 및 종횡비가 상이한 다수 종류의 디스플레이에 의해 상기 신호 처리된 TV 신호를 이미지 표시할 수 있는 TV 신호 처리 장치를 제공하기 위한 것이다.
본 발명은 제1특징에 의하면 입력된 TV 신호의 방식에 대응하여 상기 TV 신호에 대한 디코드 처리를 수행하는 신호 처리 수단과, 상기 TV 신호를 이미지 표시하는 디스플레이의 사양에 대응하여 상기 신호 처리 수단에 의해 디코드 처리된 TV 신호에 대한 신호 처리를 수행하는 제어 수단을 포함하는 TV 신호 처리 장치가 제공된다.
상술한 구성에 의하면, 각각의 TV 방식에 대응하는 디코딩 처리는 입력된 TV 신호에 대하여 수행되며, 신호 처리는 TV 신호 이미지 표시용 디스플레이의 사양에 대응하도록 디코드 처리된 TV 신호에 대하여 수행된다. 그러므로 각종 TV 방식에 의해 송신된 TV 신호는 각각 신호 처리될 수 있으며, 신호 처리된 TV 신호는 상이한 동기 주파수의 종횡비를 갖는 다수 종류의 디스플레이에 의해 이미지 표시될 수 있다.
이하에서는 본 발명의 실시에을 첨부도면을 참조하여 상세히 설명하기로 한다.
제2도에서, 참조번호 27은 안테나이다. UHF/VHF/CATV 방송의 각 TV 신호는 안테나(27)에 의해 수신된다. 안테나(27)에 의해 수신되는 각 TV 신호는 튜너(28)에 의해 선국되어 기저 대역 신호로 변환된후, 스위치 회로(29)의 한쪽 입력 단자에 공급된다. 시스템 콘트롤러(30)내의 중앙 연산 처리 장치(CPU)(30a)로부터 출력되는 제어 신호는 데이터 버스(31) 및 I/O (입/출력)콘트롤러(32)를 통해 튜너(28)에 공급되어, 신호 처리 동작이 제어된다. 튜너(28)는 통상적인 NTSC 방식의 TV 신호와 EDTV 방식의 TV 신호를 수신하여 각 신호를 제어하는 기능을 갖고 있다.
참조번호 33은 안테나이다. BS 방송의 TV 신호는 안테나(33)에 의해 수신된다. 안테나(33)에 의해 수신되는 TV 신호는 튜너(34)에 의해 선국되어 기저 대역 신호로 변환된 후, 스위치 회로(29)의 다른쪽의 입력단자에 공급된다. 또한 시스템 콘트롤러(30)내의 CPU(30a)로부터 출력되는 제어 신호는 데이터 버스(31) 및 I/O 콘트럴로(32)를 통해 튜너(34)에 공급되어, 신호 처리 동작이 제어된다. 튜너(34)는 통상적인 NTSC 방식의 TV 신호와 EDTV 방식의 TV 신호를 수신하여 각 신호를 제어하는 기능을 갖는다.
스위치 회로(29)의 스위칭 동작은 튜너(28,34)로부터 출력되는 각 기저 대역 신호의 공급이 NTSC 디코더(35)와 MUSE 디코더(36)에 분배되도록 동작된다. 시스템 콘트롤러(30)내의 CPU(30a)로부터 출력되는 제어 신호는 데이터 버스(31) 및 I/O 콘트롤러(37)를 통해 스위치 회로(29)에 공급되어 스위치 회로(29)의 스위칭 동작이 제어된다. NTSC 디코더(35)는 입력된 기저 대역 신호를 각각 색신호 R, G, B로 변환하고, 이들 신호를 스위치 회로(38)의 한쪽의 입력 단자에 출력한다.
MUSE 디코더(36)는 8,1MHz로 대역 압축된 MUSE 방식의 기저 대역 신호를 디코드 처리하여 색신호 R, G, B로 변환하고, 스위치 회로(38)의 다른쪽 입력 단자에 출력한다. NTSC 디코더(35)와 MUSE 디코더(36)는 입력된 기저 대역 신호에서 각각 수평 동기 신호(H), 수직 동기 신호(V) 및 수평 픽셀 동기의 클럭신호(CK)를 인출한다. NTSC 디코더(35)에 의해 인출되는 수평 동기 신호(H), 수직 동기 신호(V) 및 클럭신호(CK)는 스위치 회로(39)의 한쪽 입력 단자에 공급된다. MUSE 디코더(36)에 의해 인출되는 수평동기 신호(H), 수직 동기 신호(V) 및 클럭신호(CK)는 스위치 회로(39)의 다른쪽 입력 단자에 공급된다.
시스템 콘트롤러(30)내의 CPU(30a)로부터 출력되는 제어 신호는 데이터 버스(31) 및 I/O 콘트롤러(37)를 통해 스위치 회로(38)에 공급됨으로써 스위치 회로(39)는 스위치 회로(38)와 동기하여 스위칭 동작된다. 즉, 스위치 회로(39)는 디스플레이 콘트롤러(40)에 공급되는 색신호, R, G, B에 대응하는 수평 동기 신호(H), 수직 동기 신호(V) 및 클럭 신호(CK)를 디스플레이 콘트롤러(40)내의 간인, 시간 변환 및 보간 처리부(41)에 공급하도록 변경된다.
또한 시스템 콘트롤러(30)내의 CPU(30a)로부터 출력되는 제어신호는 데이터 버스(31) 및 I/O 콘트롤러(37)를 통해 스위치 회로(38)에 공급됨으로써 스위치 회로(39)는 스위치 회로(38)와 동기하여 스위칭 동작된다. 즉, 스위치 회로(39)는 디스플레이 콘트롤러(40)에 공급되는 색신호 R, G, B에 대응하는 수평 동기 신호(H), 수직 동기 신호(V) 및 클럭 신호(CK)를 디스플레이 콘트롤러(40)내의 간인, 시간 변환 및 보간 처리부(41)에 공급하도록 변경된다.
간인, 시간 변환 및 보간 처리부(41)는 상기 처리부(41)에 접속된 디스플레이(42)의 수평 주사선수 및 수평 화소수에 대응하도록 입력된 색신호 R, G, B에 대한 간인 처리 및 보간 처리를 제공함으로써 이미지 표시가 상기 디스플레이(42)에 의해 수행될 수 있다. 간인 처리와 보간 처리가 제공되는 색 신호 R, G, B는 수평 동기 신호(H)의 주파수와 수직 동기 신호(V)의 주파수에 대응하도록 표시 동기 발생부(43)에서 발생되는 각종 동기 신호(SYNC)와 함게 디스플레이(42)에 공급된다.
표시 동기 발생부(43)는 수평 동기 신호(H)의 주파수 및 수직 동기 신호(V)의 주파수에 대응하는 주파수를 각각 갖는 수평 동기 신호(H) 및 수직 동기 신호(V)의 주파수를 자유롭게 발생시킬 수 있다. 수평 분주치(bH)와 수직 분주치(cV)는 데이터 버스(31) 및 I/O 콘트롤러(44)를 통해 표시 동기 발생부(43)에서 공급되며, 그에 따라 수평 동기 신호(H) 및 수직 동기 신호(V)가 제어된다. 클럭 분주치(aCK), V 영역 및 H 영역을 나타내는 신호들은 클럭 분주치(aCK), V 영역 및 H 영역을 그 내부에 설정하도록 CPU(30a)로부터 데이터 버스(31) 및 I/O 콘트롤러944)를 통해 표시 동기 발생부(43)에 공급된다.클럭 분주치(aCK)는 디스플레이(42)를 구동시키기 위하여 동기 신호 SYNC의 기본 클럭 주파수를 발생시키는 분주치를 나타낸다. V 영역 및 H 영역은 디스플레이(42)의 이미지 표시 위치를 나타내는 데이터이다.
표시 동기 발생부(43)는 디스플레이(42)를 구동시키기 위한 각종 동기 신호 SYNC를 출력함과 동시에 간인, 시간 변환 및 보간 처리부(41)를 제어하기 위한 클럭(CK'), 수평 펄스(H') 및 수직 펄스(V')를 출력한다. 간인율 및 보간율은 CPU(30a)로부터 데이터 버스(31) 및 I/O 콘트롤러(44)를 통해 간인, 시간 변환 및 보간 처리부(41)로 공급된다.
튜너(28,34)로부터 출력되는 각 기저 대역 신호는 기저 대역 신호가 NTSC 식인지 MUSE 식인지를 판별하기 위해 방식 판별 회로(45)에 공급된다. 방식 판별 회로(45)에 의해 판별된 결과는 I/O 콘트롤러(46) 및 데이터 베이스(31)를 통해 시스템 콘트롤러(30)내의 시스템 메모리(30b)에 기록된다. 시스템 콘트롤러(30)내에는 프로그램 ROM(30c), 연산 RAM(30d), 메모리(30e), I/O 콘트롤러(30f)가 구비된다. 프로그램 ROM(30c)은 CPU(30a)에 공급될 프로그램을 저장한다. 연산 RAM(30d)는 CPU(30a)의 연산 수행시에 사용된다 메모리(30e)는 디스플레이(42)의 수평 동기 신호(H)의 주파수(fH)와, 수직 동기 신호(V)의 주파수(fV) 및 종횡비를 저장한다. I/O 콘트롤러(30f)는 CPU(30a)가 키보드(47)의 동작에 의해 설정된 수평 동기 신호(H)의 주파수(fH)와, 수직 동기 신호(V)의 주파수(fV) 및 종횡비의 데이터를 인출하도록 제공된다.
디스플레이 콘트롤러(40)의 동작은 입력된 색 신호 R, G, B가 디스플레이 콘트롤러(40)에 접속된 디스플레이(42)의 수평 주사선 수와 수평 픽셀 수에 대응하여 간인되고 보간되는 2개의 기능으로 나누어진다. 이하에서는 간인 처리의 경우를 설명하기로 한다.
제3도에 도시된 바와 같이 간인 처리는 MUSE 방식의 TV 신호가 통상의 NTSC 방식에 대응하는 TV 수신기의 디스플레이(42)내에 이미지 표시되는 경우에 대응한다. 수평 동기 신호(H)의 주파수(fH)(15.75KHz), 수직 동기 신호(V)의 주파수 fV(59.94Hz) 및 종횡비(4:3)를 나타내는 각종 데이타 키보드(47)의 동작에 의해 설정되어 I/O 콘트롤러(30f) 및 데이터 버스(31)를 통하여 CPU(30a)에 입력된다.
CPU(30a)는 MUSE 방식의 디코드 처리된 TV 신호가 디스플레이(42)내에서 이미지 표시되는 경우의 수직 방향의 간인율을 산출한다. 4:3의 종횡비를 갖는 디스플레이(43)의 수평 라인에 대해 디스플레이의 수직 라인의 종횡비를 손상함이 없이 MUSE 방식의 TV 신호를 표시하기 위해서는 수직 방향의 간인율을 7/20으로 설명하면 된다. 즉, MUSE 방식의 TV 신호의 수평 주사선의 총수는 7/20의 보간율로 간인된다. CPU(30a)는 산출된 7/20의 간인율을 데이터 버스(31) 및 I/O 콘트롤러(44)를 통하여 간인, 시간 변환 및 보간 처리부(41)로 출력한다.
제4도는 간인, 시간 변환 및 보간 처리부(41)의 상세한 구성을 도시하고 있다. 참조번호 48은 입력 단자이다. 스위치 회로(38)에 의해 도출되는 색신호 R, G, B는 입력단자(48)에 공급된다. 참조번호 49는 입력단자이다. 스위치 회로(39)에 의해 도출되는 수평 동기 신호(H), 수직 동기 신호(V) 및 클럭 신호(CK)는 입력단자(49)에 공급된다. 참조번호 50은 입력단자이다. I/O 콘트롤러(44)로부터 출력되는 간인율은 입력단자(50)에 공급된다. 참조번호 51은 입력단자이다. I/O 콘트롤러(44)로부터 출력되는 간인율은 입력단자(51)에 공급된다. 참조번호 52, 53, 54는 입력단자이다. 표시 동기 발생부(43)로부터 출력되는 클럭(CK')는 수평 펄스(H') 및 수직 펄스(V')는 상기 입력 단자(52, 53, 54)에 각각 입력된다.
I/O 콘트롤러(44)로부터 출력되는 수직 방향의 간인율 7/20은 입력단자(50) 및 I/O 콘트롤러(55)를 통해 CPU(56)에 기록된다. CPU(56)는 입력된 간인율 7/20을 기초로 수직 방향으로 각 라인에 공급되는 탭 계수를 계산한다. 수직 방향의 20라인에서 7라인을 가인하는 방법은 ℓ'1 - ℓ'3을 라인 ℓ1 - ℓ10에서 간인하는 제5a도의 방법과, ℓ'4 - ℓ'7을 ℓ11 - ℓ20에서 간인하는 제5b도의 방법을 조합시켜서 실행한다.
입력단자(48)에 공급되는 색신호 R, G, B는 시간축 변환 메모리(57)로 페치된다. 이때 시간축 변환 메모리(57)에 공급되는 페칭 어드레스는 페칭 어드레스 발생기(58)에 의해 발생된다. 페칭 어드레스 발생기(58)는 입력단(49)에 입력되는 수평 동기 신호(H), 수직 동기 신호(V) 및 클럭신호(CK)를 기초로하여 페칭 어드레스를 발생시킨다. 페칭 어드레스 발생기(58)에 의해 발생된 페칭 어드레스는 버퍼회로(59)를 통해 시간축 변환 메모리(57)에 공급된다. 색신호 R, G, B는 제6b도에 도시된 제어신호 a의 ℓ(로우)레벨 기간 동안 시간축 변환 메모리(57)에 기록된다.
제어신호 a는 페칭 어드레스 발생기(58)에 의해 발생된 페칭 어드레스에 기초하여 제어 신호 발생기(60)에 의해 발생된다. 제어신호 a는 ℓ 레벨의 시간에서 CPU(55)의 인터럽션 입력으로서 작용하고 데이터는 시간축 변환 메모리(57)로부터의 판독이 중단된다. 또한 제어신호 a는 버퍼회로(61)의 제어입력으로서 작용한다. 버퍼회로(61)는 시간축 변환 메모리(57)에 공급될 제어신호 R, G, B를 제어하므로 시간축 변환 메모리(57)로의 색신호 R, G, B의 기록이 제어된다. 제6c도 및 제6e도는 H(수평동기)기간 및 V(수직동기) 기간에서의 기록 시간을 도시한 것이다. 다른 기간 동안 CPU(56)는 시간출 변환 메모리(57)를 액세스할 수 있다.
색신호 R, G, B가 시간축 변환 메모리(57)에 기록된 후에 상술한 간인 처리가 수행된다. 제7a도 내지 제7c도는 H 기간 동안의 간인 처리의 타이밍을 각각 도시한 것이다. 비표시 기간 1동안 데이터 ℓ1은 라인 메모리(62)에 기록된다. 표시 기간 2동안 라인 메모리(62)에서 판독된 데이터 ℓ1은 승산기(63)에 의해 탭 계수로 승산된다. 승산기(63)의 연산결과 ℓ1은 가산기(64)를 통과한 후 D/A(디지탈/아날로그) 변환기(65)에 의해 아날로그 색신호로 변환되고, 출력단자(66)를 통해 디스플레이(42)로 출력된다. 다른 승산기(67,68,69)는 탭 계수가 0인 상태에서는 출력을 발생하지 않도록 설정된다.
비표시 기간 3동안 데이터 ℓ4 및 ℓ5는 라인 메모리(62, 70)에 기입된다. 표시기간 4동안 라인 메모리(62)에서 판독된 데이터 ℓ4는 탭 계수 0.7로 승산되고, 라인 메모리(70)에서 판독된 데이터(ℓ5)는 승산기(67)에 의해 탭 계수 0.3으로 승산된다. 2개의 승산기(63,67)에 승산기(63,67)의 연산결과 가산기(64)에 의해 가산되어 데이타 ℓ2'가 생성된다. 제8도는 의해 기간 1, 3, 5, 7, 9동안 획득된 승산의 내용이다. 라인 메모리(62, 70)에 대한 데이터 전송과 유사하게 탭 계수들은 비표시 기간 동안 각각 계수 레지스터(71, 72)로 설정된다.
제9도는 계수 레지스터(71,72)에 각각 설정되는 탭 계수를 도시한 것이다. 탭 계수를 승산기(68, 69)에 전송하기 위한 계수 레지스터(73, 74)는 보간 처리의 설명에서 기술하기로 한다. 수평 방향의 간인은 특별하게 수행되지 않는다. CPU(56)는 I/O 콘트롤러(75)를 제어함으로써 라인 메모리(62, 70)로의 데이터 기록이 수행된다. CPU(56)는 I/O 콘트롤러(76)를 제어함으로써 계수 레지스터(71, 72)에 대한 계수의 전송이 수행된다.
상술한 동작에 의해 MUSE 방식의 TV 신호의 라인수가 간인율 7/20으로 간인된다. 그러므로 MUSE 방식의 TV 신호는 디스플레이(42)의 종횡비 4:3을 손상하는 일이 없이 이미지 표시될 수 있다.
이하에서는 보간 처리에 대해 설명하기로 한다. 금후의 디스플레이는 대화면 고선명도가 점점 진행되는 경향이 있다. 제10도는 이러한 경우의 일예를 도시한 것이다. 디스플레이(42)의 사양으로서는 수평 동기 신(H)의 주파수가 33.75KHz, 필드 주파수가 60Hz, 종횡비가 16:9이다. 이들 사양을 보여주는 각종 데이터는 키보드(47)의 조작에 의해 I/O 콘트롤러(30f) 및 데이터 버스(31)를 통해 CPU(30a)에 입력된다. 수평 및 수직방향의 각각의 보간율은 CPU(30a)에 의해 산출된다. CPU(30a)에 의해 산출된 수평방향의 보간율(1.2배)과 수직방향의 보간율(2.1배)은 입력단자(51)와 I/O 콘트롤러(55)를 통해 CPU(56)로 페치된다.
제11a도는 수평방향의 보간 처리를 도시한 것이다. 도면에서 m1, m2, m3, ...m11은 각각 수신된 TV 신호의 수평방향의 화소 데이터를 나타낸다. m1', m2', m3,'...m13'은 디스플레이(42)상에서 이미지 표시를 위해 보간된 화소 데이터를 나타낸다. 또 제11B도는 수직방향의 보간 처리를 도시한 것이다. 도면에서 ℓ1, ℓ2, ℓ3, ... , ℓ11은 각각 수신된 TV 신호의 수직방향의 라인 데이터를 나타낸다. 도면에서 ℓ1', ℓ2', ℓ3', ... ,ℓ22'는 디스플레이(42)상에서 이미지 표시를 위해 보간된 라인 데이터를 나타낸다.
간인 처리의 경우와 유사하게 시간축 변환 메모리(57)에 대한 데이터 페칭이 수행될 수 있다. 제12도는 각 보간이 수행된 후 라인 데이터 ℓ1', ℓ2', ℓ3', ... ,ℓ22'를 발생시키는 연산 내용을 나타낸다.
제13a도 내지 제13c도는 보간 처리를 실행하는 타이밍을 도시한 것이다. 간인 처리에서 설명한 바와 같이 라인 메모리(62, 70)로의 데이터 기록은 비표시 기간동안 수행되며, 실제의 배치는 표시기간 동안 수행된다. 간인 처리와 유사하게 라인 메모리(62, 70)로의 데이터 기록처리는 CPU(56)에 의해 제어된다. 비표시 기간 1동안 라인 데이터 ℓ1은 페치되고, 보간 라인 데이터 ℓ1'를 얻기 위한 연산이 수행된다. 표시기간 2동안 라인 데이터 ℓ2는 페치되고, 제12도에 도시된 연산이 실행되어 보간 라인 데이터 ℓ2'가 생성된다.
제14a도 내지 제14f도는 데이터가 수평 및 수직방향의 화소단위로 보간될 때의 배치 타이밍을 도시한 것이다. 제14E도에서는 b는 라인 메모리(62,70)에 공급될 전송 클럭(tansferring cℓock)을 나타낸다. 제14f도에서 C는 계수 레지스터(71-74)에 공급될 전송클럭을 나타낸다. 전송클럭 b는 CPU(56)로 출력되며, I/O 콘트롤러(75)를 통해 라인 메모리(62,70)로 공급된다. 전송클럭 C는 CPU(56)로 출력되고, I/O 콘트롤러(76)을 통해 계수 레지스터(71-74)에 공급된다. 간인 처리와 유사하게 탭 계수는 CPU(56)에 의해 계수 레지스터(71-74)에 설정된다.
제14a도 내지 제14f도는 라인 ℓ2'를 형성하느 화소 데이터가 보간된 예를 도시한 것이다. 연산기간 1동안 라인 메모리(62)에서 출력되는 화소 데이터 ℓ1m1은 승산기(63)에 의해 탭 계수 0.52로 승산된다. 라인 메모리(70)에서 출력되는 화소 데이터 ℓ2m1는 승산기(67)에 의해 탭 계수 0.48로 승산된다. 2개의 승산기(63, 67)의 승산결과는 가산기(63)에 의해 가산됨으로써 보간 화소 데이터 ℓ2'm1'이 생성되고, D/A 변환기(65)에 의해 아날로그 색신호 R, G, B로 변환된다.
제15도는 연산기간 1-13동안 각 계수 레지스터(71-74)로 설정되는 탭 계수를 도시한 것이다. 각 라인 메모리(62,70)로부터 출력되는 각 데이터와 각 계수 레지스터(71,72)로 설정되는 각 탭 계수를 각각의 승산기(63,67)에 의해 승산된다. 동시에 라인 메모리(63,70)의 각 출력 데이터를 지연시킴으로써 얻어지는 각 데이터와 각 계수 레지스터(73,74)로 설정되는 각 탭 계수는 각각의 승산기 (68,69)에 의해 승산된다. 각 승산기(63,67-69)의 승산 결과는 가산기(64)에 의해 가산되어 보간 화소 데이터가 각 연산기간 1-13동안 생선된다. 상술한 처리를 행함으로써 NTSC 방식의 TV 신호는 디스플레이(42)의 원래의 종횡비 16:9를 손상하지 않고도 이미지 표시될 수 있다.
이상, 간인 처리 및 보간 처리의 예에 대하여 설명하였으며, 이하에서는 접속된 디스플레이(42)에 대응하는 동기신호 SYNC의 발생에 대하여 설명하기로 한다.
제16도는 디플레이 콘트롤러(40)의 표시 동기 발생부(43)의 상세한 구성을 도시한 것이다. 참조번호 79, 80, 81은 입력단자이다. 클럭 분주치(aCK), H 영역 및 V 영역은 각각 입력단자(79,80,81)에 공급된다. 참조번호 82, 83은 입력단자이다. 수평 분주치(bH) 및 수직 분주치(cV)는 입력단자(82,83)에 공급된다. 간인 처리의 경우에 23분주는 입력단자(79)에 공급될 클럭 분주치(aCK)로서 표시된다. 그리고 클럭 분주치(aCK)는 비교기(84)의 한쪽 입력단자에 공급된다. 오실레이터(85)로부터 출력되는 117.8MHz의 클럭을 카운트하여 획득된 값은 비교기(84)의 다른쪽 입력단자에 공급된다. 분주 카운터(86)의 카운트 값이 클럭 분주치(aCK)와 일치할때마다 분주 카운터(86)는 리셋된다. 이 동작을 반복함으로써 48.6MHz의 클럭(CK')은 분주 카운터(86)로부터 획득될 수 있다. 클럭(CK')은 입력단자(52)를 통해 인터럽션 신호로서 CPU(56)에 공급되어 분주 카운터(87)에 공급되므로서 클럭(CK')이 카운트된다.
입력단자(82)에 공급된 수평 분주치(bH)는 비교기(88)의 한쪽 입력단자에 공급된다. 분주 카운터(87)의 카운트 값은 비교기(88)의 다른쪽 입력단자에 공급된다. 분주 카운터(87)의 카운트 값이 수평 분주치(bH)와 일치할때마다 분주 카운터(87)는 리셋된다. 이 동작을 반복함으로써 예컨대, 1440의 분주가 수평 분주치(bH)로 표시되면 33.75KHz의 H 동기 신호가 분주 카운터(87)로부터 획득될 수 있다. H 동기 신호는 분주 카운터(89)에 공급되어 카운트됨과 동시에 가산기(90)에 공급된다.
입력단자(83)에 공급되는 수직 분주치(cV)는 비교기(91)의 한쪽 입력단자에 공급된다. 분주 카운터(89)의 카운터 값은 비교기(91)의 다른쪽 입력단자에 공급된다. 분주 카운터(89)의 카운터 값이 수직 분주치(cV)에 일치할때마다 분주 카운터(89)는 리셋된다. 이 동작을 반복함으로써 60khZ의 V 동기 신호는 예컨대 562.5 분주가 수직 분주치(cV)로서 표시되면 분주 카운터(89)로부터 획득될 수 있다. V 동기 신호 및 H 동기 신호가 가산기(90)에 의해 가산됨으로써 동기 신호 SYNC가 획득될 수 있어 출력단자(92)를 통해 디스플레이(42)로 송신된다.
분주 카운터(87)의 카운트 값과 입력단자(80)에 공급되는 수평방향의 표시영역(H 영역)은 수평방향의 표시 영역 발생기(93)에 공급된다. 표시 영역 발생기(93)는 설정된 H 영역과 카운트 값을 비교하고 수평 펄스(H')를 생성한다. 간인 신호로서 작용하는 수평 펄스(H')는 입력단자(53)를 통해 CPU(56)로 출력된다. 분주 카운터(89)의 카운트 값과 입력단자(81)에 공급되는 수직 방향의 표시 영역(V 영역)은 수직방향의 표시 영역 발생기(94)에 공급된다. 표시 영역 발생기(94)는 설정된 V 영역과 카운트 값을 비교하여 수직 펄스(V')를 발생시킨다. 인터럽션 신호로서 작용하는 수직 펄스(V')는 입력단자(54)를 통해 CPU(56)로 출력된다.
보간 처리의 경우에 클럭 분주치(aCK)로서 작용하는 78분주, 수평 분주치(bH)로서 작용하는 910 분주 및 수직 분주치(cV)로서 작용하는 262.5 분주가 설정된다. 이때 14.3MHz의 클럭(CK'), 15.7KHz의 H 동기 신호 및 60Hz의 V 동기 신호가 획득될 수 있다.
제17도 내지 제19도는 CPU(56)의 동작 흐름도를 도시한 것이다. 이들 흐름도는 CPU(56)가 기본적으로 간인 처리 및 보간 처리시에 실행하는 부분만을 주로 설명하고 있다. 보다 구체적으로 제17도는 CPU(56)의 주처리인 보간 처리를 도시한 흐름도이다. 인터럽션이 개시되면(스템 S1), CPU(56)는 시간축 변환 메모리(57)에 대한 액세스를 정지시키고(스탭 S2), 동작이 인터럽션 전의 처리 프로그램으로 복귀된다. 시간축 변환 메모리(57)로의 데이터 기록은 제어신호 a의 ℓ 레벨 동안 수행되기 때문에 CPU(56)는 기록 동안 시간축 변환 메모리(57)에 대한 액세스가 금지된다.
제18도는 V' 동기 처리를 도시한 흐름도이다. 인터럽션이 개시(스탭 S4)되면, CPU(56)는 스탭 S5에서 그 내부에 설치된 도시생략된 라인 카운터 레지스터를 클리어한후, 스탬 S6에서 I/O 콘트롤러(55)를 통하여 보간율과 간인율을 판독한다. 상술한 예에서 간인의 경우에 수직방향의 간인율 7/20이 판독된다. 보간의 경우에 수평방향의 보간율 1.2와 수직방향의 보간율 2.1이 판독된다. 스탬 S7에서 CPU(56)는 제5a, 5b, 9, 11a, 11b, 12 및 15도에 도시된 바와 같은 보간 계수 및 간인 계수의 각 계산을 실행한다. 이 계산은 이미지 신호 보간의 개시에 대한 수직 동기 신호 V 기간의 검출에서 유래한 수직 피드백 기간 동안 수행된다. 그후, CPU(56)는 스텝 S8에서 인터럽션 전의 처리 프로그램으로 복귀한다.
제19도는 H' 동기 인터럽션 처리, 즉 비표시 기간동안 각종 데이터를 전송하는 처리를 도시한 흐름도이다. 인터럽션이 개시(스텝 S9)되면, CPU(56)는 스탭 S10에서 데이터를 라인 메모리(62, 70)로 전송하고, 탭 계수는 각 계수 레지스터(71 - 74)에 설정된다. 이때 전송 클럭은 상술한 바와 같이 I/O 콘트롤러(75, 76)를 통하여 각각 라인 메모리(62,70) 및 계수 레지스터(71 - 74)에 공급된다. 전송 타이밍은 제13a도 내지 제13c도에서 도시된 바와 같다. 그 다음 스탬 S12에서 CPU(56)는 라인 카운터 레지스터에 +1씩 증분 설정한다. 이어서 스텝 S13에서 인터럽션 전의 처리로 동작이 복귀된다.
제20도는 시스템 콘트롤러(30)내의 CPU(30a)의 동작 흐름도이다. CPU(30a)의 주기능은 동조된 방송의 시스템을 판별함과 동시에 접속된 디스플레이(42)의 사양(수평 주파수, 수직 주파수, 종횡비)을 폐치하고 간인율 및 보간율을 계산하는 일이다. 즉, 제20도의 동작 흐름도는 동조되는 방송과 디스플레이의 사양의 지정이 키보드(47)에 의해 수행되는 경우를 도시하고 있다. 인터럽션 처리는 기본 처리로서 설정된다.
스탬 S14에서 CPU(30a)는 I/O 콘트롤러(32)를 통해 튜너(23, 34)를 선택한다. 스탭 S15에서 CPU(30a)는 I/O 콘트롤러(46)를 통하여 선택된 TV 신호로부터 출력되는 TV 신호의 시스템 판별 결과를 폐치한다. 스텝 S16에서 CPU(30a)는 페치된 시스템 판별 결과를 시스템 메모리(30b)에 설정한다. 스텝 S17에서 CPU(30a)는 I/O 콘트롤러(30f)를 통하여 키보드(47)에 의해 입력된 디스플레이의 사양을 페치한다. 스텝 S18에서 페치된 디스플레이(42)의 사양은 메모리(30e)에 기록된다.
스텝 S19에서 CPU(30a)는 시스템 메모리(30b)에 기록된 시스템 데이터와 메모리(30e)에 기록된 디스플레이(42)의 사양에 기초하여 간인율과 보간율을 계산하여 계산된 간인율 및 보간율을 표시 제어부(40)에 출력한다. 스텝 S20에서 CPU(30a)는 클럭 분주치(aCK), 수평 분주치(bH), 수직 분주치(cV), H 영역 및 V 영역을 사이 표시 제어부(40)에 출력한다.
제21도는 간인율 계산의 일예를 도시하고 있다. 스템 S21에서 디스플레이(42)의 라인수는 키보드(47)에 의해 입력된 디스플레이(42)의 사양 중 수평 주파수 및 수직 주파수로부터 계산된다. 이 예에서 수평 주파수(15750Hz)*2/수직 주파수(59.94Hz)=525를 갖는 디스플레이(42)의 라인수가 구해진다. 스텝 S22에서 CPU(30a)는 수신된 TV 신호의 종횡비와 디스플레이(42)의 종횡비에 기초하여 수신된 TV 신호를 압축처리하기 위한 압축비를 계산한다. 이 예에서는 9/(16*3/4)=3/4이기 때문에 수직방향으로 3/4으로 설정될 수 있다.
스템 S23에서 CPU(30A)는 디스플레이의 실제의 라인수를 구한다. 종횡비가 16:9인 TV 신호를 종횡비가 4:3인 디스플레이(42)상에 표시할 때 수직방향의 라인수는 525개의 3/4, 즉 393개가 된다. 스템 S24에서 CPU(30a)는 라인수의 간인율을 계산한다. 이 예에서 라인수의 간인율로서 약 7/20을 구하여 그 값을 간인율로서 디스플레이 콘트럴로(40)로 전송된다.
따라서, 상술한 실시예에 따르면 NTSC 방식의 TV 신호 및 MUSE 방식의 TV 신호와 유사하게 신호처리(간인, 시간축 변환 및 보간)는 디스플레이의 사양(수평 주파수, 수직 주파수 및 종횡비)을 조정하기 위하여 복수 종류의 TV 방식으로 송신되는 각 TV 신호로 제공된다. 그러므로 각종 방식의 TV 신호는 동기 주파수 및 종횡비가 상이한 대형 디스플레이(42)에 의해 표시될 수 있다. 상술한 실시예는 튜너(28,34)로부터 획득된 기저 대역 신호가 간인, 시간축 변환 및 보간 처리되는 것에 대하여 설명하였으나, 본 발명에 의하면 외부 장치로부터 직접 입력된 기저 대역 신호를 처리할 수도 있다. 또한 디스플레이(42)의 사양을 입력하는 수단은 키보드(47)에 국한되지 않는다. 예컨대, 원격 제어 조작을 사용하여 실현될 수도 있다.
제22도는 간인, 시간변환 및 보간 처리부(41)의 다른 실시에를 도시한 것이다. 참조번호 95는 입력단자이다. 스위칭 회로(38)에서 도출된 색신호 R, G, B는 입력단자(95)로 공급된다. 참조번호 96은 입력단자이다. 스위칭 회로(39)에서 도출된 수평 동기 신호(H), 수직 동기 신호(V) 및 클럭 신호(CK)는 입력단자(96)로 공급된다. 참조번호 97은 입력단자이다. I/O 콘트롤러(44)로부터 출력된 간인율은 입력단자(97)로 공급된다. 참조번호 98은 입력단자이다. I/O 콘트롤러(44)로부터 출력된 보간율은 입력단자(98)에 공급된다. 참조번호 99, 100, 101은 입력단자이다. 표시 동기 발생부(43)에서 출력된 클럭(CK'), 수평 펄스(H') 및 수직 펄스 (V')는 각각 상기 입력단자에 공급된다.
이하에서 MUSE 방식의 TV 신호가 통상의 NTSC 방식에 대응하는 TV 수신기의 디스플레이(42)상에 이미지 표시되는 경우에 대해 설명하기로 한다. 이 경우에서 수직 방향의 간인율은 7/20이다. I/0 콘트롤러(44)로부터 출력되는 수직 방향의 간인율은 입력단자(97) 및 I/O 콘트롤러(102)를 통해 CPU(13)에 의해 판독된다. CPU(103)는 입력된 간인율 7/20에 기초하여 수직 방향의 각 라인에 공급되는 탬계수를 계산한다. 수직방향의 20라인에서 7라인을 가인하는 방법은 제5a도에 도시된 바와 같이 10라인에서 3라인을 간인하는 방법과 제5b도에 도시된 바와 같이 10라인에서 4라인을 간인하는 방법을 조합하여 실행한다.
CPU(103)는 각 라인들의 탭 라인을 계산한다. 그 다음 제23a도 및 제23b도에 도시된 타이밍에 의해 간인 계산 처리가 실행된다. 제23a도 및 제23b도에서 CPU(103)는 기간 1동안 ℓ1*1의 계산을 수행하고, ℓ1'의 계산결과는 시간축 변환용인 필드 메모리(104, 105)에 기록된다. CPU(103)는 기간 2동안 (ℓ4×0.7)+(ℓ5×0.3)의 계산을 수행한다. 그리고 ℓ2'의 계산결과는 필드 메모리(104, 105)에 기록된다. 그 다음에 기간 3, 4, 5동안에서도 동일한 계산처리가 반복되고, 그 계산결과는 필드 메모리(104, 105)중의 어느 한쪽에 기록된다.
제24a도 내지 제24c도는 각각 화소 단위의 CPU(103)의 연산 타이밍을 도시한 것이다. 수신된 TV 신호는 MUSE 방식이기 때문에 화소율은 20nsec이고, 제24b도에 도시된 제어신호 a의 기간 T 동안 연산이 수행된다. 제어신호 a는 페칭 어드레스 발생기(106)에 의해 발생된 어드레스 신호에 기초하여 제어신호 발생기(107)에 의해 발생된다. 제어신호 a는 버퍼회로(108, 109)를 제어하여 CPU(103)의 데이터 버스와 어드레TM 버스 사이의 충돌을 방지한다. 데이터는 제어신호 a의 ℓ 레벨 기간 동안 간인 메모리(110)에 기록된다. 다른 기간동안 CPU(103)는 간인 메모리(110)를 액세스할 수 있다.
제25a도 내지 25e도는 시간축 변환용의 필드 메모리(104, 105)에 대한 데이터의 기록 및 판독을 설명하는 도면이다. 데이터가 필드 메모리(104)에 기록되면 필드 메모리(105)에 기록된 데이터가 판독된다. 데이터가 필드 메모리(105)에 기록되면 필드 메모리(104)에 기록된 데이터가 판독된다. 이때 필드 메모리(104,105)의 어드레스 버스 및 데이터 버스와 접속된 버퍼회로(111 - 118)는 제어신호 b, c에 기초하여 제어된다. 제어신호 b, c는 제어신호 발생기(119)에서 발생된다.
필드 메모리(104,105)에 공급되는 판독 어드레스에 대하여, 수평 방향의 어드레스는 수평 카운터(120)에 의해 발생되고, 수직 방향의 어드레스는 CPU(103)에 의해 발생되며, I/O 콘트롤러(121)를 통하여 출력된 데이터와 수평 카운터의 출력 데이터를 가산기(122)를 사용하여 가산함으로써 발생된다.
간인 처리는 상기의 경우에 수행되기 때문에 필드 메모리(104,105)로부터 판독된 데이터는 보간 처리되지 않고 출력된다. 필드 메모리(104,105)로부터 판독된 데이터는 라인 메모리(123), 스위치 회로(124) 및 래치 회로(125)를 통과한 후에 승산기(126)로 탭 계수 1을 승산한다. 승산기(126)의 출력 데이터는 가산기(127)를 통과하여 D/A 변환기(128)에 의해 아날로그 색신호로 변환되고, 출력단자(129)를 통해 디스플레이(42)로 출력된다. 따라서 MUSE 방식의 TV 신호는 제3도의 우측에 도시된 형태로 원래의 종횡비를 손상하지 않고도 이미지 표시될 수 있다. 승산기(131, 132)는 탭 계수를 0으로 설정하여 어떠한 출력도 발생하지 않는다.
제26a도 및 제26b도는 각각 라인 메모리(123)에 대한 데이터의 기록 및 판독 타이밍을 도시한 것이다. 제9도는 판독시의 1V(1필드)당 라인수를 표시하고 있다. 제27a도 및 제27b도는 1프레임당 라인수를 표시하고 있고, 종횡비가 4:3인 디스플레이(42)의 경우에는 라인수가 393개가 된다. 필드 단위당 196라인 및 197라인이 번갈아 설정된다.
이하에서는 보간처리에 대하여 설명한다.
금후의 디스플레이(42)는 대화면 및 고선명도가 점점 진행되는 경향이 있다. 제28도는 이러한 예를 도시하고 있다. 디스플레이(42)의 사양으로서는 수평 주파수가 135KHz, 필드 주파수가 60Hz, 종횡비가 8:3이다. 사양을 나타내는 각종 데이터는 키보드(47)의 조작에 의해 I/O 콘트롤러(30f)를 통해 CPU(30a)에 입력된다. 수평 및 수직방향의 각 보간율은 CPU(30a)에 의해 계산되다. CPU(30a)에 의해 계산된 수평방향의 보간율(4배)과 수직방향의 보간율(2배)은 입력단자(91) 및 I/O 콘트롤러(102)를 통하여 CPU(103)로 페치된다. 수평방향의 보간율(4배)은 디스플레이(42)의 수평 주파수(135KHz)가 MUSE 방식의 TV 신호의 수평 주파수(33.75KHz)의 4배인 것으로 가정하여 계산된다.
제29도는 수평 방향의 보간 처리를 도시하고 있다. 도면에서 m1, m2, m3, m4, ... 는 수신되는 TV 신호의 각각의 화소 데이터를 나타낸다. m10', m11', m12', m13', m20', m21', m22', m23', m30', ... 은 디스플레이(42)상에 이미지 표시하기 위한 보간후의 데이터를 나타낸다. 또 제30도는 수직 방향의 보간 처리를 나타낸다. 도면에서 ℓ1, ℓ2, ℓ3, ℓ4, ℓ5, ℓ6, ℓ7, ...은 수신되는 TV 신호의 각각의 수직방향의 라인 데이터를 나타낸다. 도면에서 ℓ10', ℓ11', ℓ20', ℓ21', ℓ30', ℓ31', ℓ40', ℓ41', ℓ50', ℓ51', ℓ60', ℓ61', ℓ70'은 디스플레이(42)상에 이미지 표시하기 위한 보간후의 라인 데이터를 나타낸다.
보간 처리에서는 어떠한 간인도 제공되지 않기 때문에 TV 신호는 제31A도 및 제31b도에 도시된 타이밍에 의해 필드 메모리(104, 105)에 기록된다. 기록 타이밍은 간인 처리에 설명된 것과 동일하다. 제32a도 내지 제32c도는 보간 계산 타이밍을 도시하고 있다. 비표시 시간 1동안 라인 데이터 ℓ1은 라인 메모리(123)에 설정되고, 표시기간 2동안 라인 데이터 ℓ10'은 계산되어 출력된다. 비표시 기간 3동안 라인 데이터 ℓ2는 라인 메모리(133)에 설정되고, 표시기간 4동안 보간 계산이 수행되어 라인 데이터 ℓ11'이 출력된다. 라인 메모리(123,124)는 I/O 콘트롤러(134)를 통하여 CPU(103)에 의해 지정된다.
제33a도 내지 제33e도는 보간 계산 출력의 타이밍을 나타낸다. 제34도는 계수 레지스터(135,136,137,138)에 순차적으로 설정되는 탭 계수를 보여준다. 탭 계수는 I/O 콘트롤러(139)를 통하여 CPU(103)에 의해 지정된다. 제33a도 내지 제33e도는 라인 데이터 ℓ11'이 제30도에 도시된 라인 데이터 ℓ1 및 ℓ2의 사용에 의해 발생할 경우를 보여준다. 라인 메모리(123)에는 화소 단위의 형태, 예컨대, ℓ1m1, ℓ1m2, ℓ1m3로 표시된 라인 데이터 ℓ1이 저장된다. 라인 메모리(133)에는 화소 단위의 형태, 예컨대 ℓ2m1, ℓ2m2, ℓ2m3로 표시된 라인 데이터 ℓ2가 저장된다.
계산기간 1동안 승산기(130)는 ℓ1m1*0.5의 계산을 수행하고, 승산기(131)는 ℓ2m1×0.5의 계산을 수행한다. 이때 승산기(126,132)는 각각 탭 계수 0의 승산을 수행하므로 그 출력은 0이 된다. 각 승산기(126,130-132)의 출력은 가산기(127)에 의해 가산되어 데이터 ℓ11'm10'으로서 출력된다. 계산 기간 1 -4 의 각각의 승산기(126,130-132)의 내용은 제35도에 도시되어 있다.
I/O 콘트롤러(134)는 스위치 회로(124)의 스위칭 제어를 행한다. 이 예에서 스위치 회로(124)는 라인 메모리(123)의 출력과 라인 메모리(133)의 출력이 각각 래치 회로(125) 및 래치 회로(140)에 공급되도록 제어 된다.
간인, 시간 변환 및 보간 처리부(41)가 사용되는 경우에 대하여 설명하였으나 디스플레이 콘트롤러(40)내의 표시 동기 발생부(43)의 상세한 구성은 제16도에 도시된 것과 동일하다.
간인 처리의 경우에는 163분자가 입력 단자(79)에 공급될 클럭 분주치(aCK)로서 지정된다. 비교기(84)는 클럭 분주치(aCK)와 분주 카운터(86)의 사용에 의해 오실레이터(85)로부터 출력되는 332.8MHz의 클럭을 카운트하여 얻어지는 값을 비교한다. 분주 카운터(86)의 카운트 값이 클럭 분주치(aCK)에 일치할 때마다 분주 카운터(86)는 리셋된다. 이 동작을 반복함으로써 14.3MHz의 클럭(CK')이 분주 카운터(86)로부터 획득될 수 있다. 클럭(CK')은 입력 단자(99)를 통해 제어 신호 발생기(119) 및 수평 카운터(120)로 공급되고 클럭(CK')이 카운트되도록 분주 카운터(87)로 공급된다.
비교기(88)는 입력단자(82)에 공급되는 수평 분주치(bH)와 분주 카운터(87)의 카운트 값을 비교한다. 분주 카운터(87)의 카운트 값이 수평 분주치(bH)와 일치할 때마다 분주 카운터(87)는 리셋된다. 이 동작을 반복함으로써 15.7KHz의 H 동기 신호는 예컨대, 910분주가 수평 분주치(bH)로서 지정된다면 분주 카운터(87)로부터 획득될 수 있다. H 동기 신호는 분주 카운터(89)에 공급되어 카운트됨과 동시에 가산기(90)로 공급된다.
비교기(91)는 입력단자(83)에 공급되는 수직 분주치(cV)와 분주 카운터(89)의 카운트 값을 비교한다.
분주 카운터(89)의 카운트 값이 수직 분주치(cV)와 일치할 때마다 분주 카운터(89)는 리셋된다. 이 동작을 반복함으로써 60Hz의 V 동기 신호는 예컨대, 525분주가 수직 분주치(cV)로서 지정된다면 분주 카운터(89)로부터 획득될 수 있다. V 동기 신호 및 H 동기 신호는 가산기(90)에 의해 가산됨으로써 수평 동기 신호 SYNC가 되고, 출력단자(92)를 통해 디스플레이(42)로 전송된다.
보간 처리의 경우는 클럭 분주치(aCK)로서 2분주가 설정되고, 수평 분주치(bH)로서 8640분주가 설정되며, 수직 분주치(cV)로서 2250분주가 설정된다. 이때 1166.4MHz의 클럭(CK'), 135KHz의 H 동기 신호 및 60Hz V 동기 신호가 얻어질 수 있다.
제34도는 CPU(103)의 동작 흐름도이다. 이 흐름도는 간인 처리 및 보간 처리중 CPU(103)가 기본적으로 실행하는 부분을 중심으로 주로 설명하는 것이다. 보다 구체적으로는 만약 전원이 온(스템 S25)되면, CPU(103)는 스텝 S26에서 I/O 콘트롤러(141)를 통해 수직 동기 신호(V)를 검출한다. 스텝 S27에서 CPU(103)는 I/O 콘트롤러(102)를 통해 간인율과 보간율을 판독한다. 상술한 실시예에 따르면 간인 처리의 경우에는 7/20의 데이터가 수직 방향으로 판독되고, 보간 처리의 경우에는 수평으로 4배이고, 수직으로 2배의 데이터가 판독된다.
다음에, CPU(103)는 스텝 S28에서 간인 처리 및 보간 처리에 대한 각 탭 계수를 계산한다. 이 계산은 수직 동기 신호(V)의 검출로부터 이미지 신호 보간의 개시까지의 기간인 수직 피드백 기간동안 수행된다. 제5a, 5b, 29도 및 제30도에는 모든 라인에 대한 탭 계수가 나타나 있다. 스텝 S29에서 CPU(103)는 I/O 콘트롤러(141)를 통해 수평 동기 신호(H)를 검출한다. 만약 수평 동기 신호(H)가 검출되면, CPU(103)는 스텝 S30에서 I/O 콘트롤러(141)를 통해 제어 신호 a를 검출하므로 각 라인에 대해 처리될 화소를 검출할 수 있다.
만약 제어 신호 a가 검출되면, 스템 S31에서 CPU(130)는 제24b도 내지 제24c도에 도시된 타이밍에 의해 간인 계산을 실행한다. 간인 계산이 종료되면, 스텝 S32에서 CPU(103)는 필드 메모리(104,105)에 계산결과를 전송한다. 스탭 S33에서 CPU(103)는 1라인에 대한 데이터 전송이 종료되었는지의 여부를 판별한다. 만약 1라인에 대한 데이터 전송이 종료되지 않은것(NO)으로 판별되면, 동작은 스텝 S30으로 복귀된다.
반면에 스텝 S33에서 1라인에 대한 데이터 전송이 종료된 것으로(YES) 판별되면 스텝 S34에서 CPU(103)는 1필드에 대한 다수의 라인의 처리가 종료되었는지의 여부를 판별한다. 1필드에 대한 다수의 라인의 처리가 종료되지 않았으면(NO), 동작은 스텝 S29로 복귀된다. 1필드에 대한 다수의 라인의 처리가 종료되었으면(YES), 동작은 스텝 S26으로 복귀된다.
CPU(103)는 데이터가 필드 메모리(104,105)에 입력될 때까지 주 루틴에 의해 간인 처리를 실행한다. 필드 메모리(104,105)로부터 데이터를 판독한 후 보간 처리를 수행하도록 사용되는 데이터 세트는 인터럽션처리 루틴에 의해 실행된다. CPU(103)는 보간 계산용 라인 메모리의 지정과 계수 레지스터에 탭 계수 데이터의 설정을 수행한다. 타이밍 검출은 V' 동기 인터럽션 처리 및 H' 동기 인터럽션 처리에 의해 실현된다.
제35도는 V' 동기 인터럽션 처리를 도시한 흐름도이다. 인터럽션이 스텝 S35에서 개시되면, CPU(103)는 내부의 라인 카운터 레지스터를 클리어하고, 인터럽션전의 처리 프로그램으로 동작이 복귀한다.
제36도는 H' 동기 인터럽션 처리를 도시한 흐름도이다. 인터럽션이 스텝 S38에서 개시되면, 스텝 S39에서 CPU(130)는 라인 카운터 레지스터의 값을 참조하여 처리될 라인 어드레스를 I/O 콘트롤러(121)에 설정한다. 설정된 어드레스는 필드 메모리(104, 105)의 기록 어드레스로서 사용된다.
스텝 S40에서 CPU(103)는 I/O 콘트롤러(134)를 통해 필드 메모리(104, 105)로부터 판독된 데이터에 대하여 라인 메모리(123,133,142)를 지정한다. 스텝 S41에서 CPU(103)는 I/O 콘트롤러 (139)를 통해 각 계수 레지스터(135 - 138)에 탭 계수를 설정한다. 스텝 S42에서 CPU(130)는 라인 카운터 레지스터에 증분 1씩을 설정한다. 그 다음 스텝 S43에서 인터럽션 전의 처리 프로그램으로 동작이 복귀된다. 보간은 H' 동기 인터럽션이 발생할 때마다 실행되므로 1필드에 대한 보간 처리가 최종적으로 수행된다.
그러므로 제22도에 도시된 바와 같이 구성된 간인, 시간 변환 및 보간 처리부(41)에 의해서 조차도 NTSC 방식 및 MUSE 방식과 같은 각종 방식으로 전송된 다수의 TV 신호를 신호 처리(간인, 시간축 변환, 보간)하여 접속된 디스플레이(42)(수평 주파수, 수직 주파수, 종횡비)의 사양을 조정할 수 있게 된다. 따라서 각종 방식의 TV 신호는 동기 주파수 및 종횡비가 상이한 각종 디스플레이(42)에 의해 표시될 수 있다.
더욱이 제22도에 도시된 바와 같이 구성된 간인, 시간 변환 및 보간 처리부(41)에서 시간축 변환처리는 간인 처리가 종료된 이후에 수행된다. 따라서 입력된 모든 색신호를 저장하는 제4도의 시간축 변환 메모리(57)와는 달리 본 발명에 따르면 메모리 용량이 작은 메모리가 시간축 변환 처리용 필드 메모리(104, 105)로서 사용될 수 있는 이점이 있다.
본 발명은 상술한 실시예에만 국한되지 않으며, 본 발명의 요지를 벗어나지 않고도 다양하게 수정 변경시킬 수 있다.

Claims (7)

  1. TV 신호를 수신하고 그 수신된 TV 신호의 방식을 판별하는 방식 판별 수단을 가지며, 판별된 방식에 따라서 상기 수신된 TV 신호를 디코드 처리하는 신호 처리부와; 상기 디코드 처리된 TV 신호에 대응하는 이미지를 표시하는 디스플레이와; 상기 디플레이의 사양 데이터에 기초하여 디스플레이를 위해 디코드 처리된 TV 신호를 신호 처리하는 제어 수단을 구비하는데, 상기 제어 수단은 상기 디스플레이의 사양 데이터를 입력하는 입력 수단과, 입력된 상기 디스플레이의 사양 데이터와 상기 방식 판별 수단에 의해 수행되는 판별 결과에 기초하여 수평 간인율 및 수직 간인율중 하나의 간인율과 수평 보간율 및 수직 보간율중 하나의 보간율을 상기 디코드 처리된 TV 신호에 따라서 계산하는 계산 수단과, 상기 계산 수단에 의해 계산된 간인율에 기초하여 제1계수를 결정하고 상기 디코드 처리된 TV 신호를 상기 제1계수에 대응하는 계수로 승산함으로써 상기 디코드 처리된 TV 신호에 대하여 수평 및 수직의 간인 처리를 수행하는 간인 수단과, 상기 계산 수단에 의해 계산된 보간율에 기초하여 제2계수를 결정하고 상기 디코드 처리된 TV 신호를 상기 제2계수에 대응하는 계수로 승산함으로써 상기 디코드 처리된 TV 신호에 대하여 수평 및 수직의 보간 처리를 수행하는 보간 수단과, 상기 디스플레이의 사양 데이터에 기초하여 상기 디코드 처리된 TV 신호에 대하여 상기 디스플레이의 동기 주파수에 대응하도록 상기 디코드 처리된 TV 신호의 시간축 변환 처리를 수행하는 시간 변환 수단과, 상기 디스플레이의 사양 데이타에 기초하여 상기 디스플레이를 구동시키기 위한 동기 신호를 발생시키고 상기 동기 신호를 상기 디스플레이에 출력하는 동기 처리 수단을 포함하며, 상기 디코드 처리된 TV 신호에 대응하는 이미지를 상기 디스플레이상에 표시하는 것을 특징으로 하는 TV 신호 처리 장치.
  2. 제1항에 있어서, 상기 제어 수단 및 보간 수단은 상기 시간 변환 수단의 후단에 배치된 것을 특징으로 하는 TV 신호 처리 장치.
  3. 제1항에 있어서, 상기 간인 수단은 상기 시간 변환 수단의 선단에 배치하고, 상기 보간 수단은 상기 시간 변환 수단의 후단에 배치한 것을 특징으로 하는 TV 신호 처리 장치.
  4. 제1항에 있어서, 상기 시간 변환 수단은 그 동기 주파수에 기초하여 상기 디코드 처리된 TV 신호를 순차적으로 기록하고, 상기 동기 처리 수단에 의해 발생된 상기 디스플레이용 동기 신호의 주파수에 기초하여 상기 디코드 처리된 TV 신호를 순차적으로 판독하는 저장 수단을 포함하는 것을 특징으로 하는 TV 신호 처리 장치.
  5. 제1항에 있어서, 상기 신호 처리부는 복수 종류의 TV 방식에 의해 전송되는 TV 신호로부터 하나의 TV 신호를 선국하는 튜닝 수단과, TV 신호를 전송하는 각각의 상기 복수 종류의 TV 방식에 대응하도록 제공된 복수의 디코드 수단과, 상기 튜닝 수단에 의해 선국된 TV 신호를 상기 TV 방식에 대응하는 상기 디코드 수단으로 도출하는 제1스위칭 수단과, 상기 튜닝 수단에 의해 선국된 상기 TV 신호를 디코드 처리하여 획득된 상기 디코드 수단의 출력 신호를 상기 제어 수단으로 도출하는 제2스위칭 수단을 포함하는 것을 특징으로 하는 TV 신호 처리 장치.
  6. 제5항에 있어서, 상기 디스플레이의 사양 데이터는 동기 주파수 및 종횡비를 포함하는 것을 특징으로 하는 TV 신호 처리 장치.
  7. 제5항에 있어서, 상기 복수 종류의 TV 방식은 NTSC 방식과 MUSE 방식을 포함하는 것을 특징으로 하는 TV 신호 처리 장치.
KR1019930017862A 1992-09-07 1993-09-07 텔레비젼 신호 처리 장치 KR970006477B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP92-238250 1992-09-07
JP4238250A JPH0686188A (ja) 1992-09-07 1992-09-07 表示装置
JP4238252A JPH0686241A (ja) 1992-09-07 1992-09-07 表示装置
JP92-238252 1992-09-07
JP92-238380 1992-09-07
JP4238380A JPH0690416A (ja) 1992-09-07 1992-09-07 表示装置

Publications (2)

Publication Number Publication Date
KR940008470A KR940008470A (ko) 1994-04-29
KR970006477B1 true KR970006477B1 (ko) 1997-04-28

Family

ID=27332550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017862A KR970006477B1 (ko) 1992-09-07 1993-09-07 텔레비젼 신호 처리 장치

Country Status (4)

Country Link
US (1) US5475442A (ko)
EP (1) EP0587130B1 (ko)
KR (1) KR970006477B1 (ko)
DE (1) DE69320123T2 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527259B2 (ja) * 1993-04-12 2004-05-17 松下電器産業株式会社 映像信号処理装置及び処理方法
JP2956738B2 (ja) * 1993-04-27 1999-10-04 株式会社メルコ 映像表示装置およびコンピュータ
US5583575A (en) * 1993-07-08 1996-12-10 Mitsubishi Denki Kabushiki Kaisha Image reproduction apparatus performing interfield or interframe interpolation
KR950012664B1 (ko) * 1993-08-18 1995-10-19 엘지전자주식회사 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
KR0142803B1 (ko) * 1993-09-02 1998-07-15 모리시다 요이치 신호처리장치
KR0133447B1 (ko) * 1993-09-07 1998-04-22 구자홍 티브이의 화면크기 변환회로 및 그 방법
US5699123A (en) * 1993-10-20 1997-12-16 Victor Company Of Japan, Ltd. Television receiver with an adjustable frame size
US5943097A (en) * 1993-12-24 1999-08-24 Canon Kabushiki Kaisha Image processing means for processing image signals of different signal formats
JP3125552B2 (ja) * 1993-12-28 2001-01-22 三菱電機株式会社 テレビ会議システム
EP0664645B1 (en) * 1994-01-24 1999-12-08 Kabushiki Kaisha Toshiba Broadcasting system discriminating television receiver
KR0177860B1 (ko) * 1994-02-04 1999-05-01 모리시타 요이찌 영상신호처리장치
TW307971B (ko) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
FR2719179B1 (fr) * 1994-04-26 1996-06-07 Telediffusion Fse Procédé de production de programme d'image.
US5485215A (en) * 1994-05-19 1996-01-16 Matsushita Electric Corporation Of America HDTV raster converter and interpolation filter with section overlap
JP3499302B2 (ja) * 1994-09-20 2004-02-23 株式会社東芝 テレビジョン受信機
US5796442A (en) * 1994-11-02 1998-08-18 Texas Instruments Incorporated Multi-format television reciever
EP0710016A3 (en) * 1994-10-31 1997-06-11 Texas Instruments Inc TV receivers for radio signals with different display formats
US5774195A (en) * 1995-01-24 1998-06-30 Kabushiki Kaisha Toshiba Broadcasting system discriminating television receiver for differentiating between analog and digital telecast signals
JP3033462B2 (ja) * 1995-02-15 2000-04-17 日本ビクター株式会社 ディスプレイ装置
US5784116A (en) * 1995-06-29 1998-07-21 Motorola Inc. Method of generating high-resolution video
US5666170A (en) * 1995-07-12 1997-09-09 Thomson Consumer Electronics, Inc. Apparatus for decoding video signals encoded in different formats
US5990982A (en) * 1995-12-21 1999-11-23 Texas Instruments Incorporated DMD-based projector for institutional use
GB2312118B (en) * 1996-04-11 2000-03-01 Sony Uk Ltd Dual standard video signal processor
US5847768A (en) * 1996-04-26 1998-12-08 Lg Electronics Inc. Apparatus for converting screen aspect ratio
TW376642B (en) * 1996-05-07 1999-12-11 Matsushita Electric Ind Co Ltd Video signal processing apparatus
US6005640A (en) * 1996-09-27 1999-12-21 Sarnoff Corporation Multiple modulation format television signal receiver system
JPH10191191A (ja) 1996-12-26 1998-07-21 Hitachi Ltd 映像表示装置
US6295090B1 (en) * 1997-03-31 2001-09-25 Compaq Computer Corporation Apparatus for providing video resolution compensation when converting one video source to another video source
JP3703247B2 (ja) 1997-03-31 2005-10-05 三菱電機株式会社 プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
US6243141B1 (en) * 1997-05-06 2001-06-05 Matsushita Electric Industrial Co., Ltd. Video signal processing device
KR100238673B1 (ko) * 1997-05-30 2000-01-15 윤종용 고선명 텔레비젼 수상기의 모니터 출력장치
US6727960B2 (en) * 1997-07-25 2004-04-27 Samsung Electronics Co., Ltd. Television channel selection method and apparatus
JP3564961B2 (ja) 1997-08-21 2004-09-15 株式会社日立製作所 ディジタル放送受信装置
US6429903B1 (en) 1997-09-03 2002-08-06 Colorgraphic Communications Corporation Video adapter for supporting at least one television monitor
US6057889A (en) * 1997-09-26 2000-05-02 Sarnoff Corporation Format-responsive video processing system
US6353460B1 (en) * 1997-09-30 2002-03-05 Matsushita Electric Industrial Co., Ltd. Television receiver, video signal processing device, image processing device and image processing method
JPH11127423A (ja) * 1997-10-20 1999-05-11 Toshiba Corp 映像信号処理装置
US6483553B1 (en) * 1998-05-15 2002-11-19 Lg Electronics Inc. TV receiver for digital/analog combined use
KR20000001754A (ko) * 1998-06-13 2000-01-15 윤종용 순차주사방식의 투사형 영상 디스플레이장치
JP2000013713A (ja) * 1998-06-19 2000-01-14 Sharp Corp 映像信号処理装置およびそれを用いたテレビジョン受信装置
US6335761B1 (en) * 1998-12-15 2002-01-01 Ati International S.R.L. Method and apparatus for converting color base of an image layer
US6115072A (en) * 1999-01-27 2000-09-05 Motorola, Inc. 16:9 aspect ratio conversion by letterbox method for an MPEG image
KR100311478B1 (ko) * 1999-10-01 2001-10-18 구자홍 디지털 티브이의 포맷 변환장치
US7483042B1 (en) 2000-01-13 2009-01-27 Ati International, Srl Video graphics module capable of blending multiple image layers
KR100351816B1 (ko) * 2000-03-24 2002-09-11 엘지전자 주식회사 포맷 변환 장치
JP3587245B2 (ja) * 2000-09-26 2004-11-10 船井電機株式会社 Ｔｖ放送受信装置およびｔｖ放送受信方法
US7167216B2 (en) * 2002-05-03 2007-01-23 Hewlett-Packard Development Company, L.P. Projection system with adjustable aspect ratio optics
TWI282546B (en) * 2004-04-02 2007-06-11 Mstar Semiconductor Inc Display controlling device capable of displaying multiple windows and related method
JP2010048976A (ja) * 2008-08-20 2010-03-04 Sony Corp 信号処理装置および信号処理方法
TW201611620A (zh) * 2014-09-05 2016-03-16 可取國際股份有限公司 數位影像錄放影機與其錄放影方法
US11488349B2 (en) 2019-06-28 2022-11-01 Ati Technologies Ulc Method and apparatus for alpha blending images from different color formats

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276565A (en) * 1978-01-18 1981-06-30 British Broadcasting Corporation Method and apparatus for standards conversion of television signals
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4872054A (en) * 1988-06-30 1989-10-03 Adaptive Video, Inc. Video interface for capturing an incoming video signal and reformatting the video signal
JPH02237280A (ja) * 1989-03-10 1990-09-19 Hitachi Ltd 標準／高品位テレビジョン受信装置
JPH03195280A (ja) * 1989-12-25 1991-08-26 Sony Corp モニター装置
JP2842913B2 (ja) * 1990-01-24 1999-01-06 株式会社日立製作所 ワイドテレビジョン信号処理回路
DE69013674T2 (de) * 1990-05-14 1995-05-04 Ibm Anzeigesystem.
US5250940A (en) * 1991-01-18 1993-10-05 National Semiconductor Corporation Multi-mode home terminal system that utilizes a single embedded general purpose/DSP processor and a single random access memory
JPH0556372A (ja) * 1991-08-27 1993-03-05 Toshiba Corp Ｄｓｐ使用テレビジヨン受像機

Also Published As

Publication number Publication date
DE69320123D1 (de) 1998-09-10
US5475442A (en) 1995-12-12
EP0587130A3 (en) 1994-09-21
DE69320123T2 (de) 1999-01-07
EP0587130B1 (en) 1998-08-05
EP0587130A2 (en) 1994-03-16
KR940008470A (ko) 1994-04-29

Similar Documents

Publication Publication Date Title
KR970006477B1 (ko) 텔레비젼 신호 처리 장치
EP0782333B1 (en) Image display apparatus
US5420641A (en) Parent-picture and child-picture display apparatus
US5467142A (en) Television receiver for reproducing video images having different aspect ratios and characters transmitted with video images
US5534934A (en) Television receiver capable of enlarging and compressing image
GB2232552A (en) Picture-in-picture circuitry for movable inlaid picture
US6151079A (en) Image display apparatus having a circuit for magnifying and processing a picture image in accordance with the type of image signal
JP2000338925A (ja) 映像表示装置
WO2000059213A9 (en) Decimation method for providing pig windows
KR960007545B1 (ko) 주화면위치 보상회로 및 그 방법
US6621526B1 (en) Colorimetry converting apparatus
US5298994A (en) Television signal converter for converting high definition television (HDTV) signals to conventional television signals
US5404177A (en) Double-picture type television receiver
MXPA96003752A (es) Aparato que usa tablas de control de memoriarelacionadas con el procesamiento de graficos devideo para receptores de television
JPH0686188A (ja) 表示装置
JPH0686241A (ja) 表示装置
JPH0690416A (ja) 表示装置
JPH089343A (ja) 映像信号変換装置
JP3013217B2 (ja) 子画面リニアリティ制御装置
JPH026469Y2 (ko)
JPH0686189A (ja) 表示装置
JPH0698276A (ja) スクロール制御装置
KR19990042402A (ko) 텔레비젼에서의 화면 사이즈 보정 방법
KR0165965B1 (ko) 해상도가 다른 두 그래픽을 오버레이하기 위한 장치
EP0981904A2 (en) Image and/or data signal processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee