JPH089343A - 映像信号変換装置 - Google Patents
映像信号変換装置Info
- Publication number
- JPH089343A JPH089343A JP6137489A JP13748994A JPH089343A JP H089343 A JPH089343 A JP H089343A JP 6137489 A JP6137489 A JP 6137489A JP 13748994 A JP13748994 A JP 13748994A JP H089343 A JPH089343 A JP H089343A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- horizontal
- vertical
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 NTSC方式やMUSE方式のテレビ信号、又はVGA
仕様のパソコン映像信号等、多種ある方式や仕様の映像
信号を希望の方式の映像信号に変換に関する。 【構成】 ディジタル信号への変換、HD等を出力する入
力映像信号処理部１と、同処理部１よりHD等から映像信
号の画素数をカウントする第１のカウンタ２と、変換す
る方式の映像信号に対するHD等を発生する同期信号等発
生部３と、同発生部３よりのHD等から変換する映像信号
の画素数をカウントする第２のカウンタ４と、両カウン
タよりのデータから縮小又は拡大比率を演算する演算部
９と、同処理部１よりの映像信号の画素数を所要の比率
で縮小等する縮小フィルタ５と、縮小フィルタよりの映
像信号を記憶するメモリ部６と、メモリ部より読み出さ
れた映像信号の画素数を所要の比率で拡大等する拡大フ
ィルタ８と、前記演算部等を制御し、所定の方式の画素
数の映像信号に変換させる制御部とで構成する。
仕様のパソコン映像信号等、多種ある方式や仕様の映像
信号を希望の方式の映像信号に変換に関する。 【構成】 ディジタル信号への変換、HD等を出力する入
力映像信号処理部１と、同処理部１よりHD等から映像信
号の画素数をカウントする第１のカウンタ２と、変換す
る方式の映像信号に対するHD等を発生する同期信号等発
生部３と、同発生部３よりのHD等から変換する映像信号
の画素数をカウントする第２のカウンタ４と、両カウン
タよりのデータから縮小又は拡大比率を演算する演算部
９と、同処理部１よりの映像信号の画素数を所要の比率
で縮小等する縮小フィルタ５と、縮小フィルタよりの映
像信号を記憶するメモリ部６と、メモリ部より読み出さ
れた映像信号の画素数を所要の比率で拡大等する拡大フ
ィルタ８と、前記演算部等を制御し、所定の方式の画素
数の映像信号に変換させる制御部とで構成する。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号変換装置に係
り、より詳細には、NTSC方式やMUSE方式のテレビ信号、
又はVGA 仕様のパソコン映像信号等、多種ある方式や仕
様の映像信号を希望の方式の映像信号に変換する装置に
関する。
り、より詳細には、NTSC方式やMUSE方式のテレビ信号、
又はVGA 仕様のパソコン映像信号等、多種ある方式や仕
様の映像信号を希望の方式の映像信号に変換する装置に
関する。
【０００２】
【従来の技術】従来、NTSC方式をEDTV（高精細）への変
換、MUSE方式をNTSC方式への変換、またはNTSC方式をVG
A （パソコン）への変換等、特定方式間での信号変換は
行われている。また、映像表示装置においてもマルチス
キャンディスプレイ、又は専用のディスプレイを使用す
ることにより多種の方式の映像信号が表示できる。
換、MUSE方式をNTSC方式への変換、またはNTSC方式をVG
A （パソコン）への変換等、特定方式間での信号変換は
行われている。また、映像表示装置においてもマルチス
キャンディスプレイ、又は専用のディスプレイを使用す
ることにより多種の方式の映像信号が表示できる。
【０００３】
【発明が解決しようとする課題】従って、希望の方式の
映像信号を見るためには上記変換装置やマルチスキャン
モニタを用意する必要がある。本発明は、従来と発想を
異にし、多種の方式の映像信号を既存（現所有）の受信
機の映像信号方式に合わせて変換ができるようにした映
像信号変換装置を提供することを目的とする。
映像信号を見るためには上記変換装置やマルチスキャン
モニタを用意する必要がある。本発明は、従来と発想を
異にし、多種の方式の映像信号を既存（現所有）の受信
機の映像信号方式に合わせて変換ができるようにした映
像信号変換装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、アナログの入
力映像信号をディジタル映像信号に変換するとともに、
同映像信号の水平同期信号と垂直同期信号及び前記変換
に供したクロック信号とを出力する入力映像信号処理部
と、前記入力映像信号処理部よりの水平同期信号と垂直
同期信号及びクロック信号とから、前記ディジタル映像
信号における水平方向及び垂直方向それぞれの画素数を
カウントする第１のカウンタと、信号変換する方式の映
像信号に対応する水平同期信号と垂直同期信号及びクロ
ック信号とを発生する同期信号等発生部と、前記同期信
号等発生部よりの水平同期信号と垂直同期信号及びクロ
ック信号とから、変換する映像信号の水平方向及び垂直
方向それぞれの画素数をカウントする第２のカウンタ
と、前記第１のカウンタよりのカウントデータと第２の
カウンタよりのカウントデータとから信号変換に係る縮
小比率又は拡大比率を演算する演算部と、前記入力映像
信号処理部よりのディジタル映像信号の水平方向及び垂
直方向それぞれの画素数を前記演算部による演算に基づ
き、所要の場合にそれぞれ所要の比率で縮小し、同縮小
処理しない場合には信号をスルーする縮小フィルタと、
前記縮小フィルタよりのディジタル映像信号を記憶する
メモリ部と、前記メモリ部の書き込み及び読み出しを制
御するメモリコントローラと、前記メモリコントローラ
により前記メモリ部より読み出された映像信号の水平方
向及び垂直方向それぞれの画素数を前記演算部による演
算に基づき、所要の場合にそれぞれ所要の比率で拡大
し、同拡大処理しない場合には信号をスルーし、変換映
像信号をディジタル映像信号として出力する拡大フィル
タと、前記演算部、縮小フィルタ、拡大フィルタ、及び
メモリコントローラを制御し、入力ディジタル映像信号
の水平方向及び垂直方向それぞれの画素数を所定の方式
に係る水平方向及び垂直方向の画素数からなる映像信号
に変換させる制御部とで構成した映像信号変換装置を提
供するものである。
力映像信号をディジタル映像信号に変換するとともに、
同映像信号の水平同期信号と垂直同期信号及び前記変換
に供したクロック信号とを出力する入力映像信号処理部
と、前記入力映像信号処理部よりの水平同期信号と垂直
同期信号及びクロック信号とから、前記ディジタル映像
信号における水平方向及び垂直方向それぞれの画素数を
カウントする第１のカウンタと、信号変換する方式の映
像信号に対応する水平同期信号と垂直同期信号及びクロ
ック信号とを発生する同期信号等発生部と、前記同期信
号等発生部よりの水平同期信号と垂直同期信号及びクロ
ック信号とから、変換する映像信号の水平方向及び垂直
方向それぞれの画素数をカウントする第２のカウンタ
と、前記第１のカウンタよりのカウントデータと第２の
カウンタよりのカウントデータとから信号変換に係る縮
小比率又は拡大比率を演算する演算部と、前記入力映像
信号処理部よりのディジタル映像信号の水平方向及び垂
直方向それぞれの画素数を前記演算部による演算に基づ
き、所要の場合にそれぞれ所要の比率で縮小し、同縮小
処理しない場合には信号をスルーする縮小フィルタと、
前記縮小フィルタよりのディジタル映像信号を記憶する
メモリ部と、前記メモリ部の書き込み及び読み出しを制
御するメモリコントローラと、前記メモリコントローラ
により前記メモリ部より読み出された映像信号の水平方
向及び垂直方向それぞれの画素数を前記演算部による演
算に基づき、所要の場合にそれぞれ所要の比率で拡大
し、同拡大処理しない場合には信号をスルーし、変換映
像信号をディジタル映像信号として出力する拡大フィル
タと、前記演算部、縮小フィルタ、拡大フィルタ、及び
メモリコントローラを制御し、入力ディジタル映像信号
の水平方向及び垂直方向それぞれの画素数を所定の方式
に係る水平方向及び垂直方向の画素数からなる映像信号
に変換させる制御部とで構成した映像信号変換装置を提
供するものである。
【０００５】
【作用】入力映像信号処理部でＡ／Ｄ変換に用いたクロ
ックパルスをカウント（第１のカウンタ）することで水
平方向と垂直方向それぞれの画素数を算出する。同様に
して、変換する信号に対応するクロック信号をカウント
（第２のカウンタ）することで変換映像信号の水平方向
と垂直方向それぞれの画素数を算出する。両カウンタの
カウントデータを対比することで変換する際の縮小比率
又は拡大比率が演算できる。映像データは一旦メモリ
し、制御部が前記比率に基づき縮小又は拡大し所定の信
号に変換する。
ックパルスをカウント（第１のカウンタ）することで水
平方向と垂直方向それぞれの画素数を算出する。同様に
して、変換する信号に対応するクロック信号をカウント
（第２のカウンタ）することで変換映像信号の水平方向
と垂直方向それぞれの画素数を算出する。両カウンタの
カウントデータを対比することで変換する際の縮小比率
又は拡大比率が演算できる。映像データは一旦メモリ
し、制御部が前記比率に基づき縮小又は拡大し所定の信
号に変換する。
【０００６】
【実施例】以下、図面に基づいて本発明による映像信号
変換装置を説明する。図１は本発明による映像信号変換
装置の一実施例を示す要部ブロック図、図２は図１に関
する説明図、図３は本発明をシステムとして応用した実
施例を示す要部ブロック図である。図１において、A1は
アナログの入力映像信号、１は前記入力映像信号A1を所
要のクロック信号に基づきアナログからディジタルの映
像信号D1に変換（Ａ／Ｄ変換）するとともに、同映像信
号A1から水平同期信号（HD）及び垂直同期信号（VD）を
前記クロック信号（CK）とともに出力する入力映像信号
処理部、２は前記入力映像信号処理部１よりのクロック
信号を同HD及びVDをそれぞれリセット信号として水平方
向及び垂直方向にカウントし、それぞれの方向での画素
数を算出する第１のカウンタ、３は信号変換する方式に
対応する水平同期信号（HD）、垂直同期信号（VD）及び
クロック信号（CK）を発生する同期信号等発生部であ
る。
変換装置を説明する。図１は本発明による映像信号変換
装置の一実施例を示す要部ブロック図、図２は図１に関
する説明図、図３は本発明をシステムとして応用した実
施例を示す要部ブロック図である。図１において、A1は
アナログの入力映像信号、１は前記入力映像信号A1を所
要のクロック信号に基づきアナログからディジタルの映
像信号D1に変換（Ａ／Ｄ変換）するとともに、同映像信
号A1から水平同期信号（HD）及び垂直同期信号（VD）を
前記クロック信号（CK）とともに出力する入力映像信号
処理部、２は前記入力映像信号処理部１よりのクロック
信号を同HD及びVDをそれぞれリセット信号として水平方
向及び垂直方向にカウントし、それぞれの方向での画素
数を算出する第１のカウンタ、３は信号変換する方式に
対応する水平同期信号（HD）、垂直同期信号（VD）及び
クロック信号（CK）を発生する同期信号等発生部であ
る。
【０００７】４は同期信号等発生部３よりのクロック信
号を同HD及びVDをそれぞれリセット信号として水平方向
及び垂直方向にカウントし、それぞれの方向での画素数
を算出する第２のカウンタ、５は水平方向及び垂直方向
の画素数を所要の場合に所要の比率で縮小し、その他の
場合はスルーさせる縮小フィルタ、６は映像データを一
旦記憶するメモリ部、７はメモリ部６の書き込み及び読
み出しの制御をなすメモリコントローラ、８は水平方向
及び垂直方向の画素数を所要の場合に所要の比率で拡大
し、その他の場合はスルーさせる拡大フィルタ、９は第
１のカウンタ２及び第２のカウンタ４による画素数カウ
ントデータから信号変換する場合の水平方向及び垂直方
向の縮小又は拡大の比率を演算する演算部、10は演算部
９の演算結果る基づき、縮小フィルタ５、拡大フィルタ
８及びメモリコントローラ７等を制御して所定の信号に
変換させる制御部、11は拡大フィルタ11よりのディジタ
ル映像信号をアナログ信号に変換する等、所定の信号処
理をなす出力映像信号処理部である。
号を同HD及びVDをそれぞれリセット信号として水平方向
及び垂直方向にカウントし、それぞれの方向での画素数
を算出する第２のカウンタ、５は水平方向及び垂直方向
の画素数を所要の場合に所要の比率で縮小し、その他の
場合はスルーさせる縮小フィルタ、６は映像データを一
旦記憶するメモリ部、７はメモリ部６の書き込み及び読
み出しの制御をなすメモリコントローラ、８は水平方向
及び垂直方向の画素数を所要の場合に所要の比率で拡大
し、その他の場合はスルーさせる拡大フィルタ、９は第
１のカウンタ２及び第２のカウンタ４による画素数カウ
ントデータから信号変換する場合の水平方向及び垂直方
向の縮小又は拡大の比率を演算する演算部、10は演算部
９の演算結果る基づき、縮小フィルタ５、拡大フィルタ
８及びメモリコントローラ７等を制御して所定の信号に
変換させる制御部、11は拡大フィルタ11よりのディジタ
ル映像信号をアナログ信号に変換する等、所定の信号処
理をなす出力映像信号処理部である。
【０００８】次に、本発明の動作について説明する。第
１のカウンタ２で入力映像信号処理部１よりのクロック
信号を、同じく送られてきたHD、VDをリセット信号とし
てカウントすることで入力映像信号A1の水平方向の画素
数及び垂直方向の画素数が算出される。一方、同期信号
等発生部３で発生したクロック信号を、同発生したHD、
VDをリセット信号として第２のカウンタ４で上述と同様
にカウントすることで変換する方式の信号の水平方向の
画素数と垂直方向の画素数とが算出される。演算部９は
第１のカウンタ２及び第２のカウンタ４によるカウント
データを基に、変換するための比率（縮小又は拡大）を
演算する。縮小となるか、拡大となるかは各カウンタの
データ、即ち、信号変換の態様により異なる。
１のカウンタ２で入力映像信号処理部１よりのクロック
信号を、同じく送られてきたHD、VDをリセット信号とし
てカウントすることで入力映像信号A1の水平方向の画素
数及び垂直方向の画素数が算出される。一方、同期信号
等発生部３で発生したクロック信号を、同発生したHD、
VDをリセット信号として第２のカウンタ４で上述と同様
にカウントすることで変換する方式の信号の水平方向の
画素数と垂直方向の画素数とが算出される。演算部９は
第１のカウンタ２及び第２のカウンタ４によるカウント
データを基に、変換するための比率（縮小又は拡大）を
演算する。縮小となるか、拡大となるかは各カウンタの
データ、即ち、信号変換の態様により異なる。
【０００９】上記変換比率につき図２の例をもって説明
する。図２は入力映像信号A1がアスペクト比４（Ｘ）対
３（Ｙ）の映像信号である場合、同信号をアスペクト比
16（χ）対９（ｙ）の映像信号に変換する例を示したも
のである。この場合、水平方向の画素数はそれぞれ、Ｘ
＝910 、χ＝1320、垂直方向の画素数はそれぞれ、Ｙ＝
525 、ｙ＝1125である。従って、水平方向の変換比率を
ΔＸ、垂直方向の変換比率をΔＹとすれば、 ΔＸ＝（χ／Ｘ）・Kx＝（1320／910 ）・（３／４）＝1.088 倍 ΔＹ＝（ｙ／Ｙ）・Ky＝（1125／525 ）・（ １ ）＝2.14 倍 ここに、Kx、Kyは変換の態様により定まり、例として以
下の値になる。 （１）アスペクト比４対３を16対９に変換する場合 Kx＝３／４、Ky＝１ （２）同・16対９を４対３に変換する場合 Kx＝１、Ky＝３／４ （３）同・４対３を４対３、又は16対９を16対９に変換
する場合 Kx＝１、Ky＝１ 上記において、ΔＸ、ΔＹが１を超える場合は拡大であ
り、１未満は縮小、１は同率となる。以上が変換比率で
ある。
する。図２は入力映像信号A1がアスペクト比４（Ｘ）対
３（Ｙ）の映像信号である場合、同信号をアスペクト比
16（χ）対９（ｙ）の映像信号に変換する例を示したも
のである。この場合、水平方向の画素数はそれぞれ、Ｘ
＝910 、χ＝1320、垂直方向の画素数はそれぞれ、Ｙ＝
525 、ｙ＝1125である。従って、水平方向の変換比率を
ΔＸ、垂直方向の変換比率をΔＹとすれば、 ΔＸ＝（χ／Ｘ）・Kx＝（1320／910 ）・（３／４）＝1.088 倍 ΔＹ＝（ｙ／Ｙ）・Ky＝（1125／525 ）・（ １ ）＝2.14 倍 ここに、Kx、Kyは変換の態様により定まり、例として以
下の値になる。 （１）アスペクト比４対３を16対９に変換する場合 Kx＝３／４、Ky＝１ （２）同・16対９を４対３に変換する場合 Kx＝１、Ky＝３／４ （３）同・４対３を４対３、又は16対９を16対９に変換
する場合 Kx＝１、Ky＝１ 上記において、ΔＸ、ΔＹが１を超える場合は拡大であ
り、１未満は縮小、１は同率となる。以上が変換比率で
ある。
【００１０】演算部９による演算結果が縮小である場合
には制御部10は縮小フィルタ５を制御して同演算結果に
基づき水平方向と垂直方向の画素数を縮小する。制御部
10は同縮小したデータをメモリコントローラ７を介して
メモリ部６に一旦記憶させる。同記憶されたデータは再
び読み出され、拡大フィルタ８に送られるが、同フィル
タ８は拡大処理することなくスルーにする。同拡大フィ
ルタ８の出力が変換後のディジタル映像信号となる。同
信号につき、さらに出力映像信号処理部10で同期信号付
加、Ｄ／Ａ変換等、所定の処理をすることでアナログ映
像信号に処理する。上述に対し、演算部９による演算結
果が拡大である場合には制御部10は縮小フィルタ５をス
ルーさせ、メモリコントローラ７を介して映像データを
メモリ部６に一旦記憶させる。同記憶されたデータを再
び読み出して拡大フィルタ８に送り、ここで所要の拡大
処理をする。同処理により、所望の信号が得られる。出
力映像信号処理部10による処理は前記同様である。
には制御部10は縮小フィルタ５を制御して同演算結果に
基づき水平方向と垂直方向の画素数を縮小する。制御部
10は同縮小したデータをメモリコントローラ７を介して
メモリ部６に一旦記憶させる。同記憶されたデータは再
び読み出され、拡大フィルタ８に送られるが、同フィル
タ８は拡大処理することなくスルーにする。同拡大フィ
ルタ８の出力が変換後のディジタル映像信号となる。同
信号につき、さらに出力映像信号処理部10で同期信号付
加、Ｄ／Ａ変換等、所定の処理をすることでアナログ映
像信号に処理する。上述に対し、演算部９による演算結
果が拡大である場合には制御部10は縮小フィルタ５をス
ルーさせ、メモリコントローラ７を介して映像データを
メモリ部６に一旦記憶させる。同記憶されたデータを再
び読み出して拡大フィルタ８に送り、ここで所要の拡大
処理をする。同処理により、所望の信号が得られる。出
力映像信号処理部10による処理は前記同様である。
【００１１】次に、図３につき説明する。図３は、前述
の図１の信号変換を利用し、各種信号源並びに受信装置
に対応しうるようにシステム化した実施例を示すもので
ある。図示のように、入力映像信号源としては、NTSC方
式の一般テレビチューナ21、衛星放送（ＢＳ）チューナ
22、パソコン23、及びその他方式の映像信号源24等と
し、信号変換出力側の装置として、ハイビジョン（HDT
V）25、パソコン（VGA ）26、NTSC方式受信装置27、MUS
E方式ＶＴＲ28、VHS 方式ＶＴＲ29等とした例である。
入力信号の選択は第１の切換回路30で行い、出力側装置
の選択は第２の切換回路31で指定する。第２の切換回路
31で指定した装置に適合する信号を出力するため、各信
号変換に要する水平同期信号（HD）、垂直同期信号（V
D）、及びクロック信号を発生する同期信号等発生部を
各方式ごとに設ける。符号32はNTSC方式用のもの、同33
はパソコン（VGA ）、同34はMUSE方式用である。これ
ら、各方式ごとの同期信号等発生部を、第２の切換回路
31で指定した装置の方式のものとなるように第３の切換
回路35で切り換え、所要のHD、VD、及びクロック信号を
信号変換装置36へ送る。同信号変換装置36は図１のもの
である。但し、同期信号等発生部３部分は図３のように
方式ごとに設けている点で相違する。このように構成す
ることで、第１の切換回路30で選択した映像信号が図１
で説明した動作に従い第２切換回路31で選択した装置の
方式の信号に変換される。
の図１の信号変換を利用し、各種信号源並びに受信装置
に対応しうるようにシステム化した実施例を示すもので
ある。図示のように、入力映像信号源としては、NTSC方
式の一般テレビチューナ21、衛星放送（ＢＳ）チューナ
22、パソコン23、及びその他方式の映像信号源24等と
し、信号変換出力側の装置として、ハイビジョン（HDT
V）25、パソコン（VGA ）26、NTSC方式受信装置27、MUS
E方式ＶＴＲ28、VHS 方式ＶＴＲ29等とした例である。
入力信号の選択は第１の切換回路30で行い、出力側装置
の選択は第２の切換回路31で指定する。第２の切換回路
31で指定した装置に適合する信号を出力するため、各信
号変換に要する水平同期信号（HD）、垂直同期信号（V
D）、及びクロック信号を発生する同期信号等発生部を
各方式ごとに設ける。符号32はNTSC方式用のもの、同33
はパソコン（VGA ）、同34はMUSE方式用である。これ
ら、各方式ごとの同期信号等発生部を、第２の切換回路
31で指定した装置の方式のものとなるように第３の切換
回路35で切り換え、所要のHD、VD、及びクロック信号を
信号変換装置36へ送る。同信号変換装置36は図１のもの
である。但し、同期信号等発生部３部分は図３のように
方式ごとに設けている点で相違する。このように構成す
ることで、第１の切換回路30で選択した映像信号が図１
で説明した動作に従い第２切換回路31で選択した装置の
方式の信号に変換される。
【００１２】
【発明の効果】以上説明したように本発明によれば、種
々の方式の映像信号を希望の方式の信号に変換すること
ができる。従って、専用のディスプレイを新たに用意す
る必要がなく、現所有の装置に映出することができる。
また、本発明は方式が非標準のものでも変換できる点が
大きな特徴である。
々の方式の映像信号を希望の方式の信号に変換すること
ができる。従って、専用のディスプレイを新たに用意す
る必要がなく、現所有の装置に映出することができる。
また、本発明は方式が非標準のものでも変換できる点が
大きな特徴である。
【図１】本発明による映像信号変換装置の一実施例を示
す要部ブロック図である。
す要部ブロック図である。
【図２】図１に関する説明図である。
【図３】本発明をシステムとして適用した一実施例を示
す要部ブロック図である。
す要部ブロック図である。
１ 入力映像信号処理部 ２ 第１のカウンタ ３ 同期信号等発生部 ４ 第２のカウンタ ５ 縮小フィルタ ６ メモリ部 ７ メモリコントローラ ８ 拡大フィルタ ９ 演算部 10 出力映像信号処理部 21 テレビチューナ 22 ＢＳチューナ 23 パソコン 25 ハイビジョン受信機（HDTV） 26 パソコン（VGA ） 27 NTSC方式受信機 28 MUSE方式ＶＴＲ 29 VHS 方式ＶＴＲ 30 第１の切換回路 31 第２の切換回路 32 同期信号等発生部（NTSC） 33 同期信号等発生部（VGA ） 34 同期信号等発生部（MUSE） 35 第３の切換回路 36 信号変換装置
Claims (4)
- 【請求項１】 アナログの入力映像信号をディジタル映
像信号に変換するとともに、同映像信号の水平同期信号
と垂直同期信号及び前記変換に供したクロック信号とを
出力する入力映像信号処理部と、前記入力映像信号処理
部よりの水平同期信号と垂直同期信号及びクロック信号
とから、前記ディジタル映像信号における水平方向及び
垂直方向それぞれの画素数をカウントする第１のカウン
タと、信号変換する方式の映像信号に対応する水平同期
信号と垂直同期信号及びクロック信号とを発生する同期
信号等発生部と、前記同期信号等発生部よりの水平同期
信号と垂直同期信号及びクロック信号とから、変換する
映像信号の水平方向及び垂直方向それぞれの画素数をカ
ウントする第２のカウンタと、前記第１のカウンタより
のカウントデータと第２のカウンタよりのカウントデー
タとから信号変換に係る縮小比率又は拡大比率を演算す
る演算部と、前記入力映像信号処理部よりのディジタル
映像信号の水平方向及び垂直方向それぞれの画素数を前
記演算部による演算に基づき、所要の場合にそれぞれ所
要の比率で縮小し、同縮小処理しない場合には信号をス
ルーする縮小フィルタと、前記縮小フィルタよりのディ
ジタル映像信号を記憶するメモリ部と、前記メモリ部の
書き込み及び読み出しを制御するメモリコントローラ
と、前記メモリコントローラにより前記メモリ部より読
み出された映像信号の水平方向及び垂直方向それぞれの
画素数を前記演算部による演算に基づき、所要の場合に
それぞれ所要の比率で拡大し、同拡大処理しない場合に
は信号をスルーし、変換映像信号をディジタル映像信号
として出力する拡大フィルタと、前記演算部、縮小フィ
ルタ、拡大フィルタ、及びメモリコントローラを制御
し、入力ディジタル映像信号の水平方向及び垂直方向そ
れぞれの画素数を所定の方式に係る水平方向及び垂直方
向の画素数からなる映像信号に変換させる制御部とで構
成したことを特徴とする映像信号変換装置。 - 【請求項２】 前記拡大フィルタより出力されるディジ
タル映像信号を所要の処理をしてアナログ映像信号とし
て出力する映像信号処理部を設けてなることを特徴とす
る請求項１記載の映像信号変換装置。 - 【請求項３】 複数の信号源からのそれぞれ信号方式が
異なる映像信号から希望の映像信号を選択するための第
１の切換回路と、所定の方式ごとの変換映像信号として
出力するための切換に供する第２の切換回路と、水平同
期信号と垂直同期信号及びクロック信号とを変換する信
号方式ごとに出力するように設けてなる同期信号等発生
部それぞれと、前記同期信号等発生部それぞれよりの信
号出力を選択するための第３の切換回路とを設け、前記
第１の切換回路で選択した映像信号を、前記第２の切換
回路及び第３の切換回路で指定した所定の方式の映像信
号に変換するようにしたことを特徴とする請求項１及び
２記載の映像信号変換装置。 - 【請求項４】 前記第２の切換回路と第３の切換回路と
が連動して同一方式を選択するようにしたことを特徴と
する請求項３記載の映像信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6137489A JPH089343A (ja) | 1994-06-20 | 1994-06-20 | 映像信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6137489A JPH089343A (ja) | 1994-06-20 | 1994-06-20 | 映像信号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH089343A true JPH089343A (ja) | 1996-01-12 |
Family
ID=15199848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6137489A Pending JPH089343A (ja) | 1994-06-20 | 1994-06-20 | 映像信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH089343A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211918B1 (en) | 1996-07-11 | 2001-04-03 | Matsushita Electric Industrial Co., Ltd. | Video signal converter and television signal processing apparatus |
| US6441860B1 (en) * | 1996-05-07 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus |
| JP2002542741A (ja) * | 1999-04-19 | 2002-12-10 | サーノフ コーポレイション | 映像信号のデインタレース |
| WO2016039167A1 (ja) * | 2014-09-12 | 2016-03-17 | ソニー株式会社 | 画像処理装置、画像処理方法、及び、プログラム |
| KR101862598B1 (ko) * | 2018-02-21 | 2018-05-31 | (주)이화에코시스템 | 사이클론형 악취가스 내 물 입자 및 분진 포집장치 |
-
1994
- 1994-06-20 JP JP6137489A patent/JPH089343A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441860B1 (en) * | 1996-05-07 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus |
| US6211918B1 (en) | 1996-07-11 | 2001-04-03 | Matsushita Electric Industrial Co., Ltd. | Video signal converter and television signal processing apparatus |
| JP2002542741A (ja) * | 1999-04-19 | 2002-12-10 | サーノフ コーポレイション | 映像信号のデインタレース |
| JP2011041306A (ja) * | 1999-04-19 | 2011-02-24 | Mediatec Inc | 映像信号のデインタレース |
| WO2016039167A1 (ja) * | 2014-09-12 | 2016-03-17 | ソニー株式会社 | 画像処理装置、画像処理方法、及び、プログラム |
| JPWO2016039167A1 (ja) * | 2014-09-12 | 2017-06-22 | ソニーセミコンダクタソリューションズ株式会社 | 画像処理装置、画像処理方法、及び、プログラム |
| US10116833B2 (en) | 2014-09-12 | 2018-10-30 | Sony Semiconductor Solutions Corporation | Image processing device, image processing method and program for animation display |
| US10389908B2 (en) | 2014-09-12 | 2019-08-20 | Sony Semiconductor Solutions Corporation | Image processing device, image processing method, and program with reduction and enlargement scaling of image data |
| KR101862598B1 (ko) * | 2018-02-21 | 2018-05-31 | (주)이화에코시스템 | 사이클론형 악취가스 내 물 입자 및 분진 포집장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211918B1 (en) | Video signal converter and television signal processing apparatus | |
| US6927801B2 (en) | Video signal processing apparatus and video displaying apparatus | |
| JP4646446B2 (ja) | 映像信号処理装置 | |
| JPH05183833A (ja) | 表示装置 | |
| WO1998020670A2 (en) | System for converting computer graphics to television format with scaling requiring no frame buffers | |
| JP4568468B2 (ja) | ２つの異なるビデオプログラムを同時に記録及び表示するための方法及び装置 | |
| JPH04365278A (ja) | 多画面表示回路 | |
| JPH06217229A (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| EP0821340B1 (en) | Video signal processing apparatus for converting video signals to conform to a display device | |
| EP1036389B1 (en) | System and methods for 2-tap/3-tap flicker filtering | |
| JPH0851600A (ja) | 映像信号変換装置 | |
| JPH089343A (ja) | 映像信号変換装置 | |
| JP2001320680A (ja) | 信号処理装置および方法 | |
| JP4332312B2 (ja) | 映像信号処理装置、映像表示装置並びに映像信号処理方法 | |
| KR100282369B1 (ko) | 영상신호 변환장치 | |
| KR100385975B1 (ko) | 비디오 포맷 변환장치 및 방법 | |
| JP3237783B2 (ja) | ２画面表示テレビ受信機 | |
| JPH0686241A (ja) | 表示装置 | |
| JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| JPH0686188A (ja) | 表示装置 | |
| JP2545631B2 (ja) | テレビジョン受信機 | |
| JP2911133B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JPH06169430A (ja) | マルチ表示システム | |
| JP2708986B2 (ja) | 多画面表示装置 | |
| JPH0690416A (ja) | 表示装置 |