JP2002542741A - 映像信号のデインタレース - Google Patents

Abstract

(57)【要約】 インタレース画像フィールドをデインタレースしてノンインターレース画像フレームを得ることは、各画像フィールドの空白線を除去し１１０、かつ各画像フィールドの残りの線の画素の２分の１を除去し１２０、それによって、半数の線（つまり約２分の１の垂直解像度）および半数の画素（つまり約２分の１の水平解像度）を持つ画像フレームを得ることを含む。空白線の除去は、空白線の位置の線の画素値を隣接する線の画素値から補間し、補間された線を維持し、隣接する線を除去し、それによって隣接する画像フィールド間の２分の１の線位置差によって生じる垂直ジッタを実質的に減少することを含むことができる。本発明は、そのようなデインタレース構成の実現を大幅に簡素化するという利点を持つ。

Description

【発明の詳細な説明】

【０００１】 本出願は、１９９９年４月１９日に出願された米国仮出願第６０／１２９，９
３４号の特典を請求する。

【０００２】

【発明の属する技術分野】

本発明は、映像信号のデインタレース(de-interlacing)に関する。

【０００３】

【従来の技術】

動画像は、フィルムから生成されるか、電子映像情報から生成されるかにかか
わらず、順次投影される一連のフレームの画像情報、つまり制御された速度で進
行する一連の静止画像を備えている。映像は、視聴者が個々のフレーム映像のち
らつきを知覚しないように充分高い速度で、例えば毎秒６０フレームで表示され
る。

【０００４】 技術、帯域幅、またはその他の制限のため、情報を全速で伝送することができ
ない場合、映像を受入れ不可能な程度にまでは劣化しない、低い速度で情報を伝
送する方法が使用される。歴史的にテレビジョン信号は、画像の情報の視聴者の
知覚を高めるために、インタレース形式で符号化されてきた。例えば、ＮＴＳＣ
方式で伝送されるテレビジョン信号は、毎秒６０のインタレースフィールドを含
み、連続する２つのフィールドで、一般的に４：３の横対縦のアスペクト比の１
つの完全なフレームの画像情報を形成する。インタレース形式とは、図１の２つ
の連続インタレースフィールドの簡略図にあるように、画像情報の各フレームが
２フィールドの画像情報に分割され、各フィールドがフレーム内の画像情報の線
の半分を含むことを意味する。例えばＮＴＳＣ方式では、各フレームは４８０本
の水平線で捕捉され、各フィールドで２４０本が伝送される。つまり、１つのフ
ィールドで偶数番号の線が伝送され、次の連続フィールドで奇数番号の線が伝送
され、等々となる。図解のため、図１にはより少数の線を示す。

【０００５】 デジタルビデオ用のＡＴＳＣ標準をはじめ、多くの新しい映像標準は、それが
提供する表示品質上の利点のため、インタレース画像を利用する。他方、コンピ
ュータモニタおよび特定の高品位テレビジョンなど現代のディスプレイ装置は、
画像が線またはフィールドをインタレースすることなく一連のフレームとして表
示される、順次走査を採用している。つまり、各フレームが映像の全ての水平線
を含む。したがって、順次ディスプレイは、同等のインタレースディスプレイの
２倍の数である、毎秒６０フレームの速度で１フレームにつき４８０本の水平線
を表示する。

【０００６】 インタレース画像符号化形式で受信した映像を順次走査ディスプレイに表示す
るには、インタレース映像信号の順次映像信号への変換、つまりインタレース画
像から一連の順次画像を形成することが必要である。全解像度での（つまり画像
の細部の損失がない）そのような変換に関連する問題は、結果的に得られる順次
画像がインタレース画像に含まれる情報の２倍の量の情報を必要とすること、お
よびフィールドの映像情報（フィールドメモリ）およびフレームの映像情報（フ
レームメモリ）を格納するために、厖大なメモリが必要なことである。また、映
像データの１つの形式から他の形式への変換は計算集約的であり、映像データの
様々な補間およびその他の組合せを、一般的に１フィールドにつき数百万回行な
わなければならない。

【０００７】 そのような全解像度変換を実行する装置は、非常に複雑かつ高価である。変換
計算によって処理したときに、しばしば不快なアーチファクトつまり２つの場所
に現れる物体あるいはスミアパターンまたは擾乱パターンを発生させるフィール
ド間の画像の移動のため、追加的問題も起こる。従来の解決策は、これらの問題
を克服しようと試みるにあたって変換プロセスの複雑さを増加させ、したがって
その費用を増大させる傾向がある。

【０００８】 主要ソフトウェア会社によって提案された“ｂｏｂ”デインタレース技術の例
のように、いわゆる“簡素化”デインタレース方式が提案された場合でさえも、
プロセスが計算集約的であることに変わりはない。“ｂｏｂ”技術では、各フィ
ールドの空白線は消去されるが、その後、線の半数の消去により失われた垂直解
像度および縦横比を回復する試みの中で“欠落した”線を埋めるために、“２倍
ズーム（ｔｉｍｅｓ-ｔｗｏ ｚｏｏｍ）”プロセスによって復元することが事
実上求められる。これは、“欠落した”線の各画素をそれに隣接する２本の線の
画素値から計算する、計算集約的プロセスを必要とする。さらに、各水平線の全
画素内容が維持され、それによって、各水平線の全画素内容のためのメモリスト
レージを含めて少なくとも全フィールドメモリ、あるいは高速実時間補間計算が
提供されない場合には全フレームメモリが要求される。

【０００９】

【発明が解決しようとする課題】

したがって、インタレース画像フィールドをノンインターレース画像フレーム
に変換するための簡素化された方法が必要である。結果的に得られる画像フレー
ムの解像度が低下しても、そのような方法は計算の簡素化という利点をもたらす
ことが望ましい。

【００１０】

【課題を解決するための手段】

この目的のために、本発明の一連のインタレース画像フィールドを一連のノン
インターレース画像フレームに変換する方法は、各画像フィールドの各空白線を
除去し、それによって、各画像フィールド内で空白線と交互に存在し一連の画素
を含む各画像フィールドの各線を維持することと、各画像フィールドの各維持線
の前記一連の画素のうち半数の画素を除去することと、を備える。

【００１１】 本発明の別の態様によると、一連のインタレース画像フィールドを一連のノン
インターレース画像フレームに変換する機械可読コンピュータ命令で符号化され
る記憶媒体は、コンピュータに各画像フィールドの各空白線を除去させ、それに
よって、各画像フィールド内で空白線と交互に存在し一連の画素を含む各画像フ
ィールドの各線を維持する手段と、コンピュータに各画像フィールドの各維持線
の前記一連の画素のうち半数の画素を除去させる手段と、を備える。

【００１２】

【発明の実施の形態】

本発明の好適な実施形態の詳細な記述は、図面と併せて読むと、いっそう容易
に、かつより深く理解されるであろう。

【００１３】 図２は、本発明に係るデインタレース構成の略ブロック図であり、これは、簡
素化された計算プロセスを実現することが望ましく、かつ全フィールド格納メモ
リまたは全フレーム格納メモリの必要性を避けることが望ましい。プロセスは、
交互に存在し、合わせて１つの画像フレームを構成する、インタレース画像フィ
ールドＡおよびインタレース画像フィールドＢと識別される一連の画像フィール
ドを含む、インタレース原画像信号１００で始まる。例えば図１に示すように、
インタレース画像フィールドＡは画像の奇数番号の線を含み、インタレース画像
フィールドＢは画像の偶数番号の線を含む。完全な画像は、例えば交互の画像フ
ィールドＡ−Ｂ−Ａ−Ｂ−Ａ−Ｂ・・・の連続によって提供される。インタレー
ス画像フィールドＡおよびＢの各々の交互の線だけが実際に映像または画像情報
、つまり値を持つ画素を含むので、それらの間の線は映像または画像情報、つま
り画素値を含まず、空白線と呼ばれる。空白線（つまりフィールドＡの偶数番号
の線およびフィールドＢの奇数番号の線）は除去または消去され１１０、画素情
報を含む線だけが残る。全解像度で完全な線に対して全画素数を含む残りの線は
、２分の１に収縮される１２０。線がアナログ映像画素を含む場合、線の“収縮
”は、アナログ信号が通常標本化される率の２分の１の標本化率で規則的な時間
間隔で、アナログ信号を標本化することによって行われる。線がデジタル映像画
素を含む場合、つまり線が画素値を表す一連のデジタル語である場合、デジタル
語の２分の１が除去または消去される。１つおきのアナログ標本またはデジタル
語、つまり交互の画素を維持することが好ましい。

【００１４】 例えば、毎秒６０フィールドの速度で線２４０本×７２０画素の２つのインタ
レースフィールドから形成される標準精細度ＮＴＳＣインタレース画像は、毎秒
３０フレームの速度で線４８０本×７２０画素のインタレースフレームを生成す
る。従来のノンインターレースまたは順次走査への完全変換では、標準精細度Ｎ
ＴＳＣインタレースフィールドは、毎秒６０フレームの速度で順次走査される線
４８０本×７２０画素のフレームに変換される。本発明による上述の変換では、
標準精細度ＮＴＳＣインタレースフィールドは、毎秒６０フレームの速度で線２
４０本×３６０画素のフレームに、つまり標準ＮＴＳＣ画像より高いフレーム速
度であるが、縮小された解像度で変換される。

【００１５】 ここで使用する場合、画像および／または情報は、画像フィールドまたはフレ
ームとしてインタレース形式であるかノンインターレース形式であるかにかかわ
らず、ディスプレイ装置に表示されるものに関して相互に置換可能に使用され、
静止画像か動画像かにかかわらず、カメラ、コンピュータ、またはその他の発生
源のいずれによって生成されたかにかかわらず、真実か、具象か抽象か、あるい
は随意かにかかわらず、英数字または数学的表記法などの記号または文字を含む
か否かにかかわらず、白黒、モノクローム、ポリクローム、またはフルカラーの
いずれで表示されるかにかかわらず、視覚的イメージおよび映像を含み、ただし
それのみに限定されず、ユーザが希望する幅広い様々なディスプレイの全てを包
含するように意図されている。

【００１６】 一般的に、画像に不快なアーチファクトを引き起こす望ましくないエーリアシ
ングを生じることなく、垂直および水平方向の各々で画像を適切に縮小するため
に、垂直および水平方向の両方で画像の低域フィルタリングを実行して、そのよ
うなエーリアシングを発生させる信号の高周波数成分を除去する必要がある。し
かし、今日生成される映像の大部分は、そのようなフィルタリングを行うことな
く、容認される品質の画像を得ることができる。高い時間周波数および空間周波
数が存在する場合、例えば非常に高速で移動する尖鋭なエッジが発生するときに
は、フィルタリングされていない画像にアーチファクトが形成されることがある
。相対的に低い周波数が存在する画像、例えば、動きの遅いまたは静止した物体
の画像では、エーリアシングは最小限である。

【００１７】 前述の方法は、一連のインタレース画像フィールドを、原インタレース画像ま
たは同等の順次走査画像の約２分の１の垂直解像度および２分の１の水平解像度
を有する一連のノンインターレースまたは順次走査画像フレームに充分に変換す
る。結果的に得られる連続したノンインターレース画像フレームは、テレビジョ
ンまたはテレビジョン型ディスプレイ、あるいはコンピュータモニタまたはディ
スプレイ、あるいは類似物のいずれにおけるかにかかわらず、特定のテレビジョ
ンで行われるような、ときどき“ピックス−イン−ピックス（ｐｉｘ−ｉｎ−ｐ
ｉｘ）”と呼ばれる、より小さい画像をずっと大きい画像のディスプレイに挿入
するなどの特定の適用分野に、またはコンピュータディスプレイまたは安価なビ
デオカムコーダのビューファインダに見られるような小型スクリーンディスプレ
イにおけるテキストページ内の画像に適しており、垂直ジッタが視聴者にとって
明らかとなるような他の適用分野には適さないかもしれない。この理由は、２つ
の連続するインタレース画像フィールドＡおよびＢの一部分の連続する線の相対
的空間位置を示す線図である、図３を考察することによって理解することができ
る。

【００１８】 図３で、奇数番号の線だけを含むフィールドＡは画素情報を含む線ａ、ｂ、ｃ
、ｄ、ｅを含み、画素情報を含むフィールドＢの対応する偶数番号の線ａ、ｂ、
ｃ、ｄ、ｅから垂直方向にわずかにずれている。インタレース画像として表示さ
れたとき、フィールドＡの線はフィールドＢの空白を埋め、フィールドＢの線は
フィールドＢの空白を埋め、画像フレームを完成する。空白線の除去１１０によ
って収縮し、画像フレームとして表示した場合、フィールドＡおよびＢの線は事
実上、線の２分の１づつ偏移または位置ずれし、したがってフレーム画像は、フ
レーム間で、例えば毎秒６０回といったフレーム速度で、線の２分の１の寸法だ
け上下に移動する。この垂直移動が観察者に知覚されるほどディスプレイが大き
い場合、その移動は不快とみなされるかもしれず、したがって除去することが望
ましい。

【００１９】 図４は、１つの画像フィールドの一部の一連の画素を含む線、また上述の垂直
ジッタを引き起こす線の約２分の１の空間偏移または位置ずれを除去する、その
変換の相対的空間位置を示す線図である。適切な変換（またはフィルタリング）
は、簡単な平均化などによって、２つのＮＴＳＣインタレースフィールドのうち
の一方の２つの隣接する線の画素を補間し、それらの代わりに平均線を使用する
ものである。変換が例えば図４のようにフィールドＢの線で行われる場合、平均
化による補間は、フィールドＢの隣接する線ａおよびｂの値を加算し、和を２で
割ることによって行われ、その結果が、変換またはフィルタリング後のフィール
ドＢの平均線ａ´である。同様に、フィールドＢの線ｂおよびｃは同じく平均化
されて、変換フィールドＢの平均線ｂ´を生じる。

【００２０】 線の各々に沿って対応する水平方向の位置における画素の値が変換されて、変
換後の線のその特定位置における画素の画素値を生じることが好ましい。また、
画素値の変換は、水平線に沿った画素数を削減し、それによって変換される画素
値の数を削減した後で行うことが好ましい。アナログ映像情報の場合、隣接する
線の画素値は、入力信号の和を２分の１に減衰したものを出力として提供する、
抵抗器ネットワークなどの加算ネットワークによって平均化することができるが
、各隣接線の画素値からの貢献が均等に加重される限り、減衰は２または特定の
値である必要はない。デジタル映像情報の場合、隣接する線の対応する水平方向
の位置における画素を表すデジタル語の画素値をデジタル加算し、次いで２で割
る。また、空白線の除去は、各線の画素数の削減より先に行うことが好ましい。

【００２１】 したがって、画素情報を含む隣接する線、つまり交互インタレースフィールド
の交互の線に対応する画素の値は、補間などによって、例えば平均化によって変
換され、非変換フィールドの線から垂直方向の線間隔の約２分の１だけ垂直方向
に偏移された、画素情報を含む新しい線が生成される。交互に１つおきのインタ
レースフィールドから導出された変換後の線を含むフレームが、残りのインタレ
ースフィールドから導出された非変換フレームと交互に表示されたとき、各フレ
ームは、水平方向および垂直方向の両方で、先行フレームおよび後続フレームと
適切に整列する。適切に整列した線により、映像は、原インタレース映像信号の
フィールド速度（例えば毎秒６０）で、ただし、水平方向および垂直方向に２分
の１の解像度で、ノンインターレース（つまり順次走査）画像フレームとして表
示することができる。

【００２２】 インタレース画像フィールドをノンインターレース画像フレームに変換する際
に実行する演算の回数が実質的に削減されることと、削減された画素数にこれら
の演算を実行することと、また必要な演算が非常に簡単であることによって、本
発明から特定の利点が得られる。先行技術のデインタレース方式は、水平方向に
全ての画素を維持し、全てのインタレースフィールドの全ての空白線を補間線で
埋めて垂直方向に補間して、“ズームした”または全解像度のノンインターレー
スのフレームを生成するので、これらの利点をもたらすことができない。例えば
、結果的に得られる画像は、先行技術の“ｂｏｂ”方式で“補間重複方法を用い
て垂直方向に２倍（２×）にズームしなければならない”。

【００２３】 本発明のこれらの利点は、本発明を、従来のマイクロプロセッサのアーキテク
チャの一部に見られるような、単一命令複数データ（ＳＩＭＤ）コンピュータア
ーキテクチャを利用して実現するのに特にふさわしいものにする。ＳＩＭＤプロ
セッサ（コンピュータ）は、他の並列プロセッサと同様に、複数のデジタルデー
タに同時並列演算を実行するように構成される。したがって、本書で交互のイン
タレース画像フィールドの隣接する線の画素値のフィルタリングまたは変換につ
いて述べたように、インタレース映像情報のデインタレースにおける複数の画素
値の変換は、複数の画素に同時に行われる。

【００２４】 例えば、８バイトのデジタル情報に対し同時に並列演算を実行するプロセッサ
は、各々７２０画素を含む２本の線を、わずか９０回の演算サイクルで３６０画
素を含む単一の線に変換（例えば平均化）することができる。この場合、画素数
の２分の１の削減１２０は変換演算の前に生ずる。変換演算では、プロセッサは
、各プロセッサ演算サイクル中に８個の画素に平行して演算を行うので、各組の
画素に２サイクル（例えば１サイクルをＡＤＤ演算、１サイクルをＳＨＩＦＴ演
算）を行うと、結果的に１本の線につき必要な演算サイクルは９０回となる。こ
の変換を、毎秒、３０の交互フィールドの２４０本の線に実行するためには、毎
秒２４０×３０×９０＝６４８，０００回の演算が必要なだけであり、これは毎
秒数億回の演算サイクルで作動するプロセッサにとっては、非常に小さい演算数
であり、したがって本発明は、例えばコンピュータまたはデジタルテレビ受像機
内のマイクロプロセッサなど、他の作業に従事するプロセッサの背景処理として
実行するのに有利である。パイプラインアーキテクチャの各変換を処理するため
には、４つのサイクル、例えばＦＥＴＣＨ（取り出し）、ＡＤＤ（加算）、ＳＨ
ＩＦＴ（桁移動）、およびＳＴＯＲＥ（格納）が必要になるかもしれず、これら
は、変換データが４つのサイクルに利用可能になる時間を遅らせるが、計算サイ
クル数は増加させないことが注目される。

【００２５】 図５は、図４の画像フィールドＢなど、インタレース画像フィールドの２つの
隣接する画素包含線を変換する処理演算の表現を示す線図である。図５に示す画
素情報を含む線の部分において、各方形は水平方向の画素数の削減１２０後の画
素値を表しており、したがって交互位置の画素のみ、例えば偶数番号の画素が残
っている。したがって、線ａおよびｂは各々、偶数番号の画素４０ａ、４２ａ、
４４ａ．．．、５４ａおよび４０ｂ、４２ｂ、４４ｂ．．．、５４ｂを含む。特
に、８個の画素が８バイト並列プロセッサによって並列で処理される状態が示さ
れている。

【００２６】 線ａおよびｂの各々の８個の画素の画素値は一つに加算されて、それらの８個
の和を生成し、それらは、線ａおよびｂの画素値が８ビットデジタル語の場合、
オーバフロービット位置が必要であるため、８個の９ビットの和を生成する。８
個の和は次に、例えば純粋（８−４−２−１）または変形バイナリ、２の補数、
２進化１０進数、グレイコード等々、利用される特定の形式の２進符号化に適し
た方法で、各々２で除算される。２による除算は、例えば値が純粋バイナリ（つ
まり８−４−２−１）ビット加重で表される場合、各和を１ビットづつ右に桁移
動するのと同様に簡単である。１ビット右に桁移動することは、単純に、各値の
最下位ビット（ＬＳＢ）が脱落し、９ビット語のうちの残りの８個の最上位ビッ
ト（ＭＳＢ）を８ビットの商として使用することであることに注意されたい。そ
の結果は、インタレース画像フィールドの２つの隣接線のそれぞれの８バイト部
分から並列して生成された、処理後または変換後の画素値４０´、４２´、４４
´．．．、５４´の最終線の８バイト部分である。

【００２７】 本発明は、コンピュータ実現プロセス（単数または複数）として、および／ま
たはそのようなコンピュータ実現プロセス（単数または複数）を実現する装置と
して具現化することができ、またコンピュータプログラム又はその他の機械可読
命令（ここでは“コンピュータプログラム”という）を含む有形記憶媒体の形で
具現化することもでき、ここでコンピュータプログラムがコンピュータまたはそ
の他のプロセッサ（ここでは“コンピュータ”という）にロードされ、かつ／ま
たはコンピュータによって実行されるときに、コンピュータは本発明を実施する
装置になる。そのようなコンピュータプログラムを含む記憶媒体として、例えば
、フロッピー（登録商標）ディスクおよびディスケット、コンパクトディスク（ ＣＤ）−ＲＯＭ（書込み可能か否かにかかわらず）、ＤＶＤデジタルディスク、 ＲＡＭおよびＲＯＭメモリ、コンピュータハードドライブおよびバックアップド ライブ、ならびにコンピュータによって読取り可能なその他の任意の記憶媒体が ある。本発明はまた、例えば記憶媒体に格納されるか、それとも導電体、光ファ イバ、またはその他の光伝導体などの伝送媒体により、または電磁放射によって 伝送されるかにかかわらず、コンピュータプログラムの形で具現化することもで き、その場合、コンピュータプログラムはコンピュータにロードされ、かつ／ま たはコンピュータによって実行されるときに、コンピュータは、本発明を実施す る装置になる。本発明は、特に本発明を実施するように構成された汎用マイクロ プロセッサまたはデジタルプロセッサ上に実現することができる。汎用マイクロ プロセッサを使用する場合、コンピュータプログラムコードは、特定の論理回路 構成を形成するようにマイクロプロセッサの回路を構成する。

【００２８】 図６Ａは、コンピュータまたはプロセッサ２１０を使用する実施形態２００に
おける本発明の実現のブロック図である。全てコンピュータ２１０の制御下で、
６０Ｈｚのフィールド速度で入力するインタレース映像信号は、アナログ・デジ
タル（Ａ／Ｄ）変換器２２０に加えられ、これは一連のデジタル語を含むそれら
の標本化されたデジタル表現を生成し、これはアドレス指定可能なメモリ２４０
に格納される。コンピュータ２１０は、中央処理装置（ＣＰＵ）２１２および従
来通り並列データ処理を行う演算論理回路（ＡＬＵ）２１４を含む。図６Ａの細
い矢印は、制御のためにコンピュータ２１０のＣＰＵ２１２によって生成される
クロック信号、制御信号、およびメモリアドレスのための信号路を表し、太い両
端矢印は、メモリ２４０によって生成され、コンピュータ２１０のＡＬＵ２１４
に提供されるデジタルデータ語、およびＡＬＵ２１４によって生成され、格納す
るためにアドレス指定可能なメモリ２４０に提供されるデジタルデータ語のため
のデータバスを表す。選択された画素値を表す処理後のデジタル語は、全て本発
明に従って、ＣＰＵ２１２によって呼び出されるアドレス指定可能なメモリ２４
０のメモリアドレス場所から生成され、アナログ順次映像信号出力をそこから生
成するデジタル・アナログ（Ｄ／Ａ）変換器２３０に加えられる。

【００２９】 ＳＩＭＤ並列処理能力を含むコアを有する市販のプロセッサとして、インテル
・ペンティアムRＩＩ及びインテル・ペンティアムRＩＩＩマイクロプロセッサ、
並びにＭＭＸ命令セットを実行する同等のプロセッサのみならず、モトローラＧ
４パワーＰＣ型のマイクロプロセッサ、およびその他の任意のプロセッサがある
が、背景で並列処理演算を実行するデジタル信号処理エンジンを含むものが好ま
しい。各プロセッサにおいて、本発明によるデインタレース処理は、本発明の方
法を実行するようにプロセッサを構成するソフトウェアプログラムの制御下で実
行することができる。実際、本発明の演算は、計算集約性が先行技術のデインタ
レース方式よりずっと低いので、本発明によるデインタレースは、プロセッサの
主要機能の背景操作として有利に実行されることができ、したがって追加ハード
ウェアが必要なく、それによって追加の複雑さ及びコストが回避される。

【００３０】 図６Ｂは、デジタル映像データの処理を示す、図６Ａのコンピュータ実施形態
２００のメモリ２４０の実現の概念的ブロック図である。Ａ／Ｄ変換器２２０か
らのインタレース映像信号の画素値を表すデジタル語は、インタレースフィール
ドＡからのものである場合にはフィールドメモリ２４２ａに、インタレースフィ
ールドＢからのものである場合にはフィールドメモリ２４２ｂに格納される。フ
ィールドメモリ２４２ａ、２４２ｂは、例えばＮＴＳＣビデオシステムでは、各
々７２０個の８ビット画素の水平線４８０本を格納するのに充分なアドレス指定
可能な記憶場所を有する、各々アドレス指定可能なランダムアクセスメモリ（Ｒ
ＡＭ）である。インタレースフィールドの線は１つおきに空白であり、つまり画
素情報が含まれないので、空白線は無視され、非空白線からの画素値が、インタ
レースフィールドＡからのものである場合には、半フィールドメモリ２４４ａに
、インタレースフィールドＢからのものである場合には、半フィールドメモリ２
４４ｂに転送される。各半フィールドメモリ２４４ａ、２４４ｂは、ＮＴＳＣビ
デオの場合、各々７２０個の８ビット画素の水平線２４０本を格納するのに充分
なアドレス指定可能な記憶場所を有するアドレス指定可能なＲＡＭである。

【００３１】 メモリ２４４ａ、２４４ｂに格納された各線の映像画素は、それぞれ水平方向
のフィルタリングが行われて、半分の画素数を持つ映像データの線を生成し、イ
ンタレースフィールドＡからのものである場合には１／４フィールドメモリ２４
６ａに、インタレースフィールドＢからのものである場合には１／４フィールド
メモリ２４６ｂに格納される。各１／４フィールドメモリ２４６ａ、２４６ｂは
、ＮＴＳＣビデオの場合、各々３６０個の８ビット画素の水平線２４０本を格納
するのに充分なアドレス指定可能な記憶場所を有するアドレス指定可能なＲＡＭ
である。さらに、上述の１／２線の垂直ジッタを解消するために、フィールドの
１つからの線に垂直方向のフィルタリングも行う。図６Ｂで、インタレースフィ
ールドＢからの隣接線が１／４フィールドメモリ２４６ｂから検索され、垂直方
向のフィルタリングが行われて置換線が生成され、これは１／４フィールドメモ
リ２４８に格納される。図６Ｂのデータの流れを表す矢印は、メモリ２００内の
１つのメモリから次のメモリを直接指し示しているが、１つのメモリによって生
成されたデジタル画素データは、実際にはＡＬＵ２１４に転送され、そこで水平
または垂直フィルタリングが行われ、それから再びメモリ２００内の次のメモリ
に転送されて格納されることがある。１／４フィールドメモリ２４８は、ＮＴＳ
Ｃビデオの場合、各々３６０個の８ビット画素の水平線２４０本を格納するのに
充分なアドレス指定可能な記憶場所を有するアドレス指定可能なＲＡＭである。
最後に、インタレースフィールドＡおよびＢから導出された処理後の線は、メモ
リ２４６ａおよび２４８から交互に結合ノード２５０に生成される。結合ノード
は、メモリ２４６ａおよび２４８の出力がいわゆるトライステート型である場合
には単純接続とすることができ、トライステート型でない場合には、一緒に合わ
せて順次映像信号出力を提供するために、マルチプレクサとすることができる。
例えばＮＴＳＣビデオでは、各々３６０画素の線２４０本を有する順次映像フレ
ームは、６０Ｈｚのフレーム速度で生成される。

【００３２】 メモリ２００の現実的実現では、より少量のメモリが利用されることに注意さ
れたい。例えば、コンピュータ２１０がメモリ２００をアドレス指定して制御し
、Ａ／Ｄ変換器２２０からの入力デジタル画像データの線を１つおきにのみ格納
し、それによって、空白線の画素位置のデータを単に格納しないことにより空白
線を除去し、希望する線のみを半フィールドメモリ２４４ａ、２４４ｂに直接格
納する場合、フィールドメモリ２４２ａ、２４２ｂは除去することができる。さ
らに、水平方向のフィルタリングが画素を１つおきに除去することを含む場合に
も、半フィールドメモリ２４４ａ、２４４ｂを除去することができ、その場合コ
ンピュータ２１０がメモリ２００をアドレス指定して制御し、Ａ／Ｄ変換器２２
０からの入力デジタル画像データの線を１つおきにのみ格納し、それによって、
空白線の画素位置のデータを単に格納しないことにより空白線を除去し、希望す
る線の１つおきの画素のみを１／４フィールドメモリ２４６ａ、２４６ｂに格納
する。したがって、メモリ２００の機能は、各々３６０画素の線２４０本、つま
り合計して３６０個の８ビットの画素の線７２０本の３／４フィールドメモリの
みによって提供することができ、これは従来のデインタレース構成に要求される
よりかなり小さいメモリである。実際には、より洗練されたメモリ制御およびア
ドレス指定により、メモリ２４６ｂおよび２４８の機能は、２つの１／４フィー
ルドメモリおよび幾つかの線メモリのみによって、つまり合計して各々３６０画
素の線４８４本のみによって提供することができる。垂直方向のフィルタリング
または両方でより洗練されたフィルタリングが使用される場合、追加メモリ及び
／又はより洗練されたメモリアドレス指定および制御が使用される。

【００３３】 図７は、本発明の方法を示す流れ図である。この方法は、デジタル映像形式で
あることが好ましいが、アナログ映像かデジタル映像形式かにかかわらず、イン
タレース映像フィールドを受け取り３００、かつ各インタレース映像フィールド
から空白線を除去する３１０のことを含む。空白線の除去３１０は、１つおきの
線つまり空白線を単に脱落することを含むか、あるいは隣接する非空白線のフィ
ルタリングを含むことができ、そうしたフィルタリングは線の補間、平均化、脱
落、および類似物を含むことができる。したがって、各々４８０本の線のインタ
レースフィールドは、ＮＴＳＣ形式では、各々２４０本の線のフィールドに削減
される。各インタレースフィールドの維持された非空白線をフィルタリングして
３２０、水平方向のその画素の数を２分の１だけ減少することは、１つおきの画
素つまり偶数番号または奇数番号の画素を単に脱落することを含むか、または隣
接する画素をフィルタリングすることを含み、そのようなフィルタリングは、交
互の画素の補間、平均化、脱落、および類似物を含むことができる。維持すべき
画素の値、ならびに直前および直後の画素の値を例えば平均化によって補間して
、維持する画素の値を入手し、それによって１つおきの画素を単に脱落すること
によって得られる結果より大幅に細部を保持し易くすることが好ましい。したが
って、各々７２０画素のＮＴＳＣ線は、各々３６０画素の線に削減される。１つ
のインタレースフィールド、例えばフィールドＢをフィルタリングして３３０、
それらの線を他のフィールド、例えばフィールドＡの対応する線と整列させ、そ
れによって、インタレースフィールドの線の交互に現れる性質によって生じる1
／２線の垂直ジッタを除去することにより、受け取ったインタレース映像のフィ
ールド速度と同一フレーム速度で、順次またはノンインターレース映像フレーム
が生成される３４０。フィルタリング３３０は、１つのインタレースフィールド
の２つの隣接する非空白線に沿った同様の位置の画素の値を補間して、同じフィ
ールドで補間される２つの線の間に位置する１本の線に沿った同じ位置の画素の
値を生成することが好ましい。そのような補間が、隣接する線に沿って対応する
位置の２つの画素の値を平均化することを含むことも、また好ましい。

【００３４】 本発明を、上記の例示的な実施形態に関連して説明したが、請求の範囲によっ
て規定する本発明の範囲および精神内の変形は当業者には明らかであろう。例え
ば、各フィールドからの空白線の除去は、２本またはそれ以上の線の画素値を格
納し、各線に沿った画素値の半分を除去し、かつ加算または平均化、またはその
他の方法でフィルタリングまたは補間するなどによって、交互のフィールドの隣
接する線の画素値を変換するように構成された特定のハードウェアのみならず、
そのような機能を提供するように構成された特定のハードウェアでも実行するこ
とができる。特に、画素値の格納および各線の交互の画素値の除去は単に、特定
の水平線の８ビット画素値をそのデータ入力で受け取り、かつ入力データ語をそ
のようなデータ語がその入力に加えられた速度の２分の１の速度で格納するよう
にクロックが発信される８ビット幅のシフトレジスタによって達成することがで
きる。

【００３５】 さらに、１本の線の画素またはそのような線の画素を表現する一連のデジタル
語の画素の２分の１を除去する演算は、付近の画素の値をフィルタリングまたは
補間することによって達成され、この用語は相互に置換可能であり、かつ１つお
きの画素を脱落したり、２つまたはそれ以上の隣接または付近の画素の値を平均
化するなど（２つの画素の平均または３つの画素の平均など）の演算を含むこと
をも意図している。

【図面の簡単な説明】

【図１】 ２つの連続するインタレース画像フィールドを示す線図である。

【図２】 本発明に係るデインタレース構成の略ブロック図である。

【図３】 ２つの連続する画像フィールドの一部の一連の線の相対的空間位置を示す線図
である。

【図４】 画像フィールドの一部の一連の線およびその変換の相対的空間位置を示す線図
である。

【図５】 図４の画像フィールドの変換に関連する変換プロセスの表現を示す線図である
。

【図６】 Ａは、コンピュータを用いた本発明の実現のブロック図である。 Ｂは、コンピュータを用いた本発明の実現のブロック図である。

【図７】 本発明に係る流れ図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ Ｆターム(参考） 5C063 AA01 AA06 BA04 BA09 CA01 5C082 AA01 AA02 BB03 BB22 BC03 BC06 BC07 DA63 DA86 MM10

Claims (10)

【特許請求の範囲】
1. 【請求項１】 一連のインタレース画像フィールドを一連のノンインターレ
   ース画像フレームに変換する方法において、 各画像フィールドの各空白線を除去し、それによって、各画像フィールド内で
   空白線と交互に存在し一連の画素を含む各画像フィールドの各線を維持すること
   と、 各画像フィールドの各維持線の前記一連の画素のうち半数の画素を除去するこ
   とと、 を備える方法。
2. 【請求項２】 前記半数の画素の除去が、前記一連の画素のうち１つおきの
   画素を除去することを含む、請求項１に記載の方法。
3. 【請求項３】 前記半数の画素の除去が、前記一連の画素のうち少なくとも
   ２つの隣接する画素を補間することを含む、請求項１に記載の方法。
4. 【請求項４】 前記各空白線の除去が、画素を含む２つの隣接する線の画素
   値から１行の画素値を入手し、前記入手した画素値を維持し、画素値を含む２つ
   の隣接線を除去することを含む、請求項１に記載の方法。
5. 【請求項５】 前記１行の画素値の入手が、画素を含む２つの隣接する線の
   対応する画素の値から画素値を補間することを含む、請求項４に記載の方法。
6. 【請求項６】 前記半数の画素の除去が、前記１行の画素値の入手に先行す
   る、請求項４に記載の方法。
7. 【請求項７】 一連のインタレース画像フィールドを一連のノンインターレ
   ース画像フレームに変換する機械可読コンピュータ命令で符号化される記憶媒体
   において、 コンピュータに各画像フィールドの各空白線を除去させ、それによって、各画
   像フィールド内で空白線と交互に存在し一連の画素を含む各画像フィールドの各
   線を維持する手段と、 コンピュータに各画像フィールドの各維持線の前記一連の画素のうち半数の画
   素を除去させる手段と、 を備える記憶媒体。
8. 【請求項８】 前記維持線が一連のデジタル値のデジタル画像情報を含み、
   コンピュータに半数の画素を除去させる前記手段が、コンピュータに前記一連の
   デジタル値のうち１つおきのデジタル値を除去させる手段を含む、請求項７に記
   載の記憶媒体。
9. 【請求項９】 コンピュータに各空白線を除去させる前記手段が、コンピュ
   ータに画素を含む２つの隣接する線の画素値から１行の画素値を入手させる手段
   と、コンピュータに前記入手した画素値を維持させる手段と、コンピュータに画
   素値を含む前記２つの隣接する線を除去させる手段とを含む、請求項７に記載の
   記憶媒体。
10. 【請求項１０】 コンピュータに１行の画素値を入手させる前記手段が、コ
    ンピュータに画素を含む前記２つの隣接する線の対応する画素の値から画素値を
    補間させる手段を含む、請求項９に記載の記憶媒体。