JP2007067923A - 情報処理装置およびプログラム - Google Patents
情報処理装置およびプログラム Download PDFInfo
- Publication number
- JP2007067923A JP2007067923A JP2005252424A JP2005252424A JP2007067923A JP 2007067923 A JP2007067923 A JP 2007067923A JP 2005252424 A JP2005252424 A JP 2005252424A JP 2005252424 A JP2005252424 A JP 2005252424A JP 2007067923 A JP2007067923 A JP 2007067923A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- field information
- video signal
- video
- progressive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Abstract
【課題】演算装置にかかる負荷を低減しつつ高画質な映像を生成できるようにする。
【解決手段】コンピュータは、インターレース映像信号に基づいてプログレッシブ映像信号を生成することが可能である。画素補完モジュール301および輝度伸長モジュール302は、インターレース-プログレッシブ変換処理(IP変換処理)を行う前に、インターレース映像信号中の時間的に前後する個々のフィールド情報に対して映像調整処理を施す。IP変換モジュール303は、上記映像調整処理が施された少なくとも3枚のフィールド情報を用いた補間処理を行うことによってプログレッシブ映像信号を構成する個々のフレームを形成する。
【選択図】 図3
【解決手段】コンピュータは、インターレース映像信号に基づいてプログレッシブ映像信号を生成することが可能である。画素補完モジュール301および輝度伸長モジュール302は、インターレース-プログレッシブ変換処理(IP変換処理)を行う前に、インターレース映像信号中の時間的に前後する個々のフィールド情報に対して映像調整処理を施す。IP変換モジュール303は、上記映像調整処理が施された少なくとも3枚のフィールド情報を用いた補間処理を行うことによってプログレッシブ映像信号を構成する個々のフレームを形成する。
【選択図】 図3
Description
本発明はパーソナルコンピュータのような情報処理装置および同装置で用いられるプログラムに関する。
一般に、TV放送番組の放映等に使われている映像信号は、水平方向の走査を上から下へ1本おきに行うインターレース映像信号である。これに対し、コンピュータのディスプレイモニタ上の表示に使われる映像信号は、水平方向の走査を上から下へ順次行うプログレッシブ映像信号である。このため、TVチューナ等を通じて得られたTV放送番組などの映像データをコンピュータのディスプレイに表示させる場合、インターレース映像信号はプログレッシブ映像信号に変換する必要がある。この変換は、一般に、IP変換(もしくはプログレッシブ変換)と呼ばれる。例えば、特許文献1には、IP変換において、垂直方向の1/2間引き処理を行い、その際に同一フレーム内で時間的に後ろになるフィールドを選択することによって画質を劣化させないようにする技術が開示されている。
IP変換においては、プログレッシブ映像信号中の1枚のフレーム画像は、インターレース映像信号中の時間的に前後する複数のフィールド情報を用いた補間処理により形成される。1枚のフレーム画像を形成するに際し、使用するフィールド情報を2枚だけではなく、例えば3枚用いることにより、高いサンプリング周波数の映像信号を得ることができ、ディスプレイに映し出される映像をより一層滑らかに表現することができる。このようなIP変換は、一般に、倍フレーム化と呼ばれる。倍フレーム化は、演算処理量を増加させるものの、映像の高画質化が要求されるコンピュータにおいては重要な処理となっている。
また、TV放送番組の放映等に使われている映像信号をコンピュータのディスプレイに適切に表示できるようにするには、上記IP変換のほかに、映像のアスペクト比を変換するスケーリング処理や、低い解像度を高める解像度変換処理や、黒伸長・白伸長を含む輝度伸長処理など(以下、映像調整処理と称す)を行う必要がある。
特開2003−87797号公報
しかし、このような映像調整処理を、倍フレーム化された高いサンプリング周波数の信号を構成する個々のフレームに対して施すと、演算処理量がさらに増加することとなり、CPUなどの演算装置に大きな負荷を与えてしまう結果となる。
本発明は上述の事情を考慮してなされたものであり、演算装置にかかる負荷を低減しつつ高画質な映像を生成することができる情報処理装置およびプログラムを提供することを目的とする。
本発明に係る情報処理装置は、インターレース映像信号に基づいてプログレッシブ映像信号を生成することが可能な情報処理装置であって、前記インターレース映像信号中の時間的に前後する個々のフィールド情報に対して映像調整処理を施す映像調整処理手段と、前記映像調整処理が施された少なくとも3枚のフィールド情報を用いた補間処理を行うことによって前記プログレッシブ映像信号を構成する個々のフレームを形成するインターレース-プログレッシブ変換処理手段とを具備することを特徴とする。
本発明に係るプログラムは、インターレース映像信号に基づいてプログレッシブ映像信号を生成するための処理をコンピュータに実行させるプログラムであって、前記インターレース映像信号中の時間的に前後する個々のフィールド情報に対して映像調整処理を施す手順と、前記映像調整処理が施された少なくとも3枚のフィールド情報を用いた補間処理を行うことによって前記プログレッシブ映像信号を構成する個々のフレームを形成する手順とを具備することを特徴とする。
本発明によれば、演算装置にかかる負荷を低減しつつ高画質な映像を生成することができる。
以下、図面を参照して、本発明の実施形態を説明する。
まず、図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、ノートブック型パーソナルコンピュータ10として実現されている。
まず、図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、ノートブック型パーソナルコンピュータ10として実現されている。
図1はノートブック型パーソナルコンピュータ10のディスプレイユニットを開いた状態における正面図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成されている。ディスプレイユニット12には、TFT−LCD(Thin Film Transistor Liquid Crystal Display)17から構成される表示装置が組み込まれており、そのLCD17の表示画面はディスプレイユニット12のほぼ中央に位置されている。
ディスプレイユニット12は、コンピュータ本体11に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体11は薄い箱形の筐体を有しており、その上面にはキーボード13、本コンピュータ1を電源オン/オフするためのパワーボタン14、入力操作パネル15、およびタッチパッド16などが配置されている。
入力操作パネル15は、押されたボタンに対応するイベントを入力する入力装置であり、複数の機能をそれぞれ起動するための複数のボタンを備えている。これらボタン群には、TV起動ボタン15A、DVD/CD起動ボタン15Bも含まれている。TV起動ボタン15Aは、TV放送番組データの再生、視聴及び記録を行うためのTV機能を起動するためのボタンである。TV起動ボタン15Aがユーザによって押下された時、TV機能を実行するためのTVアプリケーションプログラムが自動的に起動される。
本コンピュータにおいては、汎用の主オペレーティングシステムの他に、AV(オーディオ・ビデオ)データを処理するための専用の副オペレーティングシステムがインストールされている。
電源がオフの状態でパワーボタン14がユーザによって押下された時、主オペレーティングシステムが起動される。主オペレーティングシステム起動中にTV起動ボタン15Aがユーザによって押下された時は、主オペレーティングシステム上のTVアプリケーションが起動する。一方、電源がオフの状態でTV起動ボタン15Aがユーザによって押下された時は、主オペレーティングシステムではなく、副オペレーティングシステムが起動され、そしてTVアプリケーションプログラムが自動的に実行される。副オペレーティングシステムはAV機能を実行するための最小限の機能のみを有している。このため、副オペレーティングシステムのブートアップに要する時間は、主オペレーティングシステムのブートアップに要する時間に比べて遙かに短い。よって、ユーザは、TV起動ボタン15Aを押すだけで、TV視聴/録画を即座に行うことが出来る。
DVD/CD起動ボタン15Bは、DVDまたはCDに記録されたビデオコンテンツを再生するためのボタンである。DVD/CD起動ボタン15Bがユーザによって押下された時、ビデオコンテンツを再生するためのビデオ再生アプリケーションプログラムが自動的に起動される。DVD/CD起動ボタン15Bがユーザによって押下された時は、主オペレーティングシステム起動中であれば主オペレーティングシステム上のビデオ再生アプリケーションが起動する。電源オフの状態であれば主オペレーティングシステムではなく、副オペレーティングシステムが起動され、そしてビデオ再生アプリケーションプログラムが自動的に実行される。
次に、図2を参照して、本コンピュータ10のシステム構成について説明する。
本コンピュータ10は、図2に示されているように、CPU111、ノースブリッジ112、主メモリ113、グラフィクスコントローラ114、サウスブリッジ119、BIOS−ROM120、ハードディスクドライブ(HDD)121、光ディスクドライブ(ODD)122、TVチューナ123、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124、およびネットワークコントローラ125等を備えている。
CPU111は本コンピュータ10の動作を制御するために設けられたプロセッサであり、ハードディスクドライブ(HDD)121から主メモリ113にロードされる、主オペレーティングシステム/副オペレーティングシステム、およびTVアプリケーションプログラム201のような各種アプリケーションプログラムを実行する。このCPU111は複数のパイプラインを用いて、複数の処理を並列に実行することができる。
TVアプリケーションプログラム201は、TVチューナ123によって受信されたTV放送番組データに含まれる映像データを高画質化するための機能を有している。
また、CPU111は、BIOS−ROM120に格納されたシステムBIOS(Basic Input Output System)も実行する。システムBIOSはハードウェア制御のためのプログラムである。
ノースブリッジ112はCPU111のローカルバスとサウスブリッジ119との間を接続するブリッジデバイスである。ノースブリッジ112には、主メモリ113をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ112は、AGP(Accelerated Graphics Port)バスなどを介してグラフィクスコントローラ114との通信を実行する機能も有している。
グラフィクスコントローラ114は本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このグラフィクスコントローラ114はビデオメモリ(VRAM)114Aに書き込まれた映像データをLCD17に表示する。
サウスブリッジ119は、LPC(Low Pin Count)バス上の各デバイス、およびPCI(Peripheral Component Interconnect)バス上の各デバイスを制御する。また、サウスブリッジ119は、HDD121、ODD122を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。さらに、サウスブリッジ119は、TVチューナ123を制御する機能、およびBIOS−ROM120をアクセス制御するための機能も有している。
HDD121は、各種ソフトウェア及びデータを格納する記憶装置である。光ディスクドライブ(ODD)123は、ビデオコンテンツが格納されたDVD、CDなどの記憶メディアを駆動するためのドライブユニットである。TVチューナ123は、TV放送番組のような放送番組データを外部から受信するための受信装置である。
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド16を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。このエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、ユーザによるパワーボタン14の操作に応じて本コンピュータ10をパワーオン/パワーオフする機能を有している。本コンピュータ10の各コンポーネントに供給される動作電源は、本コンピュータ10に内蔵されたバッテリ126、またはACアダプタ127を介して外部から供給される外部電源から生成される。
さらに、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、ユーザによるTV起動ボタン15A、DVD/CD起動ボタン15Bの操作に応じて、本コンピュータ10をパワーオンすることもできる。ネットワークコントローラ125は、例えばインターネットなどの外部ネットワークとの通信を実行する通信装置である。
図3は、図2中のTVアプリケーションプログラム201の機能構成を示すブロック図である。
このTVアプリケーションプログラム201は、ストリームとして送られる映像を高画質化するための映像処理機能として、画素補完モジュール301、輝度伸長モジュール302、IP変換モジュール303などを備えている。TVアプリケーションプログラム201は、これらのモジュールを用いて、図4に示されるような複数のフィールド情報が時系列で順次送られてくるインターレース映像信号に対して画素補完や輝度伸長などの映像調整処理を行った後に、インターレース-プログレッシブ変換(IP変換)を行うことにより、プログレッシブ映像信号を生成する。すなわち、本実施形態においては、画素補完や輝度伸長などの映像調整処理は、IP変換処理の前に行われる。
画素補完モジュール301は、インターレース映像信号中の時間的に前後する個々のフィールド情報に対して画素の補完を行う画素補完処理(画像調整処理のうちの一つ)を実行するものであり、図5に示されるように、ノンリニア(非線形)スケーリングモジュール311、解像度変更モジュール312などを含む。上記ノンリニアスケーリングモジュール311は、個々のフィールド情報に対し、中央の領域から端の領域へ向かうにつれて画素補完を行って領域幅の伸長率を増加させるノンリニアスケーリング処理を実行するものである。上記解像度変更モジュール312は、個々のフィールド情報に対して画素補完を行って解像度を高める解像度変更処理を実行するものである。
輝度伸長モジュール302は、画素補完モジュール301により画素補完処理が施された個々のフィールド情報に対して輝度の調整を画素単位で行う輝度伸長処理を実行するものであり、図6に示されるように、黒伸長モジュール321、白伸長モジュール322などを含む。上記黒伸長モジュール321は、個々のフィールド情報に対し、白飛び等の発生を回避すべく黒の色合いを強める階調補正処理を実行するものである。上記白伸長モジュール322は、個々のフィールド情報に対し、黒潰れ等の発生を回避すべく白の色合いを強める階調補正処理を実行するものである。これらのモジュールにより、映像のダイナミックレンジを広げることができる。
IP変換モジュール303は、インターレース映像信号からプログレッシブ映像信号への変換処理を実行するものであり、画素補完モジュール301や輝度伸長モジュール302を通じて映像調整処理が施された後の少なくとも3枚のフィールド情報を用いた補間処理を行うことによってプログレッシブ映像信号を構成する個々のフレームを形成する(倍フレーム化する)。
TVアプリケーションプログラム201によって高画質化された映像データは、表示ドライバ202を介してグラフィクスコントローラ114のビデオメモリ114Aに書き込まれる。表示ドライバ202はグラフィクスコントローラ114を制御するためのソフトウェアである。
図7は、画素補完モジュール301に含まれるノンリニアスケーリングモジュール311および解像度変更モジュール312による処理を説明するための図である。
ノンリニアスケーリングモジュール311において、例えば、アスペクト比が4:3の元映像信号V0をアスペクト比が16:9の表示映像信号V1に変換するノンリニアスケーリングを実行する場合、特に水平方向への画像伸長を大きくする必要がある。この場合、図示のように、当該映像信号中の中央部分は伸長せず、端の領域へ向かうにつれて領域幅の伸長率を増加させることにより、視聴者に与える映像伸長の違和感を低減させることができる。具体的には、図8に示すように、元映像信号V0を複数のブロックに分け、個々のブロックを水平方向に伸長するに際し、それぞれを同じ比率で伸長するのではなく、当該映像信号中の中央のブロック幅の伸長率を抑えつつ端の領域へ向かうにつれてブロック幅の伸長率を増加させる。このようなブロック幅の伸長のためには、画素補完が行われる。
また、解像度変更モジュール312においては、比較的に低い解像度の元映像信号V0から、比較的高い解像度の表示映像信号V2への変換処理が行われる。このように解像度を高める処理においては、画素補完が行われる。
図9は、基本的なIP変換の手法を示す図である。一方、図10は、IP変換モジュール303におけるIP変換(倍フレーム化)の手法を示す図である。各図においては、インターレース映像信号が、時間的に前後するフィールド情報(t),フィールド情報(t+1),フィールド情報(t+2),フィールド情報(t+3),…で構成され、これらのフィールド情報は1秒間に60枚のレートで送られるものとする。この場合、隣接するフィールド情報の時間間隔は、1/60秒である。
図9に示される基本的なIP変換では、例えば、時刻tのフィールド情報(t)と時刻t+1のフィールド情報(t+1)とに基づき、時刻tにおけるフレーム(t)が得られる。同様に、時刻t+2のフィールド情報(t+2)と時刻t+3のフィールド情報(t+3)とに基づき、時刻t+2のフレーム(t+2)が得られる。この結果、サンプリング周波数が30Hzのプログレッシブ映像信号が得られることになる。
これに対し、図10に示されるIP変換では、例えば、時刻tのフィールド情報(t)と時刻t+1のフィールド情報(t+1)と時刻t+2のフィールド情報(t+2)とに基づき、時刻t+1におけるフレーム(t+1)が得られる。同様に、時刻t+1のフィールド情報(t+1)と時刻t+2のフィールド情報(t+2)と時刻t+3のフィールド情報(t+3)とに基づき、時刻t+1におけるフレーム(t+1)が得られる。この結果、サンプリング周波数が60Hzのプログレッシブ映像信号が得られることになる。
このように、IP変換モジュール303でのIP変換によれば、基本的なIP変換に比べ、サンプリング周波数を高めることができるため、表示装置に映し出される画像の滑らかさを向上させることができる。しかも、画素補完や輝度伸長などの映像調整処理は、IP変換を行う前に既に完了しているため、IP変換モジュール303から出力される映像信号に対してCPUの負荷をさらに高めるような演算処理を施す必要がない。
次に、図11を参照して、本実施形態における画像処理の動作を説明する。
TVアプリケーションプログラム201は、インターレース映像信号を受け取ると(ステップS1)、まず、映像調整処理として、画素補完モジュール301においてインターレース映像信号中の時間的に前後する個々のフィールド情報に対する画素補完処理(ノンリニアスケーリング処理、解像度変更処理など)を行う(ステップS2)。また、同じく映像調整処理として、輝度伸長モジュール302において個々のフィールド情報に対する輝度伸長処理(黒伸長処理、白伸長処理などを含む)を行う(ステップS3)。
このような映像調整処理を施した後、TVアプリケーションプログラム201は、IP変換モジュール303において、少なくとも3枚のフィールド情報を用いた補間処理を行うことによって個々のフレームを形成するインターレース-プログレッシブ変換処理(倍フレーム化)を行う(ステップS4)。
最後に、TVアプリケーションプログラム201は、IP変換モジュール303により生成されたプログレッシブ映像信号を、ドライバ等を介してLCD17などの表示装置へ向けて出力する。
このように本実施形態によれば、画素補完処理(ノンリニアスケーリング処理、解像度変更処理など)や輝度伸長処理(黒伸長処理、白伸長処理などを含む)を、インターレース-プログレッシブ変換処理(倍フレーム化)を行う前に実行しているため、当該処理における演算処理量を低下させることができ、CPUなどの演算装置にかかる負荷を低減しつつ高画質な映像を生成することができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
10…コンピュータ、111…CPU、114…グラフィクスコントローラ、123…TVチューナ、201…TVアプリケーションプログラム、202…表示ドライバ、301…画素補完モジュール、302…輝度伸長モジュール、303…IP変換モジュール、311…ノンリニアスケーリングモジュール、312…解像度変更モジュール、321…黒伸長モジュール、322…白伸長モジュール。
Claims (10)
- インターレース映像信号に基づいてプログレッシブ映像信号を生成することが可能な情報処理装置であって、
前記インターレース映像信号中の時間的に前後する個々のフィールド情報に対して映像調整処理を施す映像調整処理手段と、
前記映像調整処理が施された少なくとも3枚のフィールド情報を用いた補間処理を行うことによって前記プログレッシブ映像信号を構成する個々のフレームを形成するインターレース-プログレッシブ変換処理手段と
を具備することを特徴とする情報処理装置。 - 前記映像調整処理は、個々のフィールド情報に対して画素の補完を行う画素補完処理を含むことを特徴とする請求項1記載の情報処理装置。
- 前記映像調整処理は、個々のフィールド情報に対し、中央の領域から端の領域へ向かうにつれて領域幅の伸長率を増加させるノンリニアスケーリング処理を含むことを特徴とする請求項1又は2記載の情報処理装置。
- 前記映像調整処理は、個々のフィールド情報に対して解像度を変更する解像度変更処理を含むことを特徴とする請求項1乃至3のいずれかに記載の情報処理装置。
- 前記映像調整処理は、個々のフィールド情報に対して輝度の調整を画素単位で行う輝度伸長処理を含むことを特徴とする請求項1乃至4のいずれかに記載の情報処理装置。
- インターレース映像信号に基づいてプログレッシブ映像信号を生成するための処理をコンピュータに実行させるプログラムであって、
前記インターレース映像信号中の時間的に前後する個々のフィールド情報に対して映像調整処理を施す手順と、
前記映像調整処理が施された少なくとも3枚のフィールド情報を用いた補間処理を行うことによって前記プログレッシブ映像信号を構成する個々のフレームを形成する手順と
を具備することを特徴とするプログラム。 - 前記映像調整処理は、個々のフィールド情報に対して画素の補完を行う画素補完処理を含むことを特徴とする請求項6記載のプログラム。
- 前記映像調整処理は、個々のフィールド情報に対し、中央の領域から端の領域へ向かうにつれて領域幅の伸長率を増加させるノンリニアスケーリング処理を含むことを特徴とする請求項6又は7記載のプログラム。
- 前記映像調整処理は、個々のフィールド情報に対して解像度を変更する解像度変更処理を含むことを特徴とする請求項6乃至8のいずれかに記載のプログラム。
- 前記映像調整処理は、個々のフィールド情報に対して輝度の調整を画素単位で行う輝度伸長処理を含むことを特徴とする請求項6乃至9のいずれかに記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252424A JP2007067923A (ja) | 2005-08-31 | 2005-08-31 | 情報処理装置およびプログラム |
US11/513,193 US20070052844A1 (en) | 2005-08-31 | 2006-08-31 | Information processing apparatus and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252424A JP2007067923A (ja) | 2005-08-31 | 2005-08-31 | 情報処理装置およびプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067923A true JP2007067923A (ja) | 2007-03-15 |
Family
ID=37829689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005252424A Pending JP2007067923A (ja) | 2005-08-31 | 2005-08-31 | 情報処理装置およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070052844A1 (ja) |
JP (1) | JP2007067923A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171857A (ja) * | 2010-02-16 | 2011-09-01 | Toshiba Corp | 再生装置および再生装置の制御方法 |
WO2014185319A1 (ja) * | 2013-05-15 | 2014-11-20 | ソニー株式会社 | 画像処理装置および画像処理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000224551A (ja) * | 1999-01-29 | 2000-08-11 | Canon Inc | 映像信号処理装置および方法 |
JP2001346127A (ja) * | 2000-06-06 | 2001-12-14 | Nec Corp | アスペクト比変換回路 |
JP2002209191A (ja) * | 2001-01-04 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 映像信号変換装置 |
JP2003304505A (ja) * | 2002-04-11 | 2003-10-24 | Matsushita Electric Ind Co Ltd | 映像信号出力装置、および映像信号出力方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4603350A (en) * | 1984-12-21 | 1986-07-29 | Rca Corporation | Interlaced digital video input filter/decimator and/or expander/interpolator filter |
EP0454115B1 (en) * | 1990-04-26 | 1996-08-28 | Canon Kabushiki Kaisha | Television signal converting apparatus |
SG74566A1 (en) * | 1995-08-23 | 2000-08-22 | Sony Corp | Encoding/decoding fields of predetermined field polarity apparatus and method |
US5929902A (en) * | 1996-02-28 | 1999-07-27 | C-Cube Microsystems | Method and apparatus for inverse telecine processing by fitting 3:2 pull-down patterns |
US5844619A (en) * | 1996-06-21 | 1998-12-01 | Magma, Inc. | Flicker elimination system |
US6118486A (en) * | 1997-09-26 | 2000-09-12 | Sarnoff Corporation | Synchronized multiple format video processing method and apparatus |
JP4345937B2 (ja) * | 1998-11-10 | 2009-10-14 | キヤノン株式会社 | 画像拡大処理回路 |
US6297848B1 (en) * | 1998-11-25 | 2001-10-02 | Sharp Laboratories Of America, Inc. | Low-delay conversion of 3:2 pulldown video to progressive format with field averaging |
US6442206B1 (en) * | 1999-01-25 | 2002-08-27 | International Business Machines Corporation | Anti-flicker logic for MPEG video decoder with integrated scaling and display functions |
US6178272B1 (en) * | 1999-02-02 | 2001-01-23 | Oplus Technologies Ltd. | Non-linear and linear method of scale-up or scale-down image resolution conversion |
US6456329B1 (en) * | 1999-04-19 | 2002-09-24 | Sarnoff Corporation | De-interlacing of video signals |
US6674484B1 (en) * | 2000-01-10 | 2004-01-06 | Koninklijke Philips Electronics N.V. | Video sample rate conversion to achieve 3-D effects |
US6859235B2 (en) * | 2001-05-14 | 2005-02-22 | Webtv Networks Inc. | Adaptively deinterlacing video on a per pixel basis |
US7158158B1 (en) * | 2003-03-12 | 2007-01-02 | Apple Computer, Inc. | Method and apparatus for nonlinear anamorphic scaling of video images |
US7262818B2 (en) * | 2004-01-02 | 2007-08-28 | Trumpion Microelectronic Inc. | Video system with de-motion-blur processing |
US7483082B2 (en) * | 2005-04-21 | 2009-01-27 | Kolorific, Inc. | Method and system for automatic color hue and color saturation adjustment of a pixel from a video source |
US7352410B2 (en) * | 2005-05-31 | 2008-04-01 | Kolorific, Inc. | Method and system for automatic brightness and contrast adjustment of a video source |
US7916784B2 (en) * | 2005-10-20 | 2011-03-29 | Broadcom Corporation | Method and system for inverse telecine and field pairing |
-
2005
- 2005-08-31 JP JP2005252424A patent/JP2007067923A/ja active Pending
-
2006
- 2006-08-31 US US11/513,193 patent/US20070052844A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000224551A (ja) * | 1999-01-29 | 2000-08-11 | Canon Inc | 映像信号処理装置および方法 |
JP2001346127A (ja) * | 2000-06-06 | 2001-12-14 | Nec Corp | アスペクト比変換回路 |
JP2002209191A (ja) * | 2001-01-04 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 映像信号変換装置 |
JP2003304505A (ja) * | 2002-04-11 | 2003-10-24 | Matsushita Electric Ind Co Ltd | 映像信号出力装置、および映像信号出力方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171857A (ja) * | 2010-02-16 | 2011-09-01 | Toshiba Corp | 再生装置および再生装置の制御方法 |
WO2014185319A1 (ja) * | 2013-05-15 | 2014-11-20 | ソニー株式会社 | 画像処理装置および画像処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070052844A1 (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE41104E1 (en) | Information processing apparatus and display control method | |
JP2006050326A (ja) | 情報処理装置および同装置のシーンチェンジ検出方法 | |
US20060028492A1 (en) | Information processing apparatus and video data luminance control method | |
US20070242159A1 (en) | Information processing apparatus and display control method | |
JP2008009383A (ja) | 液晶表示装置及びその駆動方法 | |
US20060279583A1 (en) | Information processing apparatus and image processing method | |
JP2007052127A (ja) | 画像処理装置、画像処理方法および画像処理プログラム | |
US20050262444A1 (en) | Information-processing apparatus and display control method | |
JP2011244160A (ja) | 再生装置および再生方法 | |
JP2007212578A (ja) | 情報処理装置および情報処理装置に適用される表示制御方法 | |
JP2005340954A (ja) | 情報処理装置および表示制御方法 | |
JP2006030911A (ja) | 情報処理装置および表示制御方法 | |
JP2007067923A (ja) | 情報処理装置およびプログラム | |
JP4306274B2 (ja) | 液晶表示装置 | |
JP2005338184A (ja) | 情報処理装置および表示制御方法 | |
JP2011180280A (ja) | 表示装置および表示方法 | |
JP4612433B2 (ja) | 情報処理装置およびプログラム | |
JP2009010626A (ja) | 画像処理装置および画像処理方法 | |
JP5237915B2 (ja) | 記録再生装置、表示装置 | |
JP4782991B2 (ja) | 情報処理機器および情報処理機器の表示制御方法 | |
JP4921759B2 (ja) | 画像処理装置および画像処理方法 | |
JP4550766B2 (ja) | 画像処理装置および画像処理方法 | |
JP2009118421A (ja) | 映像表示装置及び映像表示方法 | |
JP4234649B2 (ja) | 情報処理装置およびプログレッシブ変換方法 | |
JP2008205641A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |