JP2003304505A - 映像信号出力装置、および映像信号出力方法 - Google Patents

Abstract

(57)【要約】 【課題】 装置全体のメモリサイズを低減し、かつ、信
号処理部の外部に設けられた信号処理用のフィールドデ
ータを格納するメモリにアクセスするためのバンド幅を
低減する映像信号出力装置を提供する。 【解決手段】 復号部１の復号した映像信号を外部メモ
リ２に３フィールドデータ分格納し、インターレース出
力部３がこの外部メモリ２に格納されたフィールドデー
タｂをインターレース信号として出力し、ＩＰ変換部４
がこの外部メモリ２に格納されたフィールドデータａ、
ｂ、ｃを用いてプログレッシブ信号を生成するように
し、インターレース信号とプログレッシブ信号とを所定
周期で切り替えて出力する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧縮された映像信
号を復号し、インターレース信号とプログレッシブ信号
を出力する映像信号出力装置、および映像信号出力方法
に関する。

【０００２】

【従来の技術】従来、ＭＰＥＧ規格のような圧縮方式で
符号化された映像信号（ビット・ストリーム）を復号す
る場合、参照用の２フレーム分のフレームデータと、表
示出力用の１フレーム分のフレームデータを格納するた
めのメモリを設ける必要があった。

【０００３】また、インターレース信号をプログレッシ
ブ信号に変換する場合、３フィールド分のフィールドデ
ータを用いて変換する方法がよく用いられる。その概念
図を図６に示す。図６に示すように、例えば、プログレ
ッシブ信号による第Ｎフレームのフレームデータを生成
する場合、インターレース信号による第Ｎフィールドの
データとその前後のフィールドのデータを用い、フィル
ターによる補間処理を行ってプログレッシブ信号による
第Ｎフレームのフレームデータを生成する。続いて、プ
ログレッシブ信号による第（Ｎ＋１）フレームのフレー
ムデータを生成する場合、インターレース信号による第
（Ｎ＋１）フィールドのデータとその前後のフィールド
のデータを用い、フィルターによる補間処理を行ってプ
ログレッシブ信号による第（Ｎ＋１）フレームのフレー
ムデータを生成する。つまり、インターレース信号をプ
ログレッシブ信号に変換する場合、３フィールド分のフ
ィールドデータを格納するためのメモリを設ける必要が
あった。

【０００４】図７は、圧縮された映像信号を復号し、イ
ンターレース信号とプログレッシブ信号を同時に出力す
る従来の映像信号出力装置の構成を示すブロック図であ
る。図７において、１は入力された映像信号（ビット・
ストリーム）を復号してフィールドデータを出力する復
号部、３は復号用メモリ９に格納された出力用フレーム
データの１フィールド分のフィールドデータをインター
レース信号として出力するインターレース出力部、４は
インターレース出力部３からのインターレース信号をプ
ログレッシブ信号に変換するＩＰ変換部、５は復号用メ
モリ９の接続先を復号部１とインタレース出力部３との
間で切り替えるための切替部、６は復号部１とインター
レース出力部３からのリクエスト信号に従い切替部５を
制御し、復号用メモリ９の接続先を切り替える調停部で
ある。

【０００５】復号用メモリ９には、上述したように、復
号部１が映像信号を復号するための参照フレームデータ
を２フレーム分格納する領域と、出力用フレームデータ
を１フレーム分格納する領域が設けられている。

【０００６】また、ＩＰ変換用メモリ１０には、上述し
たように、ＩＰ変換部４がインターレース信号をプログ
レッシブ信号に変換するためのフィールドデータを３フ
ィールド分格納するための領域が設けられている。

【０００７】この映像信号出力装置において映像信号を
復号する場合、復号部１は復号部リクエストを調停部６
に出力する。このリクエスト信号に従い、調停部６は、
復号用メモリ９と復号部１とが接続されるように切替部
５を制御する。復号用メモリ９と復号部１とが接続され
ると、復号部１は、復号用メモリ９に格納されている参
照フレームデータａ、ｂを１フィールド分ずつ参照し、
映像信号を１フィールド分復号する。この復号された１
フィールドデータを復号用メモリ９に出力用フレームデ
ータとして格納する。

【０００８】インターレース信号を出力する場合、イン
ターレース出力部３は出力部リクエストを調停部６に出
力する。このリクエスト信号に従い、調停部６は、復号
用メモリ９とインターレース出力部３とが接続されるよ
うに切替部５を制御する。復号用メモリ９とインターレ
ース出力部３とが接続されると、復号用メモリ９からイ
ンターレース出力部３へ出力用フレームデータが１フィ
ールド分入力され、インターレース信号として出力され
る。

【０００９】プログレッシブ信号を出力する場合、ＩＰ
変換部４は、まずインターレース信号（フィールドデー
タ）をＩＰ変換用メモリ１０へ出力する。ここでフィー
ルドデータａ、ｂ、ｃは連続したフィールドデータであ
る。ＩＰ変換用メモリ１０に格納されたフィールドデー
タａ、ｂ、ｃはＩＰ変換部４へ入力される。ＩＰ変換部
４は３つのフィールドデータａ、ｂ、ｃを用いて１フレ
ーム分のプログレッシブ信号を生成して出力する。

【００１０】この従来の映像信号出力装置において、プ
ログレッシブ信号の１フレームデータを出力するのに必
要なメモリのバンド幅を見積もるための流れを示したの
が図８である。

【００１１】復号用メモリの格納する参照フレームデー
タａ、ｂから、それぞれ１フィールド分のフィールドデ
ータが復号部へ出力される（図８（ａ））。復号部で復
号された１フィールド分のフィールドデータが出力用フ
レームデータとして復号用メモリに格納される（図８
（ｂ））。

【００１２】復号用メモリの格納する出力用フレームデ
ータから１フィールド分のフィールドデータがインター
レース出力部へ出力される（図８（ｃ））。インターレ
ース出力部の出力するインターレース信号（フィールド
データ）をＩＰ変換部がＩＰ変換用メモリへ入力する
（図８（ｄ））。

【００１３】ＩＰ変換用メモリからフィールドデータ
ａ、ｂ、ｃがＩＰ変換部へ入力される（図８（ｅ））。
以上のように、この従来の映像信号出力装置においてプ
ログレッシブ信号の１フレームデータを出力する場合、
復号用メモリとＩＰ変換用メモリにアクセスするための
バンド幅合計は次式で表される。

【００１４】（ａ）＋（ｂ）＋（ｃ）＋（ｄ）＋（ｅ）
のバンド幅＝８フィールド分のデータにアクセスするた
めのバンド幅 しかしながら、この従来の映像信号出力装置では、復号
用メモリとＩＰ変換用メモリで、３フレーム＋３フィー
ルド分のデータを格納する領域が必要であり、装置全体
のメモリサイズが大きくなるという欠点を有していた。

【００１５】また、映像信号出力装置は、信号処理を行
う部材をＬＳＩで構成し、復号用メモリとＩＰ変換用メ
モリが外部のメモリとして設けらるので、復号用メモリ
およびＩＰ変換用メモリとアクセスするためのバンド幅
が増加すると、装置の構成の自由度が減るという問題が
あった。

【００１６】

【発明が解決しようとする課題】本発明は、上記問題点
に鑑み、インターレース信号出力用のフィールドデータ
およびプログレッシブ信号出力用のフィールドデータと
して復号部の復号したフィールドデータを共用すること
により、復号用メモリとＩＰ変換用メモリを単一のメモ
リとすることができ、装置全体のメモリサイズを低減
し、かつ、このフィールドデータを格納する信号処理部
の外部に設けられたメモリにアクセスするためのバンド
幅を低減する映像信号出力装置、および映像信号出力方
法を提供することを目的とする。

【００１７】また、ＰＩ変換部とラインメモリを設け、
ＰＩ変換部がＩＰ変換部からのプログレッシブ信号を１
ラインおきにラインメモリに格納し、これを読み出すこ
とでインターレース信号を得ることにより、信号処理部
の外部に設けられたインターレース信号およびプログレ
ッシブ信号を出力するためのフィールドデータを格納す
るメモリへアクセスするためのバンド幅をさらに低減す
る映像信号出力装置、および映像信号出力方法を提供す
ることを目的とする。

【００１８】

【課題を解決するための手段】本発明の請求項１記載の
映像信号出力装置は、圧縮された映像信号を復号してフ
ィールドデータを出力する復号部と、前記復号部からの
フィールドデータを複数フィールド分格納する外部メモ
リと、前記外部メモリに格納されているフィールドデー
タのうちの特定のものをインターレース信号として出力
するインターレース出力部と、前記外部メモリに格納さ
れている全フィールドデータを用いてプログレッシブ信
号を生成するＩＰ変換部と、前記外部メモリの接続先を
前記復号部と前記インタレース出力部と前記ＩＰ変換部
との間で切り替える切替部と、前記復号部と前記インタ
ーレース出力部と前記ＩＰ変換部からのリクエスト信号
に従い前記切替部を制御して前記外部メモリの接続先を
切り替える調停部とを備え、前記インターレース出力部
と前記ＩＰ変換部が前記外部メモリに格納されているフ
ィールドデータを共用し、インターレース信号とプログ
レッシブ信号を所定周期で切り替えて出力することを特
徴とする。

【００１９】本発明によれば、装置全体のメモリサイズ
を低減し、かつ、信号処理部の外部に設けられたインタ
ーレース信号およびプログレッシブ信号を出力するため
のフィールドデータを格納するメモリにアクセスするた
めのバンド幅を低減することができる。

【００２０】本発明の請求項２記載の映像信号出力装置
は、圧縮された映像信号を復号してフィールドデータを
出力する復号部と、前記復号部からのフィールドデータ
を複数フィールド分格納する外部メモリと、前記外部メ
モリに格納されている全フィールドデータを用いてプロ
グレッシブ信号を生成するＩＰ変換部と、前記外部メモ
リの接続先を前記復号部と前記ＩＰ変換部との間で切り
替える切替部と、前記復号部と前記ＩＰ変換部からのリ
クエスト信号に従い前記切替部を制御して前記外部メモ
リの接続先を切り替える調停部と、前記ＩＰ変換部の生
成したプログレッシブ信号を１ラインおきにラインメモ
リに格納し、これを読み出すことでインターレース信号
を得るＰＩ変換部とを備え、前記ＩＰ変換部が前記外部
メモリに格納されている全フィールドデータを用いてプ
ログレッシブ信号を出力し、前記ＰＩ変換部がこのプロ
グレッシブ信号を用いてインターレース信号を出力する
ことを特徴とする。

【００２１】本発明によれば、信号処理部の外部に設け
られたインターレース信号およびプログレッシブ信号を
出力するためのフィールドデータを格納するメモリへア
クセスするためのバンド幅をさらに低減することができ
る。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態による
圧縮された映像信号を復号し、インターレース信号とプ
ログレッシブ信号とを同時に出力する映像信号出力装置
について図面を参照して説明する。

【００２３】（実施の形態１）図１は、本実施の形態１
による映像信号出力装置の構成を示すブロック図であ
る。この映像信号出力装置と従来の映像信号出力装置の
違いは、復号用メモリとＩＰ変換用メモリを単一のメモ
リとし、ＩＰ変換のために格納するフィールドデータを
ＩＰ変換部からの書き込みデータではなく復号部からの
書き込みデータとしてインターレース信号出力用のフィ
ールドデータとプログレッシブ信号出力用のフィールド
データを共用し、このフィールドデータを用いてインタ
ーレース信号とプログレッシブ信号を所定周期で切り替
えて出力する点にある。

【００２４】図１において、１はＭＰＥＧ規格のような
圧縮方式で符号化された映像信号（ビット・ストリー
ム）を復号し、フィールドデータを出力する復号部、２
は復号部１が映像信号を復号するための参照フレームデ
ータを２フレーム分格納する領域および復号部１からの
フィールドデータを３フィールド分格納する領域の設け
られた外部メモリ、３は外部メモリ２に格納されたフィ
ールドデータのうちの特定のデータをインターレース信
号として出力するインターレース出力部、４は外部メモ
リ２に格納されたフィールドデータを用いてプログレッ
シブ信号を生成するＩＰ変換部、５は外部メモリ２の接
続先を復号部１とインタレース出力部３とＩＰ変換部４
との間で切り替える切替部、６は復号部１とインターレ
ース出力部３とＩＰ変換部４からのリクエスト信号に従
い切替部５を制御し、外部メモリ２の接続先を切り替え
る調停部である。

【００２５】この映像信号出力装置において映像信号を
復号する場合、復号部１は復号部リクエストを調停部６
に出力する。このリクエスト信号に従い、調停部６は、
外部メモリ２と復号部１とが接続されるように切替部５
を制御する。外部メモリ２と復号部１とが接続される
と、復号部１は、外部メモリ２に格納されている参照フ
レームデータａ、ｂを１フィールド分ずつ参照し、映像
信号を１フィールド分復号する。この復号された１フィ
ールドデータを外部メモリ２に入力する。外部メモリ２
は、この新たなフィールドデータを基に参照フレームデ
ータａ、ｂと、フィールドデータａ、ｂ、ｃを更新す
る。ここでフィールドデータａ、ｂ、ｃは連続したフィ
ールドデータである。

【００２６】インターレース信号を出力する場合、イン
ターレース出力部３は出力部リクエストを調停部６に出
力する。このリクエスト信号に従い、調停部６は、外部
メモリ２とインターレース出力部３とが接続されるよう
に切替部５を制御する。外部メモリ２とインターレース
出力部３とが接続されると、外部メモリ２に格納されて
いるフィールドデータｂがインターレース出力部３へ入
力され、インターレース信号として出力される。

【００２７】プログレッシブ信号を出力する場合、ＩＰ
変換部４は、ＩＰ変換部リクエストを調停部６に出力す
る。このリクエスト信号に従い、調停部６は、外部メモ
リ２とＩＰ変換部４とが接続されるように切替部５を制
御する。外部メモリ２とＩＰ変換部４とが接続される
と、外部メモリ２に格納されているフィールドデータ
ａ、ｂ、ｃがＩＰ変換部４へ入力される。ＩＰ変換部４
は３つのフィールドデータａ、ｂ、ｃを用いて１フレー
ム分のプログレッシブ信号を生成して出力する。

【００２８】次に、当該映像信号出力装置の動作につい
て説明する。例えば、フィールドデータａ、ｂ、ｃとし
て第（Ｎ−１）フィールド、第Ｎフィールド、第（Ｎ＋
１）フィールドのフィールドデータが格納されていると
きには、まず、切替部５にて外部メモリ２とインターレ
ース出力部３を接続し、インターレース出力部３が第Ｎ
フィールドのデータ（フィールドデータｂ）をインター
レース信号として出力する。続いて、切替部５にて外部
メモリ２とＩＰ変換部４を接続し、ＩＰ変換部４が第
（Ｎ−１）フィールド、第Ｎフィールド、第（Ｎ＋１）
フィールドのフィールドデータ（フィールドデータａ、
ｂ、ｃ）を用いてプログレッシブ信号による第Ｎフレー
ムのフレームデータを生成する。インターレース信号に
よる第Ｎフィールドのフィールドデータとプログレッシ
ブ信号による第Ｎフレームのフレームデータを出力した
後、切替部５にて外部メモリ２と復号部１を接続し、新
たなフィールドデータを外部メモリ２に入力する。この
ように、当該映像信号出力装置では、単一のメモリに格
納された信号処理用（インターレース信号およびプログ
レッシブ信号の出力用）のフィールドデータを用い、イ
ンターレース信号とプログレッシブ信号を所定周期で順
次切り替えて出力することができる。なお、インターレ
ース信号とプログレッシブ信号の出力順序は逆でもよい
ことは云うまでもない。

【００２９】この映像信号出力装置においてプログレッ
シブ信号の１フレームデータを出力するのに必要なメモ
リのバンド幅を見積もるための流れを示したのが図２で
ある。

【００３０】外部メモリの格納する参照フレームデータ
ａ、ｂから、それぞれ１フィールド分のフィールドデー
タが復号部へ出力される（図２（ａ））。復号部で復号
された１フィールド分のフィールドデータが外部メモリ
に格納される（図２（ｂ））。

【００３１】外部メモリの格納するフィールドデータｂ
をインターレース出力部へ出力する（図２（ｃ））。外
部メモリの格納するフィールドデータａ、ｂ、ｃがＩＰ
変換部へ入力される（図２（ｄ））。

【００３２】この映像信号出力装置においてプログレッ
シブ信号の１フレームデータを出力する場合、外部メモ
リにアクセスするためのバンド幅合計は次式で表され
る。 （ａ）＋（ｂ）＋（ｃ）＋（ｄ）のバンド幅＝７フィー
ルド分のデータにアクセスするためのバンド幅 以上のように、この映像信号出力装置では、従来のもの
と比べ、表示出力用の１フレーム分のデータを格納する
ための領域分だけ装置全体のメモリサイズが低減される
ので、映像出力装置を安価に提供することができる。さ
らに、信号処理部（復号部、インターレース出力部、Ｉ
Ｐ変換部など）の外部に設けられた信号処理用（インタ
ーレース信号およびプログレッシブ信号の出力用）のフ
ィールドデータを格納するメモリとアクセスするための
バンド幅も１バンド分低減されるので、装置の構成の自
由度が大きくなる。

【００３３】（実施の形態２）図３は、本実施の形態２
による映像信号出力装置の構成を示すブロック図であ
る。なお、図１に基づいて説明した部材に対応する部材
には同一の番号を付記して説明を省略する。

【００３４】この映像信号出力装置と実施の形態１の映
像信号出力装置の違いは、ＰＩ変換部７とＰＩ変換のた
めのラインメモリ８を設け、ＩＰ変換部７の生成したプ
ログレッシブ信号からインターレース信号に得るように
した点にある。

【００３５】この映像信号出力装置において映像信号を
復号する場合、復号部１は復号部リクエストを調停部６
に出力する。このリクエスト信号に従い、調停部６は、
外部メモリ２と復号部１とが接続されるように切替部５
を制御する。外部メモリ２と復号部１とが接続される
と、復号部１は、外部メモリ２に格納されている参照フ
レームデータａ、ｂを１フィールド分ずつ参照し、映像
信号を１フィールド分復号する。この復号された１フィ
ールドデータを外部メモリ２に入力する。外部メモリ２
は、この新たなフィールドデータを基に参照フレームデ
ータａ、ｂと、フィールドデータａ、ｂ、ｃを更新す
る。ここでフィールドデータａ、ｂ、ｃは連続したフィ
ールドデータである。

【００３６】プログレッシブ信号を出力する場合、ＩＰ
変換部４は、ＩＰ変換部リクエストを調停部６に出力す
る。このリクエスト信号に従い、調停部６は、外部メモ
リ２とＩＰ変換部４とが接続されるように切替部５を制
御する。外部メモリ２とＩＰ変換部４とが接続される
と、外部メモリ２に格納されているフィールドデータ
ａ、ｂ、ｃがＩＰ変換部４へ入力される。ＩＰ変換部４
は３つのフィールドデータａ、ｂ、ｃを用いて１フレー
ム分のプログレッシブ信号を生成して出力する。

【００３７】インターレース信号を出力する場合、ＰＩ
変換部７がＩＰ変換部４の出力するプログレッシブ信号
をラインメモリ８に与える。このとき、１ライン毎に書
き込みをオン、オフしてプログレッシブ信号をラインメ
モリ８に与える。このように入力されたデータをＰＩ変
換部７が読み出すことよってインターレース信号を得る
ことができる。

【００３８】図４は、ＰＩ変換の概念図である。例え
ば、プログレッシブ信号による第Ｎフレームのフレーム
データをインターレース信号による第Ｎフィールドのフ
ィールドデータに変換するとき、１ライン毎に書き込み
をオン、オフし、例えば奇数ラインであるＮ＋１ライ
ン、Ｎ＋３ライン、．．．のみをラインメモリ８に書き
込む。そして、ラインメモリ８に書き込んだ半分の周波
数のクロックでこのデータを読み出すことにより、ライ
ンメモリ８からの出力をインターレース信号による奇数
フィールドのフィールドデータとして取り出すことがで
きる。続いて、プログレッシブ信号による第（Ｎ＋１）
フレームのフレームデータをインターレース信号による
第（Ｎ＋１）フィールドのフィールドデータに変換する
ときには、１ライン毎に書き込みをオン、オフして偶数
ラインであるＮ＋２ライン、Ｎ＋４ライン、．．．のみ
をラインメモリー８に書き込む。そして、ラインメモリ
８に書き込んだ半分の周波数のクロックでこのデータを
読み出すことにより、ラインメモリ８からの出力をイン
ターレース信号による偶数フィールドのフィールドデー
タとして取り出すことができる。

【００３９】このように、当該映像信号出力装置では、
ＩＰ変換部４が外部メモリ２に格納されているフィール
ドデータを用いてプログレッシブ信号を出力し、ＰＩ変
換部７がこのプログレッシブ信号を用いてインターレー
ス信号を出力する。

【００４０】この映像信号出力装置においてプログレッ
シブ信号の１フレームデータを出力するのに必要なメモ
リのバンド幅を見積もるための流れを示したのが図５で
ある。

【００４１】外部メモリの格納する参照フレームデータ
ａ、ｂから、それぞれ１フィールド分のフィールドデー
タが復号部へ出力される（図５（ａ））。復号部で復号
された１フィールド分のフィールドデータが外部メモリ
に格納される（図５（ｂ））。

【００４２】外部メモリの格納するフィールドデータ
ａ、ｂ、ｃがＩＰ変換部へ入力される（図５（ｃ））。
この映像信号出力装置においてプログレッシブ信号の１
フレームデータを出力する場合、外部メモリにアクセス
するためのバンド幅合計は次式で表される。

【００４３】（ａ）＋（ｂ）＋（ｃ）のバンド幅＝６フ
ィールド分のデータにアクセスするためのバンド幅 以上のように、この映像信号出力装置では、従来のもの
と比べ、表示出力用の１フレーム分のデータを格納する
ための領域分だけ装置全体のメモリサイズが低減される
ので、映像出力装置を安価に提供することができる。さ
らに、信号処理部（復号部、ＩＰ変換部、ＰＩ変換部、
ラインメモリなど）の外部に設けられた信号処理用（イ
ンターレース信号およびプログレッシブ信号の出力用）
のフィールドデータを格納するメモリとアクセスするた
めのバンド幅も２バンド分低減されるので、装置の構成
の自由度が大きくなる。

【００４４】なお、本実施の形態では、３フィールド分
のデータを用いてプログレッシブ信号を生成するため、
メモリ内部に３フィールド分のデータを格納する領域を
必要としたが、ＩＰ変換の方法はこれに限るものではな
く、ＩＰ変換の方法によっては２フィールド以上であれ
ばよく、このような場合でも同様の効果を得ることがで
きる。

【００４５】

【発明の効果】以上のように、本発明によれば、インタ
ーレース信号出力用のフィールドデータおよびプログレ
ッシブ信号出力用のフィールドデータとして復号部の復
号したフィールドデータを共用することにより、復号用
メモリとＩＰ変換用メモリを単一のメモリとすることが
でき、装置全体のメモリサイズを低減し、かつ、このフ
ィールドデータを格納する信号処理部の外部に設けられ
たメモリにアクセスするためのバンド幅を低減すること
ができる。

【００４６】また、ＰＩ変換部とラインメモリを設け、
ＰＩ変換部がＩＰ変換部からのプログレッシブ信号を１
ラインおきにラインメモリに格納し、これを読み出すこ
とでインターレース信号を得ることにより、信号処理部
の外部に設けられたインターレース信号およびプログレ
ッシブ信号を出力するためのフィールドデータを格納す
るメモリへアクセスするためのバンド幅をさらに低減す
ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による映像信号出力装置
の構成を示すブロック図

【図２】本発明の実施の形態１による映像信号出力装置
においてプログレッシブ信号の１フレームデータを出力
するのに必要なメモリのバンド幅を見積もるための流れ
を示す図

【図３】本発明の実施の形態２による映像信号出力装置
の構成を示すブロック図

【図４】本発明の実施の形態２による映像信号出力装置
におけるＰＩ変換を説明するための概念図

【図５】本発明の実施の形態２による映像信号出力装置
においてプログレッシブ信号の１フレームデータを出力
するのに必要なメモリのバンド幅を見積もるための流れ
を示す図

【図６】インターレース信号からプログレッシブ信号へ
の変換を説明するための概念図

【図７】従来の映像信号出力装置の構成を示すブロック
図

【図８】従来の映像信号出力装置においてプログレッシ
ブ信号の１フレームデータを出力するのに必要なメモリ
のバンド幅を見積もるための流れを示す図

【符号の説明】 １ 復号部 ２ インターレース出力部 ３ ＩＰ変換部 ４ 外部メモリ ５ 切替部 ６ 調停部 ７ ＰＩ変換部 ８ ラインメモリ ９ 復号用メモリ １０ ＩＰ変換用メモリ

Claims (4)

【特許請求の範囲】
1. 【請求項１】圧縮された映像信号を復号してフィールド
   データを出力する復号部と、 前記復号部からのフィールドデータを複数フィールド分
   格納する外部メモリと、 前記外部メモリに格納されているフィールドデータのう
   ちの特定のものをインターレース信号として出力するイ
   ンターレース出力部と、 前記外部メモリに格納されている全フィールドデータを
   用いてプログレッシブ信号を生成するＩＰ変換部と、 前記外部メモリの接続先を前記復号部と前記インタレー
   ス出力部と前記ＩＰ変換部との間で切り替える切替部
   と、 前記復号部と前記インターレース出力部と前記ＩＰ変換
   部からのリクエスト信号に従い前記切替部を制御して前
   記外部メモリの接続先を切り替える調停部とを備え、前
   記インターレース出力部と前記ＩＰ変換部が前記外部メ
   モリに格納されているフィールドデータを共用し、イン
   ターレース信号とプログレッシブ信号を所定周期で切り
   替えて出力することを特徴とする映像信号出力装置。
2. 【請求項２】圧縮された映像信号を復号してフィールド
   データを出力する復号部と、 前記復号部からのフィールドデータを複数フィールド分
   格納する外部メモリと、 前記外部メモリに格納されている全フィールドデータを
   用いてプログレッシブ信号を生成するＩＰ変換部と、 前記外部メモリの接続先を前記復号部と前記ＩＰ変換部
   との間で切り替える切替部と、 前記復号部と前記ＩＰ変換部からのリクエスト信号に従
   い前記切替部を制御して前記外部メモリの接続先を切り
   替える調停部と、 前記ＩＰ変換部の生成したプログレッシブ信号を１ライ
   ンおきにラインメモリに格納し、これを読み出すことで
   インターレース信号を得るＰＩ変換部とを備え、前記Ｉ
   Ｐ変換部が前記外部メモリに格納されている全フィール
   ドデータを用いてプログレッシブ信号を出力し、前記Ｐ
   Ｉ変換部がこのプログレッシブ信号を用いてインターレ
   ース信号を出力することを特徴とする映像信号出力装
   置。
3. 【請求項３】圧縮された映像信号を復号してインターレ
   ース信号とプログレッシブ信号を出力する映像信号出力
   方法であって、 復号部が圧縮された映像信号を復号してフィールドデー
   タを出力する工程と、 前記復号部からのフィールドデータを外部メモリに格納
   する工程と、 前記外部メモリの接続先をインターレース出力部に切り
   替え、前記インターレース出力部が前記外部メモリに格
   納されているフィールドデータのうちの特定のものをイ
   ンターレース信号として出力する工程と、 前記外部メモリの接続先をＩＰ変換部に切り替え、前記
   ＩＰ変換部が前記外部メモリに格納されている全フィー
   ルドデータを用いてプログレッシブ信号を生成する工程
   とを有し、前記インターレース出力部と前記ＩＰ変換部
   が前記外部メモリに格納されているフィールドデータを
   共用し、インターレース信号とプログレッシブ信号を所
   定周期で切り替えて出力することを特徴とする映像信号
   出力方法。
4. 【請求項４】圧縮された映像信号を復号してインターレ
   ース信号とプログレッシブ信号を出力する映像信号出力
   方法であって、 復号部が圧縮された映像信号を復号してフィールドデー
   タを出力する工程と、 前記復号部からのフィールドデータを外部メモリに格納
   する工程と、 前記外部メモリの接続先をＩＰ変換部に切り替え、前記
   ＩＰ変換部が前記外部メモリに格納されている全フィー
   ルドデータを用いてプログレッシブ信号を生成する工程
   と、 ＰＩ変換部が前記ＩＰ変換部の生成したプログレッシブ
   信号を１ラインおきにラインメモリに格納し、これを読
   み出すことでインターレース信号を得る工程とを有し、
   前記ＩＰ変換部が前記外部メモリに格納されている全フ
   ィールドデータを用いてプログレッシブ信号を出力し、
   前記ＰＩ変換部がこのプログレッシブ信号を用いてイン
   ターレース信号を出力することを特徴とする映像信号出
   力方法。