JPH1155668A

JPH1155668A - 画像符号化装置

Info

Publication number: JPH1155668A
Application number: JP20584097A
Authority: JP
Inventors: 陽一 ▲片▼山; Yoichi Katayama
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-07-31
Filing date: 1997-07-31
Publication date: 1999-02-26

Abstract

(57)【要約】【課題】メモリの容量を削減し、回路規模を小さく
し、消費電力を低減することが可能な画像符号化装置を
提供する。【解決手段】画像データを複数の分割領域のデータに
分割し、この分割された分割領域のデータに対して、Ｄ
ＣＴ回路１０２がＤＣＴ処理を実行し、量子化回路１１
０が量子化処理を実行し、逆量子化回路１１１が逆量子
化処理を実行し、ＩＤＣＴ回路１０３がＩＤＣＴ処理を
実行する。この際、これらの処理が、分割領域のデータ
量を単位としたパイプライン処理により実行されるた
め、各ブロックが比較的小さいデータ量を取り扱うこと
になり、このデータを格納するメモリの容量を削減する
ことができると共に、メモリアクセスを断続的に実行す
ることができ、メモリの稼働時間を短くすることができ
るので、消費電力を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像符号化装置に
関し、特に離散コサイン変換、量子化、逆量子化、逆離
散コサイン変換を実行する画像符号化装置に関する。

【０００２】

【従来の技術】現在の画像データの取り扱いの急増に伴
い、扱う画像データを圧縮する技術が、符号化技術と共
に多用されている。

【０００３】従来の画像を符号化する装置としては、動
画像符号化の国際標準ＭＰＥＧ（ISO/IEC-11172,ISO/IE
C-13818 ）に準拠するものがよく知られている。例えば
この従来の画像符号化装置について、図１２を参照して
説明する。

【０００４】図１２に、従来の画像符号化装置の構成の
ブロック図を示す。図１２に示すように、この画像符号
化装置は、離散コサイン変換（以下、ＤＣＴとも言
う。）部１０２と、量子化（以下、Ｑとも言う。）部１
１０と、逆量子化（以下、ＩＱとも言う。）部１１１
と、逆離散コサイン変換（以下、ＩＤＣＴとも言う。）
部１０３と、局所復号画像生成部１２０と、予測誤差生
成部１２１と、マルチプレクサ１２２と、局所復号画像
を格納するフレームメモリ２５０と、動きベクトルを検
出する動き検出部２５１と、量子化結果および動きベク
トル情報に符号を割り当てる可変長符号化部２５２と、
フレーム間予測を行なう動き補償部２５４とから構成さ
れる。

【０００５】図１２は従来の画像符号化装置の構成のブ
ロック図であるが、特に、本発明の対象となる部分を破
線により示している。

【０００６】次に、図１２を用いて、画像符号化処理の
流れを説明する。まず符号化にはモードが２種類あり、
その１つが他の画像フレームを参照しないイントラ符号
化モードであり、その他の１つが参照画像を基に予測を
行なうノンイントラ符号化モードである。

【０００７】上述の、イントラ符号化モードではマルチ
プレクサ１２２において、０側を選択し、ノンイントラ
符号化モードではマルチプレクサ１２２において、動き
補償部２５４の出力側を選択する。この画像データと入
力画像との差分データに対して、ＤＣＴ部１０２がＤＣ
Ｔ演算を実行する。

【０００８】ＤＣＴ演算の結果は、Ｑ部１１０により量
子化の演算が実行され、この演算結果は、可変長符号化
部２５２において、動き検出部２５１により検出された
動きベクトルデータ２６０と共に符号に変換される。Ｑ
部１１０から出力された量子化演算結果は、ＩＱ部１１
１にも入力され、このＩＱ部１１１において逆量子化演
算が実行される。

【０００９】ＩＱ部１１１における逆量子化演算の結果
得られたＩＱ演算結果は、ＩＤＣＴ部１０３に入力さ
れ、ＩＤＣＴ演算が実行される。このＩＤＣＴ部１０３
におけるＩＤＣＴ演算結果は局所復号画像生成部１２０
において、局所復号データに変換された後、フレームメ
モリ２５０に格納される。

【００１０】動き検出部２５１は、例えばフレームメモ
リ２５０の内部にある局所復号データに対し、入力画像
データの類似度を細分化された画像領域毎に対応位置を
ずらしながらパターンマッチング等で調べ、最も類似度
の高い位置のずれ座標を動きベクトルとして検出して出
力するものである。

【００１１】上記の画像符号化装置において、ＤＣＴ処
理、Ｑ処理、ＩＱ処理、ＩＤＣＴ処理を実現する従来技
術に1996年電子情報通信学会総合大会Ｃ-563“リアルタ
イムＭＰＥＧ2 符号化ＬＳＩの構成”や電子情報通信学
会信学技報ＩＣＤ95-103（1995年8 月）“ＭＰＥＧ２対
応、５ＧＯＰＳ、マクロブロックレベル画素処理プロセ
ッサ”に記載されているような技術がある。

【００１２】後者に示される従来技術は、図１２に示す
従来の画像符号化装置のうち、ＤＣＴ部１０２、Ｑ部１
１０、ＩＱ部１１１、ＩＤＣＴ部１０３、局所復号画像
生成部１２０および可変長符号化部２５２からなる装置
である。

【００１３】この装置では上述の、画像符号化処理を１
マクロブロックを単位として処理する。この１マクロブ
ロックとは、1 ブロック８画素×８画素の画素データ
を、通常、６個〜１２個集合させたブロックをいう。

【００１４】この１マクロブロックの構成について、図
１３を参照して説明する。図１３に、１マクロブロック
の構成を示す。

【００１５】図１３において、（ａ）に、ＩＴＵ−Ｒ
ＢＴ６０１．４：２：０フォーマットの１マクロブロッ
クを示し、（ｂ）に、ＩＴＵ−ＲＢＴ６０１．４：
２：２フォーマットの１マクロブロックを示し、（ｃ）
に、ＩＴＵ−ＲＢＴ６０１．４：４：４フォーマット
の１マクロブロックを示している。

【００１６】上述の各フォーマットの分類は、輝度信号
と、色差成分との個数により分類されている。通常カラ
ー画像信号を扱う場合は、輝度信号と２つの色差成分と
に分けて処理される。輝度信号はＹ０、Ｙ１、Ｙ２、Ｙ
３と呼ばれる４個のブロックにより構成される。色差信
号は、輝度信号に対してサブサンプルされて用いられる
場合が多いが、そのフォーマットにより２つの色成分Ｃ
ｂ、Ｃｒを合わせて２個、４個、若しくは８個のブロッ
クから構成されるのが一般的である。

【００１７】次に、図１０に、従来の画像符号化装置の
構成のブロック図を示す。ただし可変長符号化部は本発
明の対象ではないので除くことにする。またマクロブロ
ックの構成は、図１３の（ａ）に示されるような、６個
のブロックからなる４：２：０フォーマットであるとす
る。

【００１８】図１０に示されるＤＣＴ回路およびＩＤＣ
Ｔ回路１００は、２次元のＤＣＴおよびＩＤＣＴ処理
を、垂直方向と水平方向とに方向を変えて１次元処理を
２回実行することにより行う。そのためデータを方向を
変えるための転置メモリが必要となる。

【００１９】そのため、図１０に示される従来の画像符
号化装置は、ＤＣＴ／ＩＤＣＴ転置メモリ２０６と、入
力データ若しくはＱ回路およびＩＱ回路１１２の出力デ
ータから３者択一するマルチプレクサ１２３と、このマ
ルチプレクサ１２３の出力データを入力データとしＤＣ
Ｔ処理とＩＤＣＴ処理とを時分割に実行するＤＣＴおよ
びＩＤＣＴ回路１００と、このＤＣＴおよびＩＤＣＴ回
路１００、若しくは量子化結果格納メモリ２０３からの
出力データから２者択一するマルチプレクサ１２４と、
マルチプレクサ１２４の出力データを入力とし、量子化
テーブル格納メモリ２０４に格納されている量子化テー
ブルを使用し、Ｑ処理とＩＱ処理とを時分割に実行する
ＱおよびＩＱ回路１１２と、このＤＣＴおよびＩＤＣＴ
回路１００において演算されたＩＤＣＴ結果と、入力さ
れる予測データとから、局所復号画像を生成する局所復
号画像生成回路１２０とから構成されている。

【００２０】この画像符号化装置の動作について以下に
説明する。まず入力画像データに対しＤＣＴおよびＩＤ
ＣＴ回路１００において転置メモリ２０６を用いて２次
元ＤＣＴ演算を行なう。次に２次元ＤＣＴ演算結果をＱ
およびＩＱ回路１１２においてＱ演算し、この演算結果
を可変長符号化回路へ出力するとともに、Ｑ演算結果を
量子化結果格納メモリ２０３へ格納する。

【００２１】量子化結果格納メモリ２０３の出力側をマ
ルチプレクサ１２４により選択し、量子化テーブル格納
メモリ２０４に格納されている値を使用し、再度Ｑおよ
びＩＱ回路１１２において、今度はＩＱ演算を実行し、
この演算結果を、ＤＣＴおよびＩＤＣＴ回路１００に出
力する。

【００２２】次にＤＣＴおよびＩＤＣＴ回路１００は、
２次元ＩＤＣＴ演算を行なう。最後にこの２次元ＩＤＣ
Ｔ演算結果と、入力する予測画像とを加算してフレーム
メモリへ出力する。このようにして、画像符号化処理が
実行される。

【００２３】図１１に、図１０に示される画像符号化装
置が具備するブロックの動作のタイミングチャートを示
す。図１１には、ＤＣＴおよびＩＤＣＴ回路１００のタ
イミングチャートと、メモリ２０６のタイミングチャー
トと、メモリ２０４のタイミングチャートと、Ｑ／ＩＱ
回路１１２のタイミングチャートと、メモリ２０３のタ
イミングチャートとが示されている。

【００２４】図１１に示されるように、１マクロブロッ
ク処理期間の前半にはＤＣＴ処理とＱ処理とを行ない、
マクロブロック処理期間の後半においてＩＱ処理とＩＤ
ＣＴ処理とを行なう。このように、従来の画像符号化装
置においては、１マクロブロック処理前半のＤＣＴ処理
及びＱ処理の処理結果を格納するために、図１０に示さ
れるように、１マクロブロック分の容量を持つ量子化結
果格納メモリ２０３が必要となる。

【００２５】

【発明が解決しようとする課題】しかしながら、上述の
従来の画像符号化装置においては、例えば、図１０に示
されるように、メモリ２０３の容量として、１マクロブ
ロック分の容量が必要となるため、メモリ量が大きくな
るという問題点を有している。

【００２６】また、演算装置等の論理回路部と、メモリ
部の消費電力とを比較すると、メモリ部における消費電
力は論理回路部における消費電力の量の約２倍の量にな
り、そのため大きなメモリ容量が必要な従来技術ではそ
れだけ消費電力が大きくなると共に、図１１に示される
タイミングチャートのように従来の画像符号化装置にお
いては１マクロブロックのほぼ全期間で装置が稼働する
ため稼働率が高くなり、消費電力が大きくなるという問
題点を有している。

【００２７】上述のような、消費電力が大きくなるとい
う問題点については、低消費電力化のために未稼働期間
で、ＤＣＴ処理手段やＱ処理手段およびメモリに対しク
ロックを制御する手段が考えられるが、従来技術におい
てはメモリ量が多く、しかも稼働率が高く、クロックを
制御する期間も限られるため消費電力の大幅な低減化は
望めない。例えば図１１を参照すると従来技術では、量
子化装置、および、逆量子化装置に量子化テーブルの値
を供給するメモリ２０４は、１マクロブロック処理期間
の最中稼働し続け、消費電力が増加する要因となってい
る。

【００２８】本発明は、上記事情に鑑みなされたもの
で、メモリの容量を削減し、回路規模を小さくし、消費
電力を低減することが可能な画像符号化装置を提供する
ことを目的とする。

【００２９】

【課題を解決するための手段】請求項１記載の発明は、
画像データが複数の分割領域のデータに分割されて入力
する画像符号化装置において、前記分割領域のデータに
対して、離散コサイン変換を実行する離散コサイン変換
手段と、前記分割領域のデータに対して、量子化を実行
する量子化手段と、前記分割領域のデータに対して、逆
量子化を実行する逆量子化手段と、前記分割領域のデー
タに対して、逆離散コサイン変換を実行する逆離散コサ
イン変換手段と、前記離散コサイン変換手段から出力さ
れたデータを格納する、前記分割領域１つ分の容量の第
１のメモリと、前記逆量子化手段から出力されたデータ
を格納する、前記分割領域１つ分の容量の第２のメモリ
と、前記逆離散コサイン変換手段から出力されたデータ
を格納する、前記分割領域１つ分の容量の第３のメモリ
とを有し、前記離散コサイン変換手段、前記量子化手
段、前記逆量子化手段、及び前記逆離散コサイン変換手
段におけるそれぞれの処理が、前記分割領域を単位とし
て、パイプライン処理により実行されることを特徴とす
る。

【００３０】従って、この発明によれば、画像データが
分割された分割領域のデータの１つずつに対して、パイ
プライン処理により、ＤＣＴ、量子化処理（以下、Ｑ処
理とも言う。）、逆量子化処理（以下、ＩＱ処理とも言
う。）、ＩＤＣＴを実行し、これらの処理がなされた１
つの分割領域のデータを、その容量が分割領域１つ分の
容量であるメモリに格納しているため、メモリが増大す
ることを防ぐことができると共に、分割領域の１つ分の
データを、パイプライン処理により取り扱っているた
め、メモリアクセスを行う時間を短くすることができる
ので、メモリが稼働する時間が短くなり消費電力を低く
することができる。

【００３１】請求項２記載の発明は、画像データが複数
の分割領域のデータに分割され、該分割領域のデータが
少なくとも１以上集合した集合領域のデータが入力する
画像符号化装置において、前記集合領域のデータに対し
て、離散コサイン変換を実行する離散コサイン変換手段
と、前記集合領域のデータに対して、量子化を実行する
量子化手段と、前記集合領域のデータに対して、逆量子
化を実行する逆量子化手段と、前記集合領域のデータに
対して、逆離散コサイン変換を実行する逆離散コサイン
変換手段と、前記離散コサイン変換手段から出力された
データを格納する、前記分割領域１つ分の容量の第１の
メモリと、前記逆量子化手段から出力されたデータを格
納する、前記分割領域１つ分の容量の第２のメモリと、
前記逆離散コサイン変換手段から出力されたデータを格
納する、前記集合領域分の容量以下の容量の第３のメモ
リとを有し、前記離散コサイン変換手段、前記量子化手
段、前記逆量子化手段、及び前記逆離散コサイン変換手
段におけるそれぞれの処理が、前記集合領域分のデータ
を単位として、パイプライン処理により実行されること
を特徴とする。

【００３２】従って、この発明によれば、画像データが
分割された分割領域のデータが集合した集合データの１
つずつに対して、パイプライン処理によって、ＤＣＴ、
Ｑ処理、ＩＱ処理、ＩＤＣＴを実行し、これら処理が実
行された集合データを、この集合データ分以下の容量の
メモリに格納することにより、メモリが増大することを
防ぐことができと共に、小さなデータ量である分割領域
が集合したデータを取り扱っているため、メモリアクセ
スを行う時間を短くすることができるので、メモリが稼
働する時間が短くなり消費電力を低くすることができ
る。

【００３３】請求項３記載の発明は、少なくとも１以上
に分割された画像データの分割領域のデータと、第１の
メモリから出力されたデータとが入力し、該入力した２
つのデータの内、いずれか一方を出力する第１のスイッ
チと、前記第１のスイッチから出力されたデータに対し
て、離散コサイン変換を実行する離散コサイン変換手段
と、前記離散コサイン変換手段から出力されたデータを
格納する、前記分割領域１つ分の容量の第１のメモリ
と、前記離散コサイン変換手段から出力されたデータを
格納する、前記分割領域１つ分の容量の第２のメモリ
と、前記第２のメモリに格納されたデータに対して、第
３のメモリに格納されたテーブルに基づいて量子化を実
行する量子化手段と、前記量子化手段から出力されたデ
ータが入力し、該量子化手段から出力されたデータに対
して、前記第３のメモリに格納されたテーブルに基づい
て逆量子化を実行する逆量子化手段と、前記逆量子化手
段から出力されたデータを格納する、前記分割領域１つ
分の容量の第４のメモリと、前記第４のメモリから出力
されたデータと、第５のメモリから出力されたデータの
内、いずれか一方を出力する第２のスイッチと、前記第
２のスイッチから出力されたデータを格納する、前記分
割領域１つ分の容量の第５のメモリと、前記第２のスイ
ッチから出力されたデータを格納する、前記分割領域１
つ分の容量の第６のメモリと、前記第６のメモリから出
力されたデータと、外部から入力した予測データとを加
算する加算器とを有することを特徴とする。

【００３４】従って、この発明によれば、画像データが
分割された分割領域のデータの１つ分に対して、離散コ
サイン変換手段が離散コサイン変換を実行し、量子化手
段が量子化処理（Ｑ処理）を実行し、逆量子化手段が逆
量子化処理（ＩＱ処理）を実行し、逆離散コサイン変換
手段が逆離散コサイン変換（ＩＤＣＴ）を実行し、これ
らの処理が実行された、分割領域１つ分のデータを、そ
れぞれの容量が分割領域１つ分の容量である第１、第
２、第４、第５、第６のメモリに格納しているので、メ
モリが増大することを防止することができると共に、少
ないデータ量である分割領域の１つ分のデータを取り扱
っているため、メモリアクセスする時間を短くすること
ができるので、メモリが稼働する時間が短くなり消費電
力を低くすることができる。

【００３５】請求項４記載の発明は、請求項３記載の発
明において、前記第１のスイッチ、及び前記第２のスイ
ッチがそれぞれマルチプレクサにより構成されているこ
とを特徴とする。

【００３６】従って、この発明によれば、請求項３記載
の発明の作用が得られると共に、データを選択するため
の第１のスイッチ、及び第２のスイッチがマルチプレク
サにより構成されているため、さらに正確にデータを選
択することができる。

【００３７】請求項５記載の発明は、少なくとも１以上
に分割された画像データの分割領域のデータと、第１の
メモリから出力されたデータと、第４のメモリから出力
されたデータとが入力し、該入力した３つのデータの
内、いずれか１つを出力する第１のスイッチと、前記第
１のスイッチから出力されたデータを入力し、離散コサ
イン変換、若しくは、逆離散コサイン変換を実行する、
離散コサイン変換手段と、前記離散コサイン変換手段か
ら出力されたデータを格納する、前記分割領域１つ分の
容量の第１のメモリと、前記離散コサイン変換手段から
出力されたデータを格納する、前記分割領域１つ分の容
量の第２のメモリと、前記第２のメモリに格納されたデ
ータに対して、第３のメモリに格納されたテーブルに基
づいて、量子化を実行する量子化手段と、前記量子化手
段から出力されたデータに対して、前記第３のメモリに
格納されたテーブルに基づいて、逆量子化を実行する逆
量子化手段と、前記逆量子化手段から出力されたデータ
を格納する、前記分割領域１つ分の容量の第４のメモリ
と、前記第２のメモリから出力されたデータと、外部か
ら出力された予測データとを加算する加算器とを有する
ことを特徴とする。

【００３８】従って、この発明によれば、画像データが
分割された分割領域のデータの１つ分に対して、離散コ
サイン変換手段が離散コサイン変換を実行し、量子化手
段が量子化処理（Ｑ処理）を実行し、逆量子化手段が逆
量子化処理（ＩＱ処理）を実行し、逆離散コサイン変換
手段が逆離散コサイン変換（ＩＤＣＴ）を実行し、これ
らの処理が実行された、分割領域１つ分のデータを、そ
れぞれの容量が分割領域１つ分の容量である第１、第
２、第４のメモリに格納しているので、メモリが増大す
ることを防止することができると共に、データ容量が少
ない分割領域のデータの１つ分を取り扱っているため、
メモリアクセスの時間を短くすることができるので、メ
モリが稼働する時間が短くなり消費電力を低くすること
ができる。

【００３９】請求項６記載の発明は、請求項５記載の発
明において、前記第１のスイッチ、及び前記第２のスイ
ッチがマルチプレクサにより構成されていることを特徴
とする。

【００４０】従って、この発明によれば、請求項５記載
の発明の作用が得られると共に、データを選択するため
の第１のスイッチ、及び第２のスイッチがマルチプレク
サにより構成されているため、さらに正確にデータを選
択することができる。

【００４１】請求項７記載の発明は、少なくとも１以上
に分割された画像データの分割領域のデータが複数集合
して構成される集合データと、第１のメモリから出力さ
れたデータと、第４のメモリから出力されたデータとが
入力し、該入力した３つのデータの内、いずれか１つを
出力する第１のスイッチと、前記第１のスイッチから出
力されたデータを入力し、離散コサイン変換、若しく
は、逆離散コサイン変換を実行する、離散コサイン変換
手段と、前記離散コサイン変換手段から出力されたデー
タを格納する、前記分割領域１つ分の容量の第１のメモ
リと、前記離散コサイン変換手段から出力されたデータ
を格納する、前記分割領域１つ分の容量の第２のメモリ
と、前記第２のメモリに格納されたデータに対して、第
３のメモリに格納されたテーブルに基づいて、量子化を
実行する量子化手段と、前記量子化手段から出力された
データに対して、前記第３のメモリに格納されたテーブ
ルに基づいて、逆量子化を実行する逆量子化手段と、前
記逆量子化手段から出力されたデータを格納する、前記
集合領域分の容量以下の容量の第４のメモリと、前記第
２のメモリから出力されたデータと、外部から出力され
た予測データとを加算する加算器とを有することを特徴
とする。

【００４２】従って、この発明によれば、入力するデー
タとして、画像データが複数に分割された分割領域の画
像データが集合した集合領域の画像データが入力し、こ
の集合領域のデータに対して、パイプライン処理によ
り、離散コサイン変換、量子化処理、逆量子化処理、逆
離散コサイン変換を実行し、これらの処理が実行された
データをメモリに格納しているため、メモリ容量を小さ
くすることができると共に、少ないデータを取り扱って
いるため、メモリアクセスを断続的に実行することがで
きるので、メモリの稼働時間を短くすることができ、消
費電力を低減することができる。

【００４３】請求項８記載の発明は、請求項７記載の発
明において、前記第１のスイッチ、及び前記第２のスイ
ッチがマルチプレクサにより構成されていることを特徴
とする。

【００４４】従って、この発明によれは、請求項７記載
の発明の作用が得られると共に、前記第１のスイッチ、
及び第２のスイッチがマルチプレクサにより構成されて
いるため、さらに正確に出力するデータを選択すること
ができる。

【００４５】ここで、本発明の作用について、図４を参
照してさらに詳細に説明する。図４は、本発明に係る画
像符号化装置の第２の実施形態の構成を示すブロック図
である。本発明によれば、量子化を実行する際のテーブ
ルを格納しているメモリ２０４のように、メモリ２０４
においては、量子化を実行する量子化回路（Ｑ回路）１
１０と、逆量子化を実行するための逆量子化回路（ＩＱ
回路）１１１との処理期間が重複する。そのため、この
量子化テーブルを格納しているメモリ２０４からの読み
出しは、２ブロック毎の非連続した読み出しとなるた
め、メモリ２０４の未稼働期間を短くすることができ、
その結果電力を低く抑えることが可能になる。このよう
に本発明よれば、動作のタイミングにおいて、メモリに
アクセスしない区間を設けることができ、メモリの稼働
時間を短くすることができる。

【００４６】

【発明の実施の形態】次に、本発明に係る画像符号化装
置の実施形態について図面を参照して説明する。

【００４７】図１に、本発明に係る画像符号化装置の第
１の実施形態の構成のブロック図を示す。ただし、図１
０に示される従来の画像符号化装置が具備する部材と同
様な部材には同じ番号を付す。図１に示される画像符号
化装置は、装置構成に必要とされるメモリ容量を削減す
るために、１マクロブロックを構成するブロックの個数
よりも少ないブロック単位にパイプライン処理を行なう
ものである。

【００４８】図１に示されるように、この第１の実施形
態に係る画像符号化装置は、ＤＣＴにおける垂直方向と
水平方向との間の１次元処理の方向を並べかえるＤＣＴ
転置メモリ２００と、入力データ及びＤＣＴ転置メモリ
２００から出力されたデータとから２者択一するマルチ
プレクサ１２５と、マルチプレクサ１２５の出力を入力
としてＤＣＴ演算を行ない出力データをＤＣＴ結果格納
メモリ２０１に書き込むＤＣＴ回路１０２と、量子化、
及び逆量子化を実行するためのテーブルを格納しておく
量子化テーブル格納メモリ２０４と、ＤＣＴ結果格納メ
モリ２０１に格納されたデータに対して量子化テーブル
格納メモリ２０４内の量子化テーブルを用いて、量子
化、及び逆量子化演算を行なう量子化回路（Ｑ回路）１
１０、及び逆量子化回路（ＩＱ回路）１１１と、ＩＱ回
路１１１の演算結果を格納する逆量子化結果格納メモリ
２０２と、この逆量子化結果格納メモリ２０２から出力
された出力データと、ＩＤＣＴ転置メモリ２０５から出
力された出力データとの２者択一を実行して出力するマ
ルチプレクサ１２６と、このマルチプレクサ１２６の出
力を入力とし、ＩＤＣＴ演算を行なって出力データをＩ
ＤＣＴ結果格納メモリ２０８に書き込むＩＤＣＴ回路１
０３と、ＩＤＣＴ回路１０３から出力されたデータを格
納するＩＤＣＴ転置メモリ２０５と、ＩＤＣＴ結果格納
メモリ２０８に格納されたＩＤＣＴ結果と予測データと
から局所復号画像を生成する局所復号画像生成回路１２
０とから構成される。

【００４９】図１に示される第１の実施形態において、
前述のイントラ符号化モードでは輝度または色差信号の
画像データを入力データとし、ノンイントラ符号化モー
ドでは輝度または色差信号の予測誤差データを入力デー
タとする。

【００５０】次に、図１に示される画像符号化装置の動
作について説明する。まずマルチプレクサ１２５では、
入力データ、若しくはＤＣＴ転置メモリ２００から出力
されたデータのいずれか一方を選択し、この選択された
データをＤＣＴ回路１０２に出力する。ＤＣＴ回路１０
２では、この入力したデータに対してＤＣＴ演算を実行
する。

【００５１】ＤＣＴ回路１０２において、最初に出力さ
れる１次元ＤＣＴ結果はＤＣＴ転置メモリ２００に出力
され、このＤＣＴ転置メモリ２００に格納される。

【００５２】次に、マルチプレクサ１２５が、ＤＣＴ転
置メモリ２００から出力されたデータを選択しＤＣＴ回
路１０２に出力する。ＤＣＴ回路１０２では、この選択
されたデータに対して再度ＤＣＴ演算を行ない、２次元
ＤＣＴ演算結果を得る。この２次元ＤＣＴ演算結果はＤ
ＣＴ結果格納メモリ２０１に出力され、このＤＣＴ結果
格納メモリ２０１に格納される。

【００５３】そして、ＤＣＴ結果格納メモリ２０１に格
納されている２次元ＤＣＴ演算結果は、Ｑ回路１１０に
おいて量子化処理（Ｑ処理）が実行され、この処理結果
は、可変長符号化回路に出力されると共に、逆量子化回
路（ＩＱ回路）１１１に出力される。

【００５４】Ｑ回路１１０における処理結果はＩＱ回路
１１１においてＩＱ処理が行われ、このＩＱ処理された
結果は、逆量子化結果格納メモリ２０２に出力され、こ
の逆量子化結果格納メモリ２０２に格納される。

【００５５】上述のＱ回路１１０とＩＱ回路１１１にお
ける演算では、量子化テーブル格納メモリ２０４から読
み出される数値を使用して、演算が行われる。

【００５６】次に、逆量子化結果格納メモリ２０２に格
納されている逆量子化データをマルチプレクサ１２６が
選択する。このマルチプレクサ１２６により選択された
データは、ＩＤＣＴ回路１０３に出力される。

【００５７】ＩＤＣＴ回路１０３では、入力したデータ
に対して、１次元逆離散コサイン変換（ＩＤＣＴ）の演
算を実行する。そして、このＩＤＣＴ回路１０３から出
力されたデータは、ＩＤＣＴ転置メモリ２０５に出力さ
れ、このＩＤＣＴ転置メモリ２０５に格納される。

【００５８】また、引続きマルチプレクサ１２６によ
り、ＩＤＣＴ転置メモリ２０５に格納されている値が選
択され、ＩＤＣＴ回路１０３に出力される。

【００５９】このＩＤＣＴ回路１０３に出力されたデー
タに対しては、２次元のＩＤＣＴ演算が実行される。Ｉ
ＤＣＴ回路１０３は、ＩＤＣＴ演算を実行し、この実行
した値をＩＤＣＴ結果格納メモリ２０８に出力し、この
ＩＤＣＴ結果格納メモリ２０８に格納する。

【００６０】ＩＤＣＴ結果格納メモリ２０８内に格納さ
れた２次元ＩＤＣＴ結果と、外部から出力された予測デ
ータとは、局所復号画像生成回路１２０において加算さ
れて局所復号データとなる。そして、この局所復号デー
タは、フレームメモリに出力される。ただしイントラ符
号化を実行する際は、予測データを０（ゼロ）とする。

【００６１】次に、図１に示される第１の実施形態に係
る画像符号化装置の動作タイミングについて、図２を参
照して説明する。ただし、以下において、各メモリ２０
０〜２０８を簡単のため、単にメモリと呼ぶ場合があ
る。

【００６２】図２に、上述の第１の実施形態に係る画像
符号化装置における１マクロブロック期間内のタイミン
グチャートを示す。図２において、横軸は時間を示し、
縦方向に１マクロブロック期間における各部材の処理内
容を拡大して表示している。

【００６３】縦軸はＤＣＴ回路１０２、量子化回路１１
０、逆量子化回路１１１、ＩＤＣＴ回路１０３、及び各
メモリ２００、２０１、２０２、２０４、２０５、２０
８の動作タイミングを表す。なお図２では、１マクロブ
ロックの構成として、４：２：０のフォーマットのマク
ロブロックを処理する例について示している。

【００６４】また、図２に示される各処理、及びメモリ
に書かれているＹ０やＹ１等という表示は、ブロックＹ
０やＹ１等のデータが各回路の処理およびメモリアクセ
スが行なわれることを表し、更に各回路やメモリにクロ
ックが供給されることを表す。図２で直線の部分は回路
の処理およびメモリアクセスせずクロック供給されない
ことを表す。

【００６５】図２に示されるタイミングにおいて、ＤＣ
Ｔ回路１０２やＩＤＣ回路１０３のＹ０部分は、ＤＣＴ
回路１０２やＩＤＣＴ回路１０３においてブロックＹ０
データの処理を行ない、ＤＣＴ転置メモリ２００、ＤＣ
Ｔ結果格納メモリ２０１、ＩＤＣＴ結果格納メモリ２０
８にＤＣＴやＩＤＣＴの演算結果データを書き込むこと
を表す。

【００６６】次に、図２に示されるタイミングチャート
の１マクロブロック分の処理期間を、図３を参照してさ
らに詳細に説明する。

【００６７】図３は、図２に示される各ブロック処理期
間内の演算による処理の遅延を示すタイミングチャート
であり、横軸に時間を示し、図３の（ｂ）から（ｇ）に
おいては、縦軸に、取り扱うデータ量として、ブロック
を単位とした取り扱うデータ量を示す。

【００６８】図３の（ａ）に、各ブロックの比較タイミ
ングチャートを示し、（ｂ）に、メモリ２０１の書き込
みデータ量のタイミングチャートを示し、（ｃ）に、メ
モリ２０１の読み出しデータ量のタイミングチャートを
示し、（ｄ）に、メモリ２０１の（書き込みデータ量−
読み出しデータ量）のタイミングチャートを示し、
（ｅ）に、メモリ２０２の書き込みデータ量のタイミン
グチャートを示し、（ｆ）に、メモリ２０２の読み出し
データ量のタイミングチャートを示し、（ｇ）に、メモ
リ２０２の（書き込みデータ量−読み出しデータ量）の
タイミングチャートを示す。

【００６９】図３の（ａ）に示されるように、ＤＣＴ回
路１０２、Ｑ回路１１０、ＩＱ回路１１１、及びＩＤＣ
Ｔ回路１０３における処理が平行四辺形状に表現される
のは、データ入力後、結果を出力するまでに処理遅延が
あるためである。ただし１次元ＤＣＴと２次元ＤＣＴの
各々の処理、および１次元ＩＤＣＴと２次元ＩＤＣＴの
各々の１ブロック処理速度はそれぞれほぼ同じとする。

【００７０】また全てのデータに対するＤＣＴ処理が終
了する前に、Ｑ処理を開始することも可能である。ま
た、前述のように、図３の（ｂ）から（ｇ）には、１マ
クロブロック期間中における各演算処理が示され、図３
の（ａ）に示されるメモリ２００、２０１、２０２、２
０５、２０８の各メモリの書き込み、及び読み出し処理
の他に、メモリ２０１における書き込みデータ量、読み
出しデータ量、及び書き込みと読み出しとの差分（（書
き込みデータ量）−（読み出しデータ量））の、１ブロ
ック単位で表した時間推移と、メモリ２０２における書
き込みデータ量、読み出しデータ量、及び書き込みと読
み出しとの差分（（書き込みデータ量）−（読み出しデ
ータ量））の、１ブロック単位で表した時間推移が示さ
れている。

【００７１】図３においてＤＣＴ転置メモリ２００、Ｉ
ＤＣＴの転置メモリ２０５や、ＩＤＣＴ結果格納メモリ
２０８についてはデータ量の時間推移の図示は、その容
量が明らかなため、省略する。

【００７２】例えばＤＣＴ回路１０２とＩＤＣＴ回路１
０３とは各々の１次元処理および２次元処理の間でＤＣ
Ｔ転置メモリ２０１とＩＤＣＴ転置メモリ２０２とを用
いて１ブロックずつ逐次処理するため、転置メモリはほ
ぼ１ブロック分必要なことが明らかである。

【００７３】また、ＩＤＣＴ結果格納メモリ２０８につ
いては、次ブロックのＩＤＣＴ演算結果がＩＤＣＴ結果
格納メモリ２０８内のデータを書き換える前に、ＩＤＣ
Ｔ結果格納メモリ２０８に格納されたデータを局所復号
画像を生成するように読み出せば、ほぼ１ブロックの容
量が必要なことが明らかである。あるいはＩＤＣＴ結果
格納メモリ２０８について、図１におけるＩＤＣＴ回路
１０３のＩＤＣＴデータ出力に同期させて予測データを
入力することによりＩＤＣＴ結果格納メモリ２０８を省
略することも可能である。

【００７４】図３に示されるタイミングチャートについ
て、さらに詳細に説明する。図３の（ｂ）に示されるよ
うに、ＤＣＴ結果格納メモリ２０１へのデータ書き込み
は、図３の（ａ）に示されるＹ０ブロックデータのＤＣ
Ｔ処理結果を出力している区間である時刻（Ａ）から
（Ｂ）までと、以下順にＹ１、Ｙ２、Ｙ３、Ｃｂ、Ｃｒ
に対応する（Ｃ）から（Ｅ）まで、（Ｇ）から（Ｉ）ま
で、（Ｋ）から（Ｍ）まで、（Ｏ）から（Ｑ）まで
（Ｓ）から（Ｕ）までの、ＤＣＴ回路１０２が動作し、
データを出力する区間で表される。このＤＣＴ結果格納
メモリ２０１へのデータ書き込み総量は６ブロック分に
なる。

【００７５】また、図３の（ｃ）を参照すると、メモリ
２０１からのデータ読み出しは、各ブロックのＤＣＴ結
果をＱ回路１１０が読み出す区間に相当し、ブロック毎
に（Ａ）から（Ｃ）、（Ｃ）から（Ｇ）、（Ｇ）から
（Ｋ）、（Ｋ）から（Ｏ）、（Ｏ）から（Ｓ）、（Ｓ）
から（Ｗ）の区間で表される。

【００７６】ＤＣＴ演算の結果を格納するＤＣＴ結果格
納メモリ２０１へ随時蓄えられているデータ量の時間推
移は、図３の（ｄ）に示されるグラフのように、差分
（（書き込みデータ量）−（読み出しデータ量））によ
って表される。このＤＣＴ結果格納メモリ２０１のデー
タ量推移を見ると、データ量が常に０以上になるためＱ
用データ読み出しはＤＣＴ結果の書き込みを追い越さな
いこと、及びＤＣＴ結果格納メモリ２０１の容量ピーク
は１ブロック以下であることが分かる。つまり、第１の
実施形態に係る画像符号化装置において、ブロック単位
のパイプライン処理を行なう場合は、ＤＣＴ結果格納メ
モリ２０１の容量は１ブロック分で十分なことが分か
る。

【００７７】図３の（ｅ）に示されるように、逆量子化
結果格納メモリ２０２へのデータ書き込みは、Ｙ０ブロ
ックデータのＩＱ処理結果を出力している区間である時
刻（Ｂ）から（Ｅ）までと、以下順にＹ１、Ｙ２、Ｙ
３、Ｃｂ、Ｃｒに対応する（Ｅ）から（Ｉ）まで、
（Ｉ）から（Ｍ）まで、（Ｍ）から（Ｑ）まで、（Ｑ）
から（Ｕ）まで、（Ｕ）から（Ｙ）までの、ＩＱ回路１
１１が動作しデータを出力する区間で表される。この逆
量子化結果格納メモリ２０２へのデータ書き込み総量は
６ブロック分になる。

【００７８】図３の（ｆ）を参照すると、逆量子化結果
格納メモリ２０２からのデータ読み出しは各ブロックの
ＩＱ結果をＩＤＣＴ回路１０３が読み出す区間に相当
し、ブロック毎に（Ｄ）から（Ｆ）、（Ｈ）から
（Ｊ）、（Ｌ）から（Ｎ）、（Ｐ）から（Ｒ）、（Ｔ）
から（Ｖ）、（Ｘ）から（Ｚ）の区間で表される。

【００７９】また、逆量子化結果格納メモリ２０２へ随
時蓄えられているデータ量の時間推移は、図３の（ｇ）
に示されるように、差分（（書き込みデータ量）−（読
み出しデータ量））により表される。図３の（ｇ）を参
照すると、ＩＤＣＴ用データ読み出しはＩＱ結果の書き
込みを追い越さないこと、及び逆量子化結果格納メモリ
２０２の容量ピークは１ブロック以下であることが分か
る。つまり、第１の実施形態に係る画像符号化装置にお
いて、ブロック単位のパイプライン処理を行なう場合
は、逆量子化結果格納メモリ２０２の容量は１ブロック
分で十分なことが分かる。

【００８０】図２、及び図３に示されるように、タイミ
ングチャートではＤＣＴ回路１０２、Ｑ回路１１０、Ｉ
Ｑ回路１１１及びＩＤＣＴ回路１０３の各処理の１ブロ
ックデータを処理する時間についての制約は述べなかっ
たが、仮にＤＣＴ、Ｑ、ＩＱ、ＩＤＣＴの１ブロック処
理時間が異なっても、この第１の実施形態の構成は不変
である。

【００８１】例えばＤＣＴ処理時間がＱ処理に比べ非常
に遅い場合は、Ｑ処理においてＤＣＴ結果データを取り
こぼす可能性が生ずる。しかしこのような場合はＱ処理
を断続的に止めるか、若しくはＱ処理の開始時間を遅ら
せる制御を行なうことによりデータの取りこぼしを抑え
られる。他の処理の関係についても同様である。

【００８２】このように、この第１の実施形態に係る画
像符号化装置によれば、画像データを分割した分割領域
のデータを単位として、パイプライン形式により、離散
コサイン変換、量子化、逆量子化、逆離散コサイン変換
し、この処理した分割領域のデータを分割領域のデータ
１つ分の容量のメモリに格納している。そのため、処理
における中間メモリの容量を削減することが可能になる
と共に、少ないデータ量を取り扱っているため、メモリ
アクセスを断続的に実行することができ、メモリの稼働
時間を短くし、消費電力を低減することができる。

【００８３】次に、図面を参照して、本発明に係る画像
符号化装置の第２の実施形態について説明する。図４
に、本発明に係る画像符号化装置の第２の実施形態の構
成のブロック図を示す。ただし、図１に示される第１の
実施形態に係る画像符号化装置と同様な部材には、同じ
番号を付す。

【００８４】図４に示される画像符号化装置は、装置構
成に必要なメモリ容量を削減するために、前述の第１の
実施形態と同様に、１マクロブロックを構成するブロッ
クの個数よりも少ないブロック単位にパイプライン処理
を行なうものである。

【００８５】図４に示されるように、この第２の実施形
態に係る画像符号化装置はＤＣＴおよびＩＤＣＴ回路か
ら出力されたデータを格納し、垂直方向と水平方向との
１次元処理の方向を並べかえるＤＣＴ／ＩＤＣＴ転置メ
モリ２０６と、入力データと、ＤＣＴ／ＩＤＣＴ転置メ
モリ２０６から出力されたデータと、逆量子化結果を格
納する逆量子化結果格納メモリ２０２から出力されたデ
ータとの内から３者択一して出力するマルチプレクサ１
２５と、このマルチプレクサ１２５の出力を入力として
ＤＣＴ演算及びＩＤＣＴ演算を行ない、出力データをＤ
ＣＴ／ＩＤＣＴ結果格納メモリ２０７に書き込むＤＣＴ
およびＩＤＣＴ回路１００と、ＤＣＴ／ＩＤＣＴ結果格
納メモリ２０７の内部に格納されたデータに対し、量子
化テーブル格納メモリ２０４に格納されている量子化テ
ーブルを使用してＤＣＴ／ＩＤＣＴ結果格納メモリ２０
７内のＤＣＴ結果に対して、量子化及び逆量子化演算を
行なうＱ回路１１０及びＩＱ回路１１１と、このＩＱ回
路１１１の演算結果を格納する逆量子化結果格納メモリ
２０２と外部から入力される予測データとＩＤＣＴ演算
結果とから局所復号画像を生成する局所復号画像生成回
路１２０とから構成される。

【００８６】次に、図４に示される第２の実施形態のデ
ータ処理の流れについて、以下に説明する。

【００８７】まずイントラ符号化では輝度または色差信
号の画像データを、ノンイントラ符号化では輝度または
色差信号の予測誤差データを入力データとして入力す
る。マルチプレクサ１２５は入力側を選択してＤＣＴお
よびＩＤＣＴ回路１００に出力する。

【００８８】ＤＣＴおよびＩＤＣＴ回路１００はＤＣＴ
処理とＩＤＣＴ処理とが切り替えられるようになってお
り、時分割に使用される。また、ＤＣＴおよびＩＤＣＴ
回路１００では最初にＤＣＴ演算を行なう。この最初の
１次元ＤＣＴ演算結果はＤＣＴ／ＩＤＣＴ転置メモリ２
０６に格納され、次に行われる２次元のＤＣＴ演算は、
１次元ＤＣＴ結果を格納したＤＣＴ／ＩＤＣＴ転置メモ
リ２０６からデータの方向を変えて読み出し、ＤＣＴお
よびＩＤＣＴ回路１００により演算される。このように
して得た２次元ＤＣＴ演算結果は、ＤＣＴ／ＩＤＣＴ結
果格納メモリ２０７に出力され、このＤＣＴ／ＩＤＣＴ
結果格納メモリ２０７に格納される。

【００８９】上述のＤＣＴ／ＩＤＣＴ結果格納メモリ２
０７に格納された２次元ＤＣＴ結果は、読み出されて、
Ｑ回路１１０において、Ｑ処理が実行され、その結果は
可変長符号化回路（不図示）へ出力される。

【００９０】同時にＱ回路１１０におけるＱ処理結果
は、ＩＱ回路１１１においてＩＱ処理が実行され、この
処理により得られたＩＱ演算結果は、逆量子化結果格納
メモリ２０２に格納される。逆量子化結果格納メモリ２
０２に格納されたＩＱ演算結果は、ＤＣＴおよびＩＤＣ
Ｔ回路１００へ読み込まれ、１次元ＩＤＣＴ演算が実行
される。

【００９１】ＤＣＴおよびＩＤＣＴ回路１００から出力
される１次元ＩＤＣＴ結果は、ＤＣＴ／ＩＤＣＴ転置メ
モリ２０６へと格納される。このＤＣＴ／ＩＤＣＴ転置
メモリ２０６に格納されたデータは方向を変えて読みだ
され、引続きＤＣＴおよびＩＤＣＴ回路１００におい
て、２次元のＩＤＣＴ演算が行なわれ、この２次元のＩ
ＤＣＴ演算が行われて得られた演算結果は、ＤＣＴ／Ｉ
ＤＣＴ結果格納メモリ２０７に格納される。

【００９２】このＤＣＴ／ＩＤＣＴ結果格納メモリ２０
７に格納された２次元ＩＤＣＴ結果は、読み出され、こ
の読みだされたデータと、外部から出力された予測デー
タとが、局所復号画像生成回路１２０において加算さ
れ、加算された値は、局所復号データとして作成され
る。ただし、イントラ符号化を実行している場合は、予
測データを０（ゼロ）とする。得られた局所復号データ
は、フレームメモリ（不図示）へと出力される。

【００９３】ここで、上述のＱ回路１１０におけるＱ処
理と、ＩＱ回路１１１におけるＩＱ処理とは、共に、量
子化テーブル格納メモリ２０４に格納されているテーブ
ルに基づいて行われる。

【００９４】次に、上述の第２の実施形態における、１
マクロブロック期間内の動作タイミングについて図５を
参照して説明する。図５に、１マクロブロック期間内の
タイミングチャートを示す。ただし、この図５に示され
る例は、４：２：０フォーマットの場合である。また、
以下において、各メモリ２００〜２０８を簡単のため、
単にメモリと呼ぶ場合がある。

【００９５】図５において、横軸は時間を示し、縦軸
は、図４に示される各ブロックの処理動作のタイミング
チャートを示している。

【００９６】図５に示されるように、この第２の実施形
態では、Ｙ０とＹ１、Ｙ２とＹ３、ＣｂとＣｒの２ブロ
ックずつに対して、ＤＣＴ処理、Ｑ処理およびＩＱ処
理、ＩＤＣＴ処理のパイプライン処理が実行されてい
る。ただし、図５に示されるように、Ｑ処理とＩＱ処理
とは同じ期間で処理する。

【００９７】次に、図５における、２ブロック期間のみ
のＤＣＴ、ＱおよびＩＱ、ＩＤＣＴ処理を図６を参照し
て説明する。

【００９８】図６に、２ブロック期間のみのＤＣＴ、Ｑ
およびＩＱ、ＩＤＣＴ処理の概念図を示す。図６を参照
すると、ＤＣＴ処理、Ｑ処理、ＩＱ処理、及びＩＤＣＴ
処理はブロック単位のパイプライン処理で行なわれ、パ
イプライン遅延時間はＤＣＴ処理とＱ処理との間は１ブ
ロック分、ＩＱ処理とＩＤＣＴ処理との間は１ブロック
分になる。

【００９９】これにより、Ｙ０ブロックのＤＣＴ処理と
ＩＤＣＴ処理の時間差が２ブロック分になる。そのため
ＤＣＴ演算とＩＤＣＴ演算とは時分割の演算が可能にな
り、ＤＣＴ演算とＩＤＣＴ演算における機能を共有化し
必要に応じ切り替え可能な回路１００を使用できるので
回路規模が削減できる。

【０１００】図６に示されるタイミングについて、図７
を参照してさらに詳細に説明する。図７に、図６に示さ
れる２ブロック処理期間内を回路遅延を示すタイミング
チャートを示す。図７の（ａ）に、各ブロックの動作タ
イミングを比較するタイミングチャートを示し、（ｂ）
に、メモリ２０２の書き込みデータ量のタイミングチャ
ートを示し、（ｃ）に、メモリ２０２の読み出しデータ
量のタイミングチャートを示し、（ｄ）に、メモリ２０
２の（書き込みデータ量−読み出しデータ量）のタイミ
ングチャートを示す。

【０１０１】図７において、前述の図３と同様に、図７
の（ａ）に示されるＤＣＴ／ＩＤＣＴ回路１００と、Ｑ
回路１１０、及びＩＱ回路１１１の処理のタイミングチ
ャートが平行四辺形状に表現されるのは、データ入力
後、結果を出力するまでに処理遅延があるためである。

【０１０２】また、図７の（ａ）には、図３の（ａ）と
同様に、２ブロック期間中における、各演算処理、メモ
リ２０６、２０７、２０２の各メモリの書き込みおよび
読み出し処理の他に、メモリ２０２における書き込みデ
ータ量、及び読み出しデータ量、及び書き込みと読み出
しの差分（（書き込みデータ量）−（読み出しデータ
量））の、１ブロック単位で表した時間推移が示されて
いる。

【０１０３】ＤＣＴ／ＩＤＣＴ結果格納メモリ２０７の
タイミングチャートについては、ＤＣＴ結果を格納する
場合、データ入力、１次元ＤＣＴ結果の転置メモリへの
格納、１次元ＤＣＴ結果の読み出し、及び２次元ＤＣＴ
結果出力の一連の処理が、上述の第１の実施形態と同様
に、全く同様な処理内容であり、図３において示したメ
モリ２０１の１ブロック単位で表したタイミングチャー
トと全く同様な時間推移となる。

【０１０４】ＩＤＣＴ結果を格納する場合も、上述の第
１の実施形態における場合と同様に、次ブロックのＩＤ
ＣＴ演算結果がメモリ２０７内のデータを書き換える前
に、メモリ２０７に格納されたデータを局所復号画像を
生成するために読み出せば、ほぼ１ブロックの容量が必
要なことが明らかである。そのためメモリ２０７につい
ては、書き込みや読み出し量の時間推移図は省略してい
る。

【０１０５】さらに、図７によれば、２ブロック処理期
間内の逆量子化結果格納メモリ２０２へのデータ書き込
みは、図７においてＹ０ブロックの最初のデータがＩＱ
処理を完了した時刻（Ａ）から、Ｙ１ブロックの最後の
データがＩＱ処理を完了する時刻（Ｆ）までのＩＱ回路
１１１の動作期間により行われている。

【０１０６】このデータ書き込みの総量は２ブロック分
になる。ＩＤＣＴ演算用にメモリ２０２からのデータ読
み出しは、ＤＣＴ／ＩＤＣＴ回路１００がＹ０とＹ１と
のブロックデータをＩＤＣ演算するためにＹ０およびＹ
１の各ブロックデータの最初と最後データを読込む時
刻、つまり図７の時刻（Ｂ）から（Ｄ）までと、時刻
（Ｅ）から（Ｇ）までにより表され、この容量は各１ブ
ロック分になる。

【０１０７】逆量子化結果格納メモリ２０２へ随時蓄え
られるデータ量時間推移は、図７の（ｄ）に示されるよ
うに、Ｙ０ブロックの最初のデータのＩＱ結果が書込ま
れてから、Ｙ１ブロックの最後データがＩＤＣＴ演算用
に読み出される時刻、つまり時刻（Ａ）から（Ｇ）まで
の区間で表される。これによりデータ量が常に０以上に
なるため、ＩＤＣＴ用のデータ読み出しはＩＱ結果の書
き込みを追い越さないこと、およびメモリ２０２の容量
ピークは１ブロック分以下になることが分かる。

【０１０８】従って、この第２の実施形態においてブロ
ック単位のパイプライン処理を行なった場合は、逆量子
化結果格納メモリ２０２の容量が１ブロック分で十分な
ことが分かる。図６や図７に示されるタイミングにおい
て、１マクロブロックを構成するＹ０とＹ１との２ブロ
ック処理についてのみ説明したが、Ｙ２とＹ３、Ｃｂと
Ｃｒの各々２ブロック処理についても、処理の内容およ
びタイミングは全く同様になる。そのためＹ２とＹ３、
ＣｂとＣｒの各２ブロックについての説明は省略する。

【０１０９】また、この第２の実施形態に係る画像符号
化装置によれば、入力するデータとして、画像データが
複数に分割された分割領域のデータを用い、この分割領
域のデータに対して、離散コサイン変換、量子化、逆量
子化、逆離散コサイン変換を、パイプライン処理により
実行し、これら処理が実行された分割領域のデータを、
その容量が分割領域のデータ１つ分の容量である逆量子
化結果格納メモリ２０２に格納しているため、中間メモ
リの容量の削減を実行することができると共に、少ない
データ量を取り扱っているため、量子化テーブル格納メ
モリ２０４に対するメモリアクセスを断続的に実行する
ことができるため、メモリの稼働時間を短くして消費電
力を低減することができる。

【０１１０】また、上述のように、本発明に係る画像符
号化装置の第２の実施形態においては、ブロックのパイ
プラインによる処理を２ブロックずつ処理する形態につ
いて説明したが、処理するブロック数は、２ブロックに
限定されるものではなく、１マクロブロックを構成する
ブロック数より少なければ良いことは明白である。

【０１１１】例えば、３ブロックや４ブロックによりパ
イプライン処理する装置によりメモリ容量を削減する構
成が考えられる。

【０１１２】次に、本発明に係る画像符号化装置の第３
の実施形態について図面を参照して説明する。図８に、
本発明に係る画像符号化装置の第３の実施形態の構成の
ブロック図を示す。ただし、図１に示される第１の実施
形態に係る画像符号化装置が具備する部材と同様な部材
には同じ番号を付す。

【０１１３】図８に示される、第３の実施形態に係る画
像符号化装置は、３ブロックずつパイプライン処理する
画像符号化装置である。この第３の実施形態に係る画像
符号化装置が、図４に示される上述の第２の実施形態に
係る画像符号化装置と相違する点は、逆量子化結果格納
メモリ２０２の容量が２ブロック分あることのみであ
る。

【０１１４】まず、図面を参照して、この第３の実施形
態に係る画像符号化装置の動作のタイミングについて説
明する。

【０１１５】図９に、図８に示される第３の実施形態の
画像符号化装置の動作のタイミングチャートを示す。

【０１１６】図９の（ａ）に、各ブロックの動作タイミ
ングの比較タイミングチャートを示し、（ｂ）に、メモ
リ２０２の書き込みデータ量のタイミングチャートを示
し、（ｃ）に、メモリ２０２の読み出しデータ量のタイ
ミングチャートを示し、（ｄ）に、メモリ２０２の（書
き込みデータ量−読み出しデータ量）のタイミングチャ
ートを示す。

【０１１７】このように、図９には、前述の図７と同様
に、３ブロック期間中の各演算処理部の時間推移の他
に、逆量子化結果格納メモリ２０２に書き込まれるデー
タ量、読み出されるデータ量、および書き込みと読み出
しの差分（（書き込みデータ量）−（読み出しデータ
量））の１ブロック単位による時間推移が示されてい
る。

【０１１８】図９の（ｂ）を参照すると、逆量子化結果
格納メモリ２０２へのデータ書き込みは、図７の（ｂ）
に示されている場合と同様に、図９に示される時刻
（Ａ）から（Ｇ）までの、ＩＱ回路１１１が動作してい
る区間において表され、書き込まれるデータ総量は３ブ
ロック分になる。

【０１１９】また、ＩＤＣＴ演算に使用するためのメモ
リ２０２からのデータ読み出しは、図７の場合と同様に
ＤＣＴ／ＩＤＣＴ回路１００がＩＤＣＴ演算する区間、
つまり図９に示される時刻（Ｃ）から（Ｅ）まで、時刻
（Ｆ）から（Ｈ）まで、及び時刻（Ｉ）から（Ｊ）まで
で表され、各時間において取り扱われる容量は各１ブロ
ック分になる。

【０１２０】また、図９の（ｄ）に示されるように、逆
量子化結果格納メモリ２０２へ随時蓄えられているデー
タ量の時間推移を見ると、データ量が常に０以上になる
ため、ＩＤＣＴ用データ読み出しはＩＱ結果の書き込み
を追い越さないこと、メモリ２０３の容量ピークは２ブ
ロック以下であることが分かる。

【０１２１】つまり、この第３の実施形態のように、ブ
ロック単位のパイプライン処理を３ブロックずつ断続的
に行う場合は、逆量子化結果格納メモリ２０２の容量が
２ブロック分で十分なことが分かる。

【０１２２】従って、この第３の実施形態に係る画像符
号化装置においては、パイプライン形式により処理する
データとして、画像データを分割した分割領域の３つ分
の我ぞうデータに対して、各処理を実行し、この各処理
が実行されたデータを分割領域２つ分の容量である逆量
子化結果格納メモリ２０２に格納しているため、量子化
テーブル格納メモリの容量を削減することができると共
に、少ないデータ量を取り扱っているため、メモリ２０
４のを断続的に稼働することが可能になり、メモリの稼
働時間を短くすることができる。

【０１２３】なお、上述の本発明に係る画像符号化装置
における、第１の実施形態、第２の実施形態、及び第３
の実施形態は静止画像、若しくは動画像にかかわらず両
方の符号化方式に適用することが可能である。また、上
述の説明において、１マクロブロックの構成として、
４：２：０フォーマットの構成についてのみ説明した
が、他のフォーマットのマクロブロックについても、ブ
ロックの数が変化するだけであり同様に処理することが
可能である。

【０１２４】

【発明の効果】以上の説明から明らかなように、本発明
によれば、ＤＣＴ処理、Ｑ処理、ＩＱ処理、及びＩＤＣ
Ｔ処理を、分割された１ブロックの分割領域のデータ、
若しくは、分割領域を複数集合させた集合データという
小さなデータ単位により、パイプライン処理によって処
理するため、中間データを格納するメモリ容量が少なく
て済み、メモリの容量を削減することが可能な画像符号
化装置を定期用することができる。

【０１２５】例えばブロック単位のパイプライン処理を
２ブロックずつ処理することで符号化を行うとすると、
図４に示される、本発明に係る画像符号化装置の第２の
実施形態においては、図１０に示される従来の画像符号
化装置に必要とされるメモリ容量の５６％の値にメモリ
容量を低減することができる。

【０１２６】また、同様に、図８に示される本発明に係
る画像符号化装置の第３の実施形態のように、３ブロッ
クずつ処理する場合、図１０に示される従来の画像符号
化装置に必要とされるメモリ容量の６７％の値にメモリ
容量を低減することができる。

【０１２７】また、１マクロブロックとして、４：４：
４フォーマットを採用した場合は、１マクロブロックを
構成する分割ブロックの数が１２ブロックとなるので、
図８に示される本発明に係る画像符号化装置の第３の実
施形態に必要とされるメモリ容量が、図１０に示される
従来の画像符号化装置に必要とされるメモリ容量の４０
％の値に低減することが可能になる。

【０１２８】一方、本発明においては、逆量子化部が、
従来技術と比較して別構成であり、そのために回路規模
が増加するが、メモリの容量の削減率と比較して、この
増加率は僅かである。

【０１２９】例えば、図４に示される本発明に係る画像
符号化装置の第２の実施形態によれば、逆量子化部が、
従来技術と比較して別構成としたための回路規模の増加
は、図１０に示される従来の画像符号化装置と比較して
約３５００ゲートである。一方、メモリの削減は約９２
００ゲートとなる。従って、増加する回路規模は、メモ
リ削減量の約１／３の規模にすぎないため、差引き約５
７００ゲートが削減されることになる。

【０１３０】また、本発明によれば、２ブロック等の細
かな単位において画像データを処理するため、論理回路
の処理およびメモリアクセスしない期間が生じ、低消費
電力を実行することが可能な画像符号化装置を提供する
ことができる。

【０１３１】例えば、本発明に係る画像符号化装置の第
２の実施形態のタイミングチャートを示す図５を参照す
ると、Ｑ回路１１０処理とＩＱ回路１１１処理とが重複
しているため、量子化テーブル格納メモリ２０４からの
読み出し動作は、断続的な稼働になる。

【０１３２】それに対し、図１１に示される従来の画像
符号化装置の動作タイミングでは、１マクロブロックに
おける量子化装置および逆量子化装置に量子化テーブル
の値を供給する量子化テーブル格納メモリ２０４は、１
マクロブロック期間中稼働し続ける。

【０１３３】従って、本発明においては、メモリの未稼
働状態においてクロックを停止する制御をすることで消
費電力の低減化が可能になる。このようなクロック供給
の停止制御により装置全体で、クロックを全く停止しな
い場合と比較し、従来の消費電力の約４３％の値に消費
電力を低減する効果が得られる。

【図面の簡単な説明】

【図１】本発明に係る画像符号化装置の第１の実施形態
の構成を示すブロック図である。

【図２】図１に示す画像符号化装置の動作のタイミング
チャートである。

【図３】図１に示す画像符号化装置の動作のタイミング
チャートである。

【図４】本発明に係る画像符号化装置の第２の実施形態
の構成を示すブロック図である。

【図５】図４に示される画像符号化装置の動作のタイミ
ングチャートである。

【図６】図４に示される画像符号化装置の動作の概念図
である。

【図７】図４に示される画像符号化装置の動作のタイミ
ングチャートである。

【図８】本発明に係る画像符号化装置の第３の実施形態
の構成を示すブロック図である。

【図９】図８に示される画像符号化装置の動作のタイミ
ングチャートである。

【図１０】従来の画像符号化装置の構成を示すブロック
図である。

【図１１】図１０に示される画像符号化装置の動作のタ
イミングチャートである。

【図１２】従来の動画像符号化装置の構成を示すブロッ
ク図である。

【図１３】マクロブロックの構成を示す図である。

【符号の説明】

１００ＤＣＴおよびＩＤＣＴ回路１０２ＤＣＴ回路１０３ＩＤＣＴ回路１１０量子化回路１１１逆量子化回路１２０局所復号画像生成回路１２５、１２６マルチプレクサ２００ＤＣＴ転置メモリ２０１ＤＣＴ結果格納メモリ２０２逆量子化結果格納メモリ２０４量子化テーブル格納メモリ２０５ＩＤＣＴ転置メモリ２０６ＤＣＴ／ＩＤＣＴ転置メモリ２０７ＤＣＴ／ＩＤＣＴ結果格納メモリ２０８ＩＤＣＴ結果格納メモリ

Claims

【特許請求の範囲】

【請求項１】画像データが複数の分割領域のデータに
分割されて入力する画像符号化装置において、前記分割領域のデータに対して、離散コサイン変換を実
行する離散コサイン変換手段と、前記分割領域のデータに対して、量子化を実行する量子
化手段と、前記分割領域のデータに対して、逆量子化を実行する逆
量子化手段と、前記分割領域のデータに対して、逆離散コサイン変換を
実行する逆離散コサイン変換手段と、前記離散コサイン変換手段から出力されたデータを格納
する、前記分割領域１つ分の容量の第１のメモリと、前記逆量子化手段から出力されたデータを格納する、前
記分割領域１つ分の容量の第２のメモリと、前記逆離散コサイン変換手段から出力されたデータを格
納する、前記分割領域１つ分の容量の第３のメモリとを
有し、前記離散コサイン変換手段、前記量子化手段、前記逆量
子化手段、及び前記逆離散コサイン変換手段におけるそ
れぞれの処理が、前記分割領域を単位として、パイプラ
イン処理により実行されることを特徴とする画像符号化
装置。
【請求項２】画像データが複数の分割領域のデータに
分割され、該分割領域のデータが少なくとも１以上集合
した集合領域のデータが入力する画像符号化装置におい
て、前記集合領域のデータに対して、離散コサイン変換を実
行する離散コサイン変換手段と、前記集合領域のデータに対して、量子化を実行する量子
化手段と、前記集合領域のデータに対して、逆量子化を実行する逆
量子化手段と、前記集合領域のデータに対して、逆離散コサイン変換を
実行する逆離散コサイン変換手段と、前記離散コサイン変換手段から出力されたデータを格納
する、前記分割領域１つ分の容量の第１のメモリと、前記逆量子化手段から出力されたデータを格納する、前
記分割領域１つ分の容量の第２のメモリと、前記逆離散コサイン変換手段から出力されたデータを格
納する、前記集合領域分の容量以下の容量の第３のメモ
リとを有し、前記離散コサイン変換手段、前記量子化手段、前記逆量
子化手段、及び前記逆離散コサイン変換手段におけるそ
れぞれの処理が、前記集合領域分のデータを単位とし
て、パイプライン処理により実行されることを特徴とす
る画像符号化装置。
【請求項３】少なくとも１以上に分割された画像デー
タの分割領域のデータと、第１のメモリから出力された
データとが入力し、該入力した２つのデータの内、いず
れか一方を出力する第１のスイッチと、前記第１のスイッチから出力されたデータに対して、離
散コサイン変換を実行する離散コサイン変換手段と、前記離散コサイン変換手段から出力されたデータを格納
する、前記分割領域１つ分の容量の第１のメモリと、前記離散コサイン変換手段から出力されたデータを格納
する、前記分割領域１つ分の容量の第２のメモリと、前記第２のメモリに格納されたデータに対して、第３の
メモリに格納されたテーブルに基づいて量子化を実行す
る量子化手段と、前記量子化手段から出力されたデータが入力し、該量子
化手段から出力されたデータに対して、前記第３のメモ
リに格納されたテーブルに基づいて逆量子化を実行する
逆量子化手段と、前記逆量子化手段から出力されたデータを格納する、前
記分割領域１つ分の容量の第４のメモリと、前記第４のメモリから出力されたデータと、第５のメモ
リから出力されたデータの内、いずれか一方を出力する
第２のスイッチと、前記第２のスイッチから出力されたデータを格納する、
前記分割領域１つ分の容量の第５のメモリと、前記第２のスイッチから出力されたデータを格納する、
前記分割領域１つ分の容量の第６のメモリと、前記第６のメモリから出力されたデータと、外部から入
力した予測データとを加算する加算器とを有することを
特徴とする画像符号化装置。
【請求項４】前記第１のスイッチ、及び前記第２のス
イッチがそれぞれマルチプレクサにより構成されている
ことを特徴とする請求項３記載の画像符号化装置。
【請求項５】少なくとも１以上に分割された画像デー
タの分割領域のデータと、第１のメモリから出力された
データと、第４のメモリから出力されたデータとが入力
し、該入力した３つのデータの内、いずれか１つを出力
する第１のスイッチと、前記第１のスイッチから出力されたデータを入力し、離
散コサイン変換、若しくは、逆離散コサイン変換を実行
する、離散コサイン変換手段と、前記離散コサイン変換手段から出力されたデータを格納
する、前記分割領域１つ分の容量の第１のメモリと、前記離散コサイン変換手段から出力されたデータを格納
する、前記分割領域１つ分の容量の第２のメモリと、前記第２のメモリに格納されたデータに対して、第３の
メモリに格納されたテーブルに基づいて、量子化を実行
する量子化手段と、前記量子化手段から出力されたデータに対して、前記第
３のメモリに格納されたテーブルに基づいて、逆量子化
を実行する逆量子化手段と、前記逆量子化手段から出力されたデータを格納する、前
記分割領域１つ分の容量の第４のメモリと、前記第２のメモリから出力されたデータと、外部から出
力された予測データとを加算する加算器とを有すること
を特徴とする画像符号化装置。
【請求項６】前記第１のスイッチ、及び前記第２のス
イッチがマルチプレクサにより構成されていることを特
徴とする請求項５記載の画像符号化装置。
【請求項７】少なくとも１以上に分割された画像デー
タの分割領域のデータが複数集合して構成される集合デ
ータと、第１のメモリから出力されたデータと、第４の
メモリから出力されたデータとが入力し、該入力した３
つのデータの内、いずれか１つを出力する第１のスイッ
チと、前記第１のスイッチから出力されたデータを入力し、離
散コサイン変換、若しくは、逆離散コサイン変換を実行
する、離散コサイン変換手段と、前記離散コサイン変換手段から出力されたデータを格納
する、前記分割領域１つ分の容量の第１のメモリと、前記離散コサイン変換手段から出力されたデータを格納
する、前記分割領域１つ分の容量の第２のメモリと、前記第２のメモリに格納されたデータに対して、第３の
メモリに格納されたテーブルに基づいて、量子化を実行
する量子化手段と、前記量子化手段から出力されたデータに対して、前記第
３のメモリに格納されたテーブルに基づいて、逆量子化
を実行する逆量子化手段と、前記逆量子化手段から出力されたデータを格納する、前
記集合領域分の容量以下の容量の第４のメモリと、前記第２のメモリから出力されたデータと、外部から出
力された予測データとを加算する加算器とを有すること
を特徴とする画像符号化装置。
【請求項８】前記第１のスイッチ、及び前記第２のス
イッチがマルチプレクサにより構成されていることを特
徴とする請求項７記載の画像符号化装置。