JP4489760B2 - ３ｄビデオ信号を生成する装置 - Google Patents

Description

本発明は、フレームで構成される入力ビデオ信号から、画面上に表示される場合に３Ｄ効果をもたらす３Ｄビデオ信号を生成する装置に関する。各フレームは、奇数フィールドと偶数フィールドとを持つ。前記３Ｄ効果をもたらし、前記３Ｄビデオ信号を生成するために、交互に、偶数フィールドｎと、奇数フィールドｎ−１とが表示される。その後、その都度の次のフィールド、即ち、偶数フィールドｎ＋１と、奇数フィールドｎとが交互に表示される。当然、この表示は、逆のやり方でも行なわれ得る、即ち、例えば、偶数フィールドｎ−１と、奇数フィールドｎとが交互になってもよい。

２つの連続するフレームからの２つのフィールドのこのような交互表示の場合には、相対的にカメラの近くに配置される動く物体がより遠く離れている物体より高い角速度を持つことから、前記３Ｄ効果は相対的に明瞭である。このため、動く物体が光学的に強調され、３Ｄ効果がもたらされる。

米国特許公報第5682437号は、このような３Ｄ効果をもたらすために２つの異なるフレームからのフィールドを用いる装置を開示している。

従来の２Ｄビデオ信号において３Ｄ効果をもたらすためのこの既知の装置及び他の既知の装置の不利な点は、３Ｄ効果をもたらすために、少なくとも幾つかのフィールドメモリを含む多くの付加的なハードウェアが用いられなければならないことにある。

本発明の目的は、スキャンコンバータを有するテレビに関して、３Ｄビデオ信号の生成の複雑さを激減させることを可能にする上記のタイプの装置を明示することにある。

この目的は、本発明によれば、特許請求項１、即ち、
フレームで構成される入力ビデオ信号から、画面上に表示される場合に３Ｄ効果をもたらす３Ｄビデオ信号を生成する装置であり、前記フレームの各々が奇数フィールドと偶数フィールドとを持つ装置であって、前記３Ｄビデオ信号を生成するために、交互に、２つの連続するフレームから生じる奇数フィールドと偶数フィールドとが、その後、その都度の次のフレームの同一フィールドが、前記３Ｄビデオ信号内に記録され、前記３Ｄビデオ信号を生成するために、分割画面モードにおいて２つの信号を表示することが出来るスキャンコンバータが用いられ、前記２つの信号のうちの一方が前記スキャンコンバータ内の特殊機能メモリによって遅延させられ、遅延させられていない前記信号と遅延させられた前記信号とが、水平方向に２分の１に圧縮されて変換メモリに書き込まれ、画面上に表示する目的のために、該信号が読み出される場合に、該水平方向に２倍に拡大され、該信号が適正なコンバージェンスにおいて表示されるように水平方向にシフトされる装置の特徴によって達成される。

多くの場合、テレビ内には、フィールド周波数を２倍にする又は増大させるためにスキャンコンバータが設けられる。例えば、５０Ｈｚのフィールド周波数を持つビデオ信号は、１００Ｈｚのフィールド周波数を持つビデオ信号に変換される。この目的のためのこのような１００Ｈｚスキャンコンバータは、多くのフィールドメモリ及び計算ユニットを持つ。

本発明による装置の着想は、多くのテレビ内にどんな場合にも設けられているようなこのようなスキャンコンバータを用いて、付加的に、前記３Ｄビデオ信号を生成すること、又は出力側において該スキャンコンバータによって供給されるビデオ信号において前記３Ｄ効果をもたらすことにある。詳細には、スキャンコンバータ内にどんな場合にも設けられる前記フィールドメモリは、付加的に、前記３Ｄ効果をもたらすための前記フィールドの適当な中間記憶のために用いられ得る。

所謂分割画面モードにおいて２つの信号を表示することが出来るスキャンコンバータは、該スキャンコンバータの構成によって、２つのビデオ信号を互いと無関係に処理するのに必要な全ての手段を持つ。従って、前記スキャンコンバータは、２つのビデオ信号を処理するための２つの信号パスを持つ。この特性は、本発明による装置においては、上記のフィールドシーケンスを２つのパスにおいて互いから切り離して処理するのに用いられる。

従って、前記フレームの前記奇数フィールドは一方のパスにおいて処理され、前記フレームの前記偶数フィールドは他方のパスにおいて処理され、次いで、これらは上記のように前記出力側において交互に表示される。前記分割画面モードにおいて２つの信号を表示することが出来るスキャンコンバータ内には、例えば、動き推定、時間軸補正(time base correction)又は同様の機能といった特殊機能のために設けられる少なくとも１つのメモリがある。２つの前記フィールドシーケンスのうちの一方は、フィールドごとにこのメモリに読み込まれる。このようにして、フィールドのこのシーケンスは、所望の期間だけ、通常１フレームの期間だけ遅延させられる。前記スキャンコンバータの他方のパスは、いずれの場合にも、他方のフィールドシーケンスを処理し、該他方のフィールドシーケンスを変換メモリに読み込む。特殊機能メモリに読み込まれたフィールドシーケンスは、該メモリから読み出され、同様に、同じ変換メモリに書き込まれる。従って、その場合、前記２つのフィールドシーケンスは、一方のフィールドシーケンスが他方のフィールドシーケンスに対して所望の値だけ遅延させられているようにして、前記変換メモリ内に存在する。

前記分割画面モードにおいて２つの信号を表示するために設けられるスキャンコンバータにおいては、前記変換メモリは、該２つの信号が、水平方向に２分の１に縮小、即ち圧縮された形態で該変換メモリに書き込まれるように構成される。本発明による装置においては、前記２つのフィールドは、両フィールドが再び通常サイズで現れるように、再び前記変換メモリから読み出され、前記水平方向に２倍に拡大される。次いで、前記フィールドは、前記変換メモリから適切な順序で読み出されることによって、上記のように交互に表示され得る。

本発明による装置は、前記分割画面モードにおいて２つの信号を表示することが出来るスキャンコンバータの全てのハードウェアの潜在能力(possibilities)を用いる。前記３Ｄビデオ信号を生成するのに付加的なハードウェア素子は必要とされない。本発明による装置を実現するための、このような信号を生成するためにスキャンコンバータになされる必要がある変更は、ソフトウェアの変更に限られる。

請求項２及び３に記載されているような本発明の２つの改善例によれば、本発明による装置は、入力側に２つのマルチスタンダード・デジタル・デコーダを持ち、前記２つのマルチスタンダード・デジタル・デコーダのうちの１つが前記奇数フィールドを処理し、１つが前記偶数フィールドを処理する。

このようなマルチスタンダード・デコーダは、該マルチスタンダード・デコーダによって処理される画像シーケンスを拡大・縮小する潜在能力も持つ。

請求項２に記載されているように、じかに前記変換メモリに前記フィールドを供給する前記２つのマルチスタンダード・デコーダのうちの一方は、このような水平方向の２分の１の縮小を行なうのにも用いられ、故に、このマルチスタンダード・デコーダによって供給されるフィールドは、既に２分の１に縮小された形態で前記変換メモリに付与される。他方のフィールドシーケンスを処理する他方のマルチスタンダード・デコーダは、このような縮小を全く行なわない。これは、前記データが前記特殊機能メモリから読み出され、次いで、前記変換メモリに読み込まれる場合にしか実行されない。これは、スキャンコンバータはこの縮小を行なうのに十分な計算能力を持つことからこの時点において容易に実行可能である。

別の有利な可能性は請求項３に記載されているような可能性であり、前記可能性によれば、前記２つのマルチスタンダード・デコーダが、いずれの場合にも、該２つのマルチスタンダード・デコーダによって供給される前記フィールドを２分の１に縮小するのに用いられる。この場合には、前記フィールドはまた、既に縮小された形態で前記特殊機能メモリに書き込まれ、次いで、変更されずにこのメモリから前記変換メモリ内に転送される。

請求項２又は３に記載されているような両解決策においては、付加的なハードウェアの要求はない。なぜなら、２つのビデオ信号を処理するのに適しているスキャンコンバータは、２つのこのようなマルチスタンダード・デジタル・デコーダを持つからである。

上記のように３Ｄ効果を持つビデオ信号を生成するほかに、本発明による装置は、付加的に、５０ヘルツのフィールド周波数を持つ前記入力ビデオ信号を１００ヘルツのフィールド周波数を持つ３Ｄビデオ信号に変換するのに用いられ得る。上記のフィールドシーケンスは、このプロセスにおいて２倍にされ、例えば、フィールドｎ、フィールドｎ−１、フィールドｎ及びフィールドｎ−１がこの順序で表示される。次いで、各々の次のフィールドが同様に交互に２度表示される。

図面に示されている実施例を参照して本発明を更に説明するが、本発明は前記実施例に限定されない。

図においてＶ_Ｅと呼ばれている入力ビデオ信号は、例えばＰＡＬ規格の５０ヘルツのフィールド周波数を持つ従来のビデオ信号であってもよい。

本発明による装置において、この信号は、図においてＶ_３Ｄと呼ばれている３Ｄビデオ信号に変換される。本発明による装置は、付加的に、フィールド周波数を２倍にし、故に、３Ｄビデオ信号は１００ヘルツのフィールド周波数を持つ。この実施例は１００Ｈｚスキャンコンバータである。別のフィールド周波数、例えば７５Ｈｚを生成するスキャンコンバータも望み通りに用いられ得る。

本発明による装置は入力側に２つのデジタル・マルチスタンダード・カラー・デコーダ２を持ち、前記２つのデジタル・マルチスタンダード・カラー・デコーダは、いずれの場合にも、出力側においてフィールドストリームＴＢ_１及びＴＢ_２を供給する。

いずれの場合にも、前記デジタル・マルチスタンダード・カラー・デコーダのうちの１つが偶数フィールドを供給し、１つが奇数フィールドを供給する。以下の文においては、第１デジタル・マルチスタンダード・カラー・デコーダが、フィールドシーケンスＴＢ_１において入力ビデオ信号Ｖ_Ｅのその都度の奇数フィールドを供給し、第２デジタル・マルチスタンダード・カラー・デコーダ２が、その出力フィールドシーケンスＴＢ_２において入力ビデオ信号Ｖ_Ｅのその都度の偶数フィールドを供給すると仮定される。

装置は、１００ヘルツ信号を生成するために設けられる回路ブロック３及び５から成る１００Ｈｚスキャンコンバータを持つ。この１００Ｈｚスキャンコンバータは、例えば、動き推定及び動き補正、画像の拡大・縮小、ジッタ補正などといった他の目的のために設けられ得る。２つの信号が横に並置される形態で互いの隣に表示される分割画面モードにおいて２つの画像信号を表示するために設けられる１００Ｈｚスキャンコンバータは、２つの信号の独立した処理のための２つの信号パスを持つ。この特性は、本発明による装置においては、２つのフィールドストリームＴＢ_１及びＴＢ_２を処理するのに用いられる。

更に、１００Ｈｚスキャンコンバータ内にどんな場合にも設けられるメモリであって、図において４及び６で示されているメモリが、同様に、３Ｄ効果をもたらすために用いられる。

１００Ｈｚスキャンコンバータの第１回路ブロック３内には、通常、１００Ｈｚスキャンコンバータによってもたらされる特殊機能のために設けられるメモリ４がある。第２デジタル・マルチスタンダード・カラー・デコーダ２によって供給される第２フィールドストリームＴＢ_２はこの特殊機能メモリ４に読み込まれる。

１００Ｈｚスキャンコンバータの回路ブロック５内には、変換メモリとして用いられるメモリ６があり、前記メモリ６には、１００Ｈｚスキャンコンバータの通常動作中、上記の分割画面モードにおいて２つのフィールドが表示され得るように、２つのフィールドが読み込まれ得る。本発明による装置においては、この変換メモリ６は、２つのフィールドを記憶するのにも用いられる。

第１デジタル・マルチスタンダード・カラー・デコーダ１は、フレームの奇数フィールドから成るフィールドシーケンスＴＢ_１を既に水平方向に２分の１に縮小、即ち圧縮されている形態で供給する。前記フィールドはこの縮小された形態で変換メモリ６に書き込まれる。

最初圧縮されずに特殊機能メモリ４内に記憶される第２フィールドストリームＴＢ_２のフィールドは、該フィールドがメモリ４から読み出された後、変換メモリ６に書き込まれる前に、同様に、水平方向に２分の１に縮小、即ち圧縮される。この後、いずれの場合にも、少なくとも２つのフィールドが変換メモリ６において利用可能である。フィールドストリーム２はフィールドストリーム１に対して１フレームの期間だけ遅延させられることから、いずれの場合にも、フレームｎの奇数フィールドと、フレームｎ−１又はｎ＋１の偶数フィールドとが変換メモリ６において利用可能である。その場合、いずれの場合にも、変換メモリ内に２つのフィールドがあり、前記２つのフィールドは、連続するフレームに属し、即ち、同じフレームには属さない。このフィールドの選択のため、上記の３Ｄ効果は増幅される。なぜなら、この方法においては、前記フィールド間に経過した時間内に生じた動きが増幅されるようにして強調されるからである。

ここで、フィールドは、変換メモリ６内にあるが、依然として、通常、分割画面モードのために供給されるような圧縮された形態である。しかしながら、フィールドは、逐次的に画面上にフルに表示されるべきであることから、フィールドは、該フィールドが変換メモリ６から読み出される場合に再び水平方向に２倍に拡大される。これは、通常、例えば分割画面モードにおける表示のために設けられ得る他の回路ブロック７によって成し遂げられ得る。このようにして拡大された画像は、互いに対して適正なコンバージェンスにおいて、即ち、同じ位置において生成される。このようにして処理されたビデオ信号は、出力側において３Ｄビデオ信号Ｖ_３Ｄとして供給される。同時に、変換メモリ６内に記憶された２つのフィールドが３Ｄビデオ信号Ｖ_３Ｄにおいて交互に２度現れるように１００Ｈｚ走査変換が行なわれ得る。

図に示されているような本発明による装置はまた、第１デジタル・マルチスタンダード・カラー・デコーダ１だけでなく第２デジタル・マルチスタンダード・カラー・デコーダ２もそれに供給されるフィールドストリームＴＢ_２の縮小を行なうように構成されてもよい。この場合には、特殊機能メモリ４に読み込まれるフィールドは、同様に、既に水平方向に２分の１に縮小された形態でこのメモリ４に読み込まれる。その場合には、メモリ４から読み出すプロセスと、変換メモリ６に読み込むプロセスとの間で縮小する必要性がない。

このようにして、本発明による装置は３Ｄ信号を生成するのに１００Ｈｚスキャンコンバータを使用し、１００Ｈｚスキャンコンバータに対するハードウェアの変更は必要ない。もっと正確に言えば、変更は適切なソフトウェアの適応に限られる。

従来の入力ビデオ信号から３Ｄビデオ信号を生成する本発明による装置をブロック図の形態で示す。

Claims (4)

1. フレームで構成される入力ビデオ信号から、画面上に表示される場合に３Ｄ効果をもたらす３Ｄビデオ信号を生成する装置であり、前記フレームの各々が奇数フィールドと偶数フィールドとを持つ装置であって、前記３Ｄビデオ信号を生成するために、交互に、２つの連続するフレームから生じる奇数フィールドと偶数フィールドとが、その後、その都度の次のフレームの同一フィールドが、前記３Ｄビデオ信号内に記録され、前記３Ｄビデオ信号を生成するために、分割画面モードにおいて２つの信号を表示することが出来るスキャンコンバータが用いられ、前記２つの信号のうちの一方が前記スキャンコンバータ内の特殊機能メモリによって遅延させられ、遅延させられていない前記信号と遅延させられた前記信号とが、水平方向に２分の１に圧縮されて変換メモリに書き込まれ、画面上に表示する目的のために、該信号が読み出される場合に、該水平方向に２倍に拡大され、該信号が適正なコンバージェンスにおいて表示されるように水平方向にシフトされる装置。
2. 前記装置が、２つのデジタル・マルチスタンダード・カラー・デコーダを入力側に持ち、前記２つのデジタル・マルチスタンダード・カラー・デコーダのうちの１つが前記奇数（又は偶数）フィールドを前記特殊機能メモリに供給し、１つが既に水平方向に２分の１に縮小された形態で前記偶数（又は奇数）フィールドを前記変換メモリに供給し、前記フィールドが、前記特殊機能メモリから読み出され、前記水平方向に２分の１に縮小され、前記変換メモリに書き込まれることを特徴とする請求項１に記載の装置。
3. 前記装置が、２つのデジタル・マルチスタンダード・カラー・デコーダを入力側に持ち、前記２つのデジタル・マルチスタンダード・カラー・デコーダのうちの１つが既に水平方向に２分の１に縮小された形態で前記奇数（又は偶数）フィールドを前記特殊機能メモリに供給し、１つが既に水平方向に２分の１に縮小された形態で前記偶数（又は奇数）フィールドを前記変換メモリに供給し、前記フィールドが、前記特殊機能メモリから読み出され、前記変換メモリに書き込まれることを特徴とする請求項１に記載の装置。
4. 前記入力ビデオ信号が、５０ヘルツのフィールド周波数を持ち、前記装置が、出力側において１００ヘルツのフィールド周波数を持つ前記３Ｄビデオ信号を供給し、前記表示が、フィールドｎ、フィールドｎ−１、フィールドｎ、フィールドｎ−１、フィールドｎ＋１、フィールドｎ、フィールドｎ＋１、フィールドｎなどといった配列に従って行なわれることを特徴とする請求項１に記載の装置。

Images