JPH09270954A - 画面合成回路 - Google Patents

画面合成回路

Info

Publication number
JPH09270954A
JPH09270954A JP8081147A JP8114796A JPH09270954A JP H09270954 A JPH09270954 A JP H09270954A JP 8081147 A JP8081147 A JP 8081147A JP 8114796 A JP8114796 A JP 8114796A JP H09270954 A JPH09270954 A JP H09270954A
Authority
JP
Japan
Prior art keywords
address
circuit
horizontal
vertical
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8081147A
Other languages
English (en)
Inventor
Masaaki Takizawa
正明 滝沢
Satoshi Endo
智 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8081147A priority Critical patent/JPH09270954A/ja
Publication of JPH09270954A publication Critical patent/JPH09270954A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】 【課題】サンプリング回路やバッファメモリを用いず、
簡単な処理で位相差のない画面を合成できる小型で経済
的な画面合成回路を実現する。 【解決手段】画面合成回路において、複数の入力信号の
ひとつを選択するスイッチと、スイッチの切り替え制御
回路と、選択された画像信号を書き込むフレームメモリ
と、フレームメモリへの書き込みアドレスを生成すると
ともに、スイッチ切り替え情報を制御回路へ送る書き込
みアドレス生成回路と、フレームメモリからの読み出し
アドレスを生成する回路と、書き込み/読み出しアドレ
ス生成回路を切り替えるスイッチを有し、書き込みアド
レス生成回路は、複数の入力信号に対して共通の読み出
し同期信号を供給するようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の入力画像信
号を一つの画面上に合成して、一つの画像として出力す
る画面合成回路に係り、特に、複数の場所で会議を行っ
て各地点から伝送されてきた画像信号を、一つの画像に
合成する多地点テレビ会議システムに用いて好適な画面
合成回路に関する。
【0002】
【従来の技術】
〔従来技術とテレビ会議との関連〕以下、図5を用い
て、従来の画面合成回路を多地点テレビ会議システムを
例にとって説明する。図5は、一般的な多地点テレビ会
議システムの構成図である。多地点テレビ会議とは、
「1地点対1地点の間に開催される」通常のテレビ会議
に対し、「3以上の複数地点のテレビ会議端末を結び、
その中の任意の1地点の画像を表示したり、複数の地点
の画像を合成して一つの画面上に表示して開催される」
ものをいう。多地点テレビ会議システムは、3以上の複
数の地点にあるテレビ会議端末と、サービス統合ディジ
タル網(ISDN:Integrated Services Digital Netw
ork)等の伝送路を介してそれらのテレビ会議端末と接
続された多地点制御装置からなる。
【0003】テレビ会議端末0は、カメラ1、符号化装
置2、復号化装置8、モニタ9で構成される。このテレ
ビ会議端末0は、カメラ1から取り込んだ画像信号を符
号化装置2により符号化して、元の信号よりも情報量を
圧縮した符号化信号を生成し、伝送路3を介して多地点
制御装置100に伝送する。多地点制御装置100は、
復号化装置4´、画面合成回路5´、操作機6、符号化
装置7で構成される。多地点制御装置100は、各地点
から送られてきた符号化信号を復号化する復号化装置4
´を接続地点数と同じ台数備え、伝送されてきた符号化
信号を各復号化装置4´により元の画像信号に復元す
る。復元した複数の画像信号を、受信側や操作器6から
指定された分割モードに従って、画面合成回路5´で1
枚の画像に合成して再び符号化し、各テレビ会議端末0
に伝送する。各テレビ会議端末0は、多地点制御装置1
00から伝送されてきた合成画像の符号化信号を、復号
化装置8で復号化してモニタ9に表示する。このように
して、会議に参加している人は、複数人の参加者を画面
上で見ながら会議を開催することができる。
【0004】〔従来の画面合成回路の構成〕次に、4地
点を結んで行われる多地点テレビ会議を例にとって、図
6および図8を用いて従来技術に係る画面合成回路5´
の構成および動作を説明しよう。図6は、従来技術に係
る画面合成回路のブロック図である。また、図8は、画
面合成回路への入力から出力までの各段階の画像を模式
的に示した図である。一般に、画面合成回路へ入力され
る4つの復号化信号は、各々独立の復号化装置で復号化
されるため、周波数や位相が揃っていない。そこで、以
下の手順で画像を合成する。
【0005】(1)図6のサブサンプル回路10によっ
て、各復号化信号を、水平、垂直各々半分を間引いて信
号の情報量が1/2になるようにする。間引いた結果、
元に画像と比べて面積が4分の1の大きさの小画面にな
る。この小画面は、例えば図8のIIの列に示すように、
元の復号化画像であるIの列において白丸で示した画素
で構成される。 (2)(1)のステップで縮小した小画面を、図6のバ
ッファメモリ11に書き込み、適当に遅延させる。バッ
ファメモリ11への書き込み同期信号は、各復号化装置
より別々に供給される。 (3)次に、フレームメモリ13の書き込みアドレス生
成回路14´が生成するクロックの同期に従い、バッフ
ァメモリ11から(2)のステップで書き込んだ小画面
の画像信号を読み出す。 (4)このとき、制御回路45´は、書き込みアドレス
生成回路の出力値と、操作器により指定される画面分割
モードに基づいて画像選択スイッチ12を切り替え、複
数のバッファメモリの小画面のうち、フレームメモリへ
書き込む信号を一つ選択する。 (5)選択した信号を、書き込みアドレス生成回路14
´で生成したアドレスに基づいてフレームメモリ13へ
書き込み、4つの小画面を合成した画像を作成する。こ
の操作の結果、例えば、図8のIIIの列に示すように、
第1の入力画像である復号化画像Aを縮小した小画面
は、画面左上の位置に書き込まれ、第2の入力画像であ
る復号化画像Bを縮小した小画面は、画面右上の位置に
書き込まれる。また、第3の入力画像である復号化画像
Cを縮小した小画面は、画面左下の位置に書き込まれ、
第4の入力画像である復号化画像Dを縮小した小画面
は、画面右下の位置に書き込まれる。 (6)アドレス切り替えスイッチ16を切り替え、読み
出しアドレス生成回路を選択する。そこで生成された読
み出しアドレスに従って、通常のテレビカメラの様に左
から右への走査を上のラインから始めて下へ向かって行
い、フレームメモリから合成画像を読み出す。
【0006】
【発明が解決しようとする課題】上記従来技術は、一般
的な画面合成回路を有するテレビ会議システムについて
述べたものである。しかしながら、構成を簡易にして、
装置の小型化経済化を図ることに関しては考慮されてい
ない。以下、図7を用いて、本発明が解決しようとする
この課題について説明する。
【0007】図7は、従来の画面合成回路のバッファメ
モリの構成図である。バッファメモリ11は、メモリ部
21と、メモリ部への書き込みアドレス生成回路22、
メモリ部からの読み出しアドレス生成回路23、アドレ
ス切り替えスイッチ24、減算回路25、比較回路26
で構成される。メモリ部21への書き込みアドレスは、
書き込みアドレス回路22で生成され、復号化装置から
与えられる書き込み同期信号に従って行われる。復号化
装置は独立に動作しているので、この書き込み同期信号
はそれぞれタイミングが異なる。一方、メモリ部21か
らの読み出しは、複数の小画面から一つの画像を合成す
るために、各バッファメモリに対し共通の読み出し同期
信号により行う必要がある。この共通の読み出し同期信
号は、図6のフレームメモリ13の書き込みアドレス生
成回路14´から与えられる。
【0008】したがって、メモリ部21への書き込みア
ドレスの位置と、そこからの読み出しアドレスの位置と
は無関係であり、両者の差は、時間の経過に伴い徐々に
拡大する。メモリ部21は有限の容量しか格納できない
から、両者の位置の差が大きくなると、メモリ部21は
オーバーフロー、またはアンダーフローを起こすことに
なる。この様に、メモリ部21はオーバーフロー、また
はアンダーフローを起こすという不具合を回避するた
め、以下の処理を行う。すなわち、書き込みアドレス生
成回路22と読み出しアドレス生成回路23の値の差分
を減算回路25で計数する。その結果を比較回路26で
判定し、読み書きのアドレス位置の差分が1画面分より
大きくなると、1画面読み飛ばしたり、同じ画面を2回
読み出す命令を、読み出しアドレス生成回路23に送出
する。
【0009】従来の画面合成回路は、読み書きアドレス
の差分拡大を防止するために以上のように複雑な処理を
行うので、装置規模が大きくなり、多地点制御装置を小
型経済化する際の支障となるという問題点があった。本
発明は、上記問題点を解決するためになされたもので、
その目的は、簡単な構成で位相差のない画像を合成でき
る、小型で経済的な画面合成回路を提供することにあ
る。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明の画面合成回路に係る発明の構成は、複数の
入力画像信号のうちのひとつを選択する画像選択スイッ
チと、その画像選択スイッチの切り替えを制御する制御
回路と、画像選択スイッチにより選択された画像信号を
書き込むフレームメモリと、そのフレームメモリへの画
像信号の書き込みアドレスを生成し、画像選択スイッチ
の切り替えのための情報を制御回路へ送る書き込みアド
レス生成回路と、フレームメモリからの読み出しアドレ
スを生成する読み出しアドレス生成回路と、書き込みア
ドレス生成回路と読み出しアドレス生成回路を切り替え
るアドレス切り替えスイッチとを有し、書き込みアドレ
ス生成回路は、水平方向のアドレスをカウントする水平
アドレスカウンタと、垂直方向のアドレスをカウントす
る垂直アドレスカウンタと、水平アドレスカウンタの出
力値を変換し、画像選択スイッチで選択した画像信号を
書き込むフレームメモリの水平アドレス値を出力する水
平並べ換え回路と、垂直アドレスカウンタの出力値を変
換し、画像選択スイッチで選択した画像信号を書き込む
フレームメモリの垂直アドレス値を出力する垂直並べ換
え回路とを備え、複数の入力画像信号を、書き込みアド
レス生成回路からの共通の読み出し同期信号に基づいて
読み出し、読み出した画像信号を、画像選択スイッチに
より選択し、水平並べ換え回路、垂直並べ換え回路の出
力値に基づいて、フレームメモリに書き込み、読み出し
アドレス生成回路で生成したアドレスに従って読み出し
て出力するようにしたものである。
【0011】より詳しくは、複数の入力画像信号が、k
個あって(kは、正の整数)、m×n=kを満たす条件
の下で、前記指定された分割モードが、水平m個、垂直
n個に等分割する場合であり(m,nは、正の整数)、
合成された画面の画素数が、水平画素数h、垂直画素数
v(h,vは、正の整数)である場合において、画像信
号の読み出し時の水平アドレスカウンタの値がi(i
は、0からh−1までの整数を巡回する)、垂直アドレ
スカウンタの値がj(jは、0からv−1までの整数を
巡回する)のときは、複数の入力画像信号から、0番目
を最初として、第{(j mod n)×m+(i m
od m)}番目の入力画像信号を前記画像選択スイッ
チにより選択して((j mod n),(i mod
m)は、jをnで、iをmでそれぞれ割った余りを表
わす、以下この請求項において、同じ)、フレームメモ
リ上に、水平方向と垂直方向の位置を合成される画面の
画素の位置と対応させて書き込むものとして、水平並べ
換え回路および垂直並び換え回路の出力値に基づいて、
水平方向の画素の位置が、0番目を最初として、(im
od m)×(h/m)+[i/m]番目、垂直方向の
画素の位置が、0番目を最初として、(j mod
n)×(v/n)+[j/n]番目となるように
([ ]は、Gaussの記号、[ ]の中の数値を越
えない最大の整数を表わす)、それぞれフレームメモリ
上に書き込むようにしたものである。
【0012】
【発明の実施の形態】以下、本発明に係る一実施形態を
図1ないし図3を用いて説明する。図1は、本発明の画
面合成回路を用いた多地点テレビ会議システムの構成図
である。図2は、本発明の画面合成回路のブロック図で
ある。また、図3は、画面合成回路への入力から出力ま
での各段階の画像を模式的に示した図である。図5に示
した従来の多地点テレビ会議システムの構成では、各復
号化回路から別々の同期信号が画面合成回路に供給され
ていた。一方、図1に示される本実施形態では、共通の
同期信号S1が、画面合成回路から各復号化装置に供給
される。すなわち、図2に示すフレームメモリ13に対
する書込アドレス生成回路14の同期信号を、バッファ
メモリではなく図1に示す復号化装置4に送出する。ま
た、本発明の実施形態では、共通の同期信号で読み出し
た複数の復号化信号の一つを、画像選択スイッチ12で
選択し、その信号を直接フレームメモリの適切なアドレ
ス位置に書き込む。このように構成することにより、本
発明では、図5に示される従来の画面合成回路における
サブサンプル回路10やバッファメモリ11は不要とな
る。以下、本発明の実施形態での動作を、各画面の分割
モードにより場合分けして説明しよう。
【0013】〔ある1地点の画像を1画面モードで表示
する場合〕まず、画面分割は行わずに、ある1地点から
送られてきた画像信号をフレームメモリ13に書き込む
場合を説明する。この場合には、画像選択スイッチ12
は、ある一つの復号化装置の出力に常に接続される。そ
して、その出力のみがフレームメモリ13に書き込まれ
る。したがって、以下の表1に示すように、水平アドレ
スカウンタ値と水平アドレスカウンタ値、垂直アドレス
カウンタ値が、そのまま水平並べ換え回路、垂直並べ換
え回路から出力され、フレームメモリ13への書き込み
アドレスとなる。並べ換え回路は実質的にはなにも処理
は行わない。
【0014】
【表1】
【0015】水平アドレスは、図2の水平アドレスカウ
ンタ41が一つ進むとともに1づつカウントアップす
る。垂直アドレスカウンタは水平アドレスカウンタが最
大値を取ったときに1カウントアップする。ここで水平
アドレスカウンタ値の最大値、垂直アドレスカウンタ値
の最大値は1画面のサイズによって決まる。例えば、一
画面の水平方向の画素数を352、垂直方向の画素数を
240とすると水平アドレスカウンタは、0から351
までの値をとり、垂直アドレスカウンタは、0から23
9までの値をとる。垂直アドレスカウンタが最大値まで
進み、かつ水平アドレスカウンタが最大値になったとき
に1画面分の信号の書き込みが完了する。
【0016】本実施形態では、表1に示されるように、
合成画面上において左上の頂点を原点として、右方向に
行くほど水平アドレス値が増加し、下方向に行くほど垂
直アドレス値が増加するような座標系を仮定した。そし
て、1画面分の信号の書き込みが完了すると、アドレス
切り替えスイッチ16は、読み出しアドレス生成回路1
5に接続される。フレームメモリ13に書き込まれた画
像信号は、読み出しアドレス生成回路で生成されるアド
レスに従って、カメラ走査と同じ順序で読み出され、画
面合成回路から出力される。出力された画像信号は、図
1の符号化装置7で符号化されて、伝送路を介して各地
点の端末に伝送される。
【0017】〔4地点の画像を4分割画面に合成表示す
る場合〕次に、図1ないし図3を用いて、4地点から送
られてきた画像信号を、画面を4分割した一つの画像に
合成する場合を説明する。図2に示すように、本発明で
は、フレームメモリへの書き込みアドレス生成回路14
から供給された共通の同期信号S1により、4台の復号
化装置から画像信号を読み出す。この同期信号は、書き
込みアドレス生成回路14の、水平アドレスカウンタお
よび垂直アドレスカウンタをカウントアップさせるクロ
ックと同一である。
【0018】まず、書き込みアドレス生成回路の水平、
垂直アドレスカウンタの双方が0のとき、図3におい
て、左上を原点として各復号化画像の水平、垂直アドレ
ス共に0の位置の画像信号を読み出す。そして、丸数字
0で示した、復号化信号Aの画像信号を、画像選択スイ
ッチ12により選択し、水平並べ換え回路42により指
定されたフレームメモリアドレス(水平0、垂直0)の
位置に書き込む。次に、水平アドレスカウンタを一つカ
ウントアップして水平アドレスカウンタ1、垂直アドレ
スカウンタ0になる。このときは、各復号化信号の水平
アドレス1、垂直アドレス0の位置の画像信号を読み出
す。そして、復号化信号Bの丸数字1で示した画像信号
を選択し、フレームメモリアドレス(水平176、垂直
0)の位置に書き込む。水平アドレスカウンタ2、垂直
アドレスカウンタ0のときは、復号化装置Aの丸数字2
の画像信号を選択し、フレームメモリアドレス(水平
1、垂直0)の位置に書き込む。以下同様にして、丸数
字の0、1、2…の順に従って、1ライン分の書き込み
を行う。次に、2ラインめの書き込みについて説明す
る。垂直アドレスカウンタは、水平アドレスカウンタが
最大値をとったときに一つカウントアップし、0から1
となる。水平アドレスカウンタ0、垂直アドレスカウン
タ1のときは、復号化装置Cの丸数字0の画像信号を選
択し、フレームメモリアドレス(水平0、垂直120)
の位置に書き込む。水平アドレスカウンタを一つカウン
トアップして水平アドレスカウンタ1、垂直アドレスカ
ウンタ1のときは、復号化装置Dの丸数字1の画像信号
を選択し、フレームメモリアドレス(水平176、垂直
120)の位置に書き込む。同様にして、丸数字の0、
1、2…の順に従って2ライン目の書き込みを行う。
【0019】以下の表2は、このようにして書き込みを
行ったときの、4分割画面表示時のフレームメモリへの
書き込み信号と書き込みアドレスを示したものである。
【0020】
【表2】
【0021】すなわち、垂直アドレスカウンタ値が偶数
かつ水平アドレスカウンタ値が偶数のときには、画像選
択スイッチ12は、復号化画像Aを選択し、垂直アドレ
スカウンタ値が偶数かつ水平アドレスカウンタ値が奇数
のときには復号化画像Bを選択する。垂直アドレスカウ
ンタ値が奇数かつ水平アドレスカウンタ値が偶数のとき
には、画像選択スイッチ12は、復号化画像Cを選択
し、垂直アドレスカウンタ値が奇数かつ水平アドレスカ
ウンタ値が奇数のときには復号化画像Dを選択する。こ
の画像選択スイッチ12の動作を制御するのは、制御回
路45である。制御回路45は、書き込みアドレス生成
回路14の水平アドレスカウンタ値、垂直アドレスカウ
ンタ値、操作器6経由で与えられる画面分割モード(1
画面や4分割画面等)に基づいて制御を行う。
【0022】以上のような処理の結果、フレームメモリ
13から読み出された合成画像上では、図7に示すよう
に、左上に復号化画像A、右上に復号化画像B、左下に
復号化画像C、右下に復号化画像Dが配置される。
【0023】〔画像選択、およびメモリへの書き込みア
ドレスの一般式〕以上の実施の形態においては、4画面
分割表示の場合を説明したが、同様の手法により、水平
3分割、垂直2分割の6画面分割表示、水平、垂直共に
3分割した9画面分割表示、水平4分割、垂直3分割の
12画面分割表示、水平、垂直共に4分割の16画面分
割表示等、任意の画面合成も可能である。以下、このよ
うなより一般的な画面分割の場合における一般的な画像
選択スイッチの切り替え方法、および、水平アドレス変
換回路、垂直アドレス変換回路における一般的なアドレ
スの変換式を図4を用いて説明しよう。
【0024】図4は、一般的な画面分割の場合の、画面
合成回路への入力から出力までの各段階の画像を模式的
に示した図である。入力される復号化画像信号の数がk
個であり、m×n=kを満たすように、水平m個、垂直
n個の小画面に等分割した合成画面を作成する場合を考
える。合成画面の画面サイズは、水平画素数h、垂直画
素数vとする。ここで、k、m、n、h、vはいずれも
正の整数である。水平アドレスカウンタ値は、0からh
−1までの整数を巡回し、垂直アドレスカウンタ値は、
0からv−1までの整数を巡回する。図4では、k=
6、m=3、n=2の場合を例にとって図示している。
【0025】復号化画像信号の読み出し時の水平アドレ
スカウンタの値がi、垂直アドレスカウンタのアドレス
値がjのとき、入力されるk個の復号化信号から、0番
目を最初として、以下の第(式1)番目の画像信号を選
択するように画像選択スイッチ12を切り替える。
【0026】
【数1】 (j mod n)×m+(i mod m) … (式1) ここで、j mod n は、jをnで割った余りを意
味する。また、選択した(式1)番目の画像信号は、水
平方向に第(式2)番目、垂直方向に第(式3)番目の
小画面に書き込まれる。
【0027】
【数2】i mod m … (式2)
【0028】
【数3】j mod n … (式3) 各小画面の画素数は、水平方向(h/m)画素、垂直方
向(v/n)画素となる。画像信号が書き込まれる位置
は、水平アドレスは、0番目を最初として(式4)に示
され、垂直アドレスは0番目を最初として(式5)に示
されるようになる。
【0029】
【数4】 (i mod m)×(h/m)+[i/m] … (式4)
【0030】
【数5】 (j mod n)×(v/n)+[j/n] … (式5) (式4)、(式5)で、[]はGaussの記号であり、
[]の中の数値を超えない最大の整数を表す。
【0031】以上のように画像選択スイッチを切り替
え、図4のIの列においてk個の各入力画像の白丸で示
した画素を順次選択し、選択した画素を、フレームメモ
リの上記水平アドレス、垂直アドレス位置に書き込む
と、図4のIIの列に示したような水平m×垂直n=k画
面分割の画像が合成できる。同様に、9画面分割、12
画面分割、16画面分割等、任意の分割画面の合成が可
能となる。
【0032】〔入力および出力信号フォーマットについ
て〕一般的に、テレビ会議端末から伝送された符号化信
号は、モニタに表示する最終段階のフォーマットである
NTSC信号フォーマットにまで復号化し、その画像信
号を用いて、画面を合成する。NTSCコンポジット信
号は、輝度信号と変調された色差信号とが多重されたコ
ンポジット信号と呼ばれるフォーマットである。これに
対し、輝度信号と色差信号を分離したフォーマットをコ
ンポーネント信号と呼ぶ。輝度信号と色差信号は、性質
が異なるため、多重したコンポジット信号のままでは符
号化と整合性がよくない。そこで、符号化の際にコンポ
ジット信号を輝度信号と色差信号とに分離したコンポー
ネント信号に変換する。そして、輝度信号、色差信号そ
れぞれに適応したパラメータを用いて効率的に符号化
し、伝送する。受信側では、符号化信号から輝度信号と
色差信号を復元し、その後に色差信号を輝度信号に多重
してコンポジット信号フォーマットとしてモニタ等に入
力し表示する。本発明の画面合成回路は、このようなコ
ンポジット信号にまで復元する前の、輝度信号と色差信
号に分離されたコンポジット信号の段階で画面合成を行
うこともできる。
【0033】〔画面サイズについて〕上記コンポジット
・コンポーネント信号の違い以外にも、カメラやモニタ
上での画像信号のフォーマットと、伝送路上での画像信
号のフォーマットとで、画面のサイズが異なる場合があ
る。例えば、実施例においては、有効走査線本数が24
0本の場合を説明したが、これは日本の放送規格であ
り、カメラからの出力やモニタへの入力フォーマットで
あるNTSC信号フォーマットの有効走査線本数であ
る。一方、伝送路上での画像フォーマットであり、動画
像符号化の国際標準の一つであるITU H.261が
対象とする画像フォーマットでは、有効走査線本数は2
88本である。そのため、一般にはH.261の復号化
画像から、NTSC信号への信号フォーマット変換の際
には、垂直方向のライン数を288本から240本に変
換した後、NTSC信号を生成している。しかし、本発
明の画面合成回路を用いると、読み出し時の画像信号の
アドレスを制御回路で制御することによって、画面合成
の際にライン数の変換も同時に行うことができる。した
がって、走査線本数が288本のまま画面合成回路に入
力して直接の合成処理を行い、NTSC信号のライン数
を持つ合成画像を作成することができる。
【0034】
【発明の効果】本発明の画面合成回路によれば、簡単な
構成で位相差のない画像を合成でき、小型で経済的な画
面合成回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の画面合成回路を用いた多地点テレビ会
議システムの構成図である。
【図2】本発明の画面合成回路のブロック図である。
【図3】画面合成回路への入力から出力までの各段階の
画像を模式的に示した図である。
【図4】一般的な画面分割の場合の画面合成回路への入
力から出力までの各段階の画像を模式的に示した図であ
る。
【図5】一般的な多地点テレビ会議システムの構成図で
ある。
【図6】従来技術に係る画面合成回路のブロック図であ
る。
【図7】従来の画面合成回路のバッファメモリの構成図
である。
【図8】画面合成回路への入力から出力までの各段階の
画像を模式的に示した図である。
【符号の説明】
0…テレビ会議端末、1…テレビカメラ、2,7…符号
化装置、3…伝送路、4,4´、8…復号化装置、5,
5´…画面合成回路、6…操作器、9…テレビモニタ、
10…サブサンプル回路、11…バッファメモリ、12
…画像選択スイッチ、16,23…アドレス切り替えス
イッチ、13…フレームメモリ、14,14´…書込ア
ドレス生成回路、15…読出アドレス生成回路、21…
メモリ部、22…書込アドレス生成回路、24…読出ア
ドレス生成回路、25…減算回路、26…比較回路、4
1…水平アドレスカウンタ、42…水平並べ換え回路、
43…垂直アドレスカウンタ、44…垂直並べ換え回
路、45,45´…制御回路、100…多地点制御装
置。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 指定された分割モードに従って、複数の
    入力画像信号を一つの画面上に合成して、一つの画像信
    号として出力する画面合成回路において、 複数の入力画像信号のうちの一つを選択する画像選択ス
    イッチと、 その画像選択スイッチの切り替えを制御する制御回路
    と、 前記画像選択スイッチにより選択された画像信号を書き
    込むフレームメモリと、 そのフレームメモリへの画像信号の書き込みアドレスを
    生成し、前記画像選択スイッチの切り替えのための情報
    を前記制御回路へ送る書き込みアドレス生成回路と、 前記フレームメモリからの読み出しアドレスを生成する
    読み出しアドレス生成回路と、 前記書き込みアドレス生成回路と前記読み出しアドレス
    生成回路を切り替えるアドレス切り替えスイッチとを有
    し、 前記書き込みアドレス生成回路は、 水平方向のアドレスをカウントする水平アドレスカウン
    タと、 垂直方向のアドレスをカウントする垂直アドレスカウン
    タと、 前記水平アドレスカウンタの出力値を変換し、前記画像
    選択スイッチで選択した画像信号を書き込む前記フレー
    ムメモリの水平アドレス値を出力する水平並べ換え回路
    と、 前記垂直アドレスカウンタの出力値を変換し、前記画像
    選択スイッチで選択した画像信号を書き込む前記フレー
    ムメモリの垂直アドレス値を出力する垂直並べ換え回路
    とを備え、 前記複数の入力画像信号を、前記書き込みアドレス生成
    回路からの共通の読み出し同期信号に基づいて読み出
    し、 読み出した画像信号を、前記画像選択スイッチにより選
    択し、前記水平並べ換え回路、前記垂直並べ換え回路の
    出力値に基づいて、前記フレームメモリに書き込み、 そのフレームメモリに書き込んだ信号を、前記読み出し
    アドレス生成回路で生成したアドレスに従って読み出し
    て出力することを特徴とする画面合成回路。
  2. 【請求項2】 前記複数の入力画像信号が、k個あって
    (kは、正の整数)、 m×n=kを満たす条件の下
    で、前記指定された分割モードが、水平m個、垂直n個
    に等分割する場合であり(m,nは、正の整数)、 合成された画面の画素数が、水平画素数h、垂直画素数
    v(h,vは、正の整数)である場合において、 前記画像信号の読み出し時の前記水平アドレスカウンタ
    の値がi(iは、0からh−1までの整数を巡回す
    る)、前記垂直アドレスカウンタの値がj(jは、0か
    らv−1までの整数を巡回する)のときは、 前記複数の入力画像信号から、0番目を最初として、第
    {(j mod n)×m+(i mod m)}番目
    の入力画像信号を前記画像選択スイッチにより選択して
    ((j mod n),(i mod m)は、jをn
    で、iをmでそれぞれ割った余りを表す、以下この請求
    項において、同じ)、 前記フレームメモリ上に、水平方向と垂直方向の位置を
    合成される画面の画素の位置と対応させて書き込むもの
    として、 前記水平並べ換え回路および前記垂直並び換え回路の出
    力値に基づいて、 水平方向の画素の位置が、0番目を最初として、(i
    mod m)×(h/m)+[i/m]番目、 垂直方向の画素の位置が、0番目を最初として、(j
    mod n)×(v/n)+[j/n]番目となるよう
    に([ ]は、Gaussの記号、[ ]の中の数値を
    越えない最大の整数を表す)、 それぞれ前記フレームメモリ上に書き込むことを特徴と
    する請求項1記載の画面合成回路。
JP8081147A 1996-04-03 1996-04-03 画面合成回路 Pending JPH09270954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8081147A JPH09270954A (ja) 1996-04-03 1996-04-03 画面合成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8081147A JPH09270954A (ja) 1996-04-03 1996-04-03 画面合成回路

Publications (1)

Publication Number Publication Date
JPH09270954A true JPH09270954A (ja) 1997-10-14

Family

ID=13738324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8081147A Pending JPH09270954A (ja) 1996-04-03 1996-04-03 画面合成回路

Country Status (1)

Country Link
JP (1) JPH09270954A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004014080A1 (ja) * 2002-07-31 2004-02-12 Sony Corporation 画像処理装置および方法、情報処理装置および方法、記録媒体、並びにプログラム
US7944509B2 (en) 2005-08-25 2011-05-17 Kabushiki Kaisha Toshiba Video processing apparatus, video processing method and program for asynchronous input and output video images
JP2012156894A (ja) * 2011-01-27 2012-08-16 Canon Inc 画像処理装置及びその制御方法、及びプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004014080A1 (ja) * 2002-07-31 2004-02-12 Sony Corporation 画像処理装置および方法、情報処理装置および方法、記録媒体、並びにプログラム
US7944509B2 (en) 2005-08-25 2011-05-17 Kabushiki Kaisha Toshiba Video processing apparatus, video processing method and program for asynchronous input and output video images
JP2012156894A (ja) * 2011-01-27 2012-08-16 Canon Inc 画像処理装置及びその制御方法、及びプログラム

Similar Documents

Publication Publication Date Title
JP2001238221A (ja) ビデオ通信システム、デコーダ回路、ビデオディスプレイシステム、エンコーダ回路、及びビデオデータ受信方法
JPH05103324A (ja) 多地点テレビ会議制御装置
JPS62142476A (ja) テレビジョン受像機
JP4559976B2 (ja) 映像合成装置、映像合成方法及び映像合成プログラム
US7187417B2 (en) Video signal processing apparatus that performs frame rate conversion of a video signal
JPH0670040A (ja) 多地点テレビ会議システムにおける表示形態変更方式
JPH09270954A (ja) 画面合成回路
EP1606954B1 (en) Arrangement for generating a 3d video signal
JPH0983987A (ja) 多地点間通信制御装置
JPH08256315A (ja) 多地点同時モニタ制御方法
JP2004538741A (ja) 複数セットの多重チャネルデジタル画像を組み合わせる方法及びバスインタフェース技術
JPH0715708A (ja) 画像伝送システム
KR960002047B1 (ko) 525라인 순차주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv) 수신장치 및 에치디티브이 영상포맷 변환방법
JP2592983B2 (ja) テレビ会議方式
JPH0515349B2 (ja)
JPH0564184A (ja) Tv会議システムの画面構成方式
JP4109328B2 (ja) ビデオ信号符号化装置
JPH04321396A (ja) テレビ電話の映像合成装置
JP2000078553A (ja) リング型多地点接続システム、通信端末、および、記録媒体
JPS61208981A (ja) 2画面表示機能付高画質テレビジヨン受信機
JPH08223553A (ja) 画像スプリット方法
JPS62245889A (ja) テレビジヨン会議装置
JPH07154767A (ja) 多地点間通信制御装置
JPH09271038A (ja) 合成装置
JPH10210452A (ja) 監視カメラシステムの画像合成方法