KR101434312B1

KR101434312B1 - 타이밍 컨트롤 유닛 및 이를 이용하는 디스플레이 장치 및 방법

Info

Publication number: KR101434312B1
Application number: KR1020100058701A
Authority: KR
Inventors: 김성수; 한종희
Original assignee: 삼성전자주식회사
Priority date: 2010-06-21
Filing date: 2010-06-21
Publication date: 2014-08-27
Also published as: US20160063946A1; US9204137B2; US20110310096A1; CN102290025A; KR20110138677A; EP2398246A3; US9514703B2; EP2398246A2

Abstract

시스템의 스피드를 조절할 수 있는 본 발명의 일 측면에 따른 디스플레이 장치는 복수의 셀 및 상기 복수의 셀을 구동하기 위한 복수의 전극을 구비한 패널부; 및, 3D 영상 신호가 입력되면, 상기 복수의 전극 중에서 소정 개수의 전극으로 조합된 전극 군에 대해 공통 신호를 전달하는 구동 제어부;를 포함한다.

Description

타이밍 컨트롤 유닛 및 이를 이용하는 디스플레이 장치 및 방법{Timing Control Unit and Apparatus and Method for Displaying using thereof}

본 발명은 타이밍 컨트롤 유닛 및 이를 이용하는 디스플레이 장치 및 방법 것으로서 보다 상세하게는 시스템의 스피드 조절이 가능한 타이밍 컨트롤 유닛 및 이를 이용하는 디스플레이 장치 및 방법에 관한 것이다.

최근 퍼스틀 컴퓨터나 텔레비전 등의 경량화, 박형화에 따라 디스플레이 장치 분야에도 경량화, 박량화가 요구되고 있으며, 이러한 요구를 충족시키기 위하여 음극선관(CRT) 대신에 액정표시장치(LCD)와 같은 플랫 패널 표시 장치가 개발되어 다양한 분야에서 실용화되고 있다.

LCD와 같은 액정표시장치를 구현하기 위해서는 박막 트랜지스터(TFT)를 이용함으로써 빠른 응답 시간이 요구되었고, 이러한 빠른 응답 시간에 의해 발생되는 왜곡을 방지하기 위해, 시스템을 일정 주파수로 동작시키는 경우가 있다.

예를 들어, LCD용 3D TV에서는 LCD 액정의 응답 시간에 의해 왜곡이 생성되는 것을 방지하기 위하여, 시스템을 240Hz로 동작시키는 경우가 있다. 이 경우, 60Hz로 동작시키는 경우에 비해 4배 많아진 프레임들 중 두 프레임은 좌안 및 우안에 해당하는 영상, 나머지 두 프레임은 좌안과 우안의 영상이 변환될 때 시청자에게 보여지는 왜곡을 감추기 위한 블랙(black) 영상이 디스플레이된다.

이와 같이, 시스템의 동작 주파수가 높은 경우 다시 말해, 시스템 스피드가 높은 경우 각각의 동작을 제어하기 위해서는 많은 구동 IC들이 필요하기 때문에, 제조 비용이 증가하는 문제점이 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 시스템 스피드를 낮추어 원가를 절감할 수 있는 타이밍 컨트롤 유닛 및 이를 이용하는 디스플레이 장치 및 방법을 제공하는 것을 기술적 과제로 한다.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 타이밍 컨트롤 유닛은 복수의 신호를 생성하는 신호 생성부; 상기 신호 생성부에서 생성된 신호를, 패널부에 구비된 복수의 전극 각각 또는 상기 복수의 전극 중에서 소정 개수의 전극으로 구성된 전극 군으로 전달하는 스위칭부; 및, 3D 영상 신호가 입력되면 상기 복수의 신호를 상기 전극 군마다 순차적으로 전달하고, 2D 영상 신호가 입력되면 상기 복수의 신호를 상기 복수의 전극에 대해 순차적으로 전달하도록, 상기 스위칭부를 제어하는 제어부;를 포함한다.

일 실시예에 있어서, 상기 타이밍 컨트롤 유닛은 상기 3D 영상 신호를 다운스케일링하고, 필터링하는 3D 영상 처리부;를 더 포함할 수 있다.

여기서, 상기 복수의 전극은, 상기 패널부에 구비된 복수의 셀 각각을 지정하기 위한 복수의 제1 전극이며, 상기 복수의 신호는 상기 복수의 셀을 구동하기 위한 구동 신호일 수 있다.

또한, 상기 복수의 전극은, 상기 3D 영상 신호에 따른 데이터 전압을 상기 복수의 셀 각각에 인가하기 위한 복수의 제2 전극이며, 상기 복수의 신호는 상기 복수의 셀에 대한 영상 데이터 신호일 수 있다.

일 실시예에 있어서, 상기 패널부는, 상기 3D 영상 신호의 데이터를 수신하는 데이터 수신부; 상기 수신된 데이터를 저장하여 출력하는 데이터 레지스터부; 및 상기 데이터 레지스터부에서 출력되는 데이터 신호에 따라 상기 영상 데이터 신호를 출력하는 데이터 래치부;를 포함하며, 상기 스위칭부는, 상기 데이터 레지스터 부 또는 상기 데이터 래치부의 출력을 스위칭할 수 있다.

여기서, 상기 복수의 전극 중에서 상기 전극 군에 인가된 전압은, 일정 전압을 기준으로 서로 반대의 전압일 수 있다.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 타이밍 컨트롤 유닛을 이용하는 디스플레이 장치는 복수의 셀 및 상기 복수의 셀을 구동하기 위한 복수의 전극을 구비한 패널부; 및, 3D 영상 신호가 입력되면, 상기 복수의 전극 중에서 소정 개수의 전극으로 조합된 전극 군에 대해 공통 신호를 전달하는 구동 제어부;를 포함한다.

일 실시예에 있어서, 상기 구동 제어부는, 복수의 신호를 생성하는 신호 생성부; 상기 신호 생성부에서 생성된 신호를 상기 패널부로 전달하는 스위칭부; 및 상기 3D 영상 신호가 입력되면 상기 복수의 신호를 상기 전극 군마다 순차적으로 전달하고, 2D 영상 신호가 입력되면 상기 복수의 신호를 상기 복수의 전극에 대해 순차적으로 전달하도록, 상기 스위칭부를 제어하는 제어부;를 포함할 수 있다.

일 실시예에 있어서, 상기 디스플레이 장치는, 영상 신호를 상기 3D 영상 신호로 변환하여 제공하는 3D 영상 변환부;를 더 포함할 수 있다.

일 실시예에 있어서, 상기 디스플레이 장치는, 상기 3D 영상 신호를 다운스케일링하고, 필터링하는 3D 영상 처리부;를 더 포함할 수 있다.

다른 실시예에 있어서, 상기 3D 영상 변환부 또는 상기 구동 제어부는, 상기 3D 영상 신호를 다운스케일링하고, 필터링하는 3D 영상 처리부;를 포함할 수 있다.

여기서, 상기 복수의 전극은, 상기 복수의 셀 각각을 지정하기 위한 복수의 제1 전극이며, 상기 복수의 신호는 상기 복수의 셀을 구동하기 위한 구동 신호일 수 있다.

또한, 상기 전극 군은, 연속 배치된 2개의 전극으로 이루어질 수 있다.

상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 타이밍 컨트롤 유닛을 이용하는 디스플레이 방법은 복수의 셀 및 상기 복수의 셀을 구동하기 위한 복수의 전극을 구비한 패널부의 상기 복수의 셀에 대한 복수의 신호를 생성하는 단계; 및, 3D 영상 신호가 입력되면, 상기 복수의 전극 중에서 소정 개수의 전극으로 조합된 전극 군마다 상기 복수의 신호를 공통 신호로서 순차적으로 전달하는 단계;를 포함한다.

일 실시예에 있어서, 상기 디스플레이 방법은 2D 영상 신호가 입력되면 상기 복수의 신호를 상기 복수의 전극에 대해 순차적으로 전달하는 단계;를 더 포함할 수 있다.

일 실시예에 있어서, 상기 디스플레이 방법은, 입력된 영상 신호를 상기 3D 영상 신호로 변환하여 제공하는 단계; 및 상기 제공된 3D 영상 신호를 다운스케일링하고, 필터링하는 단계;를 더 포함할 수 있다.

본 발명의 다양한 실시예들에 따르면, 3D 입력 영상에 대한 영상 처리를 함으로써 시스템의 스피드를 조절할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 블럭도이다.
도 2는 본 발명의 다른 실시예에 따른 디스플레이 장치의 개략적인 블럭도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에서 입력되는 영상을 상하로 다운스케일링하는 경우의 3D 영상 변환부 및 구동 제어부의 동작을 설명하기 위한 도면이다.
도 4는 도 2에 도시된 본 발명의 다른 실시예에 따른 디스플레이 장치에서 입력되는 영상을 상하로 다운스케일링하는 일 예를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 구동 제어부에 의해 생성된 신호가 게이트 전극에 인가되는 일 예를 설명하기 위한 도면이다.
도 6a 및 6b는 2D 및 3D 영상에서의 게이트 전극 구동 펄스 출력의 일 예를 설명하기 위한 도면들이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에서 입력되는 영상을 좌우로 다운스케일링하는 경우의 3D 영상 변환부 및 구동 제어부의 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 구동 제어부에서 소스 전극에 인가되는 신호를 스위칭하는 일 예를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치에서의 픽셀-인버전 기법의 일 예를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 타이밍 컨트롤 유닛의 개략적인 블럭도이다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 방법을 보여주는 플로우차트이다.

이하 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.

이하에서는 설명의 편의상 본 발명의 일 실시예에 따른 디스플레이 장치는 액정표시장치(LCD, 이하 'LCD'라 함)를 예를 들어 설명하기로 하며, 본 발명의 디스플레이 장치는 LCD에 한정되지 않고, CRT, PDP, ELD, LED, OLED, FED 등 다양한 디스플레이 장치일 수 있다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 블럭도이다. 도 1에 도시된 바와 같이, 디스플레이 장치(100)는 패널부(110), 3D 영상 변환부(120) 및 구동 제어부(130)를 포함한다.

패널부(110)는 복수의 셀 및 복수의 셀을 구동하기 위한 복수의 전극을 포함한다.

패널부(110)는 액정(Liquid Crystal)의 특성인 광학적 이방성을 이용하여 영상을 디스플레이하는 것으로서, 전계에 의하여 액정의 배열을 변환시키면서 빛의 통과를 제어한다. 이러한, 패널부(110)는 영상을 디스플레이하기 위하여 각 픽셀에 대응되는 복수의 셀을 포함하며, 복수의 셀은 수직 라인에 배열된 복수의 게이트 전극과, 수평 라인에 배열된 복수의 소스 전극에 의해 구동된다.

또한, 패널부(110)는 복수의 게이트 전극을 구동하기 위하여 게이트 구동(gate driver) IC와 복수의 소스 전극을 구동하기 위하여 소스 구동(source driver) IC를 사용하며, 게이트 구동 IC는 LCD의 TFT 어레이의 게이트 신호 배선을 순차적으로 선택하여 스캔 신호를 인가하는 역할을 하며, 소스 구동 IC는 화상 정보인 디지털 데이터를 화소 전압으로 변경하여 데이터 신호 배선에 인가하는 역할을 한다.

여기서, 복수의 전극은 복수의 셀 각각을 지정하기 위한 복수의 제1전극일 수 있다. 다시 말해, 복수의 전극은 패널부(110)의 수직 라인에 배열된 복수의 게이트 전극을 의미한다.

또한, 복수의 전극은 3D 영상 신호에 따른 데이터 전압을 복수의 셀 각각에 인가하기 위한 복수의 제2전극일 수 있다. 다시 말해, 복수의 전극은 패널부(110)의 수평 라인에 배열된 복수의 소스 전극을 의미한다.

3D 영상 변환부(120)는 영상 신호를 3D 영상 신호로 변환하여 제공한다. 3D 영상 변환부(120)는 LCD에서 3D-IC가 기능을 수행할 수 있다. 3D 영상 변환부(120)의 앞 또는 뒤에는 프레임 레이트 컨트롤부(이하, 'FRC'라 함,미도시)가 연결될 수 있으며, FRC는 하나의 프레임을 다수의 프레임으로 확장시키거나, 다수의 프레임을 하나의 프레임으로 축소시키는 역할을 한다.

또한, 3D 영상 변환부(120)는 도 1에 도시된 바와 같이 3D 영상 처리부(122)를 포함하며, 3D 영상 처리부(122)는 3D 영상 신호를 다운스케일링하고, 필터링한다.

한편, 이하에서는 설명의 편의상 영상 변환부에서 출력되는 2D 및 3D 영상은 120Hz에 해당하는 영상으로 가정하기로 하며, 본 발명의 일 실시예에 따른 영상 변환부는 이에 한정되지 않고 100Hz, 200Hz, 240Hz 등 다양한 프레임 레이트에 해당하는 영상을 출력할 수 있다.

예를 들어, 3D 영상 처리부(122)는 입력되는 3D 영상이 FHD(Full High Definition) 120Hz 영상이라고 가정하면, 3D 영상 처리부(112)는 영상을 상하 또는 좌우로 1/2 만큼 데시메이션(decimation)하여 영상을 수직 또는 수평으로 다운스케일링하는 것이다.

따라서, 본 발명의 일 실시예에 따른 디스플레이 장치는 3D 입력 영상을 수직 또는 수평 방향으로 1/2의 크기로 줄임에 따라, 시스템의 클럭을 절반으로 줄일 수 있기 때문에, 240Hz의 프레임 레이트(frame rate)를 구현할 수 있다.

여기서, 3D 영상 처리부(122)는 3D 영상 신호를 다운스케일링하는 경우, 영상의 디재그(dejag) 및 안티-알리아싱(Anti-aliasing)을 위하여 통계적 방법으로 로우패스 필터(LPF)를 이용할 수 있다.

한편, 3D 영상 처리부(122)는 도 1에 도시된 바와 같이, 3D 영상 변환부(120)에 포함될 수도 있지만, 3D 영상 변환부(120) 외부에 별도로 구비될 수 있다.

구동 제어부(130)는 3D 영상 신호가 입력되면, 복수의 전극 중에서 소정 개수의 전극으로 조합된 전극 군에 대해 공통 신호를 전달한다. 도 1에 도시된 바와 같이, 구동 제어부(130)는 신호 생성부(132), 스위칭부(134) 및 제어부(136)를 포함한다. 한편, 구동 제어부(130)는 LCD에서 TCON(Timing Controller)이 기능을 수행할 수 있다.

여기서, TCON은 일반적으로 입력된 디지털 신호를 컬럼 화면에 크기에 맞추어 구동 IC가 처리가능한 형태의 디지털 신호로 변환하고, 소스 구동 IC 및 게이트 구동 IC에 필요한 여러 가지 타이밍 제어 신호(timing control signal)을 생성한다.

신호 생성부(132)는 복수의 신호를 생성한다.

여기서, 복수의 제1전극에 전달되는 복수의 신호는 복수의 셀을 구동하기 위한 구동 신호일 수 있다. 다시 말해, 패널부(110)의 수직 라인에 배열된 복수의 게이트 전극을 구동하기 위한 게이트 구동 전압 펄스일 수 있다.

또한, 복수의 제2전극에 전달되는 복수의 신호는 복수의 셀에 대한 영상 데이터 신호일 수 있다. 다시 말해, 패널부(110)의 수평 라인에 배열된 복수의 소스 전극을 구동하기 위한 소스 구동 데이터 신호일 수 있다.

스위칭부(134)는 신호 생성부(132)에서 생성된 신호를 패널부(110)로 전달한다. 다시 말해, 스위칭부(134)는 후술하는 제어부(136)의 제어에 따라, 신호 생성부(132)에서 생성된 복수의 신호를 패널부(110)로 전달하는 역할을 한다.

제어부(136)는 3D 영상 신호가 입력되면 복수의 신호를 전극 군마다 순차적으로 전달하고, 2D 영상 신호가 입력되면 복수의 신호를 복수의 전극에 대해 순차적으로 전달하도록, 스위칭부(134)를 제어한다.

다시 말해, 제어부(136)는 입력되는 영상 신호가 2D 영상 신호인 경우에는 신호 생성부(132)에서 생성된 복수의 신호 각각에 대응되는 복수의 전극에 순차적으로 인가되도록 스위칭부(134)를 제어하며, 입력되는 영상 신호가 3D 영상 신호인 경우에는 신호 생성부(132)에서 생성된 복수의 신호를 복수의 전극 중에서 소정 개수의 전극으로 조합된 전극 군마다 순차적으로 인가되도록 스위칭부(134)를 제어한다.

여기서, 전극 군은 연속 배치된 2개의 전극으로 이루어질 수 있다.

예를 들어, 영상 처리부(122)에 의해 3D 입력 영상이 1080P(progressive) 영상에서 540P 영상으로 다운스케일링된 경우, 540P 영상을 패널부(110)에 다시 1080P 영상으로 디스플레이하기 위하여, 제어부(136)는 하나의 수평 라인에 해당하는 영상 신호를 액정의 두 개의 수평 라인에 디스플레이할 수 있도록 2개의 게이트 전극에 공통으로 전압이 순차적으로 인가되도록 스위칭부(134)를 제어한다. 여기서, 2개의 게이트 전극에 공통으로 전압을 인가하는 방법으로 게이트 클럭 신호인 CPV(clock pulse vertical) 하나의 라인을 이용하여 게이트 전극에 전압을 인가할 수 있고, CPV 두 개의 라인을 이용하여 게이트 전극에 전압을 인가할 수도 있다. 한편, SPVA(Super Patterned Vertical Alignment) 계열의 LCD는 4개의 게이트 전극에 공통으로 전압이 인가될 수 있다.

또한, 영상 처리부(122)에 의해 3D 입력 영상이 1920pixel 영상에서 960pixel 영상으로 다운스케일링된 경우, 960pixel 영상을 패널부(110)에 다시 1920pixel 영상으로 디스플레이하기 위하여, 제어부(136)는 하나의 수직 라인에 해당하는 영상 신호를 액정의 두 개의 수직 라인에 디스플레이할 수 있도록 2개의 소스 전극에 공통으로 전압이 인가되도록 스위칭부(134)를 제어한다. 여기서, 2개의 소스 전극에 공통으로 전압을 인가하는 방법으로 하나의 도트(dot) 클럭을 이용하여 소스 전극에 전압을 인가할 수 있고, 두 개의 도트 클럭을 이용하여 소스 전극에 전압을 인가할 수도 있다. 한편, SPVA(Super Patterned Vertical Alignment) 계열의 LCD는 4개의 소스 전극에 공통으로 전압이 인가될 수 있다.

도 2는 본 발명의 다른 실시예에 따른 디스플레이 장치의 개략적인 블럭도이다. 도 2에 도시된 바와 같이, 디스플레이 장치(200)는 패널부(210), 3D 영상 변환부(220) 및 구동 제어부(230)를 포함한다.

도 2에 도시된 디스플레이 장치(200)와 도 1에 도시된 디스플레이 장치(100)의 차이점은 3D 영상 변환부(220)가 3D 영상 처리부를 포함하는 것이 아니라, 구동 제부(230)가 3D 영상 처리부(232)를 포함하는 점에 있다. 한편, 도 2에 도시된 각각의 구성 요소들의 기능은 도 1에 도시된 구성 요소들의 기능과 동일하므로, 도 2에 도시된 각 구성 요소들에 대한 자세한 설명은 생략하기로 한다.

도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에서 입력되는 영상을 상하로 다운스케일링하는 경우의 3D 영상 변환부 및 구동 제어부의 동작을 설명하기 위한 도면이다.

한편, 이하에서는 설명의 편의상, 2D 영상의 경우 1920×1080P×120Hz에 해당하는 영상으로 가정하고, 3D 영상의 경우 1920×1080P×60Hz×LR에 해당하는 영상으로 가정하기로 하며, 본 발명의 일 실시예에 따른 디스플레이 장치의 영상 변환부에서 출력되는 영상의 해상도는 1920×1080P에 한정되지 않고, 960×1080P 또는 1920×540P 등 다양한 해상도에 해당하는 영상을 출력할 수 있다.

도 3에 도시된 제1유닛(320)은 도 1에 도시된 3D 영상 변환부(120)에 대응되며, 제2유닛(330)은 도 2에 도시된 구동 제어부(230)에 대응될 수 있다.

도 3에 도시된 바와 같이, 1920×1080P×120Hz의 2D 영상이 3D-IC에서 출력되는 경우, 제1유닛(320)에서는 다운스케일링, 디재그 및 안티-알리아싱 기능을 수행하지 않고, 제2유닛(330)의 MMU(Memory Management Unit), DCC(Dynamic Capacitance Capture) 및 ACC(Accurate Color Capture) 기능을 거쳐 1920×1080P×120Hz의 2D 영상에 해당하는 영상 신호 및 타이밍 신호를 출력한다.

여기서, MMU는 메모리 관리 장치를 의미한다. 또한, DCC는 LCD의 응답 속도를 향상시키기 위한 방법으로서, 임의의 화소에 대한 이전 프레임의 계조 값과 현재 프레임의 계조 값을 비교하여 그 차이보다 더 큰 값이 이전 프레임의 계조 값에 더해지도록 레드(R), 그린(G), 블루(B)의 RGB 데이터의 처리하는 기능을 수행한다. 그리고, ACC는 색 특성의 향상을 위한 방법으로서, 입력 RGB 데이터의 비트 수를 증가시키지 않고 표시 가능한 계조 수를 증가시키는 기능을 수행한다.

또한, 도 3에 도시된 바와 같이, 1920×1080P×60Hz×LR의 3D 영상이 3D-IC에서 출력되는 경우, 제1유닛(320) 또는 제2유닛(330)의 3D 영상 처리부에서는 영상을 상하로 1/2 크기인 540P 영상으로 다운스케일링하고, 다운스케일링한 영상을 디재그 및 안티-알리아싱하고 제2유닛(330)의 MMU(Memory Management Unit), DCC(Dynamic Capacitance Capture) 및 ACC(Accurate Color Capture) 기능을 거쳐 1920×540P×240Hz의 3D 영상에 해당하는 영상 신호 및 타이밍 신호를 출력한다.

여기서, MMU는 프레임 메모리(Frame Mem)를 2배의 스피드를 이용하여 읽어들여 120Hz에 해당하는 3D 영상을 240Hz에 해당하는 3D 영상으로 변환시킨다. 여기서, 프레임 메모리(Frame Mem)는 일 예로 64Mbit DDR일 수 있으며, 본 발명은 이에 한정되지 않고, 다양한 메모리가 프레임 메모리로 이용될 수 있다.

또한, 제2유닛(330)과 패널부(미도시) 사이의 인터페이스(Interface) 표준(Standard) Mini-LVDS(Low Voltage Difference Signaling) 또는 AIPI(An Advanced Intra-Panel Interface) 또는 AIPI+가 이용될 수 있으며, 본 발명은 이에 한정되지 않고, 패널부와 제2유닛에 대응되는 구동 제어부 사이의 인터페이스는 다양한 인터페이스가 이용될 수 있다.

다시 말해, 제1유닛(320)은 3D-IC에서 출력되는 영상이 2D 영상인 경우, 바이패스(bypass) 시키고, 3D-IC에서 출력되는 영상이 3D 영상인 경우에만 제2유닛(330)이 상술한 MMU, DCC, ACC 기능을 수행하는 것이다.

도 4는 도 2에 도시된 본 발명의 다른 실시예에 따른 디스플레이 장치에서 입력되는 영상을 상하로 다운스케일링하는 일 예를 설명하기 위한 도면이다.

도 4에 도시된 바와 같이, 3D 영상 변환부(220)에서 출력되는 3D 영상(410)이 좌안 및 우안 각각 60프레임씩 총 120프레임인 120Hz에 해당하는 영상을 출력하는 경우, 구동 제어부(230)의 3D 영상 처리부(232)에서는 영상을 상하로 1/2 크기인 540P 영상으로 다운스케일링하고, 다운스케일링한 영상을 디재그 및 안티-알리아싱하는 기능(420)을 수행한다. 그 결과, 디스플레이 장치(200)는 구동 제어부(230)의 출력 신호인 240Hz 영상(430)에 해당하는 영상 신호 및 두 개의 게이트 전극에 전압을 인가하는 타이밍 신호(440)에 따라 패널부(210)에 최종 영상(450)을 디스플레이한다.

도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 구동 제어부에 의해 생성된 신호가 게이트 전극에 인가되는 일 예를 설명하기 위한 도면이다.

도 5에 도시된 2D/3D 영상 출력부(510)는 도 1 및 도 2에 도시된 3D 영상 변환부에 대응되며, TCON(520)은 도 1 및 도 2에 도시된 구동 제어부에 대응될 수 있다.

도 5에 도시된 바와 같이, 2D/3D 영상 출력부(510)는 좌안-우안 프레임(LR) 또는 좌안-좌안-우안-우안 프레임(LLRR) 또는 좌안-블랙-우안-블랙 프레임(LBRB)의 120Hz 또는 240Hz에 해당하는 2D 또는 3D 영상을 출력하며, TCON(520)의 타이밍 신호에 따라 두 개의 게이트 전극에 전압이 순차적으로 인가되는 것을 알 수 있다.

따라서, 본 발명의 일 실시예에 따른 디스플레이 장치는 두 개의 게이트 전극에 대하여 순차적으로 공통으로 전압을 인가함으로써 시스템의 클럭을 감소시킬 수 있으며, 이에 따라 구동 IC 제조 가격을 낮추어 원가를 절감할 수 있다.

도 6a 및 6b는 2D 및 3D 영상에서의 게이트 전극 구동 펄스 출력의 일 예를 설명하기 위한 도면이다.

입력되는 영상이 2D 영상인 경우에는 도 6a에 도시된 바와 같이, 각 게이트 전극마다 전압이 순차적으로 인가되는 반면, 입력되는 영상이 3D 영상인 경우에는 도 6b에 도시된 바와 같이, 두 개의 게이트 전극에 공통으로 전압이 인가되는 것을 알 수 있다. 또한, 도 6a 및 6b에서는 게이트 클럭 신호인 CPV가 2개 라인으로 구동되는 것으로 도시되어 있으나, 하나의 CPV 라인에 의해 구동될 수도 있다.

도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에서 입력되는 영상을 좌우로 다운스케일링하는 경우의 3D 영상 변환부 및 구동 제어부의 동작을 설명하기 위한 도면이다.

도 7에 도시된 제1유닛(720)는 도 1에 도시된 3D 영상 변환부(120)에 대응되며, 제2유닛(730)은 도 2에 도시된 구동 제어부(230)에 대응될 수 있다.

한편, 도 7에 도시된 MMU, DCC 및 ACC의 기능은 도 3에서 이미 설명하였는바, 이하에서는 이에 대한 자세한 설명은 생략하기로 한다.

도 7에 도시된 바와 같이, 1920×1080P×120Hz의 2D 영상이 3D-IC에서 출력되는 경우에는 제1유닛(720)에서는 다운스케일링, 디재그 및 안티-알리아싱 기능을 수행하지 않고, 구동 제어부(230)의 MMU(Memory Management Unit), DCC(Dynamic Capacitance Capture) 및 ACC(Accurate Color Capture) 기능을 거쳐 1920×1080P×120Hz의 2D 영상에 해당하는 영상 신호 및 타이밍 신호를 출력한다.

또한, 도 7에 도시된 바와 같이, 1920×1080P×60Hz×LR의 3D 영상이 3D-IC에서 출력되는 경우, 제1유닛(720) 또는 제2유닛(730)의 3D 영상 처리부에서는 영상을 좌우로 1/2 크기인 960pixel 영상으로 다운스케일링하고, 다운스케일링한 영상을 디재그 및 안티-알리아싱하고 제2유닛(730)의 MMU(Memory Management Unit), DCC(Dynamic Capacitance Capture) 및 ACC(Accurate Color Capture) 기능을 거쳐 960×1080P×240Hz의 3D 영상에 해당하는 영상 신호 및 타이밍 신호를 출력한다.

또한, 제2유닛(730)과 패널부(미도시) 사이의 인터페이스(Interface) 표준(Standard)은 Mini-LVDS(Low Voltage Difference Signaling) 또는 AIPI(An Advanced Intra-Panel Interface) 또는 AIPI+가 이용될 수 있으며, 본 발명은 이에 한정되지 않고, 패널부와 제2유닛에 대응되는 구동 제어부 사이의 인터페이스는 다양한 인터페이스가 이용될 수 있다.

다시 말해, 제1유닛(720)은 3D-IC에서 출력되는 영상이 2D 영상인 경우, 바이패스(bypass) 시키고, 3D-IC에서 출력되는 영상이 3D 영상인 경우에만 제2유닛(730)이 상술한 MMU, DCC, ACC 기능을 수행하는 것이다.

도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 구동 제어부에서 소스 전극에 인가되는 신호를 스위칭하는 일 예를 설명하기 위한 도면이다.

도 8에 도시된 바와 같이, 도 1 및 도 2에 도시된 패널부의 소스 구동 IC는 3D 영상 신호의 데이터를 수신하는 데이터 수신부(810), 수신된 데이터를 저장하여 출력하는 데이터 레지스터부(820) 및 데이터 레지스터부(820)에서 출력되는 데이터 신호에 따라 영상 데이터 신호를 출력하는 데이터 래치부(830)를 포함한다.

여기서, 도 8에 도시된 스위치는 도 1 및 도 2의 스위칭부(134,236)에 대응되며, 도 1 및 도 2의 제어부(136,238)의 제어 신호에 대응되는 2D/3D 스위치 인에이블(Switch Enable) 신호에 따라 데이터 레지스터부(820) 또는 데이터 래치부(830)의 출력을 스위칭하는 것을 알 수 있다. 또한, 입력 영상이 3D 영상인 경우상술한 두 개의 게이트 전극마다 순차적으로 공통된 전압을 인가하는 방식과 유사하게, RGB 데이터에 대하여 레드, 그린, 블루 각각에 해당하는 두 개의 소스 전극에 공통된 전압을 인가하는 것을 알 수 있다.

또한, 도 8에서는 2D/3D 스위치 인에이블(Switch Enable) 신호에 따라 데이터 레지스터부(820) 및 데이터 래치부(830) 모두의 출력을 제어하는 것으로 도시되어 있으나, 다른 실시예에 있어서, 2D/3D 스위치 인에이블(Switch Enable) 신호에 따라 데이터 레지스터부(820) 또는 데이터 래치부(830) 하나의 출력만을 제어할 수도 있다.

도 9는 본 발명의 일 실시예에 따른 디스플레이 장치에서의 픽셀-인버전 기법의 일 예를 설명하기 위한 도면이다.

도 9에 도시된 바와 같이, LCD에서 픽셀-인버전 기법으로 프레임 인버전(Frame Inversion), H라인 인버전(H-Line Inversion), 도트 인버전(Dot Inversion) 기법이 이용될 수 있다.

본 발명의 일 실시예에 따른 디스플레이 장치는 도트 인버전 기법을 이용할 수 있다. 따라서, 복수의 전극 중에서 연속된 두 개의 게이트 전극 또는 연속된 두개의 소스 전극에 인가된 전압은 일정 전압(V-common)을 기준을 서로 반대의 전압이 인가될 수 있다.

도 10은 본 발명의 일 실시예에 따른 타이밍 컨트롤 유닛의 개략적인 블럭도이다. 도 10에 도시된 바와 같이, 타이밍 컨트롤 유닛(1000)은 3D 영상 처리부(1100), 신호 생성부(1200), 스위칭부(1300) 및 제어부(1400)를 포함한다.

3D 영상 처리부(1100)는 3D 영상 신호를 다운스케일링하고, 필터링한다.

예를 들어, 3D 영상 처리부(1100)는 입력되는 3D 영상이 FHD(Full High Definition) 120Hz 영상이라고 가정하면, 3D 영상 처리부(112)는 영상을 상하 또는 좌우로 1/2 만큼 데시메이션(decimation)하여 영상을 수직 또는 수평으로 다운스케일링하는 것이다.

따라서, 본 발명의 일 실시예에 따른 타이밍 컨트롤 유닛은 3D 입력 영상을 수직 또는 수평 방향으로 1/2의 크기로 줄임에 따라, 시스템의 클럭을 절반으로 줄일 수 있기 때문에, 240Hz의 프레임 레이트(frame rate)를 구현할 수 있다.

여기서, 3D 영상 처리부(1100)는 3D 영상 신호를 다운스케일링하는 경우, 영상의 디재그(dejag) 및 안티-알리아싱(Anti-aliasing)을 위하여 통계적 방법으로 로우패스 필터(LPF)를 이용할 수 있다.

신호 생성부(1200)는 복수의 신호를 생성한다.

여기서, 복수의 제1전극에 전달되는 복수의 신호는 복수의 셀을 구동하기 위한 구동 신호일 수 있다. 다시 말해, 패널부의 수직 라인에 배열된 복수의 게이트 전극을 구동하기 위한 게이트 구동 전압 펄스일 수 있다.

또한, 복수의 제2전극에 전달되는 복수의 신호는 복수의 셀에 대한 영상 데이터 신호일 수 있다. 다시 말해, 패널부의 수평 라인에 배열된 복수의 소스 전극을 구동하기 위한 소스 구동 데이터 신호일 수 있다.

스위칭부(1300)는 신호 생성부(1200)에서 생성된 신호를 패널부에 구비된 복수의 전극 각각 또는 복수의 전극 중에서 소정 개수의 전극으로 구성된 전극 군으로 전달한다. 다시 말해, 스위칭부(1300)는 후술하는 제어부(1400)의 제어에 따라, 신호 생성부(1300)에서 생성된 복수의 신호를 패널부(110)로 전달하는 역할을 한다.

제어부(1400)는 3D 영상 신호가 입력되면 복수의 신호를 전극 군마다 순차적으로 전달하고, 2D 영상 신호가 입력되면 복수의 신호를 복수의 전극에 대해 순차적으로 전달하도록, 스위칭부(1300)를 제어한다.

다시 말해, 제어부(1400)는 입력되는 영상 신호가 2D 영상 신호인 경우에는 신호 생성부(1200)에서 생성된 복수의 신호 각각에 대응되는 복수의 전극에 순차적으로 인가되도록 스위칭부(1300)를 제어하며, 입력되는 영상 신호가 3D 영상 신호인 경우에는 신호 생성부(1200)에서 생성된 복수의 신호를 복수의 전극 중에서 소정 개수의 전극으로 조합된 전극 군마다 순차적으로 인가되도록 스위칭부(1300)를 제어한다.

여기서, 복수의 전극은 복수의 셀 각각을 지정하기 위한 복수의 제1전극이며, 복수의 제1전극에 전달되는 복수의 신호는 복수의 셀을 구동하기 위한 구동 신호일 수 있다. 다시 말해, 복수의 전극은 패널부의 수직 라인에 배열된 복수의 게이트 전극을 의미하며, 복수의 제1전극에 전달되는 복수의 신호는 패널부의 수직 라인에 배열된 복수의 게이트 전극을 구동하기 위한 게이트 구동 전압 펄스일 수 있다.

또한, 복수의 전극은 3D 영상 신호에 따른 데이터 전압을 복수의 셀 각각에 인가하기 위한 복수의 제2전극이며, 복수의 제2전극에 전달되는 복수의 신호는 복수의 셀에 대한 영상 데이터 신호일 수 있다. 다시 말해, 복수의 전극은 패널부의 수평 라인에 배열된 복수의 소스 전극을 의미하며, 복수의 제2전극에 전달되는 복수의 신호는 패널부의 수평 라인에 배열된 복수의 소스 전극을 구동하기 위한 소스 구동 데이터 신호일 수 있다.

일 실시예에 있어서, 패널부는 3D 영상 신호의 데이터를 수신하는 데이터 수신부, 수신된 데이터를 저장하여 출력하는 데이터 레지스터부 및 데이터 레지스터부에서 출력되는 데이터 신호에 따라 영상 데이터 신호를 출력하는 데이터 래치부를 포함할 수 있으며, 스위칭부(1300)는 데이터 레지스터 부 또는 데이터 래치부의 출력을 스위칭할 수 있다.

일 실시예에 있어서, 복수의 전극 중에서 전극 군에 인가된 전압은 일정 전압을 기준으로 서로 반대의 전압일 수 있다.

도 11은 본 발명의 일 실시예에 따른 디스플레이 방법을 보여주는 플로우차트이다.

먼저, 복수의 셀 및 복수의 셀을 구동하기 위한 복수의 전극을 구비한 패널부의 복수의 셀에 대한 복수의 신호를 생성한다(S1110).

일 실시예에 있어서, 복수의 신호를 생성하는 단계(S1199) 이전에는 입력된 영상 신호를 3D 영상 신호로 변환하에 제공하고, 제공된 3D 영상을 다운스케일링 g하고 필터링하는 단계를 더 포함할 수 있다.

다음으로, 입력되는 영상 신호가 2D 영상 신호인지 또는 3D 영상 신호인지 여부를 판단한다(S1120).

만일, 3D 영상 신호가 입력된 것으로 판단된 경우, 복수의 전극 중에서 소정 개수의 전극을 조합된 전극 군마다 복수의 신호를 공통 신호로서 순차적으로 전달한다(S1130). 여기서, 전극 군은 연속 배치된 2개의 전극으로 이루어질 수 있다.

한편, 2D 영상 신호가 입력된 것으로 판단된 경우, 복수의 신호를 복수의 전극에 대해 순차적으로 전달한다(S1140).

한편, 상술한 디스플레이 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터로 판독 가능한 기록 매체에 기록될 수 있다. 이때, 컴퓨터로 판독 가능한 기록매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 한편, 기록매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.

컴퓨터로 판독 가능한 기록매체에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(Magnetic Media), CD-ROM, DVD와 같은 광기록 매체(Optical Media), 플롭티컬 디스크(Floptical Disk)와 같은 자기-광 매체(Magneto-Optical Media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 한편, 이러한 기록매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다.

또한, 프로그램 명령에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

한편, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 : 디스플레이 장치 110 : 패널부
120 : 3D 영상 변환부 122 : 3D 영상 처리부
130 : 구동 제어부 132 : 신호 생성부
134 : 스위칭부 136 : 제어부

Claims

복수의 셀 및 상기 복수의 셀을 구동하기 위한 복수의 전극을 구비한 패널부; 및
2D 모드에서는 복수의 구동 신호를 상기 복수의 전극에 대하여 각 전극 단위로 순차적으로 전달하고, 3D 모드에서는 상기 복수의 구동 신호를 상기 복수의 전극을 기설정된 개수로 그룹핑한 복수의 전극 군에 대하여 각 전극 군 단위로 순차적으로 전달하는 구동 제어부;를 포함하는 디스플레이 장치.
제1항에 있어서,
상기 구동 제어부는,
상기 복수의 구동 신호를 생성하는 신호 생성부;
상기 복수의 구동 신호를 상기 패널부로 전달하기 위한 스위칭부; 및
상기 2D 모드에서는 상기 복수의 구동 신호를 상기 복수의 전극에 대하여 각 전극 단위로 순차적으로 전달하고, 상기 3D 모드에서는 상기 복수의 구동 신호를 상기 복수의 전극을 기설정된 개수로 그룹핑한 복수의 전극 군에 대하여 각 전극 군 단위로 순차적으로 전달하도록 상기 스위칭부를 제어하는 제어부;를 포함하는 것을 특징으로 하는 디스플레이 장치.
제2항에 있어서,
상기 3D 모드에서 3D 영상 신호를 다운스케일링하고, 필터링하는 3D 영상 처리부;를 더 포함하며,
상기 패널부는 상기 3D 영상 처리부에서 다운스케일링 및 필터링된 상기 3D 영상 신호를 디스플레이하는 것을 특징으로 하는 디스플레이 장치.
제3항에 있어서,
상기 제어부는,
상기 2D 모드에서는 제1 프레임 레이트에 따라 제1 해상도의 2D 영상을 상기 패널부에 디스플레이하고, 상기 3D 모드에서는 상기 제1 프레임 레이트보다 높은 제2 프레임 레이트에 따라 상기 제1 해상도 보다 낮은 제2 해상도의 3D 영상을 상기 패널부에 디스플레이하는 것을 특징으로 하는 디스플레이 장치.
제4항에 있어서,
상기 각 전극 군은 연속적으로 배치된 2개의 전극으로 구성되며,
상기 제2 프레임 레이트는 상기 제1 프레임 레이트의 2배이며,
상기 제2 해상도는 상기 제1 해상도의 1/2배인 것을 특징으로 하는 디스플레이 장치.
제5항에 있어서,
상기 복수의 전극은,
상기 패널부에 구비된 복수의 게이트 전극 또는 상기 패널부에 구비된 복수의 소스 전극인 것을 특징으로 하는 디스플레이 장치.
삭제
제6항에 있어서,
상기 복수의 전극은 상기 패널부에 구비된 복수의 소스 전극이며,
상기 패널부는,
상기 3D 영상 신호의 데이터를 수신하는 데이터 수신부;
상기 수신된 데이터를 저장하여 출력하는 데이터 레지스터부; 및
상기 데이터 레지스터부에서 출력되는 데이터 신호에 따라 상기 영상 데이터 신호를 출력하는 데이터 래치부;를 포함하며,
상기 스위칭부는, 상기 데이터 레지스터부 또는 상기 데이터 래치부의 출력을 스위칭하는 것을 특징으로 하는 디스플레이 장치.
삭제
삭제
복수의 셀 및 상기 복수의 셀을 구동하기 위한 복수의 전극을 구비한 패널부를 포함하는 디스플레이 장치의 디스플레이 방법에 있어서,
상기 복수의 셀에 대한 복수의 구동 신호를 생성하는 단계; 및
2D 모드에서는 상기 복수의 구동 신호를 상기 복수의 전극에 대하여 각 전극 단위로 순차적으로 전달하고, 3D 모드에서는 상기 복수의 구동 신호를 상기 복수의 전극을 기설정된 개수로 그룹핑한 복수의 전극 군에 대하여 각 전극 군 단위로 순차적으로 전달하는 단계;를 포함하는 디스플레이 방법.
삭제
제11항에 있어서,
상기 3D 모드에서 3D 영상 신호를 다운스케일링하고 필터링하는 단계; 및,
다운스케일링 및 필터링된 상기 3D 영상 신호를 디스플레이하는 단계;를 더 포함하는 것을 특징으로 하는 디스플레이 방법.
제13항에 있어서,
상기 디스플레이하는 단계는,
상기 2D 모드에서는 제1 프레임 레이트에 따라 제1 해상도의 2D 영상을 상기 패널부에 디스플레이하고, 상기 3D 모드에서는 상기 제1 프레임 레이트보다 높은 제2 프레임 레이트에 따라 상기 제1 해상도보다 낮은 제2 해상도의 3D 영상을 상기 패널부에 디스플레이하는 것을 특징으로 하는 디스플레이 방법.
제14항에 있어서,
상기 각 전극 군은 연속적으로 배치된 2개의 전극으로 구성되며,
상기 제2 프레임 레이트는 상기 제1 프레임 레이트의 2배이며,
상기 제2 해상도는 상기 제1 해상도의 1/2배인 것을 특징으로 하는 디스플레이 방법.
제15항에 있어서,
상기 복수의 전극은,
상기 패널부에 구비된 복수의 게이트 전극 또는 상기 패널부에 구비된 복수의 소스 전극인 것을 특징으로 하는 디스플레이 방법.
삭제
복수의 구동 신호를 생성하는 신호 생성부;
상기 복수의 구동 신호를, 패널부에 구비된 복수의 전극으로 전달하는 스위칭부; 및
2D 모드에서는 상기 복수의 구동 신호를 상기 복수의 전극에 대하여 각 전극 단위로 순차적으로 전달하고, 3D 모드에서는 상기 복수의 구동 신호를 상기 복수의 전극을 기설정된 개수로 그룹핑한 복수의 전극 군에 대하여 각 전극 군 단위로 순차적으로 전달하도록 상기 스위칭부를 제어하는 제어부;를 포함하는 타이밍 컨트롤 유닛.
제18항에 있어서,
상기 3D 모드에서 3D 영상 신호를 다운스케일링하고, 필터링하는 3D 영상 처리부;를 더 포함하는 것을 특징으로 하는 타이밍 컨트롤 유닛.
제19항에 있어서,
상기 타이밍 컨트롤 유닛은,
상기 2D 모드에서는 제1 프레임 레이트에 따라 제1 해상도의 2D 영상을 상기 패널부로 출력하고, 상기 3D 모드에서는 상기 제1 프레임 레이트 보다 높은 제2 프레임 레이트에 따라 상기 제1 해상도 보다 낮은 제2 해상도의 3D 영상 신호를 상기 패널부로 출력하는 것을 특징으로 하는 타이밍 컨트롤 유닛.
제20항에 있어서,
상기 각 전극 군은 연속적으로 배치된 2개의 전극으로 구성되며,
상기 제2 프레임 레이트는 상기 제1 프레이미 레이트의 2배이며,
상기 제2 해상도는 상기 제1 해상도의 1/2배인 것을 특징으로 하는 타이밍 컨트롤 유닛.
제21항에 있어서,
상기 복수의 전극은,
상기 패널부에 구비된 복수의 게이트 전극 또는 상기 패널부에 구비된 복수의 소스 전극인 것을 특징으로 하는 타이밍 컨트롤 유닛.
제22항에 있어서,
상기 복수의 전극은 상기 패널부에 구비된 복수의 소스 전극이며,
상기 패널부는,
상기 3D 영상 신호의 데이터를 수신하는 데이터 수신부;
상기 수신된 데이터를 저장하여 출력하는 데이터 레지스터부; 및
상기 데이터 레지스터부에서 출력되는 데이터 신호에 따라 상기 영상 데이터 신호를 출력하는 데이터 래치부;를 포함하며,
상기 스위칭부는,
상기 데이터 레지스터부 또는 상기 데이터 래치부의 출력을 스위칭하는 것을 특징으로 하는 타이밍 컨트롤 유닛.