KR20180039232A - 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법 - Google Patents

프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180039232A
KR20180039232A KR1020160130109A KR20160130109A KR20180039232A KR 20180039232 A KR20180039232 A KR 20180039232A KR 1020160130109 A KR1020160130109 A KR 1020160130109A KR 20160130109 A KR20160130109 A KR 20160130109A KR 20180039232 A KR20180039232 A KR 20180039232A
Authority
KR
South Korea
Prior art keywords
signal
clock
control signal
driving
voltage
Prior art date
Application number
KR1020160130109A
Other languages
English (en)
Other versions
KR102556084B1 (ko
Inventor
안광수
박보윤
김홍규
서지명
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160130109A priority Critical patent/KR102556084B1/ko
Priority to US15/707,456 priority patent/US10638086B2/en
Priority to CN201710927381.1A priority patent/CN107919098B/zh
Priority to EP17193926.7A priority patent/EP3306604A1/en
Priority to JP2017193242A priority patent/JP7109173B2/ja
Publication of KR20180039232A publication Critical patent/KR20180039232A/ko
Priority to US16/847,935 priority patent/US11172161B2/en
Application granted granted Critical
Publication of KR102556084B1 publication Critical patent/KR102556084B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

표시 장치는 외부로부터 수신된 영상 신호 및 제어 신호에 응답해서 데이터 구동회로를 제어하고, 게이트 구동회로로 클럭 신호 및 구동 전압을 제공하는 구동 컨트롤러를 포함하며, 상기 구동 컨트롤러는, 상기 제어 신호에 근거해서 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호를 복원하고, 상기 블랭크 구간의 시간 길이에 따라서 상기 게이트 구동회로로 제공되는 상기 구동 전압의 전압 레벨을 설정한다.

Description

프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법{DISPLAY DEVICE CAPABLE OF CHANGING FRAME RATE AND OPERATING METHOD THEREOF}
본 발명은 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법에 관한 것이다.
표시장치는 복수의 게이트 라인들, 복수의 데이터 라인들, 상기 복수의 게이트 라인들과 상기 복수의 데이터 라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 복수의 게이트 라인들에 게이트 신호들을 제공하는 게이트 구동회로 및 복수의 데이터 라인들에 데이터 신호들을 출력하는 데이터 구동회로를 포함한다.
고화질 게임 영상 및 가상 현실 영상은 그래픽 처리 프로세서에서 랜더링하는데 많은 시간을 필요로 한다. 한 프레임의 영상 신호에 대한 렌더링 시간이 표시 장치의 프레임 레이트보다 길어지는 경우, 표시 장치에 표시되는 영상의 품질이 저하될 수 있다.
따라서 본 발명의 목적은 표시 영상의 품질을 향상시킬 수 있는 표시 장치를 제공하는데 있다.
본 발명의 다른 목적은 표시 영상의 품질을 향상시킬 수 있는 표시 장치의 동작 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 표시 장치는,
복수의 게이트 라인들과 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널과, 클럭 신호 및 구동 전압을 수신하고, 상기 복수의 게이트 라인들을 구동하는 게이트 구동회로와, 상기 복수의 데이터 라인들을 구동하는 데이터 구동회로, 및 외부로부터 수신된 영상 신호 및 제어 신호에 응답해서 상기 데이터 구동회로를 제어하고, 상기 게이트 구동회로로 상기 클럭 신호 및 상기 구동 전압을 제공하는 구동 컨트롤러를 포함한다. 상기 구동 컨트롤러는, 상기 제어 신호에 근거해서 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호를 복원하고, 상기 블랭크 구간의 시간 길이에 따라서 상기 게이트 구동회로로 제공되는 상기 구동 전압의 전압 레벨을 설정한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 상기 블랭크 구간의 시간 길이가 짧을수록 상기 구동 전압의 전압 레벨을 노말 레벨보다 높게 설정한다.
이 실시예에 있어서, 상기 게이트 구동회로는 상기 클럭 신호에 응답해서 상기 복수의 게이트 라인들을 순차적으로 구동하고,상기 복수의 게이트 라인들을 상기 구동 전압으로 디스챠지한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 상기 제어 신호를 상기 데이터 인에이블 신호로 복원하고, 상기 데이터 인에이블 신호에 동기해서 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 전압 레벨 제어 신호를 출력하는 컨트롤러, 및 상기 클럭 펄스 신호에 응답해서 상기 클럭 신호를 생성하고, 상기 전압 레벨 제어 신호에 대응하는 전압 레벨을 갖는 상기 구동 전압을 발생하는 클럭 발생 회로를 포함한다.
이 실시예에 있어서, 상기 컨트롤러는, 상기 제어 신호를 상기 데이터 인에이블 신호로 복원하는 수신부, 상기 데이터 인에이블 신호에 동기해서 상기 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 상기 전압 레벨 제어 신호를 출력하는 제어 신호 발생부를 포함한다.
이 실시예에 있어서, 상기 제어 신호 발생부는, 상기 데이터 인에이블 신호의 상기 표시 구간과 상기 블랭크 구간에 기초해서 프레임 레이트를 감지하는 프레임 레이트 감지부, 감지된 프레임 레이트에 대응하는 상기 전압 레벨 제어 신호를 출력하는 전압 제어기, 및 상기 클럭 펄스 신호를 생성하는 클럭 발생기를 포함한다.
이 실시예에 있어서, 상기 제어 신호 발생부는, 매 프레임마다 상기 제어 신호에 근거해서 상기 데이터 인에이블 신호를 복원하고, 상기 상기 구동 전압의 전압 레벨을 설정한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 현재 프레임의 상기 영상 신호를 저장하는 프레임 메모리, 상기 프레임 메모리로부터 출력되는 이전 프레임의 영상 신호를 영상 데이터 신호로 변환하는 영상 신호 처리부, 및 상기 영상 데이터 신호를 상기 데이터 드라이버로 제공하는 송신부를 더 포함한다. 상기 제어 신호 발생부는, 이전 프레임의 상기 제어 신호에 근거해서 상기 데이터 인에이블 신호를 복원하고, 상기 블랭크 구간의 시간 길이에 따라서 상기 게이트 구동회로로 제공되는 상기 구동 전압의 전압 레벨을 설정한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 상기 블랭크 구간의 시간 길이에 따라서 상기 게이트 구동회로로 제공되는 상기 클럭 신호의 펄스 폭을 설정한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 상기 블랭크 구간의 시간 길이가 짧을수록 상기 클럭 신호의 펄스 폭을 넓게 설정한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 상기 제어 신호를 상기 데이터 인에이블 신호로 복원하고, 상기 데이터 인에이블 신호에 동기해서 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 전압 레벨을 갖는 전압 레벨 제어 신호 및 상기 블랭크 구간의 시간 길이에 대응하는 펄스 폭을 갖는 클럭 펄스 신호를 출력하는 컨트롤러, 및 전압 레벨 제어 신호에 응답해서 상기 구동 전압의 전압 레벨을 설정하고, 상기 클럭 펄스 신호에 응답해서 상기 클럭 신호를 생성하는 클럭 발생 회로를 포함한다.
이 실시예에 있어서, 상기 컨트롤러는, 상기 제어 신호를 상기 데이터 인에이블 신호로 복원하는 수신부, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 전압 레벨을 갖는 상기 전압 레벨 제어 신호 및 상기 데이터 인에이블 신호에 동기해서 클럭 펄스 신호를 출력하되, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 전압 레벨 제어 신호를 출력하는 제어 신호 발생부를 포함한다.
이 실시예에 있어서, 상기 제어 신호 발생부는, 상기 데이터 인에이블 신호의 상기 표시 구간과 상기 블랭크 구간에 기초해서 프레임 레이트를 감지하는 프레임 레이트 감지부, 감지된 프레임 레이트에 대응하는 상기 전압 레벨 제어 신호를 출력하는 전압 제어기, 및 상기 데이터 인에이블 신호에 응답해서 상기 클럭 펄스 신호를 생성하되, 상기 블랭크 구간동안 상기 감지된 프레임 레이트에 대응하는 펄스 폭을 갖는 상기 클럭 펄스 신호를 생성하는 클럭 발생기를 포함한다.
본 발명의 다른 특징에 의한 표시 장치는, 복수의 게이트 라인들과 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널과, 클럭 펄스 신호 및 구동 전압을 수신하고, 상기 복수의 게이트 라인들을 구동하는 게이트 구동회로와, 상기 복수의 데이터 라인들을 구동하는 데이터 구동회로, 및 외부로부터 수신된 영상 신호 및 제어 신호에 응답해서 상기 데이터 구동회로를 제어하고, 상기 게이트 구동회로로 상기 클럭 신호 및 상기 구동 전압을 제공하는 구동 컨트롤러를 포함한다.
상기 구동 컨트롤러는, 상기 제어 신호에 근거해서 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호를 복원하고, 상기 블랭크 구간의 시간 길이에 따라서 상기 블랭크 구간동안 상기 게이트 구동회로로 제공되는 상기 클럭 신호의 펄스 폭을 설정한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 상기 블랭크 구간의 시간 길이가 짧을수록 상기 클럭 신호의 펄스 폭을 넓게 설정한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 상기 제어 신호를 상기 데이터 인에이블 신호로 복원하고, 상기 데이터 인에이블 신호에 동기해서 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 펄스 폭을 갖는 클럭 펄스 신호를 출력하는 제어 신호 발생부를 포함하는 컨트롤러, 및 상기 클럭 펄스 신호에 응답해서 상기 클럭 신호를 생성하고, 상기 전압 레벨 제어 신호에 대응하는 전압 레벨을 갖는 상기 구동 전압을 발생하는 클럭 발생 회로를 포함한다. 상기 블랭크 구간동안 상기 컨트롤러로부터 출력되는 상기 클럭 펄스 신호의 펄스 폭은 상기 블랭크 구간의 시간 길이에 대응한다.
이 실시예에 있어서, 상기 컨트롤러는, 상기 제어 신호를 상기 데이터 인에이블 신호로 복원하는 수신부, 상기 데이터 인에이블 신호에 동기해서 상기 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 펄스 폭을 갖는 상기 클럭 펄스 신호를 출력하는 제어 신호 발생부를 포함한다.
이 실시예에 있어서, 상기 제어 신호 발생부는, 상기 데이터 인에이블 신호의 상기 표시 구간과 상기 블랭크 구간에 기초해서 프레임 레이트를 감지하는 프레임 레이트 감지부, 및 상기 데이터 인에이블 신호에 응답해서 상기 클럭 펄스 신호를 생성하되, 상기 블랭크 구간동안 상기 감지된 프레임 레이트에 대응하는 펄스 폭을 갖는 상기 클럭 펄스 신호를 생성하는 클럭 발생기를 포함한다.
본 발명의 다른 특징에 따른 표시 장치는: 복수의 게이트 라인들과 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널과, 클럭 신호 및 구동 전압을 수신하고, 상기 복수의 게이트 라인들을 구동하는 게이트 구동회로와, 상기 복수의 데이터 라인들을 구동하는 데이터 구동회로, 및 외부로부터 수신된 영상 신호, 제어 신호 및 프레임 레이트 신호에 응답해서 상기 데이터 구동회로를 제어하고, 상기 게이트 구동회로로 상기 클럭 신호 및 상기 구동 전압을 제공하는 구동 컨트롤러를 포함한다. 상기 구동 컨트롤러는, 상기 제어 신호에 근거해서 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호를 복원하고, 상기 프레임 레이트 신호에 따라서 상기 게이트 구동회로로 제공되는 상기 구동 전압의 전압 레벨을 설정한다.
이 실시예에 있어서, 상기 게이트 구동회로는 상기 클럭 신호에 응답해서 상기 복수의 게이트 라인들을 순차적으로 구동하고, 상기 블랭크 구간동안 상기 복수의 게이트 라인들을 상기 구동 전압으로 디스챠지한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 상기 프레임 레이트 신호에 따라서 상기 블랭크 구간동안 상기 게이트 구동회로로 제공되는 상기 클럭 신호의 펄스 폭을 설정한다.
본 발명의 다른 특징에 따른 표시 장치의 구동 방법은, 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호를 수신하는 단계와, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간을 카운트 하는 단계, 상기 블랭크 구간의 시간 길이가 제1 기준값보다 작을 때 구동 전압의 전압 레벨을 제1 레벨로 설정하는 단계, 상기 블랭크 구간의 시간 길이가 제1 기준값보다 크거나 같을 때 상기 구동 전압의 전압 레벨을 제2 레벨로 설정하는 단계 및 상기 구동 전압을 게이트 구동회로로 제공하는 단계를 포함한다.
이 실시예에 있어서, 상기 게이트 구동회로는 상기 블랭크 구간동안 복수의 픽셀들과 연결된 복수의 게이트 라인들을 상기 구동 전압으로 디스챠지한다.
이 실시예에 있어서, 상기 구동 전압의 상기 제1 레벨은 상기 제2 레벨보다 높은 전압 레벨이다.
이 실시예에 있어서, 상기 데이터 인에이블 신호에 기초하여 클럭 펄스 신호를 생성하는 단계와, 상기 블랭크 구간의 시간 길이가 제1 기준값보다 작을 때 상기 블랭크 구간동안 상기 클럭 펄스 신호의 펄스 폭을 제1 시간으로 설정하는 단계, 상기 블랭크 구간의 시간 길이가 제1 기준값보다 크거나 같을 때 상기 블랭크 구간동안 상기 클럭 펄스 신호의 펄스 폭을 제2 시간으로 설정하는 단계, 및 상기 클럭 펄스 신호에 대응하는 클럭 신호를 상기 게이트 구동회로로 제공하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 게이트 구동회로는 상기 클럭 신호에 응답해서 상기 복수의 게이트 라인들을 순차적으로 구동하되, 상기 블랭크 구간동안 상기 복수의 게이트 라인들을 상기 구동 전압으로 디스챠지한다.
이 실시예에 있어서, 상기 블랭크 구간의 시간 길이가 제1 기준값보다 작을 때 상기 클럭 펄스 신호의 펄스 폭인 상기 제1 시간은 상기 제2 시간보다 길다.
이와 같은 구성을 갖는 표시 장치는 프레임 레이트가 변경될 때 블랭크 구간의 시간 길이에 따라서 블랭크 구간동안 게이트 구동회로로 제공되는 구동 전압의 전압 레벨을 설정할 수 있다. 또한 블랭크 구간의 시간 길이에 따라서 블랭크 구간동안 게이트 구동회로로 제공되는 게이트 클럭 신호의 펄스 폭을 설정할 수 있다
프레임 레이트의 변경에 의해서 블랭크 구간의 시간 길이가 달라지더라도 휘도 변화가 생기는 것을 방지할 수 있다. 그러므로 표시 장치에 표시되는 영상의 표시 품질이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다
도 2는 본 발명의 일 실시예에 따른 표시 장치의 신호들의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 4 및 도 5는 외부로부터 수신되는 영상 신호에 따라 표시 장치에 표시될 영상 신호를 예시적으로 보여주는 타이밍도이다.
도 6은 프레임 레이트에 따른 영상의 휘도 변화를 예시적으로 보여주는 도면이다.
도 7은 본 발명의 실시예에 따른 게이트 구동회로의 블럭도이다.
도 8은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 9는 도 8에 도시된 구동 스테이지의 동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 구동 컨트롤러의 구성을 보여주는 블록도이다.
도 11은 본 발명의 일 실시예에 따른 제어 신호 발생부의 블록도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 보여주는 플로우차트이다.
도 13은 본 발명의 실시예에 따른 프레임 주파수에 따른 제1 접지 전압의 변화를 예시적으로 보여주는 타이밍도이다.
도 14는 본 발명의 다른 실시예에 따른 제어 신호 발생부의 블록도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 보여주는 플로우차트이다.
도 16은 본 발명의 실시예에 따른 프레임 주파수에 따른 게이트 펄스 신호의 변화를 예시적으로 보여주는 타이밍도이다.
도 17은 본 발명의 다른 실시예에 따른 제어 신호 발생부의 블록도이다.
도 18은 다른 실시예에 따른 표시 장치의 구동 방법을 보여주는 플로우차트이다.
도 19는 본 발명의 실시에에 따른 영상 표시 시스템을 보여주는 도면이다.
도 20은 본 발명의 다른 실시예에 따른 구동 컨트롤러의 구성을 보여주는 블록도이다.
도 21은 본 발명의 다른 실시예에 따른 제어 신호 발생부의 블록도이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치(100)의 신호들의 타이밍도이다.
도 1 및 도 2에 도시된 것과 같이, 본 발명의 실시 예에 따른 표시 장치(100)는 표시 패널(DP), 게이트 구동회로(130), 데이터 구동회로(140) 및 구동 컨트롤러(150)를 포함한다.
표시 패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다. 본 실시예에서 표시 패널(DP)은 액정 표시 패널로 설명된다. 한편, 액정 표시 패널을 포함하는 액정 표시 장치(100)는 미 도시된 편광자, 백라이트 유닛 등을 더 포함할 수 있다.
표시 패널(DP)은 제1 기판(110), 제1 기판(110)과 이격된 제2 기판(120) 및 제1 기판(110)과 제2 기판(120) 사이에 배치된 액정층(미 도시됨)을 포함한다. 평면 상에서, 표시 패널(DP)은 복수 개의 화소들(PX11~PXnm)이 배치된 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다.
표시 패널(DP)은 제1 기판(110) 상에 배치된 복수 개의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 복수 개의 게이트 라인들(GL1~GLn)은 게이트 구동회로(130)에 연결된다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동회로(140)에 연결된다. 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다.
도 1에는 복수 개의 화소들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 화소들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다.
복수 개의 화소들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
게이트 구동회로(130) 및 데이터 구동회로(140)는 구동 컨트롤러(150)로부터 제어 신호를 수신한다. 구동 컨트롤러(150)는 메인 회로기판(MCB)에 실장될 수 있다. 구동 컨트롤러(150)는 외부의 그래픽 제어부(미 도시)로부터 영상 신호 및 제어 신호를 수신한다. 제어 신호는 프레임 구간들(Ft-1, Ft, Ft+1)을 구별하는 신호인 수직 동기 신호(Vsync), 수평 구간들(HP)을 구별하는 신호, 즉 행 구별 신호인 수평 동기 신호(Hsync), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호 및 클록 신호들을 포함할 수 있다.
게이트 구동회로(130)는 프레임 구간들(Ft-1, Ft, Ft+1) 동안에 구동 컨트롤러(150)로부터 신호 라인(GSL)을 통해 수신한 제어 신호(이하, 게이트 제어 신호)에 기초하여 게이트 신호들(G1~Gn)을 생성하고, 게이트 신호들(G1~Gn)을 복수 개의 게이트 라인들(GL1~GLn)에 출력한다. 게이트 신호들(G1~Gn)은 수평 구간들(HP)에 대응하게 순차적으로 출력될 수 있다. 게이트 구동회로(130)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 예컨대, 게이트 구동회로(130)는 비표시영역(NDA)에 OSG(Oxide Semiconductor TFT Gate driver circuit)로 실장 될 수 있다.
도 1은 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결 하나의 게이트 구동회로(130)를 예시적으로 도시하였다. 본 발명의 일 실시예에서, 표시 장치(100)는 2개의 게이트 구동회로들을 포함할 수 있다. 2개의 게이트 구동회로들 중 하나는 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되고, 다른 하나는 복수 개의 게이트 라인들(GL1~GLn)의 우측 말단들에 연결될 수 있다. 또한, 2개의 게이트 구동회로들 중 하나는 홀수 번째 게이트 라인들에 연결되고, 다른 하나는 짝수 번째 게이트 라인들에 연결될 수 있다.
데이터 구동회로(140)는 구동 컨트롤러(150)로부터 수신한 제어 신호(이하, 데이터 제어 신호)에 기초하여 구동 컨트롤러(150)로부터 제공된 영상 데이터에 따른 계조 전압들을 생성한다. 데이터 구동회로(140)는 계조 전압들을 데이터 전압들(DS)로써 복수 개의 데이터 라인들(DL1~DLm)에 출력한다.
데이터 전압들(DS)은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압들 및/또는 음의 값을 갖는 부극성 데이터 전압들을 포함할 수 있다. 각각의 수평 구간들(HP) 동안에 데이터 라인들(DL1~DLm)에 인가되는 데이터 전압들 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 전압들(DS)의 극성은 액정의 열화를 방지하기 위하여 프레임 구간들(Ft-1, Ft, Ft+1)에 따라 반전될 수 있다. 데이터 구동회로(140)는 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 전압들을 생성할 수 있다.
데이터 구동회로(140)는 구동 칩(121) 및 구동 칩(121)을 실장하는 연성회로기판(122)을 포함할 수 있다. 데이터 구동회로(140)는 복수 개의 구동 칩(121)과 연성회로기판(122)을 포함할 수 있다. 연성회로기판(122)은 메인 회로기판(MCB)과 제1 기판(110)을 전기적으로 연결한다. 복수 개의 구동 칩들(121)은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 대응하는 데이터 신호들을 제공한다.
도 1은 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입의 데이터 구동회로(140)를 예시적으로 도시하였다. 본 발명의 다른 실시예에서, 데이터 구동회로(140)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 기판(110)의 비표시영역(NDA) 상에 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 4는 본 발명의 일 실시예에 따른 화소의 단면도이다. 도 1에 도시된 복수 개의 화소들(PX11~PXnm) 각각은 도 3에 도시된 등가회로를 가질 수 있다.
도 3에 도시된 것과 같이, 화소(PXij)는 화소 박막 트랜지스터(TR, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 이하, 본 명세서에서 트랜지스터는 박막 트랜지스터를 의미한다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 출력한다.
액정 커패시터(Clc)는 화소 트랜지스터(TR)로부터 출력된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정층(LCL, 도 4 참조)에 포함 액정 방향자의 배열이 변화된다. 액정 방향자의 배열에 따라 액정층으로 입사된 광은 투과되거나 차단된다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
도 4 및 도 5는 외부로부터 수신되는 영상 신호에 따라 표시 장치에 표시될 영상 신호를 예시적으로 보여주는 타이밍도이다.
도 1 및 도 4를 참조하면, 외부로부터 수신되는 영상 신호(RGB)는 그래픽 프로세서(미 도시됨)에 의해서 렌더링된 신호일 수 있다. 그래픽 프로세서의 렌더링 시간에 따라서 영상 신호(RGB)의 프레임 레이트(frame rate)는 변경될 수 있다. 예컨대, 프레임(F2)의 프레임 레이트는 다른 프레임들(F1,F3, F4)의 프레임 레이트보다 작다.
이하 설명에서 프레임 레이트는 1초당 전송되는 프레임의 수(frame per second)를 의미하며, 프레임 레이트가 클수록 한 프레임의 시간 길이는 짧고, 프레임 레이트가 작을수록 한 프레임의 시간 길이는 길다.
영상 신호(RGB)는 표시 장치(100) 내 구동 컨트롤러(150)에서 신호 처리된 후 한 프레임 지연되어 데이터 전압(DS)으로 출력될 수 있다. 표시 장치(100)의 프레임 레이트가 고정된 경우, 다음 프레임의 영상 신호(RGB)가 모두 수신될 때까지 현재 프레임의 데이터 전압(DS)이 반복적으로 데이터 라인들(DL1~DLm)로 제공될 수 있다.
예컨대, 프레임(Fa1)의 "A" 영상 데이터(DS)가 데이터 라인들(DL1~DLm)로 제공되는 동안 다음 프레임의 "B" 영상 신호(RGB)가 모두 수신되지 않았으므로, 프레임(Fa1)에도 "A"인 영상 데이터(DS)가 데이터 라인들(DL1~DLm)로 제공된다. 프레임(Fb)에 비로소 "B"인 영상 데이터(DS)가 데이터 라인들(DL1~DLm)로 제공될 수 있다.
이와 같이, 동일한 영상 데이터(DS)가 연속된 프레임들(Fa1, Fa2)에서 반복적으로 데이터 라인들(DL1~DLm)로 제공될 경우, 사용자는 표시 패널(DP)에 표시되는 영상을 부자연스럽게 인지할 수 있다.
도 1 및 도 5를 참조하면, 그래픽 프로세서의 렌더링 시간에 따라서 영상 신호(RGB)의 프레임 레이트가 달라지는 경우, 표시 장치(100)의 프레임 레이트도 변경될 수 있다.
표시 장치(100)의 프레임 레이트는 외부로부터 수신되는 영상 신호(RGB)의 1프레임 지연된 프레임의 프레임 레이트와 동일하다. 예컨대, 표시 장치(100)의 "A" 영상 데이터(DS)가 출력되는 프레임(Fa)의 프레임 레이트는 "B" 영상 신호(RGB)가 수신되는 프레임(F2)의 프레임 레이트와 동일하다. 표시 장치(100)의 "B" 영상 데이터(DS)가 출력되는 프레임(Fb)의 프레임 레이트는 "C" 영상 신호(RGB)가 수신되는 프레임(F3)의 프레임 레이트와 동일하다.
표시 장치(100)의 한 프레임은 영상 데이터가 출력되는 표시 구간(display period)과 블랭크 구간(blank period)를 포함한다. 표시 장치(100)의 프레임들(Fa, Fb, Fc, Fd) 각각에서 영상 데이터 "A", "B", "C" 및 "D"가 출력되는 표시 구간들(DPa, DPb, DPc, DPd)의 시간 길이는 서로 동일하다. 블랭크 구간들(BKa, BKb, BKc, BKd)의 시간 길이는 프레임들(Fa, Fb, Fc, Fd) 각각의 프레임 레이트와 표시 구간들(DPa, DPb, DPc, DPd)의 차에 따라서 달라질 수 있다.
도 5에 도시된 예에서, "A" 영상 데이터(DS)가 출력되는 프레임(Fa)의 프레임 레이트가 "B" 영상 데이터(DS)가 출력되는 프레임(Fb)의 프레임 레이트보다 작으므로, 블랭크 구간(BKa)의 시간 길이가 블랭크 구간(BKb)의 시간 길이보다 길다.
도 3에 도시된 화소(PXij) 내 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)에 충전된 전하는 한 프레임동안 유지될 수 있다. 그러나, 프레임 레이트가 느려져서 블랭크 구간의 시간 길이가 길어지면 화소(PXij)의 누설 전류(leakage current)에 의해서 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)에 충전된 전하가 감소한다. 즉, 블랭크 구간의 시간 길이가 길어질수록 화소(PXij)에 표시되는 영상의 휘도가 저하된다. 프레임마다 프레임 레이트가 변경되는 경우, 프레임마다 블랭크 구간의 시간 길이가 달라지게 되고, 이는 곧 프레임마다 휘도 저하량이 달라짐을 초래할 수 있다. 그 결과, 사용자는 화면이 깜박이는 플리커(flicker)를 인지하게 된다.
도 6은 프레임 레이트에 따른 영상의 휘도 변화를 예시적으로 보여주는 도면이다.
도 6을 참조하면, 매 프레임마다 프레임 레이트가 120fps, 80fps, 40fps 순으로 변경되는 경우, 블랭크 구간들(BPa, BPb, BPc)의 시간 길이가 점점 길어지고, 픽셀 누설 전류의 량이 증가함을 알 수 있다. 픽셀 누설 전류의 양이 증가하면 픽셀에 표시되는 영상의 휘도는 감소된다. 특히, 매 프레임의 블랭크 구간에서 영상의 휘도가 달라지는 경우, 사용자는 화면이 깜박이는 플리커를 인지할 수 있다.
도 7은 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 7에 도시된 것과 같이, 게이트 구동회로(130)는 복수 개의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1)를 포함한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1)는 이전 스테이지로부터 출력되는 캐리 신호 및 다음 스테이지로부터 출력되는 캐리 신호에 응답해서 동작하는 종속적 연결 관계를 갖는다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 도 1에 도시된 구동 컨트롤러(150)로부터 제1 클럭 신호(CKV)/제2 클럭 신호(CKVB), 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)을 수신한다. 구동 스테이지(SRC1) 및 더미 구동 스테이지들(SRCn+2)은 개시 신호(STV)를 더 수신한다. 본 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 각각 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들(G1~Gn)을 각각 제공한다. 본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn)에 연결된 게이트 라인들은 전체의 게이트 라인들 중 홀수 번째 게이트 라인들이거나, 짝수 번째 게이트 라인들일 수 있다.
복수 개의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각은 제1 입력 단자(IN1), 제2 입력 단자(IN2), 게이트 출력 단자(OUT), 캐리 출력 단자(CR), 클럭 단자(CK), 제1 접지 단자(V1) 및 제2 접지 단자(V2)를 포함한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 게이트 출력 단자(OUT)는 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인에 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn)로부터 생성된 게이트 신호들은 게이트 출력 단자(OUT)를 통해 복수 개의 게이트 라인들(GL1~GLn)에 제공한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 캐리 출력 단자(CR)는 해당 구동 스테이지 다음의 구동 스테이지의 제1 입력 단자(IN1)에 전기적으로 연결된다. 또한 복수 개의 구동 스테이지들(SRC2~SRCn) 각각의 캐리 출력 단자(CR)는 이전 구동 스테이지의 제2 입력 단자(IN2)에 전기적으로 연결된다. 예컨대, 구동 스테이지들(SRC1~SRCn) 중 k번째 구동 스테이지의 캐리 출력 단자(CR)는 k-1번째 구동 스테이지의 제2 입력 단자(IN2) 및 k+1번째 구동 스테이지의 제1 입력 단자(IN1)와 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각의 캐리 출력 단자(CR)는 캐리 신호를 출력한다.
복수 개의 구동 스테이지들(SRC2~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각의 제1 입력 단자(IN1)는 해당 구동 스테이지 이전의 구동 스테이지의 캐리 신호를 수신한다. 예컨대, k번째 구동 스테이지들(SRCk)의 제1 입력 단자(IN1)는 k-1번째 구동 스테이지(SRCk-1)의 캐리 신호(CRk-1)를 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 중 첫번째 구동 스테이지(SRC1)의 제1 입력 단자(IN1)는 이전 구동 스테이지의 캐리 신호 대신에 도 1에 도시된 구동 컨트롤러(150)로부터의 수직 개시 신호(STV)를 수신한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제2 입력 단자(IN2)는 해당 구동 스테이지 다음의 구동 스테이지의 캐리 출력 단자(CR)로부터의 캐리 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제2 입력 단자(IN2)는 k+1번째 구동 스테이지(SRCk+1)의 캐리 출력 단자(CR)로부터 출력된 캐리 신호(CRk+1)를 수신한다. 본 발명의 다른 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제2 입력 단자(IN2)는 해당 구동 스테이지 다음의 구동 스테이지의 게이트 출력 단자(OUT)에 전기적으로 연결될 수도 있다. 구동 스테이지(SRCn)의 제2 입력 단자(IN2)는 더미 구동 스테이지(SRCn+1)의 캐리 출력 단자(CR)로부터 출력된 캐리 신호(CRn+1)를 수신한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 클럭 단자(CK)는 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB) 중 어느 하나를 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 중 홀수 번째 구동 스테이지들(SRC1, SRC3, ..., SRCn-1)의 클럭 단자들(CK)은 제1 클럭 신호(CKV)를 각각 수신할 수 있다. 복수 개의 구동 스테이지들(SRC1~SRCn) 중 짝수 번째 구동 스테이지들(SRC2, SRC4, ..., SRCn)의 클럭 단자들(CK)은 제2 클럭 신호(CKVB)를 각각 수신할 수 있다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 위상이 다른 신호일 수 있다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제1 접지 단자(V1)는 제1 접지 전압(VSS1)을 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제2 접지 단자(V2)는 제2 접지 전압(VSS2)을 수신한다. 제1 접지 전압(VSS1)과 제2 접지 전압(VSS2)은 서로 다른 전압 레벨을 가지며, 제2 접지 전압(VSS2)은 제1 접지 전압(VSS1)보다 낮은 전압 레벨일 수 있다.
본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 그 회로구성에 따라 제1 입력 단자(IN1), 제2 입력 단자(IN2), 게이트 출력 단자(OUT), 캐리 출력 단자(CR), 클럭 단자(CK), 제1 접지 단자(V1) 및 제2 접지 단자(V2) 중 어느 하나가 생략되거나, 다른 단자들을 더 포함할 수 있다. 예컨대, 제1 접지 단자(V1), 및 제2 접지 단자(V2) 중 어느 하나는 생략될 수 있다. 이 경우, 복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 제1 접지 전압(VSS1)과 제2 접지 전압(VSS2) 중 어느 하나만을 수신한다. 또한, 복수 개의 구동 스테이지들(SRC1~SRCn)의 연결관계도 변경될 수 있다.
도 8은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 8은 도 7에 도시된 복수 개의 구동 스테이지들(SRC1~SRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(SRCk)를 예시적으로 도시하였다. 도 7에 도시된 복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 k번째 구동 스테이지(SRCk)와 동일한 회로를 가질 수 있다. 도 8에 도시된 구동 스테이지(SRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 8을 참조하면, k번째 구동 스테이지(SRCk)는 입력 회로(131), 제1 출력 회로(132), 제2 출력 회로(133), 디스챠지 홀드 회로(134), 디스챠지 회로(135), 제1 풀다운 회로(136) 및 제2 풀다운 회로(137)를 포함한다. k번째 구동 스테이지(SRCk)는 제2 풀다운 회로(137)를 더 포함할 수 있다.
입력 회로(131)는 k-1번째 스테이지(SRCk-1)로부터의 k-1번째 캐리 신호(CRk-1)를 수신하고, 제1 노드(N1)를 프리챠지한다. 제1 출력 회로(132)는 제1 노드(N1)의 신호에 응답하여 클럭 신호(CKV)를 k번째 게이트 신호(Gk)로서 출력한다. 제2 출력 회로(133)는 제1 노드(N1)의 신호에 응답하여 클럭 신호(CKV)를 k번째 캐리 신호(CRk)로서 출력한다.
디스챠지 홀드 회로(134)는 제1 클럭 신호(CKV)에 응답해서 제1 클럭 신호(CKV)를 제2 노드(N2)로 전달하고, k번째 캐리 신호(CRk)에 응답해서 제2 노드(N2)를 제2 접지 전압(VSS2)으로 디스챠지한다.
제1 풀다운 회로(136)는 k+2번째 스테이지(SRCk+2)로부터의 k+2번째 캐리 신호(CRk+2)에 응답해서 제1 노드(N1)를 제2 접지 전압(VSS2)으로 디스챠지한다. 제2 풀다운 회로(137)는 제2 노드(N2)의 신호에 응답해서 제1 노드(N1)를 제2 접지 전압(VSS2)으로 디스챠지한다. 디스챠지 회로(135)는 제2 노드(N2)의 신호 및 k+1번째 스테이지(SRCk+1)로부터의 k+1번째 캐리 신호(CRk+1)에 응답해서 k번째 게이트 신호(Gk)를 제1 접지 전압(VSS1)으로 디스챠지하고, 상기 제1 노드(N1) 및 k번째 캐리 신호(CRk)를 제2 전압(VSS2)으로 디스챠지한다.
입력 회로(131), 제1 출력 회로(132), 제2 출력 회로(133), 디스챠지 홀드 회로(134), 디스챠지 회로(135), 제1 풀다운 회로(136) 및 제2 풀다운 회로(137)의 구체적인 구성 예는 다음과 같다.
입력 회로(131)는 입력 트랜지스터(TR1)를 포함한다. 입력 트랜지스터(TR1)는 k-1번째 스테이지(SRCk-1)로부터의 k-1번째 캐리 신호(CRk-1)를 수신하는 제1 입력 단자(IN1)와 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다.
제1 출력 회로(132)는 제1 출력 트랜지스터(TR2) 및 커패시터(C1)를 포함한다. 제1 출력 트랜지스터(TR2)는 제1 클럭 신호(CK1)를 수신하는 클럭 단자(CK)와 연결된 제1 전극, k번째 게이트 신호(Gk)를 출력하는 게이트 출력 단자(OUT)와 연결된 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다. 커패시터(C1)는 제1 노드(N1)와 게이트 출력 단자(OUT) 사이에 연결된다.
제2 출력 회로(133)는 제2 출력 트랜지스터(TR3)를 포함한다. 제2 출력 트랜지스터(TR3)는 클럭 단자(CK)와 연결된 제1 전극, k번째 캐리 신호(CRk)를 출력하는 캐리 출력 단자(CR)와 연결된 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다.
디스챠지 홀드 회로(134)는 제1 내지 제4 홀드 트랜지스터들(TR4, TR5, TR6, TR7)을 포함한다. 제1 홀드 트랜지스터(TR4)는 클럭 단자(CK)와 연결된 제1 전극, 제2 전극 및 클럭 단자(CK)와 연결된 게이트 전극을 포함한다. 제2 홀드 트랜지스터(TR5)는 클럭 단자(CK)와 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극 및 제1 홀드 트랜지스터(TR4)의 제2 전극과 연결된 게이트 전극을 포함한다. 제3 홀드 트랜지스터(TR6)는 제1 홀드 트랜지스터(TR4)의 제2 전극과 연결된 제1 전극, 제2 접지 전압(VSS2)을 수신하는 제2 접지 단자(V2)와 연결된 제2 전극 및 k번째 캐리 신호(CRk)를 출력하는 캐리 출력 단자(CR)와 연결된 게이트 전극을 포함한다. 제4 홀드 트랜지스터(TR7)는 제2 노드(N2)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 캐리 출력 단자(CR)와 연결된 게이트 전극을 포함한다.
디스챠지 회로(135)는 제1 내지 제4 디스챠지 트랜지스터들(TR8, TR9, TR10, TR11)을 포함한다. 제1 디스챠지 트랜지스터(TR8)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 제2 디스챠지 트랜지스터(TR9)는 게이트 출력 단자(OUT)와 연결된 제1 전극, 제1 접지 전압(VSS1)을 수신하는 제1 접지 단자(V1)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다. 제3 디스챠지 트랜지스터(TR10)는 게이트 출력 단자(OUT)와 연결된 제1 전극, 제1 접지 단자(V1)와 연결된 제2 전극 및 k+1번째 스테이지(SRCk+1)로부터의 k+1번째 캐리 신호(CRk+1)를 수신하는 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 제4 디스챠지 트랜지스터(TR11)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다.
제1 풀다운 회로(136)는 제1 풀다운 트랜지스터(TR12)를 포함한다. 제1 풀다운 트랜지스터(TR12)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제3 입력 단자(IN3)와 연결된 게이트 전극을 포함한다.
제2 풀다운 회로(137)는 제2 풀다운 트랜지스터(TR13)를 포함한다. 제2 풀다운 트랜지스터(TR13)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다.
도 9은 도 8에 도시된 구동 스테이지의 동작을 설명하기 위한 타이밍도이다.
도 8 및 도 9를 참조하면, 하나의 프레임 구간(F)은 디스플레이 구간(DP)과 블랭크 구간(BP)을 포함한다. 디스플레이 구간(DP)동안 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)는 주기적으로 하이 레벨과 로우 레벨로 천이하는 펄스 신호이다. 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)는 상보적 신호이다.
도 8에서는 k번째 캐리 신호(CRk)의 출력 시점을 중심으로 구동 스테이지(SRCk)의 동작을 설명한다. 제1 구간(P1)에서 제1 클럭 신호(CKV)는 하이 레벨로 천이한다. 제2 구간(P2)에서 제1 클럭 신호(CKV)는 로우 레벨로 천이하고, k-1번째 캐리 신호(CRk-1)는 하이 레벨로 천이한다. 하이 레벨의 k-1번째 캐리 신호(CRk-1)에 응답해서 입력 트랜지스터(TR1)가 턴 온되면 제1 노드(N1)는 소정의 전압 레벨(k-1번째 캐리 신호(CRk-1)에 대응하는 전압 레벨)로 프리챠지된다.
제3 구간(P3)에서 제1 클럭 신호(CKV)가 하이 레벨로 천이하면, 제1 출력 트랜지스터(TR2)가 턴 온되어서 제1 노드(N1)의 신호 레벨은 제1 커패시터(C1)에 의해 부스트 업(Boost-up)되고, 게이트 출력 단자(OUT)로 출력되는 k번째 게이트 신호(Gk)는 하이 레벨로 천이한다. 한편 제1 클럭 신호(CKV)가 하이 레벨로 천이하면, 제2 출력 트랜지스터(TR3)가 턴 온되어서 캐리 출력 단자(CR)로 출력되는 k번째 캐리 신호(CRk)도 하이 레벨로 천이한다. 이때 하이 레벨의 k번째 캐리 신호(CRk)에 의해서 제3 홀드 트랜지스터(TR6) 및 제4 홀드 트랜지스터(TR7)가 턴 온되어서 제2 노드(N2)는 제2 접지 전압(VSS2) 레벨로 유지(hold)된다.
제4 구간(P4)에서, 제1 클럭 신호(CKV)가 로우 레벨로 천이하면 제1 출력 트랜지스터(TR2) 및 제2 출력 트랜지스터(TR3)는 각각 턴 오프된다. 이어서 k+1번째 스테이지(SRCk+1)로부터의 k+1번째 캐리 신호(CRk+1)가 하이 레벨로 천이하면 제1 디스챠지 트랜지스터(TR8) 및 제3 디스챠지 트랜지스터(TR10)가 턴 온되어서 제1 노드(N1) 및 k번째 캐리 신호(CRk)는 제2 접지 전압(VSS2)으로 디스챠지되고, k번째 게이트 신호(Gk)는 제1 접지 전압(VSS1)으로 디스챠지된다.
제5 구간(P5)에서, 제1 클럭 신호(CKV)가 하이 레벨로 천이할 때 디스챠지 홀드 회로(134) 내 제1 홀드 트랜지스터(TR4) 및 제2 홀드 트랜지스터(TR5)가 턴 온되므로 하이 레벨의 제1 클럭 신호(CKV)가 제2 노드(N2)로 전달된다. 제2 노드(N2)가 하이 레벨인 동안 제2 풀다운 트랜지스터(TR9) 및 제4 풀다운 트랜지스터(TR11)가 턴 온되므로 k번째 게이트 신호(Gk)는 제1 접지 전압(VSS1)으로 유지되고, k번째 캐리 신호(CRk)는 제2 접지 전압(VSS2)으로 유지될 수 있다.
도 2에 도시된 프레임 구간(Ft)에서 k번째 게이트 신호(Gk) 및 k번째 캐리 신호(CRk)가 하이 레벨에서 로우 레벨로 천이한 후 다음 프레임 구간(Ft+1)에서 k번째 게이트 신호(Gk) 및 k번째 캐리 신호(CRk)가 다시 하이 레벨로 천이할 때까지 도 9에 도시된 제4 구간(P4)과 제5 구간(P5)이 반복되면서 k번째 게이트 신호(Gk) 및 k번째 캐리 신호(CRk)는 로우 레벨로 유지될 수 있다.
제1 접지 전압(VSS1)과 제2 접지 전압(VSS2)은 서로 다른 전압 레벨을 가지며, 제2 접지 전압(VSS2)은 제1 접지 전압(VSS1)의 노말보다 낮은 전압 레벨일 수 있다. 예컨대, 제1 접지 전압(VSS1)의 노말 레벨은 -9.7V이고, 제2 접지 전압(VSS2)의 노말 레벨은 -11.5V이다.
프레임 구간(F) 동안 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)은 일정한 레벨로 고정될 수 있다. 본 발명의 일 실시예에 따른 표시 장치는 블랭크 구간(BP)동안 제1 접지 전압(VSS1)의 전압 레벨을 노말 레벨보다 높은 전압 레벨로 변경할 수 있다. 블랭크 구간(BP) 동안 제1 접지 전압(VSS1)의 전압 레벨이 상승하면, 게이트 신호(Gk)의 전압 레벨도 상승한다. 게이트 신호(Gk)의 전압 레벨이 상승함에 따라서 도 2에 도시된 화소(PXij)의 박막 트랜지스터(TR)가 약하게 턴 온되어 화소(PXij)에서의 누설 전류의 양을 증가시킬 수 있다. 본 발명의 다른 실시예에 따른 표시 장치는 블랭크 구간(BP)동안 제2 접지 전압(VSS2)의 전압 레벨을 노말 레벨보다 높은 전압 레벨로 변경할 수 있다.
블랭크 구간(BP)동안 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)는 모두 로우 레벨로 유지될 수 있다. 본 발명의 다른 실시예에 따른 표시 장치는 블랭크 구간(BP) 중 일부 시간동안 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)를 하이 레벨로 천이한다. 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)가 하이 레벨로 천이하면, 제1 출력 트랜지스터(TR2)의 드레인-소스 전압(Vds)이 상승하고, 제1 출력 트랜지스터(TR2)의 드레인-소스 단자 사이에 전류가 흐르게 된다. 제1 출력 트랜지스터(TR2)의 드레인-소스 단자 사이에 전류가 흐르면, 제1 출력 트랜지스터(TR2)의 소스 단자의 전압이 상승하게 되어 게이트 신호(Gk)의 전압 레벨이 상승한다. 그 결과, 도 2에 도시된 화소(PXij)의 박막 트랜지스터(TR)가 약하게 턴 온되어 누설 전류의 양을 증가시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 구동 컨트롤러의 구성을 보여주는 블록도이다.
도 10을 참조하면, 구동 컨트롤러(150)는 컨트롤러(151) 및 클럭 발생 회로(153)를 포함한다. 구동 컨트롤러(150)는 외부로부터 수신된 영상 신호(RGB) 및 제어 신호(CTRL)에 응답해서 도 1에 도시된 데이터 구동회로(140)를 제어하기 위한 제어 신호(CONT1) 및 영상 데이터 신호(RGB_DATA)를 출력하고, 게이트 구동회로(130)로 제공될 제1 클럭 신호(CKV), 제2 클럭 신호(CKVB) 및 구동 전압을 출력한다. 구동 전압은 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)을 포함할 수 있다. 구동 컨트롤러(150)는 제어 신호(CTRL)에 근거해서 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호(DE)를 복원하고, 블랭크 구간의 시간 길이에 따라서 게이트 구동회로(130)로 제공되는 구동 전압의 전압 레벨을 설정할 수 있다. 이하 설명에서, 구동 컨트롤러(150)는 데이터 인에이블 신호(DE)의 블랭크 구간의 시간 길이에 따라서 게이트 구동회로(130)로 제공되는 제1 접지 전압(VSS1)의 전압 레벨을 변경하는 것을 일 예로 설명한다.
구동 컨트롤러(150)는 컨트롤러(151) 및 클럭 발생 회로(153)를 포함한다. 컨트롤러(151)는 수신부(210), 프레임 메모리(220), 영상 신호 처리부(230), 제어 신호 발생부(240) 및 송신부(250)를 포함한다. 수신부(210)는 제어 신호(CTRL)를 데이터 인에이블 신호(DE)로 복원한다. 수신부(210)는 제어 신호(CTRL)에 근거해서 수평 동기 신호(Hsync), 수직 동기 신호(V_sync), 메인 클럭 신호(MCLK)를 더 복원할 수 있다.
프레임 메모리(220)는 수신부(210)로부터 출력되는 영상 신호(RGB')를 한 프레임 지연시켜서 지연된 영상 신호(RGB'')를 출력한다. 영상 신호 처리부(230)는 지연된 영상 신호(RGB'')를 데이터 신호(DATA)로 변환해서 출력한다. 영상 신호 처리부(230)는 영상 신호(RGB'')의 감마 특성이 휘도에 비례하도록 선형화하여 데이터 신호(DATA)를 출력할 수 있다.
제어 신호 발생부(240)는 수평 동기 신호(Hsync), 수직 동기 신호(V_sync), 데이터 인에이블 신호(DE) 및 메인 클럭 신호(MCLK)를 수신하고, 라인 래치 신호(TP), 반전 신호(REV), 개시 신호(STV), 전압 제어 신호(CRLV) 및 클럭 펄스 신호(CPV)를 출력한다. 송신부(250)는 데이터 신호(DATA)를 영상 데이터 신호(RGB_DATA)로 출력하고, 라인 래치 신호(TP) 및 반전 신호(REV)를 제1 제어 신호(CONT1)로서 출력한다. 데이터 신호(DATA) 및 제1 제어 신호(CONT1)는 도 1에 도시된 데이터 구동회로(140)로 제공된다.
일 예로, 외부로부터 제공되는 영상 신호(RGB) 및 제어 신호(CTRL)는 LVDS(Low Voltage Differential Signaling) 방식으로 수신부(210)로 제공될 수 있다. 송신부(250)는 RSDS(Reduced Signal Differential Signaling) 방식으로 변환된 데이터 신호(DATA) 및 제1 제어 신호(CONT1)를 출력할 수 있다.
클럭 발생 회로(153)는 클럭 펄스 신호(CPV) 및 전압 제어 신호(CTRLV)를 수신하고, 제1 클럭 신호(CKV), 제2 클럭 신호(CKVB), 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)을 발생한다. 클럭 발생 회로(153)는 클럭 펄스 신호(CPV)에 대응하는 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)를 출력하고, 전압 제어 신호(CTRLV)에 대응하는 전압 레벨을 갖는 제1 접지 전압(VSS1)을 발생할 수 있다.
도 11은 본 발명의 일 실시예에 따른 제어 신호 발생부의 블록도이다.
도 11을 참조하면, 제어 신호 발생부(240)는 데이터 인에이블 신호(DE)의 표시 구간과 블랭크 구간에 기초해서 프레임 레이트를 감지하는 프레임 레이트 감지부(241), 감지된 프레임 레이트에 대응하는 전압 레벨 제어 신호(CTRLV)를 출력하는 전압 제어기(242) 및 데이터 인에이블 신호(DE) 및 메인 클럭 신호(MCLK)에 응답해서 클럭 펄스 신호(CPV)를 생성하는 클럭 발생기(243)를 포함한다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 보여주는 플로우차트이다. 도 13은 프레임 레이트에 따른 제1 접지 전압의 변화를 예시적으로 보여주는 타이밍도이다.
도 10, 도 11, 도 12 및 도 13을 참조하면, 수신부(210)는 외부로부터 제어 신호(CTRL)을 수신한다(단계 S300). 수신부(210)는 제어 신호(CTRL)에 근거해서 데이터 인에이블 신호(DE)를 복원한다(단계 S305).
복원된 데이터 인에이블 신호(DE)는 한 프레임 내 표시 구간(DPx)과 블랭크 구간(BPx)을 포함한다. 제어 신호 발생부(240) 내 프레임 레이트 감지부(241)는 수신부(210)로부터 데이터 인에이블 신호(DE)를 수신한다.
프레임 레이트 감지부(241)는 데이터 인에이블 신호(DE)의 디스플레이 구간(DPx)과 블랭크 구간(BPx)을 구별하고, 블랭크 구간(BPx)의 시간을 카운트한다(단계 S310). 예컨대, 프레임 레이트 감지부(241)는 데이터 인에이블 신호(DE)의 블랭크 구간(BPx)동안 메인 클럭 신호(MCLK)의 펄스를 카운트하여 블랭크 구간(BPx)의 시간을 카운트할 수 있다. 프레임 레이트 감지부(241)는 카운트 신호(CNT)를 전압 제어기(242)로 제공한다. 카운트 신호(CNT)는 블랭크 구간(BPx)의 시간 길이와 같다. 프레임 레이트 감지부(241)는 데이터 인에이블 신호(DE)의 블랭크 구간(BPx)의 시간을 카운트함으로써 프레임 레이트를 판별할 수 있다.
블랭크 구간(BPx)의 시간 길이(CNT)가 제1 기준값(REF1)보다 짧으면(단계 S320), 전압 제어기(242)는 전압 레벨 제어 신호(CTLRV)를 제1 레벨(V1)로 설정한다(단계 S330).
블랭크 구간(BPx)의 시간 길이(CNT)가 제2 기준값(REF2)보다 짧으면(단계 S340), 전압 제어기(242)는 전압 레벨 제어 신호(CTLRV)를 제2 레벨(V2)로 설정한다(단계 S350).
블랭크 구간(BPx)의 시간 길이(CNT)가 제3 기준값(REF3)보다 짧으면(단계 S360), 전압 제어기(242)는 전압 레벨 제어 신호(CTLRV)를 제3 레벨(V3)로 설정한다(단계 S370).
블랭크 구간(BPx)의 시간 길이(CNT)가 제3 기준값(REF3)보다 짧지 않으면(단계 S360), 프레임 레이트 감지부(241)는 전압 레벨 제어 신호(CTLRV)를 제4 레벨(V4)로 설정한다(단계 S370).
단, 제1 기준값(REF1) < 제2 기준값(REF2) < 제3 기준값(REF3) < 제4 기준값(REF4)이고, 제1 레벨(V1) > 제2 레벨(V2) > 제3 레벨(V3) > 제4 레벨(V4)이다.
도 10에 도시된 클럭 발생 회로(153)는 전압 레벨 제어 신호(CTLRV)에 응답해서 제1 접지 전압(VSS1)의 전압 레벨을 설정한다.
도 13에 도시된 바와 같이, 블랭크 구간(PBx)의 시간 길이가 짧을수록 제1 접지 전압(VSS1)의 전압 레벨이 높고, 블랭크 구간(PBx)의 시간 길이가 길어질수록 제1 접지 전압(VSS1)의 전압 레벨은 낮다.
예를 들어, 프레임 레이트가 120fps일 때의 블랭크 구간(BPa)의 시간 길이는 프레임 레이트가 80fps일 때의 블랭크 구간(BPa)의 시간 길이보다 짧다. 또한 프레임 레이트가 80fps일 때의 블랭크 구간(BPb)의 시간 길이는 프레임 레이트가 40fps일 때의 블랭크 구간(BPc)의 시간 길이보다 짧다. 그러므로, 프레임 레이트가 120fps일 때 제1 접지 전압(VSS1)의 전압 레벨이 가장 높고, 프레임 레이트가 40fps일 때 제1 접지 전압(VSS1)의 전압 레벨이 가장 낮다.
앞서 도 6에서 설명한 바와 같이, 프레임 레이트가 40fps일 때 누설 전류의 양이 가장 크므로, 프레임 레이트가 120fps일 때 제1 접지 전압(VSS1)의 전압 레벨을 프레임 레이트가 40fps일 때보다 높게 설정함으로써 프레임 레이트가 120fps일 때 누설 전류의 양을 증가시킨다. 또한 프레임 레이트가 80fps일 때 제1 접지 전압(VSS1)의 전압 레벨을 프레임 레이트가 40fps일 때보다 높게 설정함으로써 프레임 레이트가 80fps일 때 누설 전류의 양을 증가시킬 수 있다.
프레임 레이트가 120fps, 80fps, 40fps일 때 제1 접지 전압(VSS1)의 전압 레벨을 다르게 설정함으로써 화소(PXij)에서의 누설 전류의 양은 실질적으로 동일하게 된다. 그 결과, 프레임 레이트가 변경될 때 휘도 차가 발생하지 않게 된다.
도 14는 본 발명의 다른 실시예에 따른 제어 신호 발생부의 블록도이다.
도 14를 참조하면, 제어 신호 발생부(400)는 데이터 인에이블 신호(DE)의 표시 구간과 블랭크 구간에 기초해서 프레임 레이트를 감지하는 프레임 레이트 감지부(410), 전압 레벨 제어 신호(CTRLV)를 출력하는 전압 제어기(420) 및 데이터 인에이블 신호(DE), 메인 클럭 신호(MCLK) 및 프레임 레이트 감지부(410)로부터의 카운트 신호(CNT)에 응답해서 클럭 펄스 신호(CPV)를 생성하는 클럭 발생기(430)를 포함한다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 보여주는 플로우차트이다. 도 16은 프레임 레이트에 따른 클럭 펄스 신호의 펄스폭 변화를 예시적으로 보여주는 타이밍도이다.
도 10, 도 14, 도 15 및 도 16을 참조하면, 수신부(210)는 외부로부터 제어 신호(CTRL)을 수신한다(단계 S500). 수신부(210)는 제어 신호(CTRL)에 근거해서 데이터 인에이블 신호(DE)를 복원한다(단계 S505).
복원된 데이터 인에이블 신호(DE)는 한 프레임 내 표시 구간(DPx)과 블랭크 구간(BPx)을 포함한다. 도 14에 도시된 제어 신호 발생부(440) 내 프레임 레이트 감지부(410)는 수신부(210)로부터 데이터 인에이블 신호(DE)를 수신한다.
프레임 레이트 감지부(410)는 데이터 인에이블 신호(DE)의 디스플레이 구간(DPx)과 블랭크 구간(BPx)을 구별하고, 블랭크 구간(BPx)의 시간을 카운트한다(단계 S510). 예컨대, 프레임 레이트 감지부(410)는 데이터 인에이블 신호(DE)의 블랭크 구간(BPx)동안 메인 클럭 신호(MCLK)의 펄스를 카운트하여 블랭크 구간(BPx)의 시간을 카운트할 수 있다. 프레임 레이트 감지부(410)는 카운트 신호(CNT)를 클럭 발생기(430)로 제공한다. 카운트 신호(CNT)는 블랭크 구간(BPx)의 시간 길이와 같다. 프레임 레이트 감지부(410)는 데이터 인에이블 신호(DE)의 블랭크 구간(BPx)의 시간을 카운트함으로써 프레임 레이트를 판별할 수 있다.
블랭크 구간(BPx)의 시간 길이(CNT)가 제1 기준값(REF1)보다 짧으면(단계 S520), 클럭 발생기(430)는 블랭크 구간(BPx)동안 게이트 펄스 신호(CPV)의 펄스 폭을 제1 시간(H1)으로 설정한다(단계 S530).
블랭크 구간(BPx)의 시간 길이(CNT)가 제2 기준값(REF2)보다 짧으면(단계 S540), 클럭 발생기(430)는 블랭크 구간(BPx)동안 게이트 펄스 신호(CPV)의 펄스 폭을 제2 시간(H2)으로 설정한다(단계 S550).
블랭크 구간(BPx)의 시간 길이(CNT)가 제3 기준값(REF3)보다 짧으면(단계 S560), 클럭 발생기(430)는 블랭크 구간(BPx)동안 게이트 펄스 신호(CPV)의 펄스 폭을 제3 시간(H3)으로 설정한다(단계 S570).
블랭크 구간(BPx)의 시간 길이(CNT)가 제3 기준값(REF1)보다 짧지 않으면(단계 S560), 클럭 발생기(430)는 블랭크 구간(BPx)동안 게이트 펄스 신호(CPV)의 펄스 폭을 제4 시간(H4)으로 설정한다(단계 S530).
단, 제1 기준값(REF1) < 제2 기준값(REF2) < 제3 기준값(REF3) < 제4 기준값(REF4)이고, 제1 시간(H1) > 제2 시간(H2) > 제3 시간(H3) > 제4 시간(H4)이다.
도 10에 도시된 클럭 발생 회로(153)는 게이트 펄스 신호(CPV)에 응답해서 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)를 발생한 설정한다.
도 16에 도시된 바와 같이, 블랭크 구간(PBx)의 시간 길이가 짧을수록 블랭크 구간(PBx)동안 게이트 펄스 신호(CPV)의 펄스 폭이 길고, 블랭크 구간(PBx)의 시간 길이가 길어질수록 게이트 펄스 신호(CPV)의 펄스 폭은 짧아진다.
예를 들어, 프레임 레이트가 120fps일 때의 블랭크 구간(BPa)의 시간 길이는 프레임 레이트가 80fps일 때의 블랭크 구간(BPa)의 시간 길이보다 짧다. 또한 프레임 레이트가 80fps일 때의 블랭크 구간(BPb)의 시간 길이는 프레임 레이트가 40fps일 때의 블랭크 구간(BPc)의 시간 길이보다 짧다. 그러므로, 프레임 레이트가 120fps일 때 게이트 펄스 신호(CPV)의 펄스 폭이 가장 길고, 프레임 레이트가 40fps일 때 게이트 펄스 신호(CPV)의 펄스 폭이 가장 짧다.
앞서 도 6에서 설명한 바와 같이, 프레임 레이트가 40fps일 때 누설 전류의 양이 가장 크므로, 프레임 레이트가 120fps일 때 게이트 펄스 신호(CPV)의 펄스 폭을 전압 레벨을 프레임 레이트가 40fps일 때보다 길게 설정함으로써 프레임 레이트가 120fps일 때 누설 전류의 양을 증가시킨다. 또한 프레임 레이트가 80fps일 때 게이트 펄스 신호(CPV)의 펄스 폭을 프레임 레이트가 40fps일 때보다 길게 설정함으로써 프레임 레이트가 80fps일 때 누설 전류의 양을 증가시킬 수 있다.
프레임 레이트가 120fps, 80fps, 40fps일 때 게이트 펄스 신호(CPV)의 펄스 폭을 다르게 설정함으로써 화소(PXij)에서의 누설 전류의 양은 실질적으로 동일하게 된다. 그 결과, 프레임 레이트가 변경될 때 휘도 차가 발생하지 않게 된다.
도 17은 본 발명의 다른 실시예에 따른 제어 신호 발생부의 블록도이다.
도 17을 참조하면, 제어 신호 발생부(600)는 데이터 인에이블 신호(DE)의 표시 구간과 블랭크 구간에 기초해서 프레임 레이트를 감지하는 프레임 레이트 감지부(610), 프레임 레이트 감지부(610)로부터의 카운트 신호(CNT)에 응답해서 전압 레벨 제어 신호(CTRLV)를 출력하는 전압 제어기(620) 및 데이터 인에이블 신호(DE), 메인 클럭 신호(MCLK) 및 프레임 레이트 감지부(610)로부터의 카운트 신호(CNT)에 응답해서 클럭 펄스 신호(CPV)를 생성하는 클럭 발생기(630)를 포함한다.
도 18은 다른 실시예에 따른 표시 장치의 구동 방법을 보여주는 플로우차트이다.
먼저 도 10을 참조하면, 수신부(210)는 외부로부터 제어 신호(CTRL)을 수신한다(단계 S700). 수신부(210)는 제어 신호(CTRL)에 근거해서 데이터 인에이블 신호(DE)를 복원한다(단계 S705). 복원된 데이터 인에이블 신호(DE)는 한 프레임 내 표시 구간(DPx)과 블랭크 구간(BPx)을 포함한다.
도 17 및 도 18을 참조하면, 제어 신호 발생부(600) 내 프레임 레이트 감지부(610)는 수신부(210)로부터 데이터 인에이블 신호(DE)를 수신한다.
프레임 레이트 감지부(610)는 데이터 인에이블 신호(DE)의 디스플레이 구간(DPx)과 블랭크 구간(BPx)을 구별하고, 블랭크 구간(BPx)의 시간을 카운트한다(단계 S710). 예컨대, 프레임 레이트 감지부(610)는 데이터 인에이블 신호(DE)의 블랭크 구간(BPx)동안 메인 클럭 신호(MCLK)의 펄스를 카운트하여 블랭크 구간(BPx)의 시간을 카운트할 수 있다. 프레임 레이트 감지부(610)는 카운트 신호(CNT)를 전압 제어기(720) 및 클럭 발생기(730)로 제공한다. 카운트 신호(CNT)는 블랭크 구간(BPx)의 시간 길이와 같다. 프레임 레이트 감지부(710)는 데이터 인에이블 신호(DE)의 블랭크 구간(BPx)의 시간을 카운트함으로써 프레임 레이트를 판별할 수 있다.
블랭크 구간(BPx)의 시간 길이(CNT)가 제1 기준값(REF1)보다 짧으면(단계 S720), 클럭 발생기(630)는 블랭크 구간(BPx)동안 전압 제어 신호(CTRLV)를 제1 레벨(V11)로 설정하고, 게이트 펄스 신호(CPV)의 펄스 폭을 제1 시간(H11)으로 설정한다(단계 S730).
블랭크 구간(BPx)의 시간 길이(CNT)가 제2 기준값(REF2)보다 짧으면(단계 S740), 클럭 발생기(630)는 블랭크 구간(BPx)동안 전압 제어 신호(CTRLV)를 제2 레벨(V12)로 설정하고, 게이트 펄스 신호(CPV)의 펄스 폭을 제2 시간(H12)으로 설정한다(단계 S750).
블랭크 구간(BPx)의 시간 길이(CNT)가 제3 기준값(REF3)보다 짧으면(단계 S760), 클럭 발생기(630)는 블랭크 구간(BPx)동안 전압 제어 신호(CTRLV)를 제3 레벨(V13)로 설정하고, 게이트 펄스 신호(CPV)의 펄스 폭을 제3 시간(H13)으로 설정한다(단계 S770).
블랭크 구간(BPx)의 시간 길이(CNT)가 제3 기준값(REF1)보다 짧지 않으면(단계 S760), 클럭 발생기(630)는 블랭크 구간(BPx)동안 전압 제어 신호(CTRLV)를 제4 레벨(V14)로 설정하고, 게이트 펄스 신호(CPV)의 펄스 폭을 제4 시간(H14)으로 설정한다(단계 S750).
단, 제1 기준값(REF1) < 제2 기준값(REF2) < 제3 기준값(REF3) < 제4 기준값(REF4)이고, 제1 전압(V11) > 제2 전압(V12) > 제3 전압(V13) > 제4 전압(V14)이고, 제1 시간(H11) > 제2 시간(H12) > 제3 시간(H13) > 제4 시간(H14)이다.
도 10에 도시된 클럭 발생 회로(153)는 전압 제어 신호(CTRLV)에 응답해서 제1 접지 전압(VSS1)의 전압 레벨을 설정하고, 게이트 펄스 신호(CPV)에 응답해서 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)를 발생한다.
도 10에 도시된 구동 회로(150)는 프레임 레이트 즉, 블랭크 구간(PBa)의 시간 길이에 따라서 제1 접지 전압(VSS1)의 전압 레벨을 설정하고, 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)를 발생함으로써 화소에서의 누설 전류 양을 조절할 수 있다. 그러므로 프레임 레이트가 변경되더라도 휘도 변화가 생기지 않으므로, 표시 품질이 저하되는 것을 방지할 수 있다.
도 19는 본 발명의 실시에에 따른 영상 표시 시스템을 보여주는 도면이다.
도 19를 참조하면, 영상 표시 시스템은 그래픽 프로세서(1000) 및 표시 장치(1100)를 포함한다. 그래픽 프로세서(100)는 영상 신호(RGB), 제어 신호(CTRL) 및 프레임 레이트 가변 신호(FREE_SYNC)를 표시 장치(1100)로 제공한다.
프레임 레이트 가변 신호(FREE_SYNC)는 그래픽 프로세서(100)로부터 표시 장치(1100)로 제공되는 영상 신호(RGB) 및 제어 신호(CTRL)의 프레임 레이트가 매 프레임마다 변경될 수 있음을 나타내는 신호이다. 영상 신호(RGB) 및 제어 신호(CTRL)의 프레임 레이트는 그래픽 프로세서(1000)의 렌더링 속도에 따라서 달라질 수 있다.
도 20은 본 발명의 다른 실시예에 따른 구동 컨트롤러의 구성을 보여주는 블록도이다.
도 20을 참조하면, 구동 컨트롤러(1150)는 컨트롤러(1150) 및 클럭 발생 회로(1153)를 포함한다. 구동 컨트롤러(1150)는 외부로부터 수신된 영상 신호(RGB) 및 제어 신호(CTRL)에 응답해서 도 1에 도시된 데이터 구동회로(140)를 제어하기 위한 제어 신호(CONT1) 및 영상 데이터 신호(RGB_DATA)를 출력하고, 게이트 구동회로(130)로 제공될 제1 클럭 신호(CKV), 제2 클럭 신호(CKVB) 및 구동 전압을 출력한다. 구동 전압은 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)을 포함할 수 있다. 구동 컨트롤러(1150)는 제어 신호(CTRL)에 근거해서 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호(DE)를 복원하고, 블랭크 구간의 시간 길이에 따라서 게이트 구동회로(1130)로 제공되는 구동 전압의 전압 레벨을 설정할 수 있다. 이하 설명에서, 구동 컨트롤러(1150)는 데이터 인에이블 신호(DE)의 블랭크 구간의 시간 길이에 따라서 게이트 구동회로(130)로 제공되는 제1 접지 전압(VSS1)의 전압 레벨을 변경하는 것을 일 예로 설명한다.
도 20에 도시된 구동 컨트롤러(1150)는 도 10에 도시된 구동 컨트롤러(150)와 유사한 구성을 가지므로, 중복되는 설명은 생략한다.
구동 컨트롤러(1150)는 컨트롤러(1151) 및 클럭 발생 회로(1153)를 포함한다. 컨트롤러(1151)는 수신부(1210), 영상 신호 처리부(1220), 제어 신호 발생부(1230) 및 송신부(1240)를 포함한다. 수신부(210)는 제어 신호(CTRL)를 데이터 인에이블 신호(DE)로 복원한다. 수신부(210)는 제어 신호(CTRL)에 근거해서 수평 동기 신호(Hsync), 수직 동기 신호(V_sync), 메인 클럭 신호(MCLK)를 더 복원할 수 있다. 수신부(210)는 프레임 레이트 가변 신호(FREE_SYNC)를 프레임 레이트 신호(FREE_SYNC')로 복원한다.
제어 신호 발생부(240)는 수평 동기 신호(Hsync), 수직 동기 신호(V_sync), 데이터 인에이블 신호(DE), 메인 클럭 신호(MCLK) 및 프레임 레이트 신호(FREE_SYNC')를 수신하고, 라인 래치 신호(TP), 반전 신호(REV), 개시 신호(STV), 전압 제어 신호(CRLV) 및 클럭 펄스 신호(CPV)를 출력한다.
도 21은 본 발명의 다른 실시예에 따른 제어 신호 발생부의 블록도이다.
도 21을 참조하면, 제어 신호 발생부(1230)는 프레임 레이트 신호(FREE_SYNC')에 기초해서 프레임 레이트를 감지하고, 카운트 신호(CNT)를 출력하는 프레임 레이트 감지부(1231), 카운트 신호(CNT)에 대응하는 전압 레벨 제어 신호(CTRLV)를 출력하는 전압 제어기(1232) 및 데이터 인에이블 신호(DE), 메인 클럭 신호(MCLK) 및 카운트 신호(CNT)에 응답해서 클럭 펄스 신호(CPV)를 생성하는 클럭 발생기(1233)를 포함한다.
전압 제어기(1232)는 앞서 도 12에서 설명된 바와 같이, 카운트 신호(CNT)와 제1 내지 제3 기준값들(REF1~REF3)을 비교하고, 비교 결과에 따라서 전압 레벨 제어 신호(CTRLV)를 제1 내지 제4 레벨들(V1~V4) 중 어느 하나로 설정할 수 있다.
클럭 발생기(1233)는 앞서 도 15에서 설명된 바와 같이, 카운트 신호(CNT)와 제1 내지 제3 기준값들(REF1~REF3)을 비교하고, 비교 결과에 따라서 블랭크 구간의 게이트 펄스 신호(CPV)의 펄스 폭을 제1 내지 제4 시간(H1~H4)으 중 어느 하나로 설정할 수 있다.
도 20에 도시된 구동 컨트롤러(1150)는 프레임 레이트 신호(FREE_SYNC)에 기초해서 제1 접지 전압(VS11)의 전압 레벨을 설정하고, 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)의 블랭크 구간에서의 펄스 폭을 설정할 수 있으므로, 화소에서의 누설 전류 양을 조절할 수 있다. 그러므로 프레임 레이트가 변경되더라도 휘도 변화가 생기지 않으므로, 표시 품질이 저하되는 것을 방지할 수 있다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
100: 표시 장치 DP: 표시패널
110: 제1 기판 120: 제2 기판
130: 게이트 구동회로 140: 데이터 구동회로
150: 구동 컨트롤러 151: 컨트롤러
153: 클럭 발생 회로 SRC1~SRCn: 구동 스테이지
131: 입력 회로 132: 제1 출력 회로
133: 제2 출력 회로 134: 디스챠지 홀드 회로
135: 디스챠지 회로 136: 제1 풀다운 회로
137: 제2 풀다운 회로 210: 수신부
220: 프레임 메모리 230: 영상 신호 처리부
240: 제어 신호 발생부 241: 프레임 레이트 감지부
242: 전압 제어기 243: 클럭 발생기
250: 송신부

Claims (26)

  1. 복수의 게이트 라인들과 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널과;
    클럭 신호 및 구동 전압을 수신하고, 상기 복수의 게이트 라인들을 구동하는 게이트 구동회로와;
    상기 복수의 데이터 라인들을 구동하는 데이터 구동회로; 및
    외부로부터 수신된 영상 신호 및 제어 신호에 응답해서 상기 데이터 구동회로를 제어하고, 상기 게이트 구동회로로 상기 클럭 신호 및 상기 구동 전압을 제공하는 구동 컨트롤러를 포함하되;
    상기 구동 컨트롤러는,
    상기 제어 신호에 근거해서 한 프레임 내 표시 구간(display period)과 블랭크 구간(blank period)을 갖는 데이터 인에이블 신호를 생성하고, 상기 블랭크 구간의 시간 길이에 따라서 상기 게이트 구동회로로 제공되는 상기 구동 전압의 전압 레벨을 설정하는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 구동 컨트롤러는,
    상기 블랭크 구간의 시간 길이가 짧을수록 상기 구동 전압의 전압 레벨을 노말 레벨은 전압 레벨로 설정하는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 게이트 구동회로는 상기 클럭 신호에 응답해서 상기 복수의 게이트 라인들을 순차적으로 구동하고,상기 복수의 게이트 라인들을 상기 구동 전압으로 디스챠지하는 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서,
    상기 구동 컨트롤러는,
    상기 제어 신호를 상기 데이터 인에이블 신호로 복원하고, 상기 데이터 인에이블 신호에 동기해서 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 전압 레벨 제어 신호를 출력하는 컨트롤러; 및
    상기 클럭 펄스 신호에 응답해서 상기 클럭 신호를 생성하고, 상기 전압 레벨 제어 신호에 대응하는 전압 레벨을 갖는 상기 구동 전압을 발생하는 클럭 발생 회로를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 컨트롤러는,
    상기 제어 신호를 상기 데이터 인에이블 신호로 복원하는 수신부;
    상기 데이터 인에이블 신호에 동기해서 상기 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 상기 전압 레벨 제어 신호를 출력하는 제어 신호 발생부를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 제어 신호 발생부는,
    상기 데이터 인에이블 신호의 상기 표시 구간과 상기 블랭크 구간에 기초해서 프레임 레이트를 감지하는 프레임 레이트 감지부;
    감지된 프레임 레이트에 대응하는 상기 전압 레벨 제어 신호를 출력하는 전압 제어기; 및
    상기 클럭 펄스 신호를 생성하는 클럭 발생기를 포함하는 것을 특징으로 하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 제어 신호 발생부는,
    매 프레임마다 상기 제어 신호에 근거해서 상기 데이터 인에이블 신호를 복원하고, 상기 상기 구동 전압의 전압 레벨을 설정하는 것을 특징으로 하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 구동 컨트롤러는,
    현재 프레임의 상기 영상 신호를 저장하는 프레임 메모리;
    상기 프레임 메모리로부터 출력되는 이전 프레임의 영상 신호를 영상 데이터 신호로 변환하는 영상 신호 처리부; 및
    상기 영상 데이터 신호를 상기 데이터 드라이버로 제공하는 송신부를 더 포함하며,
    상기 제어 신호 발생부는,
    이전 프레임의 상기 제어 신호에 근거해서 상기 데이터 인에이블 신호를 복원하고, 상기 블랭크 구간의 시간 길이에 따라서 상기 게이트 구동회로로 제공되는 상기 구동 전압의 전압 레벨을 설정하는 것을 특징으로 하는 표시 장치.
  9. 제 1 항에 있어서,
    상기 구동 컨트롤러는,
    상기 블랭크 구간의 시간 길이에 따라서 상기 게이트 구동회로로 제공되는 상기 클럭 신호의 펄스 폭을 설정하는 것을 특징으로 하는 표시 장치.
  10. 제 9 항에 있어서,
    상기 구동 컨트롤러는,
    상기 블랭크 구간의 시간 길이가 짧을수록 상기 클럭 신호의 펄스 폭을 넓게 설정하는 것을 특징으로 하는 표시 장치.
  11. 제 9 항에 있어서,
    상기 구동 컨트롤러는,
    상기 제어 신호를 상기 데이터 인에이블 신호로 복원하고, 상기 데이터 인에이블 신호에 동기해서 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 전압 레벨을 갖는 전압 레벨 제어 신호 및 상기 블랭크 구간의 시간 길이에 대응하는 펄스 폭을 갖는 클럭 펄스 신호를 출력하는 컨트롤러; 및
    전압 레벨 제어 신호에 응답해서 상기 구동 전압의 전압 레벨을 설정하고, 상기 클럭 펄스 신호에 응답해서 상기 클럭 신호를 생성하는 클럭 발생 회로를 포함하되,
    상기 컨트롤러는,
    상기 제어 신호를 상기 데이터 인에이블 신호로 복원하는 수신부;
    상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 전압 레벨을 갖는 상기 전압 레벨 제어 신호 및 상기 데이터 인에이블 신호에 동기해서 클럭 펄스 신호를 출력하되, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 전압 레벨 제어 신호를 출력하는 제어 신호 발생부를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 제어 신호 발생부는,
    상기 데이터 인에이블 신호의 상기 표시 구간과 상기 블랭크 구간에 기초해서 프레임 레이트를 감지하는 프레임 레이트 감지부;
    감지된 프레임 레이트에 대응하는 상기 전압 레벨 제어 신호를 출력하는 전압 제어기; 및
    상기 데이터 인에이블 신호에 응답해서 상기 클럭 펄스 신호를 생성하되, 상기 블랭크 구간동안 상기 감지된 프레임 레이트에 대응하는 펄스 폭을 갖는 상기 클럭 펄스 신호를 생성하는 클럭 발생기를 포함하는 것을 특징으로 하는 표시 장치.
  13. 복수의 게이트 라인들과 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널과;
    클럭 펄스 신호 및 구동 전압을 수신하고, 상기 복수의 게이트 라인들을 구동하는 게이트 구동회로와;
    상기 복수의 데이터 라인들을 구동하는 데이터 구동회로; 및
    외부로부터 수신된 영상 신호 및 제어 신호에 응답해서 상기 데이터 구동회로를 제어하고, 상기 게이트 구동회로로 상기 클럭 신호 및 상기 구동 전압을 제공하는 구동 컨트롤러를 포함하되;
    상기 구동 컨트롤러는,
    상기 제어 신호에 근거해서 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호를 복원하고, 상기 블랭크 구간의 시간 길이에 따라서 상기 블랭크 구간동안 상기 게이트 구동회로로 제공되는 상기 클럭 신호의 펄스 폭을 설정하는 것을 특징으로 하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 구동 컨트롤러는,
    상기 블랭크 구간의 시간 길이가 짧을수록 상기 클럭 신호의 펄스 폭을 넓게 설정하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 구동 컨트롤러는,
    상기 제어 신호를 상기 데이터 인에이블 신호로 복원하고, 상기 데이터 인에이블 신호에 동기해서 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 펄스 폭을 갖는 클럭 펄스 신호를 출력하는 제어 신호 발생부를 포함하는 컨트롤러; 및
    상기 클럭 펄스 신호에 응답해서 상기 클럭 신호를 생성하고, 상기 전압 레벨 제어 신호에 대응하는 전압 레벨을 갖는 상기 구동 전압을 발생하는 클럭 발생 회로를 포함하되,
    상기 블랭크 구간동안 상기 컨트롤러로부터 출력되는 상기 클럭 펄스 신호의 펄스 폭은 상기 블랭크 구간의 시간 길이에 대응하는 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서,
    상기 컨트롤러는,
    상기 제어 신호를 상기 데이터 인에이블 신호로 복원하는 수신부;
    상기 데이터 인에이블 신호에 동기해서 상기 클럭 펄스 신호를 출력하고, 상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간 길이에 대응하는 펄스 폭을 갖는 상기 클럭 펄스 신호를 출력하는 제어 신호 발생부를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 제어 신호 발생부는,
    상기 데이터 인에이블 신호의 상기 표시 구간과 상기 블랭크 구간에 기초해서 프레임 레이트를 감지하는 프레임 레이트 감지부; 및
    상기 데이터 인에이블 신호에 응답해서 상기 클럭 펄스 신호를 생성하되, 상기 블랭크 구간동안 상기 감지된 프레임 레이트에 대응하는 펄스 폭을 갖는 상기 클럭 펄스 신호를 생성하는 클럭 발생기를 포함하는 것을 특징으로 하는 표시 장치.
  18. 복수의 게이트 라인들과 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널과;
    클럭 신호 및 구동 전압을 수신하고, 상기 복수의 게이트 라인들을 구동하는 게이트 구동회로와;
    상기 복수의 데이터 라인들을 구동하는 데이터 구동회로; 및
    외부로부터 수신된 영상 신호, 제어 신호 및 프레임 레이트 신호에 응답해서 상기 데이터 구동회로를 제어하고, 상기 게이트 구동회로로 상기 클럭 신호 및 상기 구동 전압을 제공하는 구동 컨트롤러를 포함하되;
    상기 구동 컨트롤러는,
    상기 제어 신호에 근거해서 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호를 복원하고, 상기 프레임 레이트 신호에 따라서 상기 게이트 구동회로로 제공되는 상기 구동 전압의 전압 레벨을 설정하는 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서,
    상기 게이트 구동회로는 상기 클럭 신호에 응답해서 상기 복수의 게이트 라인들을 순차적으로 구동하고, 상기 블랭크 구간동안 상기 복수의 게이트 라인들을 상기 구동 전압으로 디스챠지하는 것을 특징으로 하는 표시 장치.
  20. 제 18 항에 있어서,
    상기 구동 컨트롤러는,
    상기 프레임 레이트 신호에 따라서 상기 블랭크 구간동안 상기 게이트 구동회로로 제공되는 상기 클럭 신호의 펄스 폭을 설정하는 것을 특징으로 하는 표시 장치.
  21. 제어 신호를 수신하는 단계와;
    상기 제어 신호에 근거해서 한 프레임 내 표시 구간과 블랭크 구간을 갖는 데이터 인에이블 신호를 생성하는 단계와;
    상기 데이터 인에이블 신호의 상기 블랭크 구간의 시간을 카운트 하는 단계;
    상기 블랭크 구간의 시간 길이가 제1 기준값보다 작을 때 구동 전압의 전압 레벨을 제1 레벨로 설정하는 단계;
    상기 블랭크 구간의 시간 길이가 제1 기준값보다 크거나 같을 때 상기 구동 전압의 전압 레벨을 제2 레벨로 설정하는 단계; 및
    상기 구동 전압을 게이트 구동회로로 제공하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  22. 제 21 항에 있어서,
    상기 게이트 구동회로는 상기 블랭크 구간동안 복수의 픽셀들과 연결된 복수의 게이트 라인들을 상기 구동 전압으로 디스챠지하는 것을 특징으로 하는 표시 장치의 구동 방법.
  23. 제 22 항에 있어서,
    상기 구동 전압의 상기 제1 레벨은 상기 제2 레벨보다 높은 전압 레벨인 것을 특징으로 하는 표시 장치의 구동 방법.
  24. 제 22 항에 있어서,
    상기 데이터 인에이블 신호에 기초하여 클럭 펄스 신호를 생성하는 단계와;
    상기 블랭크 구간의 시간 길이가 제1 기준값보다 작을 때 상기 블랭크 구간동안 상기 클럭 펄스 신호의 펄스 폭을 제1 시간으로 설정하는 단계;
    상기 블랭크 구간의 시간 길이가 제1 기준값보다 크거나 같을 때 상기 블랭크 구간동안 상기 클럭 펄스 신호의 펄스 폭을 제2 시간으로 설정하는 단계; 및
    상기 클럭 펄스 신호에 대응하는 클럭 신호를 상기 게이트 구동회로로 제공하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  25. 제 24 항에 있어서,
    상기 게이트 구동회로는 상기 클럭 신호에 응답해서 상기 복수의 게이트 라인들을 순차적으로 구동하되, 상기 블랭크 구간동안 상기 복수의 게이트 라인들을 상기 구동 전압으로 디스챠지하는 것을 특징으로 하는 표시 장치의 구동 방법.
  26. 제 24 항에 있어서,
    상기 블랭크 구간의 시간 길이가 제1 기준값보다 작을 때 상기 클럭 펄스 신호의 펄스 폭인 상기 제1 시간은 상기 제2 시간보다 긴 것을 특징으로 하는 표시 장치의 구동 방법.

KR1020160130109A 2016-10-07 2016-10-07 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법 KR102556084B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160130109A KR102556084B1 (ko) 2016-10-07 2016-10-07 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법
US15/707,456 US10638086B2 (en) 2016-10-07 2017-09-18 Display device capable of changing frame rate and operating method thereof
CN201710927381.1A CN107919098B (zh) 2016-10-07 2017-09-29 可改变帧率的显示装置
EP17193926.7A EP3306604A1 (en) 2016-10-07 2017-09-29 Display device capable of changing frame rate and operating method thereof
JP2017193242A JP7109173B2 (ja) 2016-10-07 2017-10-03 フレームレートの変更が可能な表示装置
US16/847,935 US11172161B2 (en) 2016-10-07 2020-04-14 Display device capable of changing frame rate and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160130109A KR102556084B1 (ko) 2016-10-07 2016-10-07 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180039232A true KR20180039232A (ko) 2018-04-18
KR102556084B1 KR102556084B1 (ko) 2023-07-17

Family

ID=59997205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160130109A KR102556084B1 (ko) 2016-10-07 2016-10-07 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법

Country Status (5)

Country Link
US (2) US10638086B2 (ko)
EP (1) EP3306604A1 (ko)
JP (1) JP7109173B2 (ko)
KR (1) KR102556084B1 (ko)
CN (1) CN107919098B (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194413A1 (ko) 2018-04-04 2019-10-10 주식회사 엘지화학 배터리 모듈
CN112053651A (zh) * 2019-06-06 2020-12-08 京东方科技集团股份有限公司 显示面板的时序控制方法及电路、驱动装置和显示设备
US10909935B2 (en) 2018-08-22 2021-02-02 Samsung Display Co., Ltd. Liquid crystal display device and method of driving the same
KR20210109698A (ko) * 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN113393815A (zh) * 2020-03-11 2021-09-14 联咏科技股份有限公司 时序控制器及其操作方法
US11315484B2 (en) 2019-04-17 2022-04-26 Samsung Display Co., Ltd. Display apparatus and method of driving the same
US11574574B2 (en) 2020-09-17 2023-02-07 Samsung Display Co., Ltd. Display device and method of driving the same
US11682336B2 (en) 2020-03-11 2023-06-20 Samsung Display Co., Ltd. Display apparatus having variable frequency mode and method of driving the same
US11688334B2 (en) 2021-02-10 2023-06-27 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
US11869406B1 (en) 2022-08-31 2024-01-09 Samsung Display Co., Ltd. Scan driver
US11893927B2 (en) 2020-09-17 2024-02-06 Samsung Display Co., Ltd. Display device and method of driving the same
US11893954B2 (en) 2020-09-18 2024-02-06 Samsung Electronics Co., Ltd. Display device and method for controlling same
US11984058B2 (en) 2022-04-08 2024-05-14 Samsung Display Co., Ltd. Scan driver

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556084B1 (ko) 2016-10-07 2023-07-17 삼성디스플레이 주식회사 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법
KR102554967B1 (ko) * 2016-10-31 2023-07-13 삼성디스플레이 주식회사 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
US10134349B2 (en) * 2016-12-02 2018-11-20 Apple Inc. Display interference mitigation systems and methods
TWI625717B (zh) * 2017-08-25 2018-06-01 華碩電腦股份有限公司 驅動電路以及顯示裝置的畫面插黑方法
US10665177B2 (en) * 2017-11-30 2020-05-26 Novatek Microelectronics Corp. Circuit arrangement for controlling backlight source and operation method thereof
US10692443B2 (en) * 2017-11-30 2020-06-23 Novatek Microelectronics Corp. Synchronous backlight device and operation method thereof
KR102529152B1 (ko) * 2018-06-05 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102495319B1 (ko) * 2018-09-21 2023-02-03 삼성디스플레이 주식회사 데이터 드라이버, 그것을 포함하는 표시 장치 및 구동 방법
TWI703545B (zh) * 2018-10-05 2020-09-01 瑞鼎科技股份有限公司 顯示驅動電路及顯示更新頻率調整方法
CN111081191B (zh) * 2018-10-18 2021-06-15 联咏科技股份有限公司 控制背光源的电路装置及其操作方法
KR102593537B1 (ko) * 2018-12-27 2023-10-26 삼성디스플레이 주식회사 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
KR20200091062A (ko) * 2019-01-21 2020-07-30 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102657135B1 (ko) * 2019-05-15 2024-04-15 삼성디스플레이 주식회사 송수신 시스템
JP2021039283A (ja) * 2019-09-04 2021-03-11 株式会社ジャパンディスプレイ 表示装置
CN110570828B (zh) * 2019-09-11 2022-06-03 高创(苏州)电子有限公司 显示面板亮度调整方法、装置、设备及可读存储介质
CN111179874B (zh) * 2020-02-24 2021-07-23 苏州华星光电技术有限公司 显示面板的驱动方法及驱动系统
CN111312145B (zh) * 2020-03-03 2021-09-10 昆山国显光电有限公司 显示器及其驱动方法
CN111510772B (zh) * 2020-03-23 2022-03-29 珠海亿智电子科技有限公司 一种平衡视频帧率误差的方法、装置、设备及存储介质
CN111326126B (zh) * 2020-04-16 2022-03-25 福州京东方光电科技有限公司 信号提供电路、信号提供方法及显示装置
CN113674708B (zh) * 2020-05-14 2023-04-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及其驱动方法
CN111883073B (zh) * 2020-07-22 2022-02-25 上海创功通讯技术有限公司 一种电子设备的显示方法及电子设备
KR20220043995A (ko) * 2020-09-28 2022-04-06 삼성디스플레이 주식회사 표시 장치
CN112542123A (zh) * 2020-12-04 2021-03-23 Tcl华星光电技术有限公司 显示器及其驱动方法
CN113076026B (zh) * 2021-03-25 2024-04-30 厦门天马微电子有限公司 一种触控显示面板及其驱动方法、触控显示装置
KR20220139509A (ko) * 2021-04-07 2022-10-17 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20230097762A (ko) * 2021-12-24 2023-07-03 엘지디스플레이 주식회사 패널 구동장치 및 그 방법과 전계 발광 표시장치
CN114446239B (zh) * 2022-02-17 2023-08-18 京东方科技集团股份有限公司 显示控制方法、装置、系统及显示设备
CN114613306A (zh) * 2022-03-14 2022-06-10 维沃移动通信有限公司 显示控制芯片、显示面板及相关设备、方法和装置
CN115985223B (zh) * 2023-03-21 2023-08-25 惠科股份有限公司 显示设备及其驱动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160113416A (ko) * 2015-03-19 2016-09-29 삼성디스플레이 주식회사 표시장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281159B2 (ja) * 1993-12-28 2002-05-13 株式会社東芝 液晶表示装置
JP3336408B2 (ja) * 1998-07-17 2002-10-21 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2001013930A (ja) 1999-07-02 2001-01-19 Nec Corp アクティブマトリクス型液晶ディスプレイの駆動制御装置
JP2002040993A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 表示装置の駆動方法、表示装置
JP4271414B2 (ja) * 2001-09-25 2009-06-03 シャープ株式会社 画像表示装置および表示駆動方法
JP2004086146A (ja) 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
KR101375863B1 (ko) * 2007-03-08 2014-03-17 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
CN101675374B (zh) * 2007-05-11 2011-08-10 夏普株式会社 液晶显示装置
CN101770104A (zh) * 2009-01-06 2010-07-07 群康科技(深圳)有限公司 液晶显示装置
KR101429922B1 (ko) 2009-12-02 2014-08-14 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
CN102298905B (zh) * 2010-06-22 2015-04-15 上海政申信息科技有限公司 电泳显示器的驱动方法
TWI440004B (zh) 2011-03-04 2014-06-01 Chunghwa Picture Tubes Ltd 液晶顯示裝置及其驅動方法
JP6046413B2 (ja) * 2011-08-08 2016-12-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
KR101879479B1 (ko) * 2011-09-07 2018-07-17 시냅틱스 인코포레이티드 비-디스플레이 업데이트 시간들 동안의 용량성 센싱
US9208736B2 (en) * 2011-11-28 2015-12-08 Samsung Display Co., Ltd. Display device and driving method thereof
TW201335809A (zh) * 2012-02-23 2013-09-01 Chunghwa Picture Tubes Ltd 觸控顯示裝置
KR102033569B1 (ko) 2012-12-24 2019-10-18 삼성디스플레이 주식회사 표시 장치
KR102060627B1 (ko) 2013-04-22 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102031580B1 (ko) * 2013-05-10 2019-11-08 엘지디스플레이 주식회사 표시 장치, 표시 장치 제어 방법
JP2015018245A (ja) * 2013-07-11 2015-01-29 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． アプリケーションプロセッサと、それを含むディスプレイシステム
KR102220152B1 (ko) * 2014-03-13 2021-02-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20150108172A (ko) 2014-03-17 2015-09-25 삼성전자주식회사 디스플레이 장치 및 이의 디스플레이 구동 방법
JP6413610B2 (ja) * 2014-10-20 2018-10-31 三菱電機株式会社 アクティブマトリクス表示装置
KR102281816B1 (ko) * 2014-12-30 2021-07-26 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102556084B1 (ko) 2016-10-07 2023-07-17 삼성디스플레이 주식회사 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법
KR102554967B1 (ko) 2016-10-31 2023-07-13 삼성디스플레이 주식회사 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160113416A (ko) * 2015-03-19 2016-09-29 삼성디스플레이 주식회사 표시장치

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194413A1 (ko) 2018-04-04 2019-10-10 주식회사 엘지화학 배터리 모듈
US10909935B2 (en) 2018-08-22 2021-02-02 Samsung Display Co., Ltd. Liquid crystal display device and method of driving the same
US11276357B2 (en) 2018-08-22 2022-03-15 Samsung Display Co., Ltd. Liquid crystal display device and method of driving the same
US11315484B2 (en) 2019-04-17 2022-04-26 Samsung Display Co., Ltd. Display apparatus and method of driving the same
CN112053651A (zh) * 2019-06-06 2020-12-08 京东方科技集团股份有限公司 显示面板的时序控制方法及电路、驱动装置和显示设备
US11302233B2 (en) 2019-06-06 2022-04-12 Beijing Boe Display Technology Co., Ltd. Timing control method and timing control circuit for display panel, driving device and display device
KR20210109698A (ko) * 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11263989B2 (en) 2020-02-27 2022-03-01 Samsung Display Co., Ltd. Display device and method of operating the same
CN113393815A (zh) * 2020-03-11 2021-09-14 联咏科技股份有限公司 时序控制器及其操作方法
CN113393815B (zh) * 2020-03-11 2022-12-09 联咏科技股份有限公司 时序控制器及其操作方法
US11682336B2 (en) 2020-03-11 2023-06-20 Samsung Display Co., Ltd. Display apparatus having variable frequency mode and method of driving the same
US11574574B2 (en) 2020-09-17 2023-02-07 Samsung Display Co., Ltd. Display device and method of driving the same
US11893927B2 (en) 2020-09-17 2024-02-06 Samsung Display Co., Ltd. Display device and method of driving the same
US11893954B2 (en) 2020-09-18 2024-02-06 Samsung Electronics Co., Ltd. Display device and method for controlling same
US11688334B2 (en) 2021-02-10 2023-06-27 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
US11984058B2 (en) 2022-04-08 2024-05-14 Samsung Display Co., Ltd. Scan driver
US11869406B1 (en) 2022-08-31 2024-01-09 Samsung Display Co., Ltd. Scan driver

Also Published As

Publication number Publication date
CN107919098B (zh) 2021-08-31
EP3306604A1 (en) 2018-04-11
US20180103231A1 (en) 2018-04-12
JP7109173B2 (ja) 2022-07-29
KR102556084B1 (ko) 2023-07-17
JP2018060199A (ja) 2018-04-12
US11172161B2 (en) 2021-11-09
US20200244920A1 (en) 2020-07-30
CN107919098A (zh) 2018-04-17
US10638086B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
KR102556084B1 (ko) 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법
KR102554967B1 (ko) 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
JP5685101B2 (ja) 立体映像表示装置
JP5403879B2 (ja) 液晶表示装置及びその駆動方法
KR101761355B1 (ko) 표시장치 및 이의 구동방법
KR101685590B1 (ko) 입체 영상 표시 장치
US20060227628A1 (en) Display driver and display driving method
KR20130012381A (ko) 표시 장치 및 그 구동 방법
JP2015018064A (ja) 表示装置
US20090085858A1 (en) Driving circuit and related driving method of display panel
KR20170118296A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US20080303808A1 (en) Liquid crystal display with flicker reducing circuit and driving method thereof
KR101589752B1 (ko) 액정표시장치
KR101230306B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR101773609B1 (ko) 입체 영상 표시장치와 그 구동 방법
KR101868851B1 (ko) 액정표시장치 및 그 구동 방법
CN101320177A (zh) 液晶显示面板及其黑画面插入方法
KR20170064632A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US8675052B2 (en) Pixel circuit, device and method for displaying stereoscopic image
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR101213924B1 (ko) 액정표시장치 및 그의 구동방법
KR101762826B1 (ko) 입체 영상 표시 장치 및 그 구동 방법
US9076404B2 (en) Array substrate and 3D display device
KR20170044568A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20110041266A (ko) 액정표시장치와 그 잔상 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant