KR101773609B1 - 입체 영상 표시장치와 그 구동 방법 - Google Patents

입체 영상 표시장치와 그 구동 방법 Download PDF

Info

Publication number
KR101773609B1
KR101773609B1 KR1020100130818A KR20100130818A KR101773609B1 KR 101773609 B1 KR101773609 B1 KR 101773609B1 KR 1020100130818 A KR1020100130818 A KR 1020100130818A KR 20100130818 A KR20100130818 A KR 20100130818A KR 101773609 B1 KR101773609 B1 KR 101773609B1
Authority
KR
South Korea
Prior art keywords
voltage
data
data lines
enable signal
black gradation
Prior art date
Application number
KR1020100130818A
Other languages
English (en)
Other versions
KR20120069315A (ko
Inventor
손용기
민웅기
이주홍
송홍성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100130818A priority Critical patent/KR101773609B1/ko
Publication of KR20120069315A publication Critical patent/KR20120069315A/ko
Application granted granted Critical
Publication of KR101773609B1 publication Critical patent/KR101773609B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G02B30/20—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes
    • G02B30/22—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type
    • G02B30/24—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type involving temporal multiplexing, e.g. using sequentially activated left and right shutters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237—Switching ON and OFF the backlight within one frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 입체 영상 표시장치와 그 구동 방법에 관한 것으로, 좌안(또는 우안) 영상의 데이터전압을 상기 데이터라인들에 공급한 후에 상기 데이터라인들을 차지 쉐어링시킨 다음, 블랙 계조 전압을 상기 데이터라인들에 공급한다. 상기 데이터 라인들이 단락되어 차지 쉐어링되고 상기 블랙 계조 전압이 상기 데이터 라인들에 공급되는 동안 상기 게이트펄스의 전압이 하이 전압으로 유지된다.

Description

입체 영상 표시장치와 그 구동 방법{STEREOSCOPIC IMAGE DISPLAY AND DRIVING METHOD THEREOF}
본 발명은 입체 영상 표시장치와 그 구동 방법에 관한 것이다.
입체영상 표시장치는 양안시차방식(stereoscopic technique)과 복합시차지각방식(autostereoscopic technique)으로 나뉘어진다. 양안시차방식은 입체 효과가 큰 좌우 눈의 시차 영상을 이용하며, 안경방식과 무안경방식으로 나뉘어진다. 안경방식은 직시형 표시소자나 프로젝터에 좌우 시차 영상의 편광 방향을 바꿔서 또는 시분할 방식으로 표시하고, 편광 안경 또는 셔터 안경을 사용하여 입체 영상을 구현한다. 무안경 방식은 일반적으로 패럴렉스 베리어, 렌티큘라 렌즈 등의 광학판을 이용하여 좌우 시차 영상의 광축을 분리하여 입체 영상을 구현한다.
안경 방식의 입체 영상 표시장치는 편광 안경 방식과 셔터 안경 방식으로 나뉘어진다. 셔터 안경 방식은 표시패널에 별도의 편광 분리 소자를 합착하지 않고 표시패널에 좌안 영상과 우안 영상을 교대로 표시하고, 좌안 영상에 동기되도록 셔터 안경의 좌안 셔터를 개방하고 우안 영상에 동기되도록 셔터 안경의 우안 셔터를 개방한다.
액정표시패널과 셔터 안경을 기반으로 입체 영상을 구현하는 입체 영상 표시장치는 액정의 느린 응답특성으로 인하여 사용자는 좌안 영상과 우안 영상이 겹치는 3D 크로스토크(Crosstalk)를 느낄 수 있다. 셔터 안경 방식 입체 영상 표시장치에서 3D 크로스토크를 줄이기 위하여 좌안 영상 프레임 기간과 우안 영상 프레임 기간 사이에 리셋 프레임 기간(또는 블랙 프레임 기간)을 삽입할 수 있다. 리셋 프레임 기간 동안 액정표시패널의 액정셀들은 블랙 계조를 표시한다. 그런데, 리셋 프레임 기간 동안 액정셀들에 블랙 계조를 구현하는 방법이 최적화되지 못하였다.
본 발명은 좌안 영상 프레임 기간과 우안 영상 프레임 기간 사이에 액정셀들의 계조를 블랙 계조로 구현할 수 있는 입체 영상 표시장치와 그 구동 방법을 제공한다.
본 발명의 입체 영상 표시장치는 데이터라인들과 게이트라인들이 교차되고 액정셀들을 포함하는 액정표시패널; 제1 기간 동안 좌안 영상의 데이터전압을 상기 데이터라인들에 공급한 후에 제2 기간 동안 상기 데이터라인들을 차지 쉐어링시킨 다음, 블랙 계조 전압을 상기 데이터라인들에 공급하고, 제3 기간 동안 우안 영상의 데이터전압을 상기 데이터라인들에 공급한 후에 제4 기간 동안 상기 데이터라인들을 차지 쉐어링시킨 다음, 상기 블랙 계조 전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 및 게이트펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 포함한다. 상기 데이터 라인들이 단락되어 차지 쉐어링되고 상기 블랙 계조 전압이 상기 데이터 라인들에 공급되는 동안 상기 게이트펄스의 전압이 하이 전압으로 유지된다.
상기 블랙 계조 전압은 블랙 계조의 정극성 데이터전압, 블랙 계조의 부극성 데이터전압, 및 화이트 계조의 정극성 데이터전압과 화이트 계조의 부극성 데이터전압 사이의 전압차의 1/2 전압 중 어느 하나이다.
상기 데이터 구동회로는 디지털 비디오 데이터를 래치하고 래치된 디지털 비디오 데이터를 제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 출력하는 래치 어레이; 상기 래치 어레이로부터 입력된 상기 디지털 비디오 데이터를 정극성 감마보상전압으로 변환하여 정극성 데이터전압을 출력하는 PDAC과, 상기 디지털 비디오 데이터를 부극성 감마보상전압으로 변환하여 부극성 데이터전압을 출력하는 NDAC을 포함하고 상기 블랙 계조 전압을 발생하는 디지털-아날로그 변환기; 및 제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 상기 디지털-아날로그 변환기로부터 출력된 상기 정극성 데이터전압과 상기 부극성 데이터전압을 상기 데이터라인들에 공급하고, 상기 제1 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 데이터라인들의 차지 쉐어링을 실시한 후에 제2 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 블랙 계조 전압을 상기 데이터라인들에 공급하는 출력 회로를 포함한다. 상기 디지털-아날로그 변환기는 상기 제2 소스 출력 인에이블신호의 제1 로직 전압에 응답하여 상기 블랙 계조 전압을 출력한다.
상기 출력 회로는 상기 제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 상기 디지털-아날로그 변환기의 제1 출력 채널을 제1 데이터라인에 연결하고, 상기 디지털-아날로그 변환기의 제2 출력 채널을 제2 데이터라인에 연결하는 제1 스위치; 상기 제1 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 제1 및 제2 데이터라인들을 단락시켜 차지 쉐어링을 실시하는 제2 스위치; 및 상기 제2 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 블랙 계조 전압이 출력되는 상기 디지털-아날로그 변환기의 제3 출력 채널을 상기 제1 및 제2 데이터라인들에 연결하는 제3 스위치를 포함한다.
상기 출력 회로는 상기 제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 상기 디지털-아날로그 변환기의 제1 출력 채널을 제1 데이터라인에 연결하고, 상기 디지털-아날로그 변환기의 제2 출력 채널을 제2 데이터라인에 연결하는 제1 스위치; 상기 제1 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 제1 및 제2 데이터라인들을 단락시켜 차지 쉐어링을 실시하는 제2 스위치; 및 상기 제2 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 제1 블랙 계조 전압이 출력되는 상기 제1 출력 채널을 상기 제1 데이터라인에 연결하고, 제2 블랙 계조 전압이 출력되는 상기 제2 출력 채널을 상기 제2 데이터라인에 연결하는 제3 스위치를 포함한다.
상기 출력 회로는 상기 제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 상기 디지털-아날로그 변환기의 제1 출력 채널을 제1 데이터라인에 연결하고, 상기 디지털-아날로그 변환기의 제2 출력 채널을 제2 데이터라인에 연결하는 제1 스위치; 상기 제1 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 제1 및 제2 데이터라인들을 단락시켜 차지 쉐어링을 실시하는 제2 스위치; 및 상기 제2 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 제1 블랙 계조 전압이 출력되는 상기 제1 출력 채널을 상기 제2 데이터라인에 연결하고, 제2 블랙 계조 전압이 출력되는 상기 제2 출력 채널을 상기 제1 데이터라인에 연결하는 제3 스위치를 포함한다.
상기 데이터 구동회로는 상기 래치 어레이의 출력단자와 상기 디지털-아날로그 변환기 사이에 접속된 AND 게이트를 더 포함한다. 상기 AND 게이트는 상기 래치 어레이로부터 출력된 상기 디지털 비디오 데이터와 반전된 상기 제2 소스 출력 인에이블신호의 논리곱 결과를 상기 디지털-아날로그 변환기에 입력한다.
상기 입체 영상 표시장치의 구동 방법은 제1 기간 동안 좌안 영상의 데이터전압을 상기 데이터라인들에 공급한 후에 제2 기간 동안 상기 데이터라인들을 차지 쉐어링시킨 다음, 블랙 계조 전압을 상기 데이터라인들에 공급하는 단계; 제3 기간 동안 우안 영상의 데이터전압을 상기 데이터라인들에 공급한 후에 제4 기간 동안 상기 데이터라인들을 차지 쉐어링시킨 다음, 상기 블랙 계조 전압을 상기 데이터라인들에 공급하는 단계; 및 게이트펄스를 상기 게이트라인들에 공급하는 단계를 포함한다. 상기 데이터 라인들이 단락되어 차지 쉐어링되고 상기 블랙 계조 전압이 상기 데이터 라인들에 공급되는 동안 상기 게이트펄스의 전압이 하이 전압으로 유지된다.
본 발명은 좌안(또는 우안) 영상의 데이터를 액정셀에 기입한 후에 차지 쉐어링과 블랙 계조 전압의 강제 인가 방법을 이용하여 그 액정셀에 블랙 계조를 구현한다. 그 결과, 본 발명은 좌안(또는 우안) 영상이 액정셀에 기입된 후에 그 액정셀의 계조를 3D 크로스토크를 방지할 수 있는 이상적인 블랙 계조로 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 입체 영상 표시장치의 데이터 프레임을 보여 주는 도면이다.
도 2는 차지 쉐어링을 이용한 리셋 프레임 구현 방법을 보여 주는 회로도이다.
도 3은 소스 드라이브 IC로부터 출력되는 정극성 데이터 전압과 부극성 데이터 전압의 비대칭으로 인하여 차지 쉐어링 타임 동안 소스 드라이브 IC의 출력 채널들의 전압이 블랙 계조 전압에 도달하지 못하는 예를 보여 주는 파형도이다.
도 4는 본 발명의 실시예에 따른 입체 영상 표시장치에서 액정셀을 방전시킨 후에 블랙 계조 전압을 강제 인가 하는 방법을 보여 주는 파형도이다.
도 5는 본 발명의 실시예에 따른 입체 영상 표시장치를 보여 주는 블록도이다.
도 6은 도 5에 도시된 데이터 구동회로를 상세히 보여 주는 블록도이다.
도 7은 도 5에 도시된 게이트 구동회로를 상세히 보여 주는 회로도이다.
도 8은 본 발명의 제1 실시예에 따른 차지 쉐어링과 블랙 계조 전압 생성 방법을 보여 주는 회로도이다.
도 9는 본 발명의 제2 실시예에 따른 차지 쉐어링과 블랙 계조 전압 생성 방법을 보여 주는 회로도이다.
도 10은 본 발명의 제3 실시예에 따른 차지 쉐어링과 블랙 계조 전압 생성 방법을 보여 주는 회로도이다.
도 11은 본 발명의 실시예에 따른 소스 드라이브 IC 내에서 DAC를 이용하여 블랙 계조 전압을 생성하는 예를 보여 주는 회로도이다.
도 12는 도 11에 도시된 소스 드라이브 IC 내에서 데이터 흐름과 소스 드라이브 IC의 출력 전압을 보여 주는 파형도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1을 참조하면, 본 발명의 실시예에 따른 입체 영상 표시장치는 제N(N은 자연수) 프레임 기간 동안 좌안 영상 데이터를 액정셀들에 기입한 후에, 액정셀들의 전압을 방전시키고 그 액정셀들에 블랙 계조 데이터를 기입한다. 이어서, 본 발명의 실시예에 따른 입체 영상 표시장치는 제N+1 프레임 기간 동안 우안 영상 데이터를 액정셀들에 기입한 후에, 액정셀들의 전압을 방전시키고 블랙 계조의 전압을 기입한다. 제N 프레임 기간은 액정표시패널의 액정셀들에 좌안 영상 데이터가 기입되는 좌안 영상 데이터 어드레싱 기간과, 액정셀들의 전압이 방전되고 액정셀들에 블랙 계조 데이터가 기입되는 블랙 계조 기간으로 나뉘어진다. 제N+1 프레임 기간은 액정표시패널의 액정셀들에 우안 영상 데이터가 기입되는 우안 영상 데이터 어드레싱 기간과, 액정셀들의 전압이 방전되고 액정셀들에 블랙 계조 데이터가 기입되는 블랙 계조 기간으로 나뉘어진다. 블랙 계조 기간은 1 프레임 기간 내에서 좌안/우안 영상 데이터 어드레싱 기간에 이어서 할당된다. 블랙 계조 기간은 1 프레임 기간에서 0 보다 크고 1/2 프레임 기간 이하의 시간으로 설정될 수 있다. 1 프레임 기간은 프레임 주파수가 60Hz일 때 대략 16.67msec이며, 프레임 주파수가 120Hz일 때 대략 8.3msec이다.
액정셀들의 전압을 방전시키는 방법은 도 2와 같이 액정표시패널(10)의 데이터라인들(D1~D4)을 단락(short circut)시키는 차지 쉐어링(Charge sharing)을 이용할 수 있다.
도 2를 참조하면, 타이밍 콘트롤러는 소스 출력 인에이블신호(Source Output Enable, SOE)를 소스 드라이브 IC(Integrated Circuit)에 인가하여 소스 드라이브 IC의 데이터 출력 타이밍과 차지 쉐어링 타이밍을 제어할 수 있다.
소스 드라이브 IC의 출력회로는 소스 출력 인에블신호(SOE)의 로우 로직 전압(Low logic voltage)에 응답하여 정극성/부극성 아날로그 데이터전압들을 데이터라인들(D1~D4)로 출력하고, 소스 출력 인에이블신호(SOE)의 하이 로직 전압에 응답하여 데이터라인들(D1~D4)을 서로 접속시켜 단락 회로(Short circuit)를 구성함으로써 데이터라인들(D1~D4)의 전압을 평균화한다. 이를 위하여, 소스 드라이브 IC의 출력 회로는 디지털-아날로그 변환기(Digita to Analog Converter, 이하 "DAC"라 함)의 출력 채널들을 데이터라인들(D1~D4)에 1:1로 접속시키는 제1 스위치들(SW1)과, 이웃하는 데이터라인들(D1~D4)을 접속시키는 제2 스위치들(SW2)을 포함한다. DAC는 디지털 비디오 데이터를 정극성 감마보상전압으로 변환하여 정극성 데이터전압을 출력하는 PDAC(Positive DAC)과, 디지털 비디오 데이터를 부극성 감마보상전압으로 변환하여 부극성 데이터전압을 출력하는 NDAC(Negative DAC)을 포함한다.
제1 스위치들(SW1)은 소스 출력 인에이블신호(SOE)의 로우 로직 전압일 때 턴-온(turn-on)되어 DAC의 출력 채널들과 데이터라인들(D1~D4)을 연결하여 정극성/부극성 데이터전압을 데이터라인들(D1~D4)에 공급한다. 제1 스위치들(SW1)은 소스 출력 인에이블 신호(SOE)가 하이 로직 전압일 때 턴-오프(turn-off)되어 출력 버퍼들(BUF)과 데이터라인들(D1~D4) 사이의 전류 패스를 차단한다.
제2 스위치들(SW2)은 소스 출력 인에이블 신호(SOE)의 하이 로직 전압일 때 턴-온되어 데이터라인들(D1~D4)을 연결하여 이웃하는 데이터라인들 간의 차지 쉐어링을 유도한다. 제2 스위치들(SW2)은 소스 출력 인에이블 신호(SOE)가 로우 로직 전압일 때 턴-오프되어 데이터라인들(D1~D4)을 전기적으로 분리시킨다. 도트 인버젼(Dot inversion)에서, 기수 번째 데이터라인들(D1, D3)에 공급되는 데이터전압의 극성과, 우수 번째 데이터라인들(D1, D3)에 공급되는 데이터전압의 극성은 서로 상반된다. 따라서, 차지 쉐어링 타임 동안 데이터라인들의 전압은 정극성 데이터전압과 부극성 데이터전압의 평균전압으로 조정된다.
차지 쉐어링 타임 동안, 액정셀들의 전압이 방전될 수 있도록 픽셀 어레이의 TFT들(Thin Film Transistor)은 턴-온되어야 한다. 이를 위하여, 게이트 드라이브 IC는 타이밍 콘트롤러의 제어 하에 차지 쉐어링 타임 동안 게이트라인들에 게이트 하이 전압(Gate high voltage, VGH)의 게이트펄스를 공급한다. 차지 쉐어링 타임 동안, 액정셀들(Clc)의 전압은 TFT와 데이터라인들(D1~D4)을 통해 방전된다.
도 2에서, 'Cst'는 액정셀(Clc)의 픽셀전극에 접속된 스토리지 커패시터(Storage Capacitor)이다. 'Vcom'은 액정셀(Clc)의 공통전극에 인가되는 공통전압이다. 'G1'은 데이터라인들과 직교하는 게이트라인을 의미한다.
3D 크로스토크를 방지할 수 있는 이상적인 경우, 차지 쉐어링을 액정셀들(Clc)의 전압은 블랙 계조에 도달하여야 한다. 차지 쉐어링 타임이나 정극성/부극성 데이터전압에 따라 차지 쉐어링 타임 동안 액정셀들(Clc)의 전압이 블랙 계조 전압에 도달하지 못할 수 있다. 예를 들어, 차지 쉐어링 타임이 작으면 액정셀들(Clc)의 전압이 충분히 방전되지 못하여 액정셀들(Clc)의 전압이 블랙 계조 전압에 도달하지 못한다. 또한, 도 3과 같이, 데이터라인들(D1~D4)에 공급되는 정극성 데이터전압이 부극성 데이터전압보다 더 높거나 부극성 데이터전압이 정극성 데이터전압보다 더 높으면 차지 쉐어링에 의해 발생되는 평균 전압이 블랙 계조 보다 더 밝게 보이는 그레이(Gray) 계조의 전압으로 될 수 있으므로 액정셀들(Clc)의 전압이 블랙 계조 전압까지 방전되지 않을 수 있다.
도 3에서 "Source IC 출력"은 소스 드라이브 IC로부터 출력된 정극성/부극성 데이터전압이다. "White(Positive)"는 화이트 계조의 정극성 데이터전압을, "Black(Positive)" 블랙 계조의 정극성 데이터전압을, "White(Negative)"는 화이트 계조의 부극성 데이터전압을, "Black(Negative)"는 블랙 계조의 부극성 데이터전압을 각각 의미한다. "GOE"는 게이트 드라이브 IC의 출력 타이밍을 제어하기 위한 게이트 출력 인에이블신호(Gate Output Enable)이다. 게이트 드라이브 IC는 게이트 출력 인에이블 신호(GOE)가 로우 로직 전압일 때 게이트 하이 전압(VGH)의 게이트 펄스를 게이트라인들로 출력하는 반면, 게이트 출력 인에이블 신호(GOE)가 하이 로직 전압일 때 게이트 로우 전압(Gate low voltage, VGL)을 출력하여 게이트라인들의 전압을 게이트 로우 전압(VGL)으로 유지시킨다. 그리고 "ΔVs"는 정극성 데이터 전압과 부극성 데이터 전압의 비대칭으로 인하여 차지 쉐어링 타임 동안 소스 드라이브 IC의 출력 채널 전압이 도달하는 전압의 차이를 나타낸다.
본 발명의 실시예에 따른 입체 영상 표시장치는 도 4와 같이 액정셀(Clc)에 좌안 영상 데이터(또는 우안 영상 데이터)를 기입한 후에 액정셀(Clc)의 전압이 블랙 계조 전압에 도달할 수 있도록 아래의 실시예들과 같이 차지 쉐어링과 함께 블랙 계조 전압을 액정셀(Clc)에 강제로 인가한다.
도 4는 블랙 계조 기간에서 발생되는 정극성/부극성 데이터전압(Source IC 출력), 게이트 펄스, 소스 출력 인에이블신호(SOE1, SOE2), 및 게이트 출력 인에이블신호(GOE)를 나타낸다.
도 4를 참조하면, 제1 소스 출력 인에이블신호(SOE1)는 차지 쉐어링 타이밍과 데이터 출력 타이밍을 제어한다. 소스 드라이브 IC는 제1 소스 출력 인에이블신호(SOE1)의 하이 로직 전압에 응답하여 데이터라인들을 단락시켜 차지 쉐어링을 실시하고, 제1 소스 출력 인에이블신호(SOE1)의 로우 로직 전압에 응답하여 정극성/부극성 데이터전압을 출력한다.
제2 소스 출력 인에이블신호(SOE2)는 소스 드라이브 IC의 블랙 계조 전압 출력 타이밍을 제어한다. 소스 드라이브 IC는 제2 소스 출력 인에이블신호(SOE2)의 하이 로직 전압에 응답하여 블랙 계조 전압을 데이터라인들을 통해 출력한다. 좌안 영상 데이터 어드레싱 기간과, 우안 영상 데이터 어드레싱 기간 동안, 제2 소스 출력 인에이블신호(SOE2)는 로우 로직 전압으로 유지된다.
블랙 계조 전압은 블랙 계조의 정극성 데이터전압(Black(Positive)), 블랙 계조의 부극성 데이터전압(Black(Negative)), 또는 VDD/2 전압 중 어느 하나의 전압이다. 여기서, VDD/2는 액정셀의 공통전극에 공급되는 공통전압(Vcom)과 실질적으로 등전위 전압이다. 따라서, VDD/2는 공통전압(Vcom)으로 대신될 수 있다. 도시하지 않은 감마보상전압 발생회로는 고전위 구동 전압(VDD)과 저전위 구동 전압(VSS)을 분압하여 정극성/부극성 감마보상전압들을 발생한다. 고전위 구동 전압(VDD)은 화이트 계조의 정극성 데이터전압(White(Positive))으로서 액정셀에 인가되는 최대 전압이다. 저전위 구동 전압(VSS)은 화이트 계조의 부극성 데이터전압(White(Negative))으로서 액정셀에 인가되는 최소 전압이다. 따라서, VDD/2는 화이트 계조의 정극성 데이터전압(White(Positive))과 화이트 계조의 부극성 데이터전압(White(Negative)) 사이의 전압차에서 1/2 전압이다.
게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC의 출력 타이밍을 제어한다. 게이트 드라이브 IC는 게이트 출력 인에이블신호(GOE)의 로우 로직 전압에 응답하여 게이트 하이 전압(VGH)의 게이트 펄스를 게이트라인들에 공급하여 픽셀 어레이의 TFT들을 턴-온시킨다. 차지 쉐어링에 의해 액정셀의 전압이 방전되고 그 액정셀에 블랙 계조 전압이 인가되는 동안 게이트 하이 전압(VGH)의 게이트 펄스를 게이트라인들에 공급된다. 픽셀 어레이의 TFT들이 턴-온되고 데이터라인들이 차지 쉐어링되거나 데이터 라인들에 블랙 계조 전압이 인가되면, 액정셀들의 방전 패스가 형성된다.
도 5는 본 발명의 실시예에 따른 입체 영상 표시장치를 보여 주는 블록도이다.
도 5를 참조하면, 본 발명의 입체 영상 표시장치는 액정표시패널(200), 데이터 포맷터(112), 타이밍 콘트롤러(101), 데이터 구동회로(102), 게이트 구동회로(103) 등을 구비한다.
액정표시패널(200)은 두 장의 유리기판들 사이에 액정층이 형성된다. 액정표시패널(200)은 데이터라인들(105)과 게이트라인들(106)의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀들(또는 픽셀)을 포함한다. 액정표시패널(200)의 TFT D어레이 기판에는 TFT 어레이가 형성된다. TFT 어레이는 데이터라인들(105), 게이트라인들(106), 데이터라인들(105)과 게이트라인들(106)의 교차부에 형성된 TFT(Thin Film Transistor)들, TFT 각각에 접속된 화소전극, 및 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. 액정은 화소전극과 공통전극 사이의 전계에 의해 구동된다. 액정표시패널(200)의 컬러필터 어레이 기판에는 컬러필터 어레이가 형성된다. 컬러필터 어레이는 블랙 매트릭스, 컬러필터, 공통전극 등을 포함한다. 상부 유리기판과 하부 유리기판 각각에는 편광필름이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
액정표시패널은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식이나 IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛(210)과 백라이트 구동회로(211)가 필요하다. 백라이트 유닛(210)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 구동회로(211)는 타이밍 콘트롤러(101)로부터 입력된 디밍 신호(DIM)에 응답하여 백라이트 유닛(210)의 광원 밝기, 듀티비(duty ratio) 등을 조정한다.
데이터 포맷터(112)는 3D 모드에서 호스트 시스템(110)으로부터 입력되는 좌안 영상 데이터와 우안 영상 데이터를 도 1과 같은 데이터 포맷으로 변환하여 타이밍 타이밍 콘트롤러(101)에 공급한다. 데이터 포맷터(12)는 2D 모드에서 호스트 시스템(110)으로부터 입력되는 2D 영상 데이터를 타이밍 콘트롤러(101)에 공급한다. 데이터 포맷터(112)는 타이밍 콘트롤러(101)에 내장될 수 있다.
타이밍 콘트롤러(101)는 2D 모드에서 데이터 포맷터(112)를 통해 입력된 2D 영상의 디지털 비디오 데이터(RGB)를 데이터 구동회로(102)로 전송한다. 타이밍 콘트롤러(101)는 3D 모드에서 데이터 포맷터(112)로부터 3D 영상의 좌안 및 우안 영상 데이터를 데이터 구동회로(102)로 전송한다. 타이밍 콘트롤러(101)는 데이터 포맷터(112)를 통해 호스트 시스템(110)으로부터 입력된 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍신호를 입력받아 데이터 구동회로(102)와 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와, 데이터 구동회로(102)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 소스 타이밍 제어신호를 포함한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생하는 게이트 드라이브 IC에 인가되어 첫 번째 게이트펄스의 출력 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력 타이밍을 제어한다.
소스 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 제1 소스 출력 인에이블신호(SOE1), 및 제2 소스 출력 인에이블신호(SOE2) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 데이터 구동회로(102) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 데이터 구동회로(102)로부터 출력되는 데이터전압의 극성을 제어한다. 제1 소스 출력 인에이블신호(SOE1)는 차지 쉐어링 타이밍과 데이터 출력 타이밍을 제어하고, 제2 소스 출력 인에이블신호(SOE2)는 소스 드라이브 IC의 블랙 계조 전압 출력 타이밍을 제어한다. 데이터 구동회로(102)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
타이밍 콘트롤러(101)는 입력 영상을 분석하고 그 분석 결과에 기초하여 글로벌/로컬 디밍을 위한 디밍신호(DIM)를 발생하여 백라이트 구동회로(211)를 제어한다. 타이밍 콘트롤러(101)는 데이터 포맷터(112)를 통해 호스트 시스템(110)으로부터 입력되는 모드신호(도시하지 않음) 또는, 입력 영상 신호에 코딩된 모드 식별 코드에 기초하여 데이터 구동회로(102), 게이트 구동회로(103), 백라이트 구동회로(211)의 2D 모드와 3D 모드 동작을 전환할 수 있다.
데이터 구동회로(102)는 하나 이상의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC는 타이밍 콘트롤러(101)의 제어 하에 2D/3D 영상의 디지털 비디오 데이터(RGB)를 래치한다. 소스 드라이브 IC는 래치된 데이터를 정극성/부극성 감마보상전압으로 변환하여 데이터라인들(105)로 출력한다. 소스 드라이브 IC는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 액정표시패널(100)의 데이터라인들(105)에 접속될 수 있다.
게이트 구동회로(103)는 하나 이상의 게이트 드라이브 IC를 포함한다. 게이트 드라이브 IC는 게이트 타이밍 제어신호들에 응답하여 게이트펄스를 게이트라인들(106)에 순차적으로 공급한다. 게이트 드라이브 IC는 레벨 시프터(Level shifter)와 시프트 레지스터(Shift register)를 포함한다. 게이트 드라이브 IC는 TAB 공정으로 액정표시패널(200)의 게이트라인들(106)에 접속될 수 있다. 시프트 레지스터는 GIP(Gate In Panel) 공정으로 액정표시패널(200)의 TFT 어레이 기판 상에 직접 형성될 수 있다. 이 경우에, 레벨 시프터는 타이밍 콘트롤러(101)와 함께 콘트롤 보드 또는 소스 인쇄회로보드(Source Printed Circuit Board) 상에 형성되어 스윙폭을 TFT의 구동 전압만큼 크게 조정한 게이트 스타트 펄스와 게이트 시프트 클럭신호를 TFT 어레이 기판에 GIP 회로로 형성된 시프트 레지스터에 공급한다.
호스트 시스템(110)은 외부 비디오 소스(300) 예를 들면, 셋톱박스(Set-top Box), TV 시스템, 폰 시스템(Phone system), DVD 플레이어(Player), 블루레이 플레이어(Blue-ray Player), 개인용 컴퓨터(PC), 홈 시어터 시스템(Home theater Syteme) 등의 비디오 소스에 접속된다. 호스트 시스템(110)은 스케일러(scaler)를 포함한 시스템 온 칩(System on Chip, SoC)을 포함하여 외부 비디오 소스(300)로부터의 그래픽 데이터를 액정표시패널(200)에 표시하기에 적합한 해상도로 변환하여 데이터 포맷터(112)로 전송한다.
호스트 시스템(110)은 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 2D/3D 영상 데이터와 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)에 공급한다. 호스트 시스템(110)은 2D 모드에서 2D 영상을 타이밍 콘트롤러(101)에 공급하는 반면, 3D 모드에서 3D 영상의 좌안 및 우안 영상 데이터를 데이터 포맷터(112)에 공급한다.
호스트 시스템(110)은 사용자 입력장치(111)를 통해 입력되는 사용자 데이터에 응답하여 2D 모드 동작과 3D 모드 동작을 전환한다. 사용자 입력장치(111)는 키패드, 키보드, 마우스, 온 스크린 디스플레이(On Screen Display, OSD), 리모트 콘트롤러(Remote controller), 터치 스크린 등을 포함한다. 사용자는 사용자 입력장치(111)를 통해 2D 모드와 3D 모드를 선택할 수 있고, 3D 모드에서 2D-3D 영상 변환을 선택할 수 있다.
호스트 시스템(110)은 입력 영상의 데이터에 인코딩된 2D/3D 식별 코드를 통해 2D 모드의 동작과 3D 모드의 동작을 전환할 수도 있다. 또한, 호스트 시스템 (110)은 현재의 구동 모드가 2D 모드인지 아니면 3D 모드인지를 식별할 수 있는 모드 신호를 발생하여 데이터 포맷터(112)로 전송할 수 있다.
호스트 시스템(110)은 3D 모드에서 셔터 안경(130)의 좌안 렌즈(STL)와 우안 렌즈(STR)를 교대로 개폐하기 위하여, 셔터 제어신호 송신부(120)를 통해 셔터 제어신호를 송출한다. 셔터 제어신호 송신부(120)는 유/무선 인터페이스를 통해 셔터 제어신호를 셔터 제어신호 수신부(121)에 전송한다. 셔터 제어신호 수신부(121)는 셔터 안경(130)에 내장되거나 별도의 모듈로 제작되어 셔터 안경(130)에 부착될 수 있다.
셔터 안경(130)은 전기적으로 개별 제어되는 좌안 렌즈(STL)와 우안 렌즈(STR)를 포함한다. 좌안 렌즈(STL)와 우안 렌즈(STR) 각각은 제1 투명기판, 제1 투명기판 상에 형성된 제1 투명전극, 제2 투명기판, 제2 투명기판 상에 형성된 제2 투명전극, 제1 및 제2 투명기판 사이에 형성된 액정층을 포함한다. 제1 투명전극에는 기준전압이 공급되고 제2 투명전극에는 ON/OFF 전압이 공급된다. 좌안 렌즈(STL)와 우안 렌즈(STR) 각각은 제2 투명전극에 ON 전압이 공급될 때 액정표시패널(200)로부터의 빛을 투과시키는 반면, 제2 투명전극에 OFF 전압이 공급될 때 액정액정표시패널(200)로부터의 빛을 차단한다.
셔터 제어신호 수신부(121)는 유/무선 인터페이스를 통해 셔터 제어신호를 수신하고, 셔터 제어신호에 따라 셔터 안경(130)의 좌안 렌즈(STL)와 우안 렌즈(STR)를 교대로 개폐한다. 좌안 렌즈(STL)는 액정표시패널(200)에 표시되는 좌안 영상에 동기되어 개방되고, 우안 렌즈(STR)는 액정표시패널(200)에 표시되는 좌안 영상에 동기되어 개방된다. 셔터 제어신호가 제1 논리값으로 셔터 제어신호 수신부(121)에 입력될 때, 좌안 렌즈(STL)의 제2 투명전극에 ON 전압이 공급되는 반면에, 우안 렌즈(STR)의 제2 투명전극에 OFF 전압이 공급된다. 셔터 제어신호가 제2 논리값으로 셔터 제어신호 수신부(121)에 입력될 때, 좌안 렌즈(STL)의 제2 투명전극에 OFF 전압이 공급되는 반면에, 우안 렌즈(STR)의 제2 투명전극에 ON 전압이 공급된다. 따라서, 셔터 안경(130)의 좌안 렌즈(STL)는 셔터 제어신호가 제1 논리값으로 발생될 때 개방되고, 셔터 안경(130)의 우안 렌즈(STR)는 셔터 제어신호가 제2 논리값으로 발생될 때 개방된다.
도 6은 데이터 구동회로(102)를 상세히 보여 주는 블록도이다.
도 6을 참조하면, 데이터 구동회로(102)의 소스 드라이브 IC는 데이터 수신부(Data receiver, 41), 시프트 레지스터(Shift register, 42), 제1 래치 어레이(Latch array, 43), 제2 래치 어레이(44), DAC(45), 및 출력회로(46) 등을 포함한다.
데이터 수신부(41)는 타이밍 콘트롤러(101)로부터 수신되는 디지털 비디오 데이터를 병렬 데이터로 변환하여 제1 래치 어레이(43)에 공급한다. 시프트 레지스터(42)는 소스 스타트 펄스(SSP)를 소스 샘플링 클럭(SSC)에 맞추어 시프트시킴으로써 샘플링 클럭을 순차적으로 발생한다. 도 6에서 "EIO1"은 첫 번째 소스 드라이브 IC에 입력되는 소스 스타트 펄스(SSP) 또는 이전 단의 소스 드라이브 IC로부터 수신된 캐리신호(Carry signal)을 의미한다. "EIO2"는 다음 단의 소스 드라이브 IC로 전달되는 시프트 레지스터(42)의 캐리신호를 의미한다.
제1 래치 어레이(43)는 시프트 레지스터(42)로부터 순차적으로 입력되는 샘플링 클럭을 기준으로 데이터 수신부(41)로부터 입력되는 디지털 비디오 데이터를 샘플링하고 제1 소스 출력 인에이블신호(SOE1)의 로우 로직 전압에 응답하여 래치된 데이터들을 출력한다. 제2 래치 어레이(44)는 제1 래치 어레이(43)를 통해 입력되는 디지털 비디오 데이터을 래치하고 제1 소스 출력 인에이블신호(SOE1)의 로우 로직 전압에 응답하여 데이터들을 출력한다.
DAC(45)는 제2 래치 어레이(44)로부터 입력되는 디지털 비디오 데이터 각각을 정극성 감마보상전압(PGMA)과 부극성 감마보상전압(NGMA)으로 변환하여 정극성 데이터전압과 부극성 데이터전압을 출력한다. DAC(45)는 디지털 비디오 데이터를 정극성 데이터전압으로 변환하는 PDAC과, 디지털 비디오 데이터를 부극성 데이터전압으로 변환하는 NDAC을 포함한다. DAC(45)는 극성제어신호(POL)에 응답하여 자신의 출력 채널을 통해 출력되는 데이터전압의 극성을 반전시킨다. DAC(45)는 제2 소스 출력 인에이블신호(SOE2)의 하이 로직 전압에 응답하여 블랙 계조 전압을 출력한다. 블랙 계조 전압은 전술한 바와 같이, 도 4에서 블랙 계조의 정극성 데이터전압(Black(Positive)), 블랙 계조의 부극성 데이터전압(Black(Negative)), 또는 VDD/2 전압(또는 공통전압 Vcom) 중 어느 하나의 전압이다.
출력회로(46)는 제1 소스 출력 인에이블신호(SOE1)의 하이 로직 전압에 응답하여 차지 쉐어링을 실시하고, 제1 소스 출력 인에이블신호(SOE1)의 로우 로직 전압에 응답하여 출력버퍼를 통해 정극성/부극성 데이터전압을 데이터라인들(105)에 공급한다. 또한, 출력회로(46)는 제2 소스 출력 인에이블신호(SOE2)의 하이 로직 전압에 응답하여 블랙 계조 전압을 데이터라인들(105)에 공급한다.
도 7은 게이트 구동회로(103)를 상세히 보여 주는 회로도이다. 도 7은 TAB 방식의 게이트 드라이브 IC의 일 예이다.
도 7을 참조하면, 게이트 드라이브 IC는 시프트 레지스터(51), 레벨 시프터(54), 시프트 레지스터(51)와 레벨 시프터(54) 사이에 접속된 AND 게이트(52) 및 게이트 출력 인에이블신호(GOE)를 반전시키기 위한 인버터(53)를 포함한다.
시프트 레지스터(51)는 종속적으로 접속된 다수의 D-플립플롭(또는 스테이지)을 이용하여 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 순차적으로 시프트시킨다. AND 게이트(52)는 시프트 레지스터(51)의 출력신호와 게이트 출력 인에이블신호(GOE)의 반전신호를 논리곱하여 출력을 발생한다. 따라서, 게이트 드라이브 IC는 게이트 출력 인에블신호(GOE)가 로우논리구간일 때에만 출력을 발생한다.
레벨 시프터(54)는 AND 게이트(52)의 출력전압 스윙폭을 액정표시패널의 TFT 어레이에 형성된 TFT의 동작이 가능한 스윙폭으로 시프트시킨다. 따라서, 레벨 시프터(54)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 게이트펄스를 출력한다. 게이트 하이 전압(VGH)은 TFT 어레이의 TFT 문턱 전압 이상의 전압으로 설정되고, 게이트 로우 전압(VGL)은 TFT 어레이의 TFT 문턱 전압 보다 낮은 전압으로 설정된다. 레벨 시프터(54)로부터 출력된 게이트펄스는 게이트라인들(106)에 순차적으로 공급된다. 시프트 레지스터(51)가 GIP 회로로서 TFT 어레이 기판 상에 직접 형성되면, 레벨 시프터(54)는 시프트 레지스터(51)의 앞단에 배치된다.
도 8은 본 발명의 제1 실시예에 따른 차지 쉐어링과 블랙 계조 전압 생성 방법을 보여 주는 회로도이다.
도 8을 참조하면, 소스 드라이브 IC의 출력 회로(46)는 제1 스위치(SW1), 제2 스위치(SW2), 및 제3 스위치(SW3)를 포함한다. 제1 스위치(SW1)의 제어단자에는 인버터에 의해 반전된 제1 소스 출력 인에이블신호(SOE1)가 입력된다.
제1 스위치(SW1)는 제1 소스 출력 인에이블신호(SOE1)의 로우 로직 전압에 응답하여 DAC(45)의 제1 출력 채널(CH1)을 제1 데이터라인(D1)에 연결하여 제1 데이터라인(D1)에 정극성/부극성 데이터전압을 공급한다. 또한, 제1 스위치(SW1)는 제1 소스 출력 인에이블신호(SOE1)의 로우 로직 전압에 응답하여 DAC(45)의 제2 출력 채널(CH2)을 제2 데이터라인(D2)에 연결하여 제2 데이터라인(D1)에 정극성/부극성 데이터전압을 공급한다.
제2 스위치(SW2)는 제1 소스 출력 인에이블신호(SOE1)의 하이 로직 전압에 응답하여 제1 및 제2 데이터라인들(D1, D2)을 단락시켜 차지 쉐어링을 실시한다. 차지 쉐어링 타임 동안, 게이트 드라이브 IC는 타이밍 콘트롤러(101)의 제어 하에 게이트라인들(106)에 게이트 하이 전압(VGH)의 게이트펄스를 공급하여 액정셀의 방전 패스를 형성한다. 따라서, 차지 쉐어링 타임 동안, 액정셀들(Clc)의 전압은 TFT와 데이터라인들(D1, D2)를 통해 방전된다.
제3 스위치(SW3)는 제2 소스 출력 인에이블신호(SOE2)의 하이 로직 전압에 응답하여 블랙 계조 전압(VBLACK)이 출력되는 DAC(45)의 제3 출력 채널(CH3)을 제1 및 제2 데이터라인들(D1, D2)에 연결한다. 따라서, 제3 스위치(SW3)는 제2 소스 출력 인에이블신호(SOE2)가 하이 로직 전압일 때 DAC(45)로부터 출력된 블랙 계조 전압(VBLACK)을 데이터라인들에 공급한다. 여기서, 블랙 계조 전압(VBLACK)은 도 4에서 블랙 계조의 정극성 데이터전압(Black(Positive)), 블랙 계조의 부극성 데이터전압(Black(Negative)), 또는 VDD/2 전압(또는 공통전압 Vcom) 중 어느 하나의 전압이다.
게이트 드라이브 IC는 좌안 및 우안 영상의 데이터전압, 차지 쉐어링, 및 블랙 계조 전압과 동기되는 게이트 펄스를 게이트라인들에 공급한다.
도 9는 본 발명의 제2 실시예에 따른 차지 쉐어링과 블랙 계조 전압 생성 방법을 보여 주는 회로도이다.
도 9를 참조하면, 소스 드라이브 IC의 출력 회로(46)는 제1 스위치(SW1), 제2 스위치(SW2), 및 제3 스위치(SW3)를 포함한다. 제1 및 제2 스위치(SW1, SW2)는 전술한 제1 실시예와 실질적으로 동일하게 동작한다.
제3 스위치(SW3)는 제2 소스 출력 인에이블신호(SOE2)의 하이 로직 전압에 응답하여 제1 데이터라인(D1)을 DAC(45)의 제1 출력 채널(CH1)에 연결된 PDAC에 연결하여 PDAC으로부터 발생되는 블랙 계조의 정극성 데이터전압(Black(Positive))을 제1 데이터라인(D1)에 공급한다. 이와 동시에, 제3 스위치(SW3)는 제2 소스 출력 인에이블신호(SOE2)의 하이 로직 전압에 응답하여 제2 데이터라인(D2)을 DAC(45)의 제2 출력 채널(CH2)에 연결된 NDAC에 연결하여 NDAC으로부터 발생되는 블랙 계조의 부극성 데이터전압(Black(Negative))을 제2 데이터라인(D2)에 공급한다. 따라서, 제1 데이터라인(D1)에는 차지 쉐어링 직후에 블랙 계조 전압(VBLACK)으로서 블랙 계조의 정극성 데이터전압(Black(Positive))이 공급된다. 제2 데이터라인(D2)에는 차지 쉐어링 직후에 블랙 계조 전압(VBLACK)으로서 블랙 계조의 부극성 데이터전압(Black(Negative))이 공급된다.
게이트 드라이브 IC는 좌안 및 우안 영상의 데이터전압, 차지 쉐어링, 및 블랙 계조 전압과 동기되는 게이트 펄스를 게이트라인들에 공급한다.
도 10은 본 발명의 제3 실시예에 따른 차지 쉐어링과 블랙 계조 전압 생성 방법을 보여 주는 회로도이다.
도 10을 참조하면, 소스 드라이브 IC의 출력 회로(46)는 제1 스위치(SW1), 제2 스위치(SW2), 및 제3 스위치(SW3)를 포함한다. 제1 및 제2 스위치(SW1, SW2)는 전술한 제1 실시예와 실질적으로 동일하게 동작한다.
제3 스위치(SW3)는 제2 소스 출력 인에이블신호(SOE2)의 하이 로직 전압에 응답하여 제1 데이터라인(D1)을 DAC(45)의 제2 출력 채널(CH2)에 연결된 NDAC에 연결하여 NDAC으로부터 발생되는 블랙 계조의 부극성 데이터전압(Black(Negative))을 제1 데이터라인(D1)에 공급한다. 이와 동시에, 제3 스위치(SW3)는 제2 소스 출력 인에이블신호(SOE2)의 하이 로직 전압에 응답하여 제2 데이터라인(D2)을 DAC(45)의 제1 출력 채널(CH1)에 연결된 PDAC에 연결하여 PDAC으로부터 발생되는 블랙 계조의 정극성 데이터전압(Black(Positive))을 제2 데이터라인(D2)에 공급한다. 따라서, 제1 데이터라인(D1)에는 차지 쉐어링 직후에 블랙 계조 전압(VBLACK)으로서 블랙 계조의 부극성 데이터전압(Black(Negative))이 공급된다. 제2 데이터라인(D2)에는 차지 쉐어링 직후에 블랙 계조 전압(VBLACK)으로서 블랙 계조의 정극성 데이터전압(Black(Positive))이 공급된다.
게이트 드라이브 IC는 좌안 및 우안 영상의 데이터전압, 차지 쉐어링, 및 블랙 계조 전압과 동기되는 게이트 펄스를 게이트라인들에 공급한다.
도 11은 소스 드라이브 IC 내에서 DAC(45)를 이용하여 블랙 계조 전압을 생성하는 예를 보여 주는 회로도이다. 도 12는 도 11에 도시된 소스 드라이브 IC 내에서 데이터 흐름과 소스 드라이브 IC의 출력 전압을 보여 주는 파형도이다.
도 11 및 도 12를 참조하면, 소스 드라이브 IC의 제2 래치(44)의 출력 단자와 DAC(45)의 입력 단자 사이에 AND 게이트(47)가 형성된다.
제2 래치(44)에는 반전된 제1 소스 출력 인에이블신호(SOE1)가 입력된다. 제2 래치(44)는 제1 소스 출력 인에이블신호(SOE1)의 로우 로직 전압에 응답하여 래치된 데이터를 출력한다. 도 12에서, 'G64'는 64의 계조값을 갖는 디지털 비디오 데이터를, 'G128'은 128의 계조값을 갖는 디지털 비디오 데이터를 각각 의미한다. 그리고 'G0'은 블랙 계조값의 디지털 데이터이다.
AND 게이트(47)에는 반전된 제2 소스 출력 인에이블신호(SOE2)와 제2 래치(44)로부터 출력된 디지털 비디오 데이터가 입력된다. 제2 소스 출력 인에이블신호(SOE2)가 하이 로직 전압이면 즉, 반전된 제2 소스 출력 인에이블신호(SOE2)가 로우 로직 전압이면 AND 게이트의 출력은 제2 래치(44)의 출력에 관계없이 블랙 계조 값의 디지털 데이터인 '000000002"을 출력한다. 따라서, DAC(45)는 제2 소스 출력 인에이블신호(SOE2)의 하이 로직 전압일 때 블랙 계조의 디지털 데이터를 블랙 계조 전압으로 변환하여 출력한다.
제2 소스 출력 인에이블신호(SOE2)가 로우 로직 전압이면 즉, 반전된 제2 소스 출력 인에이블신호(SOE2)가 하이 로직 전압이면 AND 게이트의 출력은 제2 래치(44)의 출력과 같다. 따라서, DAC(45)는 제2 소스 출력 인에이블신호(SOE2)의 로우 로직 전압일 때 제2 래치(44)로부터 입력된 디지털 비디오 데이터를 그 계조값에 대응하는 정극성/부극성 감마보상전압으로 변환하여 출력한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
101 : 타이밍 콘트롤러 102 : 데이터 구동회로
103 : 게이트 구동회로 200 : 액정표시패널
SW1, SW2, SW3 : 스위치

Claims (9)

  1. 데이터라인들과 게이트라인들이 교차되고 액정셀들을 포함하는 액정표시패널;
    제1 기간 동안 좌안 영상의 데이터전압을 상기 데이터라인들에 공급한 후에 제2 기간 동안 상기 데이터라인들을 차지 쉐어링시킨 다음, 블랙 계조 전압을 상기 데이터라인들에 공급하고, 제3 기간 동안 우안 영상의 데이터전압을 상기 데이터라인들에 공급한 후에 제4 기간 동안 상기 데이터라인들을 차지 쉐어링시킨 다음, 상기 블랙 계조 전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 및
    게이트펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 포함하고,
    상기 데이터 라인들이 단락되어 차지 쉐어링되고 상기 블랙 계조 전압이 상기 데이터 라인들에 공급되는 동안 상기 게이트펄스의 전압이 하이 전압으로 유지되는 것을 특징으로 하는 입체 영상 표시장치.
  2. 제 1 항에 있어서,
    상기 블랙 계조 전압은,
    블랙 계조의 정극성 데이터전압, 블랙 계조의 부극성 데이터전압, 및 화이트 계조의 정극성 데이터전압과 화이트 계조의 부극성 데이터전압 사이의 전압차의 1/2 전압 중 어느 하나인 것을 특징으로 하는 입체 영상 표시장치.
  3. 제 1 항에 있어서,
    상기 데이터 구동회로는,
    디지털 비디오 데이터를 래치하고 래치된 디지털 비디오 데이터를 제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 출력하는 래치 어레이;
    상기 래치 어레이로부터 입력된 상기 디지털 비디오 데이터를 정극성 감마보상전압으로 변환하여 정극성 데이터전압을 출력하는 PDAC과, 상기 디지털 비디오 데이터를 부극성 감마보상전압으로 변환하여 부극성 데이터전압을 출력하는 NDAC을 포함하고 상기 블랙 계조 전압을 발생하는 디지털-아날로그 변환기; 및
    제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 상기 디지털-아날로그 변환기로부터 출력된 상기 정극성 데이터전압과 상기 부극성 데이터전압을 상기 데이터라인들에 공급하고, 상기 제1 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 데이터라인들의 차지 쉐어링을 실시한 후에 제2 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 블랙 계조 전압을 상기 데이터라인들에 공급하는 출력 회로를 포함하고,
    상기 디지털-아날로그 변환기는 상기 제2 소스 출력 인에이블신호의 제1 로직 전압에 응답하여 상기 블랙 계조 전압을 출력하는 것을 특징으로 하는 입체 영상 표시장치.
  4. 제 3 항에 있어서,
    상기 출력 회로는,
    상기 제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 상기 디지털-아날로그 변환기의 제1 출력 채널을 제1 데이터라인에 연결하고, 상기 디지털-아날로그 변환기의 제2 출력 채널을 제2 데이터라인에 연결하는 제1 스위치;
    상기 제1 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 제1 및 제2 데이터라인들을 단락시켜 차지 쉐어링을 실시하는 제2 스위치; 및
    상기 제2 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 블랙 계조 전압이 출력되는 상기 디지털-아날로그 변환기의 제3 출력 채널을 상기 제1 및 제2 데이터라인들에 연결하는 제3 스위치를 포함하는 것을 특징으로 하는 입체 영상 표시장치.
  5. 제 3 항에 있어서,
    상기 출력 회로는,
    상기 제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 상기 디지털-아날로그 변환기의 제1 출력 채널을 제1 데이터라인에 연결하고, 상기 디지털-아날로그 변환기의 제2 출력 채널을 제2 데이터라인에 연결하는 제1 스위치;
    상기 제1 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 제1 및 제2 데이터라인들을 단락시켜 차지 쉐어링을 실시하는 제2 스위치; 및
    상기 제2 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 제1 블랙 계조 전압이 출력되는 상기 제1 출력 채널을 상기 제1 데이터라인에 연결하고, 제2 블랙 계조 전압이 출력되는 상기 제2 출력 채널을 상기 제2 데이터라인에 연결하는 제3 스위치를 포함하는 것을 특징으로 하는 입체 영상 표시장치.
  6. 제 3 항에 있어서,
    상기 출력 회로는,
    상기 제1 소스 출력 인에이블신호의 로우 로직 전압에 응답하여 상기 디지털-아날로그 변환기의 제1 출력 채널을 제1 데이터라인에 연결하고, 상기 디지털-아날로그 변환기의 제2 출력 채널을 제2 데이터라인에 연결하는 제1 스위치;
    상기 제1 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 상기 제1 및 제2 데이터라인들을 단락시켜 차지 쉐어링을 실시하는 제2 스위치; 및
    상기 제2 소스 출력 인에이블신호의 하이 로직 전압에 응답하여 제1 블랙 계조 전압이 출력되는 상기 제1 출력 채널을 상기 제2 데이터라인에 연결하고, 제2 블랙 계조 전압이 출력되는 상기 제2 출력 채널을 상기 제1 데이터라인에 연결하는 제3 스위치를 포함하는 것을 특징으로 하는 입체 영상 표시장치.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 데이터 구동회로는,
    상기 래치 어레이의 출력단자와 상기 디지털-아날로그 변환기 사이에 접속된 AND 게이트를 더 포함하고,
    상기 AND 게이트는 상기 래치 어레이로부터 출력된 상기 디지털 비디오 데이터와 반전된 상기 제2 소스 출력 인에이블신호의 논리곱 결과를 상기 디지털-아날로그 변환기에 입력하는 것을 특징으로 하는 입체 영상 표시장치.
  8. 데이터라인들과 게이트라인들이 교차되고 액정셀들을 포함하는 액정표시패널을 포함하는 입체 영상 표시장치의 구동 방법에 있어서,
    제1 기간 동안 좌안 영상의 데이터전압을 상기 데이터라인들에 공급한 후에 제2 기간 동안 상기 데이터라인들을 차지 쉐어링시킨 다음, 블랙 계조 전압을 상기 데이터라인들에 공급하는 단계;
    제3 기간 동안 우안 영상의 데이터전압을 상기 데이터라인들에 공급한 후에 제4 기간 동안 상기 데이터라인들을 차지 쉐어링시킨 다음, 상기 블랙 계조 전압을 상기 데이터라인들에 공급하는 단계; 및
    게이트펄스를 상기 게이트라인들에 공급하는 단계를 포함하고,
    상기 데이터 라인들이 단락되어 차지 쉐어링되고 상기 블랙 계조 전압이 상기 데이터 라인들에 공급되는 동안 상기 게이트펄스의 전압이 하이 전압으로 유지되는 것을 특징으로 하는 입체 영상 표시장치의 구동 방법.
  9. 제 8 항에 있어서,
    상기 블랙 계조 전압은,
    블랙 계조의 정극성 데이터전압, 블랙 계조의 부극성 데이터전압, 및 화이트 계조의 정극성 데이터전압과 화이트 계조의 부극성 데이터전압 사이의 전압차의 1/2 전압 중 어느 하나인 것을 특징으로 하는 입체 영상 표시장치의 구동 방법.
KR1020100130818A 2010-12-20 2010-12-20 입체 영상 표시장치와 그 구동 방법 KR101773609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100130818A KR101773609B1 (ko) 2010-12-20 2010-12-20 입체 영상 표시장치와 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130818A KR101773609B1 (ko) 2010-12-20 2010-12-20 입체 영상 표시장치와 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20120069315A KR20120069315A (ko) 2012-06-28
KR101773609B1 true KR101773609B1 (ko) 2017-09-01

Family

ID=46687589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130818A KR101773609B1 (ko) 2010-12-20 2010-12-20 입체 영상 표시장치와 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101773609B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127241A (ko) * 2018-05-04 2019-11-13 삼성전자주식회사 소오스 드라이버 및 디스플레이 드라이버 ic

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101997774B1 (ko) * 2012-07-16 2019-07-08 엘지디스플레이 주식회사 영상표시장치
CN107589609A (zh) * 2017-09-26 2018-01-16 惠科股份有限公司 显示面板及其显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127241A (ko) * 2018-05-04 2019-11-13 삼성전자주식회사 소오스 드라이버 및 디스플레이 드라이버 ic
US10770022B2 (en) 2018-05-04 2020-09-08 Samsung Electronics Co., Ltd. Source driver and a display driver integrated circuit
KR102575828B1 (ko) 2018-05-04 2023-09-06 삼성전자주식회사 소오스 드라이버 및 디스플레이 드라이버 ic

Also Published As

Publication number Publication date
KR20120069315A (ko) 2012-06-28

Similar Documents

Publication Publication Date Title
KR101491192B1 (ko) 입체 영상 표시장치와 그 구동 방법
US8836634B2 (en) Stereoscopic image display and method for driving the same
KR101310379B1 (ko) 액정표시장치와 그 구동방법
KR101613723B1 (ko) 액정표시장치
US9325984B2 (en) Three-dimensional image display device and driving method thereof
US8885029B2 (en) Stereoscopic image display
KR101323468B1 (ko) 입체영상 표시장치와 그 구동방법
US8982193B2 (en) Multiviewable stereoscopic image display device and method for driving the same
TW201220824A (en) Electro-optical device and electronic apparatus
KR20100129666A (ko) 액정표시장치
KR101806502B1 (ko) 패널 내장형 게이트 드라이버를 갖는 표시장치
KR101773609B1 (ko) 입체 영상 표시장치와 그 구동 방법
CN102376240B (zh) 图像显示设备
KR101780067B1 (ko) 입체영상 표시장치와 그 구동방법
KR101615770B1 (ko) 입체 영상 표시장치와 그 구동방법
US8896499B2 (en) Stereoscopic image display
KR101806504B1 (ko) 입체영상 표시장치
KR101763935B1 (ko) 입체 영상 표시장치와 그 구동 방법
KR101604481B1 (ko) 액정표시장치
KR101972489B1 (ko) 입체 영상 표시장치와 그 감마 보정 방법
KR101773197B1 (ko) 입체 영상 표시장치와 그 픽셀 방전 시간 제어 방법
KR101885788B1 (ko) 입체영상 표시장치
KR101712207B1 (ko) 입체 영상 표시장치와 그 과구동 방법
JP2011075668A (ja) 画像表示装置およびその駆動方法
KR20110041266A (ko) 액정표시장치와 그 잔상 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant