KR20170064632A - 게이트 구동회로 및 그것을 포함하는 표시 장치 - Google Patents

게이트 구동회로 및 그것을 포함하는 표시 장치 Download PDF

Info

Publication number
KR20170064632A
KR20170064632A KR1020150170157A KR20150170157A KR20170064632A KR 20170064632 A KR20170064632 A KR 20170064632A KR 1020150170157 A KR1020150170157 A KR 1020150170157A KR 20150170157 A KR20150170157 A KR 20150170157A KR 20170064632 A KR20170064632 A KR 20170064632A
Authority
KR
South Korea
Prior art keywords
signal
ground voltage
gate
node
stage
Prior art date
Application number
KR1020150170157A
Other languages
English (en)
Inventor
안시현
김양희
김재원
백승수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150170157A priority Critical patent/KR20170064632A/ko
Priority to US15/229,798 priority patent/US20170154590A1/en
Publication of KR20170064632A publication Critical patent/KR20170064632A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Abstract

표시 장치에 구비되는 게이트 구동 회로는 복수의 게이트 신호들을 각각 출력하는 복수의 스테이지들을 포함하며, 상기 복수의 스테이지들 중 k(k는 양의 정수)번째 스테이지는 k번째 게이트 신호 및 k번째 캐리 신호를 출력하고, k+1번째 캐리 신호에 응답해서 상기 k번째 게이트 신호를 제3 접지 전압으로 디스챠지하는 제1 풀다운부를 포함하며, 상기 복수의 스테이지들이 상기 복수의 게이트 신호들을 순차적으로 출력하는 한 프레임 구간 동안 상기 제3 접지 전압은 소정 범위 내에서 변화한다.

Description

게이트 구동회로 및 그것을 포함하는 표시 장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE HAVING THEM}
본 발명은 표시 패널에 집적되는 게이트 구동회로 및 그것을 포함하는 표시 장치에 관한 것이다.
표시장치는 복수의 게이트 라인들, 복수의 데이터 라인들, 상기 복수의 게이트 라인들과 상기 복수의 데이터 라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 복수의 게이트 라인들에 게이트 신호들을 제공하는 게이트 구동회로 및 복수의 데이터 라인들에 데이터 신호들을 출력하는 데이터 구동회로를 포함한다.
게이트 구동회로는 복수의 구동 스테이지 회로들(이하, 구동 스테이지들)을 포함하는 쉬프트 레지스터를 포함한다. 복수의 구동 스테이지들은 복수의 게이트 라인들에 대응하는 게이트 신호를 각각 출력한다. 복수의 구동 스테이지들 각각은 유기적으로 연결된 복수의 트랜지스터들을 포함한다.
게이트 구동회로로부터 출력되는 게이트 신호의 주파수가 동일한 경우 표시 패널의 해상도가 높아질수록 각 화소에 전하를 충전하는 시간이 감소한다. 화소 충전 시간 감소는 표시 영상의 품질 저하를 초래할 수 있다.
본 발명의 목적은 영상의 품질을 향상시킬 수 있는 게이트 구동회로를 제공하는데 있다.
본 발명의 목적은 영상의 품질을 향상시킬 수 있는 게이트 구동회로를 포함하는 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 게이트 구동 회로는 복수의 게이트 신호들을 각각 출력하는 복수의 스테이지들을 포함한다. 상기 복수의 스테이지들 중 k(k는 양의 정수)번째 스테이지는, 클럭 신호, k-1번째 스테이지로부터의 k-1번째 캐리 신호, k+1번째 스테이지로부터의 k+1번째 캐리 신호, k+2번째 스테이지로부터의 k+2번째 캐리 신호, 제1 접지 전압, 제2 접지 전압 및 제3 접지 전압을 수신하고, k번째 게이트 신호 및 k번째 캐리 신호를 출력하고, 상기 k+1번째 캐리 신호에 응답해서 상기 k번째 게이트 신호를 상기 제3 접지 전압으로 디스챠지하는 제1 풀다운부를 포함한다. 상기 복수의 스테이지들이 상기 복수의 게이트 신호들을 순차적으로 출력하는 한 프레임 구간 동안 상기 제3 접지 전압은 소정 범위 내에서 변화한다.
이 실시예에 있어서, 상기 제3 접지 전압은 상기 한 프레임 구간 동안 상한 기준 전압에서 하한 기준 전압으로 점진적으로 변화한다.
이 실시예에 있어서, 상기 복수의 스테이지들 중 k번째 스테이지는, 상기 k+1번째 캐리 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제2 풀다운부를 더 포함한다.
이 실시예에 있어서, 상기 제2 풀다운부는, 상기 k번째 게이트 신호와 연결된 제1 전극, 상기 제3 접지 전압과 연결된 제2 전극 및 상기 k+1번째 캐리 신호와 연결된 제어 전극을 포함하는 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 복수의 스테이지들 중 k번째 스테이지는, 상기 클럭 신호, 상기 k-1번째 캐리 신호 및 상기 k+1번째 캐리 신호에 응답해서 제1 노드로 상기 클럭 신호 및 상기 제2 접지 전압 중 어느 하나를 제공하는 제어부, 상기 제1 노드의 신호에 응답해서 상기 클럭 신호를 상기 k번째 게이트 신호로 출력하는 제1 출력부를 포함한다.
이 실시예에 있어서, 상기 복수의 스테이지들 중 k번째 스테이지는, 상기 제1 노드의 신호에 응답해서 상기 클럭 신호를 상기 k번째 캐리 신호로 출력하는 제2 출력부를 더 포함한다.
이 실시예에 있어서, 상기 복수의 스테이지들 중 k번째 스테이지는, 상기 클럭 신호를 제2 노드로 제공하는 인버터부, 상기 제2노드의 신호에 응답해서 상기 제1 노드를 상기 제2 접지 전압으로 디스챠지하고, 상기 k-1번째 캐리 신호에 응답해서 상기 제2노드를 상기 제2 접지 전압으로 디스챠지하는 제1 디스챠지부, 상기 제2 노드의 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제2 디스챠지부, 상기 제2 노드의 신호에 응답해서 상기 k번째 게이트 신호를 상기 제1 접지 전압으로 디스챠지하는 제3 디스챠지부를 더 포함한다.
본 발명의 다른 특징에 따른 표시 장치는: 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 상기 복수의 게이트 라인들로 복수의 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 게이트 구동회로, 상기 복수의 데이터 라인들을 구동하는 데이터 구동회로, 및 외부로부터 제공되는 제어 신호 및 영상 신호에 응답해서 상기 게이트 구동회로 및 상기 데이터 구동회로를 제어하고, 제1 접지 전압, 제2 접지 전압 및 제3 접지 전압을 발생하는 구동 컨트롤러를 포함한다. 상기 복수의 스테이지들 중 k(k는 양의 정수)번째 스테이지는, 클럭 신호, k-1번째 스테이지로부터의 k-1번째 캐리 신호, k+1번째 스테이지로부터의 k+1번째 캐리 신호, k+2번째 스테이지로부터의 k+2번째 캐리 신호, 상기 제1 접지 전압, 상기 제2 접지 전압 및 상기 제3 접지 전압을 수신하고, k번째 게이트 신호 및 k번째 캐리 신호를 출력하고, 상기 k+1번째 캐리 신호에 응답해서 상기 k번째 게이트 신호를 상기 제3 접지 전압으로 디스챠지하는 제1 풀다운부를 포함한다. 상기 구동 컨트롤러는, 상기 복수의 스테이지들이 상기 복수의 게이트 신호들을 순차적으로 출력하는 한 프레임 구간 동안 상기 제3 접지 전압의 전압 레벨을 소정 범위 내에서 변경한다.
이 실시예에 있어서, 상기 구동 컨트롤러는 상기 한 프레임 구간 동안 상기 제3 접지 전압의 전압 레벨을 제1 기준 전압에서 제2 기준 전압으로 점진적으로 변경한다.
이 실시예에 있어서, 상기 구동 컨트롤러와 인접한 스테이지부터 멀리 떨어진 스테이지 순서대로 상기 게이트 신호들이 순차적으로 출력될 때, 상기 구동 컨트롤러는 상기 한 프레임 구간 동안 상기 제3 접지 전압의 전압 레벨을 상한 기준 전압에서 하한 기준 전압으로 점진적으로 낮춘다.
이 실시예에 있어서, 상기 구동 컨트롤러와 멀리 떨어진 스테이지부터 인접한 스테이지 순서대로 상기 게이트 신호들이 순차적으로 출력될 때 상기 구동 컨트롤러는 상기 한 프레임 구간 동안 상기 제3 접지 전압의 전압 레벨을 하한 기준 전압에서 상한 기준 전압으로 점진적으로 높인다.
이 실시예에 있어서, 상기 복수의 스테이지들 중 k번째 스테이지는, 상기 k+1번째 캐리 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제2 풀다운부를 더 포함한다.
이 실시예에 있어서, 상기 제2 풀다운부는, 상기 k번째 게이트 신호와 연결된 제1 전극, 상기 제3 접지 전압과 연결된 제2 전극 및 상기 k+1번째 캐리 신호와 연결된 제어 전극을 포함하는 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 복수의 스테이지들 중 k번째 스테이지는, 상기 클럭 신호, 상기 k-1번째 캐리 신호 및 상기 k+1번째 캐리 신호에 응답해서 제1 노드로 상기 클럭 신호 및 상기 제2 접지 전압 중 어느 하나를 제공하는 제어부, 상기 제1 노드의 신호에 응답해서 상기 클럭 신호를 상기 k번째 게이트 신호로 출력하는 제1 출력부를 포함한다.
이 실시예에 있어서, 상기 복수의 스테이지들 중 k번째 스테이지는, 상기 제1 노드의 신호에 응답해서 상기 클럭 신호를 상기 k번째 캐리 신호로 출력하는 제2 출력부를 더 포함한다.
이 실시예에 있어서, 상기 복수의 스테이지들 중 k번째 스테이지는, 상기 클럭 신호를 제2 노드로 제공하는 인버터부, 상기 제2노드의 신호에 응답해서 상기 제1 노드를 상기 제2 접지 전압으로 디스챠지하고, 상기 k-1번째 캐리 신호에 응답해서 상기 제2노드를 상기 제2 접지 전압으로 디스챠지하는 제1 디스챠지부, 상기 제2 노드의 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제2 디스챠지부, 및 상기 제2 노드의 신호에 응답해서 상기 k번째 게이트 신호를 상기 제1 접지 전압으로 디스챠지하는 제3 디스챠지부를 더 포함한다.
이 실시예에 있어서, 상기 표시 패널은, 상기 복수의 화소들이 배열된 표시 영역, 및 및 상기 표시 영역과 인접한 비표시 영역을 포함한다. 상기 게이트 구동 회로는 상기 비표시 영역에 집적된다.
이 실시예에 있어서, 상기 제2 접지 전압의 전압 레벨은 상기 제1 접지 전압의 전압 레벨보다 낮다.
이 실시예에 있어서, 상기 구동 컨트롤러는 상기 한 프레임 구간동안 상기 제3 접지 전압의 전압 레벨을 상기 제1 접지 전압과 상기 제2 접지 전압 사이의 상기 제1 기준 전압부터 상기 제2 접지 전압보다 낮은 상기 제2 기준 전압으로 점진적으로 낮춘다.
이와 같은 구성을 갖는 게이트 구동회로는 게이트 신호를 제1 접지 전압보다 낮은 제3 접지 전압으로 디스챠지함으로써 게이트 신호의 디스챠지 속도를 향상시킬 수 있다. 게이트 신호의 지연이 감소함에 따라서 화소 충전 시간을 확보할 수 있다. 특히, 제3 접지 전압이 게이트 구동회로 내 복수의 스테이지들로 제공될 때 제3 접지 전압 신호 라인에서의 지연에 따른 전압 변동을 보상하기 위하여 한 프레임동안 제3 접지 전압의 전압 레벨을 가변시킴으로써 화소의 위치에 따른 충전율 편차를 감소시킬 수 있다. 따라서 표시 장치의 표시 품질이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 2는 도 1에 도시된 구동 컨트롤러의 구성을
도 3는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 4은 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 단면도이다.
도 6는 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 7은 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 8은 구동 스테이지들의 동작을 설명하기 위한 타이밍도 이다.
도 9는 본 발명의 다른 실시예에 따른 제3 기준 전압을 보여주는 타이밍도이다.
도 10은 본 발명의 다른 실시예에 따른 제3 기준 전압을 보여주는 타이밍도이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 1에 도시된 것과 같이, 본 발명의 실시 예에 따른 표시장치는 표시 패널(DP), 게이트 구동회로(100), 데이터 구동회로(200) 및 구동 컨트롤러(300)를 포함한다.
표시 패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다. 본 실시예에서 표시 패널(DP)은 액정 표시 패널로 설명된다. 한편, 액정 표시 패널을 포함하는 액정 표시장치는 미 도시된 편광자, 백라이트 유닛 등을 더 포함할 수 있다.
표시 패널(DP)은 제1 기판(DS1), 제1 기판(DS1)과 이격된 제2 기판(DS2) 및 제1 기판(DS1)과 제2 기판(DS2) 사이에 배치된 액정층(LCL)을 포함한다. 평면 상에서, 표시 패널(DP)은 복수 개의 화소들(PX11~PXnm)이 배치된 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다.
표시 패널(DP)은 제1 기판(DS1) 상에 배치된 복수 개의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 복수 개의 게이트 라인들(GL1~GLn)은 게이트 구동회로(100)에 연결된다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동회로(200)에 연결된다. 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다.
도 1에는 복수 개의 화소들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 화소들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다.
복수 개의 화소들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
도 2는 도 1에 도시된 구동 컨트롤러의 구성을 예시적으로 보여주는 블록도이다. 도 3은 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 1, 도 2 및 도 3을 참조하면, 구동 컨트롤러(300)는 메인 회로기판(MCB)에 실장될 수 있다. 구동 컨트롤러(300)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터(RGB) 및 제어 신호(CTRL)를 수신한다. 제어 신호(CTRL)는 프레임 구간들(Ft-1, Ft, Ft+1)을 구별하는 신호인 수직 동기 신호(Vsync), 수평 구간들(HP)을 구별하는 신호, 즉 행 구별 신호인 수평 동기 신호(Hsync), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호 및 클록 신호들을 포함할 수 있다.
구동 컨트롤러(300)는 타이밍 컨트롤러(310) 그리고 클럭 및 전압 발생기(320)를 포함한다. 타이밍 컨트롤러(310)는 영상 데이터(RGB) 및 제어 신호(CTRL)를 수신하고, 데이터 구동회로(200)로 제공될 데이터 제어 신호(CONT) 및 데이터 신호(DATA), 게이트 구동회로(100)로 제공될 개시 신호(STV) 그리고 클럭 및 전압 발생기(320)로 제공될 게이트 펄스 신호(CPV)를 출력한다.
클럭 및 전압 발생기(320)는 타이밍 컨트롤러(310)로부터의 게이트 펄스 시호(CPV)를 수신하고, 제1 클럭 신호(CKV), 제2 클럭 신호(CKVB), 제1 접지 전압(VSS1), 제2 접지 전압(VSS2) 및 제3 접지 전압(VSS3)을 발생한다.
클럭 및 전압 발생기(320)에 의해서 발생되는 제1 접지 전압(VSS1), 제2 접지 전압(VSS2) 및 제3 접지 전압(VSS3)은 서로 다른 전압 레벨일 수 있다. 특히, 클럭 및 전압 발생기(320)는 한 프레임 구간동안 제3 접지 전압(VSS3)의 전압 렙레을 소정 범위 내에서 변경할 수 있다.
다시 도 1을 참조하면, 게이트 구동회로(100) 및 데이터 구동회로(200)는 구동 컨트롤러(300)로부터 제어 신호를 수신한다.
게이트 구동회로(100)는 프레임 구간들(Ft-1, Ft, Ft+1) 동안에 구동 컨트롤러(300)로부터 신호 라인(GSL)을 통해 수신한 제어 신호(이하, 게이트 제어 신호)에 기초하여 게이트 신호들(G1~Gn)을 생성하고, 게이트 신호들(G1~Gn)을 복수 개의 게이트 라인들(GL1~GLn)에 출력한다. 게이트 신호들(G1~Gn)은 수평 구간들(HP)에 대응하게 순차적으로 출력될 수 있다. 게이트 구동회로(100)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 예컨대, 게이트 구동회로(100)는 비표시영역(NDA)에 OSG(Oxide Semiconductor TFT Gate driver circuit)로 실장 될 수 있다.
도 1은 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결 하나의 게이트 구동회로(100)를 예시적으로 도시하였다. 본 발명의 일 실시예에서, 표시장치는 2개의 게이트 구동회로들을 포함할 수 있다. 2개의 게이트 구동회로들 중 하나는 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되고, 다른 하나는 복수 개의 게이트 라인들(GL1~GLn)의 우측 말단들에 연결될 수 있다. 또한, 2개의 게이트 구동회로들 중 하나는 홀수 번째 게이트 라인들에 연결되고, 다른 하나는 짝수 번째 게이트 라인들에 연결될 수 있다.
데이터 구동회로(200)는 구동 컨트롤러(300)로부터 수신한 제어 신호(이하, 데이터 제어 신호)에 기초하여 구동 컨트롤러(300)로부터 제공된 영상 데이터에 따른 계조 전압들을 생성한다. 데이터 구동회로(200)는 계조 전압들을 데이터 전압들(DS)로써 복수 개의 데이터 라인들(DL1~DLm)에 출력한다.
데이터 전압들(DS)은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압들 및/또는 음의 값을 갖는 부극성 데이터 전압들을 포함할 수 있다. 각각의 수평 구간들(HP) 동안에 데이터 라인들(DL1~DLm)에 인가되는 데이터 전압들 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 전압들(DS)의 극성은 액정의 열화를 방지하기 위하여 프레임 구간들(Ft-1, Ft, Ft+1)에 따라 반전될 수 있다. 데이터 구동회로(200)는 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 전압들을 생성할 수 있다.
데이터 구동회로(200)는 구동 칩(210) 및 구동 칩(210)을 실장하는 연성회로기판(220)을 포함할 수 있다. 데이터 구동회로(200)는 복수 개의 구동 칩(210)과 연성회로기판(220)을 포함할 수 있다. 연성회로기판(220)은 메인 회로기판(MCB)과 제1 기판(DS1)을 전기적으로 연결한다. 복수 개의 구동 칩들(210)은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 대응하는 데이터 신호들을 제공한다.
도 1은 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입의 데이터 구동회로(200)를 예시적으로 도시하였다. 본 발명의 다른 실시예에서, 데이터 구동회로(200)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 기판(DS1)의 비표시 영역(NDA) 상에 배치될 수 있다.
도 4은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 5는 본 발명의 일 실시예에 따른 화소의 단면도이다. 도 1에 도시된 복수 개의 화소들(PX11~PXnm) 각각은 도 4에 도시된 등가 회로를 가질 수 있다.
도 4에 도시된 것과 같이, 화소(PXij)는 화소 박막 트랜지스터(TR, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 이하, 본 명세서에서 트랜지스터는 박막 트랜지스터를 의미한다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 출력한다.
액정 커패시터(Clc)는 화소 트랜지스터(TR)로부터 출력된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정층(LCL, 도 5 참조)에 포함 액정 방향자의 배열이 변화된다. 액정 방향자의 배열에 따라 액정층으로 입사된 광은 투과되거나 차단된다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
도 5에 도시된 것과 같이, 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi, 도 4 참조)에 연결된 제어전극(GE), 제어전극(GE)에 중첩하는 활성화부(AL), j번째 데이터 라인(DLj, 도 4 참조)에 연결된 제1 전극(SE), 및 제1 전극(SE)과 이격되어 배치된 제2 전극(DE)을 포함한다.
액정 커패시터(Clc)는 화소전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소전극(PE)과 화소전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 기판(DS1)의 일면 상에 i번째 게이트 라인(GLi) 및 스토리지 라인(STL)이 배치된다. 제어전극(GE)은 i번째 게이트 라인(GLi)으로부터 분기된다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등을 포함할 수 있다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 다층 구조, 예컨대 티타늄층과 구리층을 포함할 수 있다.
제1 기판(DS1)의 일면 상에 제어전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10)은 유기막이거나, 무기막일 수 있다. 제1 절연층(10)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(10) 상에 제어전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 반도체층과 오믹 컨택층을 포함할 수 있다. 제1 절연층(10) 상에 반도체층이 배치되고, 반도체층 상에 오믹 컨택층이 배치된다.
활성화부(AL) 상에 제2 전극(DE)과 제1 전극(SE)이 배치된다. 제2 전극(DE)과 제1 전극(SE)은 서로 이격되어 배치된다. 제2 전극(DE)과 제1 전극(SE) 각각은 제어전극(GE)에 부분적으로 중첩한다.
제1 절연층(10) 상에 활성화부(AL), 제2 전극(DE), 및 제1 전극(SE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20)은 유기막이거나, 무기막일 수 있다. 제2 절연층(20)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
도 1에는 스태거 구조를 갖는 화소 트랜지스터(TR)를 예시적으로 도시하였으나, 화소 트랜지스터(TR)의 구조는 이에 제한되지 않는다. 화소 트랜지스터(TR)는 플래너 구조를 가질 수도 있다.
제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공한다. 제3 절연층(30)은 유기물을 포함할 수 있다.
제3 절연층(30) 상에 화소전극(PE)이 배치된다. 화소전극(PE)은 제2 절연층(20) 및 제3 절연층(30)을 관통하는 컨택홀(CH)을 통해 제2 전극(DE)에 연결된다. 제3 절연층(30) 상에 화소전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 기판(DS2)의 일면 상에 컬러필터층(CF)이 배치된다. 컬러필터층(CF) 상에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다. 공통전극(CE) 상에 공통전극(CE)을 커버하는 배향막(미 도시)이 배치될 수 있다. 컬러필터층(CF)과 공통전극(CE) 사이에 또 다른 절연층이 배치될 수 있다.
액정층(LCL)을 사이에 두고 배치된 화소전극(PE)과 공통전극(CE)은 액정 커패시터(Clc)를 형성한다. 또한, 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)을 사이에 두고 배치된 화소전극(PE)과 스토리지 라인(STL)의 일부분은 스토리지 커패시터(Cst)를 형성한다. 스토리지 라인(STL)은 화소 전압과 다른 값의 스토리지 전압을 수신한다. 스토리지 전압은 공통 전압과 동일한 값을 가질 수 있다.
한편, 도 4에 도시된 화소(PXij)의 단면은 하나의 예시에 불과하다. 도 4에 도시된 것과 달리, 컬러필터층(CF) 및 공통전극(CE) 중 적어도 어느 하나는 제1 기판(DS1) 상에 배치될 수 있다. 다시 말해, 본 실시예에 따른 액정 표시 패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드 등의 화소를 포함할 수 있다.
도 6는 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 6에 도시된 것과 같이, 게이트 구동회로(100)는 복수 개의 구동 스테이지들(SRC1~SRCs) 및 더미 구동 스테이지들(SRCs+1, SRCs+2)를 포함한다. 복수 개의 구동 스테이지들(SRC1~SRCs) 및 더미 구동 스테이지(SRCs+1)는 이전 스테이지로부터 출력되는 캐리 신호 및 다음 스테이지로부터 출력되는 캐리 신호에 응답해서 동작하는 종속적 연결 관계를 갖는다.
복수 개의 구동 스테이지들(SRC1~SRCs) 각각은 도 1에 도시된 구동 컨트롤러(300)로부터 제1 클럭 신호(CKV)/제2 클럭 신호(CKVB), 제1 접지 전압(VSS1), 제2 접지 전압(VSS2) 및 제3 접지 전압(VSS3)을 수신한다. 구동 스테이지(SRC1) 및 더미 구동 스테이지들(SRCs+1, SRCs+2)은 개시신호(STV)를 더 수신한다.
본 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCs)은 복수 개의 게이트 라인들(GL1~GLn)에 각각 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCs)은 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들을 각각 제공한다. 본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCs)에 연결된 게이트 라인들은 전체의 게이트 라인들 중 홀수 번째 게이트 라인들이거나, 짝수 번째 게이트 라인들일 수 있다.
복수 개의 구동 스테이지들(SRC1~SRCs) 및 더미 구동 스테이지들(SRCs+1, SRCs+2) 각각은 입력 단자들(IN1, IN2, IN3)), 출력 단자(OUT), 캐리 단자(CR), 제어 단자(CT), 클럭 단자(CK), 제1 접지 단자(V1), 제2 접지 단자(V2) 및 제3 접지 단자(V3)를 포함한다.
복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 출력 단자(OUT)는 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인에 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCs)로부터 생성된 게이트 신호들은 출력 단자(OUT)를 통해 복수 개의 게이트 라인들(GL1~GLn)에 제공한다.
복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 캐리 단자(CR)는 해당 구동 스테이지 다음의 구동 스테이지의 제1 입력 단자(IN1)에 전기적으로 연결된다. 또한 복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 캐리 단자(CR)는 이전 구동 스테이지들로 제공된다. 예컨대, 구동 스테이지들(SRC1~SRCs) 중 k번째 구동 스테이지의 캐리 단자(CR)는 k-1번째 구동 스테이지의 제2 입력 단자(IN2) 및 k-2번째 구동 스테이지의 제3 입력 단자(IN3)와 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCs) 및 더미 구동 스테이지들(SRCs+1, SRCs+2) 각각의 캐리 단자(CR)는 캐리 신호를 출력한다.
복수 개의 구동 스테이지들(SRC2~SRCs) 및 더미 구동 스테이지들(SRCs+1, SRCs+2) 각각의 제1 입력 단자(IN)는 해당 구동 스테이지 이전의 구동 스테이지의 캐리 신호를 수신한다. 예컨대, k번째 구동 스테이지들(SRCk)의 입력 단자(IN)는 k-1번째 구동 스테이지(SRCk-1)의 캐리 신호를 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCs) 중 첫번째 구동 스테이지(SRC1)의 입력 단자(IN)는 이전 구동 스테이지의 캐리 신호 대신에 게이트 구동회로(100)의 구동을 개시하는 수직 개시 신호(STV)를 수신한다.
복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 제2 입력 단자(IN2)는 해당 구동 스테이지 다음의 구동 스테이지의 캐리 단자(CR)로부터의 캐리 신호를 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 제3 입력 단자(IN3)는 해당 구동 스테이지 다다음의 구동 스테이지의 캐리 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제2 입력 단자(IN2)는 k+1번째 구동 스테이지(SRCk+1)의 캐리 단자(CR)로부터 출력된 캐리 신호를 수신한다. k번째 구동 스테이지(SRCk)의 제3 입력 단자(IN3)는 k+2번째 구동 스테이지(SRCk+2)의 캐리 단자(CR)로부터 출력된 캐리 신호를 수신한다. 본 발명의 다른 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 제2 입력 단자(IN2)는 해당 구동 스테이지 다음의 구동 스테이지의 출력 단자(OUT)에 전기적으로 연결될 수도 있다. 또한 복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 제3 입력 단자(IN3)는 해당 구동 스테이지 다다음의 구동 스테이지의 출력 단자(OUT)에 전기적으로 연결될 수도 있다.
말단에 배치된 구동 스테이지(SRCs)의 제2 입력 단자(IN2)는 더미 스테이지(SRCs+1)의 캐리 단자(CR)로부터 출력된 캐리 신호를 수신한다. 구동 스테이지(SRCs)의 제3 입력 단자(IN3)는 더미 스테이지(SRCs+2)의 캐리 단자(CR)로부터 출력된 캐리 신호를 수신한다.
복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 클럭 단자(CK)는 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB) 중 어느 하나를 각각 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCs) 중 홀수 번째 구동 스테이지들(SRC1, SRC3, ..., SRCs-1)의 클럭 단자들(CK)은 제1 클럭 신호(CKV)를 각각 수신할 수 있다. 복수 개의 구동 스테이지들(SRC1~SRCs) 중 짝수 번째 구동 스테이지들(SRC2, SRC4, ..., SRCs)의 클럭 단자들(CK)은 제2 클럭 신호(CKVB)를 각각 수신할 수 있다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 위상이 다른 신호일 수 있다.
복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 제1 접지 단자(V1)는 제1 접지 전압(VSS1)을 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 제2 접지 단자(V2)는 제2 접지 전압(VSS2)을 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCs) 각각의 제3 접지 단자(V3)는 제3 접지 전압(VSS3)을 수신한다. 제1 접지 전압(VSS1)과 제2 접지 전압(VSS2)은 서로 다른 전압 레벨을 가지며, 제2 접지 전압(VSS2)은 제1 접지 전압(VSS1)보다 낮은 전압 레벨을 갖는다. 제3 접지 전압(VSS3)은 한 프레임 구간 동안 소정 범위 내에서 변화하며, 매 프레임마다 반복적으로 변화한다.
본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCs) 각각은 그 회로구성에 따라 출력 단자(OUT), 입력 단자(IN), 캐리 단자(CR), 제어단자CT), 클럭 단자(CK), 제1 접지 단자(V1), 제2 접지 단자(V2) 및 제3 접지 단자(V3)중 어느 하나를 생략하거나, 다른 단자들을 더 포함할 수 있다. 또한, 복수 개의 구동 스테이지들(SRC1~SRCs)의 연결관계도 변경될 수 있다.
도 7은 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 7은 도 6에 도시된 복수 개의 구동 스테이지들(SRC1~SRCs) 중 k(k는 양의 정수)번째 구동 스테이지(SRCk)를 예시적으로 도시하였다. 도 6에 도시된 복수 개의 구동 스테이지들(SRC1~SRCs) 각각은 k번째 구동 스테이지(SRCk)와 동일한 회로를 가질 수 있다.
도 7을 참조하면, k번째 구동 스테이지(SRCk)는 제1 출력부(110), 제2 출력부(120), 제어부(130), 인버터부(140), 제1 디스챠지부(150), 제2 디스챠지부(160), 제3 디스챠지부(170), 제1 풀다운부(180) 및 제2 풀다운부(190)를 포함한다.
제1 출력부(110)는 k번째 게이트 신호(Gk)를 출력하고, 제2 출력부(120)는 k번째 캐리 신호(CRk)를 출력한다. 제1 풀다운부(180)는 출력 단자(OUT)를 제3 접지 단자(V3)와 연결된 제1 접지 전압(VSS3)으로 풀다운시킨다. 제2 풀다운부(190)는 캐리 단자(CR)를 제2 접지 단자(V2)와 연결된 제2 접지 전압(VSS2)으로 풀다운시킨다. 제어부(130)는 이전 구동 스테이지(SRCk-1)로부터 제1 입력 단자(IN)로 수신된 k-1번째 캐리 신호(CRk-1)에 응답하여 제1 출력부(110) 및 제2 출력부(120)의 동작을 제어한다.
k번째 구동 스테이지(SRCk)의 구체적인 구성은 다음과 같다.
제1 출력부(110)는 제1 출력 트랜지스터(TR1) 및 커패시터(C)를 포함한다. 제1 출력 트랜지스터(TR1)는 클럭 단자(CK)와 연결된 제1 전극, 제1 노드(N1)에 연결된 제어 전극, 및 k번째 게이트 신호(Gk)를 출력하는 제2 전극을 포함한다.
제2 출력부(120)는 제2 출력 트랜지스터(TR15)를 포함한다. 제2 출력 트랜지스터(TR15)는 클럭 단자(CK)와 연결된 제1 전극, 제1 노드(N1)에 연결된 제어 전극, k번째 캐리 신호(CRk)를 출력하는 제2 전극을 포함한다.
앞서 도 6에 도시된 바와 같이, 구동 스테이지들(SRC1~SRCs) 중 일부 구동 스테이지들(SRC1, SRC3, ..., SRCs-1) 및 더미 구동 스테이지(SRCs+1)의 클럭 단자(CK)는 제1 클럭 신호(CKV)를 수신한다. 구동 스테이지들(SRC1~SRCs) 중 다른 구동 스테이지들(SRC2, SRC4, ..., SRCs) 및 더미 구동 스테이지(SRCs+2)의 클럭 단자(CK)는 제2 클럭 신호(CKVB)를 수신한다. 클럭 신호(CKV) 및 클럭 신호(CKVB)는 상보적 신호들이다. 즉, 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 180°위상차를 가질 수 있다.
제어부(130)는 이전 구동 스테이지(SRCk-1)로부터 제1 입력 단자(IN)로 수신된 k-1번째 캐리 신호(CRS2)에 응답하여 제1 출력 트랜지스터(TR1) 및 제2 출력 트랜지스터(TR2)를 턴 온 시킨다. 제어부(130)는 다음 구동 스테이지(SRCk+2)로부터 제3 입력 단자(INT3)로 수신된 k+2번째 캐리 신호(CRk+2)에 응답하여 제1 출력 트랜지스터(TR1) 및 제2 출력 트랜지스터(TR2)를 턴오프시킨다.
제어부(130)는 제4 트랜지스터 및 제6 트랜지스터(TR4, TR6)를 포함한다. 제4 트랜지스터(TR4)는 제1 입력 단자(IN1)와 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 제어 전극을 포함한다. 제6 트랜지스터(TR6)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제3 입력 단자(IN3)와 연결된 제어 전극을 포함한다.
인버터부(140)는 클럭 단자(CK)로부터의 클럭 신호(CKV)를 제2 노드(N2)로 전달한다. 인버터부(140)는 트랜지스터들(TR7_1, TR7_2, TR8, TR12, TR13)을 포함한다. 제7 트랜지스터(TR7)는 클럭 단자(CK)와 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극, 제3 노드(N3)와 연결된 제어 전극을 포함한다. 제12 트랜지스터들(T12_1, TR12_2)은 클럭 단자(CK)와 제3 노드(N3) 사이에 직렬로 연결된다. 제12 트랜지스터(T12_1)의 제1 전극은 클럭 단자(CK)와 연결된다. 제12 트랜지스터(T12_2)의 제2 전극은 제3 노드(N3)와 연결된다. 제12 트랜지스터(T12_1)의 제2 전극 및 제12 트랜지스터(T12_2)의 제1 전극은 서로 연결된다. 제12 트랜지스터들(T12_1, TR12_2)의 제어 전극은 클럭 단자(CK)에 공통으로 연결된다. 제8 트랜지스터(TR8)는 제2 노드(N2)와 연결된 제1 전극, 제1 접지 단자(V1)와 연결된 제2 전극, 캐리 단자(CR)와 연결된 제어 전극을 포함한다. 제13 트랜지스터(TR13)는 제3 노드(N3)와 연결된 제1 전극, 제1 접지 단자(V1)와 연결된 제2 전극 및 캐리 단자(CR)와 연결된 제어 전극을 포함한다.
제1 디스챠지부(150)는 이전 캐리 신호(CRk-1)에 응답해서 제2 노드(N2)를 제2 접지 단자(V2)로 디스챠지하고, 제2 노드(N2)의 신호에 응답해서 제1 노드(N1)를 제2 접지 단자(V2)로 디스챠지한다. 제1 디스챠지부(150)는 제5 트랜지스터들(TR5_1, TR5_2) 및 제10 트랜지스터(TR10)를 포함한다.
제5 트랜지스터들(TR5_1, TR5_2)은 제 노드(N2)와 제2 접지 단자(V2) 사이에 직렬로 순차적으로 연결된다. 제5 트랜지스터(TR5_1)는 제2 노드(N2)와 연결된 제1 전극, 제2 전극 및 k-1번째 캐리 신호(CRk-1)를 수신하는 제1 입력 단자(IN1)와 연결된 제어 전극을 포함한다. 제5 트랜지스터(TR5_2)는 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 이전 캐리 신호(CRk-1)를 수신하는 제1 입력 단자(IN1)와 연결된 제어 전극을 포함한다. 제5 트랜지스터(TR5_1)의 제2 전극 및 제5 트랜지스터(TR5_2)의 제1 전극은 서로 연결된다. 제10 트랜지스터(TR10)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극, 제2 노드(N2)와 연결된 제어 전극을 포함한다.
제2 디스챠지부(160)는 제2 노드(N2)의 신호에 응답해서 캐리 단자(CR)를 제2 접지 단자(V2)로 디스챠지한다. 제2 디스챠지부(160)는 캐리 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 제어 전극을 포함하는 제11 트랜지스터(TR11)를 포함한다.
제3 디스챠지부(170)는 제2 노드(N2)의 신호에 응답해서 출력 단자(OUT)를 제1 접지 단자(V2)로 디스챠지한다. 제3 디스챠지부(170)는 출력 단자(OUT)와 연결된 제1 전극, 제1 접지 단자(V1)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 제어 전극을 포함하는 제3 트랜지스터(TR3)를 포함한다.
제1 풀다운부(180)는 제2 입력 단자(IN2)를 통해 수신되는 k+1번째 캐리 신호(CRk+1)에 응답해서 출력 단자(OUT)를 제3 접지 단자(V3)로 디스챠지한다. 제1 풀다운부(180)는 출력 단자(OUT)와 연결된 제1 전극, 제3 접지 단자(V3)와 연결된 제2 전극 및 제2 입력 단자(IN2)와 연결된 제어 전극을 포함하는 제2 트랜지스터(TR2)를 포함한다.
제2 풀다운부(190)는 제2 입력 단자(IN2)를 통해 수신되는 k+1번째 캐리 신호(CRk+1)에 응답해서 캐리 단자(CR)를 제2 접지 단자(V2)로 디스챠지한다. 제2 풀다운부(190)는 캐리 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 입력 단자(IN2)와 연결된 제어 전극을 포함하는 제17 트랜지스터(TR17)를 포함한다.
도 8은 구동 스테이지의 동작을 설명하기 위한 타이밍도 이다.
도 7 및 도 8을 참조하면, 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)는 주파수는 같고 위상이 다른 신호이다.
개시 신호(STV)가 하이 레벨로 천이하면, 트랜지스터(TR4)가 턴 온되어서 제1 노드(N1)의 전압 레벨이 상승한다. 제1 클럭 신호(CKV)가 하이 레벨로 천이하면, 제1 출력 트랜지스터(TR1)가 턴 온되어서 스테이지(SRC1) 내 제1 노드(N1)의 전압은 커패시터(C)에 의해서 부스팅된다. 이때 출력 단자(OUT)를 통해 1번째 게이트 신호(G1)가 출력된다. 스테이지(SRC1) 내 제1 노드(N1)의 부스팅된 전압에 의해서 제2 출력 트랜지스터(TR2)가 턴 온되면 캐리 단자(CR)를 통해 1번째 캐리 신호(CR1)가 출력된다.
계속해서 2번째 캐리 신호(CR2)가 하이 레벨로 천이하면, 제1 풀다운부(180) 내 제2 트랜지스터(T2)가 턴 온되어서 출력 단자(OUT)의 1번째 게이트 신호(G1)는 제3 접지 전압(VSS3)으로 디스챠지된다. 하이 레벨의 2번째 캐리 신호(CR2)에 응답해서 제2 풀다운부(190) 내 제17 트랜지스터(T17)가 턴 온되면, 캐리 단자(CR)의 1번째 캐리 신호(CR1)는 제2 접지 전압(VSS2)으로 디스챠지된다.
이 실시예에서, 제2 접지 전압(VSS2)은 제1 접지 전압(VSS1) 보다 낮은 전압 레벨을 갖는다(VSS1>VSS2). 제3 접지 전압(VSS2)은 제1 접지 전압(VSS1)보다 낮은 전압 레벨을 갖되, 한 프레임 구간(Ft) 동안 소정 범위 내에서 변화할 수 있다. 예컨대, 제3 접지 전압(VSS3)은 한 프레임 구간 동안 상한 기준 전압(VSS3_U)에서 하한 기준 전압(VSS3_L)으로 점진적으로 변화할 수 있다. 일 예로, 제1 접지 전압(VSS1)은 -7.5V, 제2 접지 전압(VSS2)은 -11.5V이다. 제3 접지 전압(VSS3)의 상한 기준 전압(VSS3_U)은 -10.5V이고 하한 기준 전압(VSS3_L)은 -15.0V이다.
1번째 게이트 신호(G1)는 제1 접지 전압(VSS1)보다 낮은 전압 레벨인 제3 접지 전압(VSS3)으로 디스챠지되므로 1번째 게이트 신호(G1)의 디스챠지 속도는 향상될 수 있다.
도 2에 도시된 클럭 및 전압 발생기(320)는 타이밍 컨트롤러(310)로부터 수신된 게이트 펄스 신호(CPV)를 카운트해서 프레임 구간(Ft)의 시작 및 종료를 알 수 있다. 프레임 구간(Ft)이 시작되면 클럭 및 전압 발생기(320)는 상한 기준 전압(VSS3_U) 레벨의 제3 접지 전압(VSS3)을 발생한다. 클럭 및 전압 발생기(320)는 게이트 펄스 신호(CPV)의 카운트 값이 증가함에 따라서 제3 접지 전압(VSS3)의 전압 레벨을 점진적으로 낮춘다.
도 1 및 도 6에 도시된 바와 같이, 제3 접지 전압(VSS3)이 전송되는 제3 접지 전압 신호 라인(LVSS3)의 지연 및 전압 손실에 의해서 구동 컨트롤러(300)와 멀리 떨어진 스테이지(SRCs)로 제공되는 제3 접지 전압(VSS3)의 전압 레벨은 구동 컨트롤러(300)와 인접한 스테이지(SRC1)로 제공되는 제3 접지 전압(VSS3)의 전압 레벨보다 상승한다. 예컨대, 구동 컨트롤러(300)에서 발생된 제3 접지 전압(VSS3)의 전압 레벨이 -11.5V이면 스테이지(SRCs)로 제공되는 제3 접지 전압(VSS3)의 전압 레벨은 -9.8V로 변화될 수 있다. 이러한 경우, 게이트 신호들(G1~Gn)의 디스챠지 속도가 달라지고, 결과적으로 화소들(PX11~PXnm)의 충전량이 달라질 수 있다.
도 8에 도시된 바와 같이, 구동 컨트롤러(300)는 구동 컨트롤러(300)와 멀리 떨어진 스테이지(SRCs)가 동작할 때의 제3 접지 전압(VSS3)의 전압 레벨이 인접한 스테이지(SRC1)가 동작할 때의 제3 접지 전압(VSS3)의 전압 레벨보다 낮도록 제3 접지 전압(VSS3)을 발생한다.
그러므로 제2 트랜지스터(TR2)에 의해서 1번째 게이트 신호(G1)가 제3 접지 전압(VSS3)으로 디스챠지될 때 1번째 게이트 신호(G1)의 디스챠지 전압 레벨(VSS3_1)과 n번째 게이트 신호(Gn)가 제3 접지 전압(VSS3)으로 디스챠지될 때 n번째 게이트 신호(Gn)의 디스챠지 전압 레벨(VSS3_n)이 같게 된다(VSS3_1 = VSS3_n). 즉, 제3 접지 전압 신호 라인(LVSS3)의 전압 변동을 고려하여 구동 컨트롤러(300)가 제3 접지 전압(VSS3)을 발생함으로써 게이트 신호들(G1~Gn)의 디스챠지 전압 레벨이 실질적으로 동일하게 될 수 있다.
도 1에 도시된 표시 패널(DP)의 해상도가 높아지면 1수평 주기가 짧아져서 각 화소에 전하를 충전하는 시간이 감소한다. 게이트 신호들(G1~Gn)의 디스챠지 속도가 빨라지면 화소 충전 시간을 확보하는 것이 유리하다. 특히 게이트 신호들(G1~Gn)의 디스챠지 속도를 균일하게 하면, 화소 충전 시간이 균일하게 되어서 화소의 위치에 따른 충전율 편차를 감소시킬 수 있다.
도 9는 본 발명의 다른 실시예에 따른 제3 기준 전압을 보여주는 타이밍도이다.
도 2, 도 6 및 도 9를 참조하면, 구동 컨트롤러(300)와 인접한 스테이지(SRC1)부터 멀리 떨어진 스테이지(SRCs) 순서대로 게이트 신호들(G1~Gn)이 순차적으로 출력될 때, 클럭 및 전압 발생기(320)는 한 프레임 구간(Ft) 동안 점진적으로 변환하는 제3 접지 전압(VSS3)을 발생할 수 있다. 클럭 및 전압 발생기(320)는 상한 기준 전압(VSS3_a)에서 하한 기준 전압(VSS3_f)으로 전압 레벨을 점진적으로 낮추면서 제3 접지 전압(VSS3)을 발생한다.
도 10은 본 발명의 다른 실시예에 따른 제3 기준 전압을 보여주는 타이밍도이다.
도 2, 도 6 및 도 10을 참조하면, 구동 컨트롤러(300)와 멀리 떨어진 스테이지(SRCs)부터 인접한 스테이지(SRC1) 순서대로 게이트 신호들(Gn~G1)이 순차적으로 출력되는 경우, 클럭 및 전압 발생기(320)는 한 프레임 구간(Ft) 동안 점진적으로 변환하는 제3 접지 전압(VSS3)을 발생할 수 있다. 클럭 및 전압 발생기(320)는 하한 기준 전압(VSS3_f)에서 상한 기준 전압(VSS3_a)으로 전압 레벨을 점진적으로 높이면서 제3 접지 전압(VSS3)을 발생한다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DP: 표시패널 DS1: 제1 기판
DS2: 제2 기판 100: 게이트 구동회로
200: 데이터 구동회로 300: 구동 컨트롤러
310: 타이밍 컨트롤러 320: 클럭 및 전압 발생기
MCB: 메인 회로기판 SRC1~SRCs: 구동 스테이지
110: 제1 출력부 120: 제2 출력부
130: 제어부 140: 인버터부
150: 제1 디스챠지부 160: 제2 디스챠지부
170: 제3 디스챠지부 180: 제1 풀다운부
190: 제2 풀다운부

Claims (19)

  1. 복수의 게이트 신호들을 각각 출력하는 복수의 스테이지들을 포함하는 게이트 구동회로에 있어서:
    상기 복수의 스테이지들 중 k(k는 양의 정수)번째 스테이지는,
    클럭 신호, k-1번째 스테이지로부터의 k-1번째 캐리 신호, k+1번째 스테이지로부터의 k+1번째 캐리 신호, k+2번째 스테이지로부터의 k+2번째 캐리 신호, 제1 접지 전압, 제2 접지 전압 및 제3 접지 전압을 수신하고, k번째 게이트 신호 및 k번째 캐리 신호를 출력하고,
    상기 k+1번째 캐리 신호에 응답해서 상기 k번째 게이트 신호를 상기 제3 접지 전압으로 디스챠지하는 제1 풀다운부를 포함하며,
    상기 복수의 스테이지들이 상기 복수의 게이트 신호들을 순차적으로 출력하는 한 프레임 구간 동안 상기 제3 접지 전압은 소정 범위 내에서 변화하는 것을 특징으로 하는 게이트 구동회로.
  2. 제1 항에 있어서,
    상기 제3 접지 전압은 상기 한 프레임 구간 동안 상한 기준 전압에서 하한 기준 전압으로 점진적으로 변화하는 것을 특징으로 하는 게이트 구동회로.
  3. 제 1 항에 있어서,
    상기 복수의 스테이지들 중 k번째 스테이지는,
    상기 k+1번째 캐리 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제2 풀다운부를 더 포함하는 것을 특징으로 하는 게이트 구동회로.
  4. 제 1 항에 있어서,
    상기 제2 풀다운부는,
    상기 k번째 게이트 신호와 연결된 제1 전극, 상기 제3 접지 전압과 연결된 제2 전극 및 상기 k+1번째 캐리 신호와 연결된 제어 전극을 포함하는 트랜지스터를 포함하는 것을 특징으로 하는 게이트 구동회로.
  5. 제 1 항에 있어서,
    상기 복수의 스테이지들 중 k번째 스테이지는,
    상기 클럭 신호, 상기 k-1번째 캐리 신호 및 상기 k+1번째 캐리 신호에 응답해서 제1 노드로 상기 클럭 신호 및 상기 제2 접지 전압 중 어느 하나를 제공하는 제어부;
    상기 제1 노드의 신호에 응답해서 상기 클럭 신호를 상기 k번째 게이트 신호로 출력하는 제1 출력부를 포함하는 것을 특징으로 하는 게이트 구동회로.
  6. 제 5 항에 있어서,
    상기 복수의 스테이지들 중 k번째 스테이지는,
    상기 제1 노드의 신호에 응답해서 상기 클럭 신호를 상기 k번째 캐리 신호로 출력하는 제2 출력부를 더 포함하는 것을 특징으로 하는 게이트 구동회로.
  7. 제 5 항에 있어서,
    상기 복수의 스테이지들 중 k번째 스테이지는,
    상기 클럭 신호를 제2 노드로 제공하는 인버터부;
    상기 제2노드의 신호에 응답해서 상기 제1 노드를 상기 제2 접지 전압으로 디스챠지하고, 상기 k-1번째 캐리 신호에 응답해서 상기 제2노드를 상기 제2 접지 전압으로 디스챠지하는 제1 디스챠지부;
    상기 제2 노드의 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제2 디스챠지부; 및
    상기 제2 노드의 신호에 응답해서 상기 k번째 게이트 신호를 상기 제1 접지 전압으로 디스챠지하는 제3 디스챠지부를 더 포함하는 것을 특징으로 하는 게이트 구동회로.
  8. 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 게이트 라인들로 복수의 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 게이트 구동회로;
    상기 복수의 데이터 라인들을 구동하는 데이터 구동회로; 및
    외부로부터 제공되는 제어 신호 및 영상 신호에 응답해서 상기 게이트 구동회로 및 상기 데이터 구동회로를 제어하고, 제1 접지 전압, 제2 접지 전압 및 제3 접지 전압을 발생하는 구동 컨트롤러를 포함하되,
    상기 복수의 스테이지들 중 k(k는 양의 정수)번째 스테이지는,
    클럭 신호, k-1번째 스테이지로부터의 k-1번째 캐리 신호, k+1번째 스테이지로부터의 k+1번째 캐리 신호, k+2번째 스테이지로부터의 k+2번째 캐리 신호, 상기 제1 접지 전압, 상기 제2 접지 전압 및 상기 제3 접지 전압을 수신하고, k번째 게이트 신호 및 k번째 캐리 신호를 출력하고,
    상기 k+1번째 캐리 신호에 응답해서 상기 k번째 게이트 신호를 상기 제3 접지 전압으로 디스챠지하는 제1 풀다운부를 포함하며,
    상기 구동 컨트롤러는,
    상기 복수의 스테이지들이 상기 복수의 게이트 신호들을 순차적으로 출력하는 한 프레임 구간 동안 상기 제3 접지 전압의 전압 레벨을 소정 범위 내에서 변경하는 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 구동 컨트롤러는 상기 한 프레임 구간 동안 상기 제3 접지 전압의 전압 레벨을 제1 기준 전압에서 제2 기준 전압으로 점진적으로 변경하는 것을 특징으로 하는 표시 장치.
  10. 제 8 항에 있어서,
    상기 구동 컨트롤러와 인접한 스테이지부터 멀리 떨어진 스테이지 순서대로 상기 게이트 신호들이 순차적으로 출력될 때, 상기 구동 컨트롤러는 상기 한 프레임 구간 동안 상기 제3 접지 전압의 전압 레벨을 상한 기준 전압에서 하한 기준 전압으로 점진적으로 낮추는 것을 특징으로 하는 표시 장치.
  11. 제 8 항에 있어서,
    상기 구동 컨트롤러와 멀리 떨어진 스테이지부터 인접한 스테이지 순서대로 상기 게이트 신호들이 순차적으로 출력될 때 상기 구동 컨트롤러는 상기 한 프레임 구간 동안 상기 제3 접지 전압의 전압 레벨을 하한 기준 전압에서 상한 기준 전압으로 점진적으로 높이는 것을 특징으로 하는 표시 장치.
  12. 제 8 항에 있어서,
    상기 복수의 스테이지들 중 k번째 스테이지는,
    상기 k+1번째 캐리 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제2 풀다운부를 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제 8 항에 있어서,
    상기 제2 풀다운부는,
    상기 k번째 게이트 신호와 연결된 제1 전극, 상기 제3 접지 전압과 연결된 제2 전극 및 상기 k+1번째 캐리 신호와 연결된 제어 전극을 포함하는 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  14. 제 8 항에 있어서,
    상기 복수의 스테이지들 중 k번째 스테이지는,
    상기 클럭 신호, 상기 k-1번째 캐리 신호 및 상기 k+1번째 캐리 신호에 응답해서 제1 노드로 상기 클럭 신호 및 상기 제2 접지 전압 중 어느 하나를 제공하는 제어부;
    상기 제1 노드의 신호에 응답해서 상기 클럭 신호를 상기 k번째 게이트 신호로 출력하는 제1 출력부를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 복수의 스테이지들 중 k번째 스테이지는,
    상기 제1 노드의 신호에 응답해서 상기 클럭 신호를 상기 k번째 캐리 신호로 출력하는 제2 출력부를 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 14 항에 있어서,
    상기 복수의 스테이지들 중 k번째 스테이지는,
    상기 클럭 신호를 제2 노드로 제공하는 인버터부;
    상기 제2노드의 신호에 응답해서 상기 제1 노드를 상기 제2 접지 전압으로 디스챠지하고, 상기 k-1번째 캐리 신호에 응답해서 상기 제2노드를 상기 제2 접지 전압으로 디스챠지하는 제1 디스챠지부;
    상기 제2 노드의 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제2 디스챠지부; 및
    상기 제2 노드의 신호에 응답해서 상기 k번째 게이트 신호를 상기 제1 접지 전압으로 디스챠지하는 제3 디스챠지부를 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 8 항에 있어서,
    상기 표시 패널은,
    상기 복수의 화소들이 배열된 표시 영역; 및
    및 상기 표시 영역과 인접한 비표시 영역을 포함하고,
    상기 게이트 구동 회로는 상기 비표시 영역에 집적되는 것을 특징으로 하는 표시 장치.
  18. 제 8 항에 있어서,
    상기 제2 접지 전압의 전압 레벨은 상기 제1 접지 전압의 전압 레벨보다 낮은 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서,
    상기 구동 컨트롤러는 상기 한 프레임 구간동안 상기 제3 접지 전압의 전압 레벨을 상기 제1 접지 전압과 상기 제2 접지 전압 사이의 상기 제1 기준 전압부터 상기 제2 접지 전압보다 낮은 상기 제2 기준 전압으로 점진적으로 낮추는 것을 특징으로 하는 표시 장치.
KR1020150170157A 2015-12-01 2015-12-01 게이트 구동회로 및 그것을 포함하는 표시 장치 KR20170064632A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150170157A KR20170064632A (ko) 2015-12-01 2015-12-01 게이트 구동회로 및 그것을 포함하는 표시 장치
US15/229,798 US20170154590A1 (en) 2015-12-01 2016-08-05 Gate driving circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150170157A KR20170064632A (ko) 2015-12-01 2015-12-01 게이트 구동회로 및 그것을 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20170064632A true KR20170064632A (ko) 2017-06-12

Family

ID=58777687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150170157A KR20170064632A (ko) 2015-12-01 2015-12-01 게이트 구동회로 및 그것을 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US20170154590A1 (ko)
KR (1) KR20170064632A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004411A (ko) * 2017-07-03 2019-01-14 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20190047178A (ko) * 2017-10-26 2019-05-08 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208296B2 (ja) * 1995-09-12 2001-09-10 シャープ株式会社 多値電圧出力回路および液晶駆動回路
US6417825B1 (en) * 1998-09-29 2002-07-09 Sarnoff Corporation Analog active matrix emissive display
JP3973471B2 (ja) * 2001-12-14 2007-09-12 三洋電機株式会社 デジタル駆動型表示装置
US6856558B1 (en) * 2002-09-20 2005-02-15 Integrated Device Technology, Inc. Integrated circuit devices having high precision digital delay lines therein
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004411A (ko) * 2017-07-03 2019-01-14 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11257450B2 (en) 2017-07-03 2022-02-22 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same
KR20190047178A (ko) * 2017-10-26 2019-05-08 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치
US11527215B2 (en) 2017-10-26 2022-12-13 Samsung Display Co., Ltd. Display device having gate driving circuit

Also Published As

Publication number Publication date
US20170154590A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
KR102516727B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
JP6723012B2 (ja) ゲート駆動回路
KR102314447B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102435224B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102481068B1 (ko) 표시장치
KR20170010283A (ko) 게이트 구동 회로 및 이를 갖는 표시 장치
KR102457481B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102430433B1 (ko) 표시장치
JP2016130850A (ja) ゲート駆動回路
KR102555509B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20170081800A (ko) 표시장치
KR20200012054A (ko) 게이트 구동회로 및 이를 포함하는 표시장치
US10424262B2 (en) Gate driving circuit and display device including the same
US10360865B2 (en) Gate driving circuit having high reliability and display device including the same
KR102268671B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR20170064632A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102447536B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102435886B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20180004379A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치