KR102457481B1 - 게이트 구동회로 및 그것을 포함하는 표시 장치 - Google Patents

게이트 구동회로 및 그것을 포함하는 표시 장치 Download PDF

Info

Publication number
KR102457481B1
KR102457481B1 KR1020160045766A KR20160045766A KR102457481B1 KR 102457481 B1 KR102457481 B1 KR 102457481B1 KR 1020160045766 A KR1020160045766 A KR 1020160045766A KR 20160045766 A KR20160045766 A KR 20160045766A KR 102457481 B1 KR102457481 B1 KR 102457481B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
gate
node
carry
Prior art date
Application number
KR1020160045766A
Other languages
English (en)
Other versions
KR20170118296A (ko
Inventor
이재훈
유봉현
이수연
홍석하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160045766A priority Critical patent/KR102457481B1/ko
Priority to US15/335,210 priority patent/US10573244B2/en
Priority to EP17154018.0A priority patent/EP3242291B1/en
Priority to CN201710219946.0A priority patent/CN107301846B/zh
Publication of KR20170118296A publication Critical patent/KR20170118296A/ko
Priority to US16/790,655 priority patent/US11222595B2/en
Application granted granted Critical
Publication of KR102457481B1 publication Critical patent/KR102457481B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

게이트 구동 회로는 복수의 스테이지들을 포함하며, 상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는, 이전 캐리 신호에 응답해서 k번째 캐리 신호를 제2 접지 전압으로 디스챠지하는 디스챠지 회로를 포함하여 클럭 신호의 폴링 시간 지연 및 트랜지스터의 드레솔드 전압 쉬프트에 의한 게이트 구동회로의 신뢰성 저하를 방지할 수 있다.

Description

게이트 구동회로 및 그것을 포함하는 표시 장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 패널에 집적되는 게이트 구동회로 및 그것을 포함하는 표시 장치에 관한 것이다.
표시장치는 복수의 게이트 라인들, 복수의 데이터 라인들, 상기 복수의 게이트 라인들과 상기 복수의 데이터 라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 복수의 게이트 라인들에 게이트 신호들을 제공하는 게이트 구동회로 및 복수의 데이터 라인들에 데이터 신호들을 출력하는 데이터 구동회로를 포함한다.
게이트 구동회로는 복수의 구동 스테이지 회로들(이하, 구동 스테이지들)을 포함하는 쉬프트 레지스터를 포함한다. 복수의 구동 스테이지들은 복수의 게이트 라인들에 대응하는 게이트 신호를 각각 출력한다. 복수의 구동 스테이지들 각각은 유기적으로 연결된 복수의 트랜지스터들을 포함한다.
본 발명의 목적은 신뢰성이 향상된 게이트 구동회로를 제공하는데 있다.
본 발명의 목적은 신뢰성이 향상된 게이트 구동회로를 포함하는 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 게이트 구동회로는 복수의 스테이지들을 포함한다. 상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는, 이전 스테이지로부터의 이전 캐리 신호를 수신하고, 제1 노드를 프리챠지하는 입력 회로, 제1 노드의 신호에 응답하여 클럭 신호를 k번째 게이트 신호로서 출력하는 제1 출력 회로, 상기 제1 노드의 신호에 응답하여 상기 클럭 신호를 k번째 캐리 신호로서 출력하는 제2 출력 회로, 상기 클럭 신호에 응답해서 상기 클럭 신호를 제2 노드로 전달하고, 상기 k번째 캐리 신호에 응답해서 상기 제2 노드를 제2 접지 전압으로 디스챠지하는 디스챠지 홀드 회로, 상기 제2 노드의 신호 및 다음 스테이지로부터의 다음 캐리 신호에 응답해서 상기 k번째 게이트 신호를 제1 접지 전압으로 디스챠지하고, 상기 제1 노드 및 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제1 풀다운 회로, 및 상기 이전 캐리 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 디스챠지 회로를 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는, 상기 k번째 캐리 신호를 출력하는 캐리 출력 단자와 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 이전 스테이지로부터의 상기 이전 캐리 신호를 수신하는 제1 입력 단자와 연결된 게이트 전극을 포함하는 제1 디스챠지 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 디스챠지 홀드 회로는, 상기 클럭 신호를 수신하는 클럭 단자와 연결된 제1 전극, 제2 전극 및 상기 클럭 단자와 연결된 게이트 전극을 포함하는 제1 홀드 트랜지스터, 상기 클럭 단자와 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극, 및 상기 제1 홀드 트랜지스터의 제2 전극과 연결된 게이트 전극을 포함하는 제2 홀드 트랜지스터, 상기 제1 홀드 트랜지스터의 제2 전극과 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 k번째 캐리 신호를 출력하는 캐리 출력 단자와 연결된 게이트 전극을 포함하는 제3 홀드 트랜지스터, 및 상기 제2 노드와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 k번째 캐리 신호를 출력하는 캐리 출력 단자와 연결된 게이트 전극을 포함하는 제4 홀드 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 제1 풀다운 회로는, 상기 제1 노드와 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 다음 캐리 신호를 수신하는 제2 입력 단자와 연결된 게이트 전극을 포함하는 제1 풀다운 트랜지스터, 상기 k번째 게이트 신호를 출력하는 게이트 출력 단자와 연결된 제1 전극, 상기 제1 접지 전압을 수신하는 제1 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제2 풀다운 트랜지스터, 상기 게이트 출력 단자와 연결된 제1 전극, 상기 제1 접지 단자와 연결된 제2 전극 및 상기 다음 스테이지로부터의 상기 다음 캐리 신호를 수신하는 제2 입력 단자와 연결된 게이트 전극을 포함하는 제3 풀다운 트랜지스터, 상기 k번째 캐리 신호를 출력하는 캐리 출력 단자와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제4 풀다운 트랜지스터, 및 상기 캐리 출력 단자와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제2 입력 단자와 연결된 게이트 전극을 포함하는 제5 풀다운 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 제2 노드의 신호에 응답해서 상기 제1 노드를 상기 제2 접지 전압으로 디스챠지하는 제2 풀다운 회로를 더 포함한다.
이 실시예에 있어서, 상기 제2 풀다운 회로는, 상기 제1 노드와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제6 풀다운 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는, 상기 제2 노드와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제2 디스챠지 트랜지스터를 더 포함한다.
본 발명의 다른 특징에 따른 게이트 구동회로는 복수의 스테이지들을 포함한다. 상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는, 이전 스테이지로부터의 이전 캐리 신호를 수신하고, 제1 노드를 프리챠지하는 입력 회로, 제1 노드의 신호에 응답하여 클럭 신호를 k번째 게이트 신호로서 출력하는 제1 출력 회로, 상기 제1 노드의 신호에 응답하여 상기 클럭 신호를 k번째 캐리 신호로서 출력하는 제2 출력 회로, 상기 클럭 신호에 응답해서 상기 클럭 신호를 제2 노드로 전달하고, 상기 k번째 캐리 신호에 응답해서 상기 제2 노드를 제2 접지 전압으로 디스챠지하는 디스챠지 홀드 회로, 상기 제2 노드의 신호 및 다음 스테이지로부터의 다음 캐리 신호에 응답해서 상기 k번째 게이트 신호를 제1 접지 전압으로 디스챠지하고, 상기 제1 노드 및 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제1 풀다운 회로, 상기 제1 노드의 신호에 응답해서 상기 k번째 캐리 신호를 상기 이전 캐리 신호로 피드백하는 캐리 피드백 회로를 포함한다.
이 실시예에 있어서, 상기 이전 캐리 신호를 수신하는 제1 입력 단자, 상기 다음 캐리 신호를 수신하는 제2 입력 단자, 상기 k번째 캐리 신호를 출력하는 캐리 출력 단자, 및 상기 캐리 출력 단자로 출력되는 상기 k번째 캐리 신호를 수신하는 제3 입력 단자를 포함한다.
이 실시예에 있어서, 상기 캐리 피드백 회로는, 상기 제3 입력 단자와 연결된 제1 전극, 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 피드백 트랜지스터 및 상기 제1 피드백 트랜지스터의 제2 전극과 연결된 제1 전극, 상기 제1 입력 단자와 연결된 제2 전극 및 상기 제1 노드와 연결된 게이트 전극을 포함하는 제2 피드백 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 이전 캐리 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 디스챠지 회로를 더 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는, 상기 캐리 출력 단자와 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제1 디스챠지 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는, 상기 제2 노드와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제2 디스챠지 트랜지스터를 포함한다.
본 발명의 다른 특징에 따른 게이트 구동회로는 복수의 스테이지들을 포함한다. 상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는, 이전 스테이지로부터의 이전 캐리 신호를 수신하고, 제1 노드를 프리챠지하는 입력 회로, 제1 노드의 신호에 응답하여 클럭 신호를 k번째 게이트 신호로서 출력하는 제1 출력 회로, 상기 제1 노드의 신호에 응답하여 상기 클럭 신호를 k번째 캐리 신호로서 출력하는 제2 출력 회로, 상기 클럭 신호에 응답해서 상기 클럭 신호를 제2 노드로 전달하고, 상기 k번째 캐리 신호에 응답해서 상기 제2 노드를 제2 접지 전압으로 디스챠지하는 디스챠지 홀드 회로, 상기 제2 노드의 신호 및 다음 스테이지로부터의 다음 캐리 신호에 응답해서 상기 k번째 게이트 신호를 제1 접지 전압으로 디스챠지하고, 상기 제1 노드 및 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제1 풀다운 회로, 상기 제2 노드의 신호에 응답해서 상기 제1 노드를 상기 제2 접지 전압으로 디스챠지하는 제2 풀다운 회로, k+2번째 스테이지로부터의 k+2번째 캐리 신호에 응답해서 상기 제1 노드를 상기 제2 접지 전압으로 디스챠지하는 제3 풀다운 회로, 및 상기 이전 캐리 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 디스챠지 회로를 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는, 상기 캐리 출력 단자와 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제1 디스챠지 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 제1 풀다운 회로는, 상기 제1 노드와 연결된 제1 전극, 제2 전극 및 상기 다음 캐리 신호를 수신하는 제2 입력 단자와 연결된 게이트 전극을 포함하는 제1 풀다운 트랜지스터, 상기 제1 풀다운 트랜지스터의 제2 전극과 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 제1 풀다운 트랜지스터의 제2 전극과 연결된 게이트 전극을 포함하는 제2 풀다운 트랜지스터, 상기 k번째 게이트 신호를 출력하는 게이트 출력 단자와 연결된 제1 전극, 상기 제1 접지 전압을 수신하는 제1 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제3 풀다운 트랜지스터, 상기 게이트 출력 단자와 연결된 제1 전극, 상기 제1 접지 단자와 연결된 제2 전극 및 상기 제2 입력 단자와 연결된 게이트 전극을 포함하는 제4 풀다운 트랜지스터, 상기 k번째 캐리 신호를 출력하는 캐리 출력 단자와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제5 풀다운 트랜지스터, 상기 캐리 출력 단자와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제2 입력 단자와 연결된 게이트 전극을 포함하는 제6 풀다운 트랜지스터, 및 상기 제2 노드와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제7 풀다운 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 제1 풀다운 회로는, 상기 제1 노드와 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 다음 캐리 신호를 수신하는 제2 입력 단자와 연결된 게이트 전극을 포함하는 제1 풀다운 트랜지스터, 상기 게이트 출력 단자와 연결된 제1 전극, 상기 제1 접지 단자와 연결된 제2 전극 및 상기 다음 스테이지로부터의 상기 다음 캐리 신호를 수신하는 제2 입력 단자와 연결된 게이트 전극을 포함하는 제2 풀다운 트랜지스터, 및 상기 k번째 캐리 신호를 출력하는 캐리 출력 단자와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제3 풀다운 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 제2 풀다운 회로는, 상기 제1 노드와 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제4 풀다운 트랜지스터를 포함하고, 상기 제3 풀다운 회로는, 상기 제1 노드와 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 k+2번째 스테이지로부터의 상기k+2번째 캐리 신호를 수신하는 제3 입력 단자와 연결된 게이트 전극을 포함하는 제5 풀다운 트랜지스터를 포함한다.
본 발명의 다른 특징에 따른 표시 장치는: 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 상기 복수의 게이트 라인들로 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 게이트 구동회로, 및 상기 복수의 데이터 라인들을 구동하는 데이터 구동회로를 포함한다. 상기 복수의 스테이지들 k(k는 1보다 큰 양의 정수)번째 스테이지는, 이전 스테이지로부터의 이전 캐리 신호를 수신하고, 제1 노드를 프리챠지하는 입력 회로, 제1 노드의 신호에 응답하여 클럭 신호를 k번째 게이트 신호로서 출력하는 제1 출력 회로, 상기 제1 노드의 신호에 응답하여 상기 클럭 신호를 k번째 캐리 신호로서 출력하는 제2 출력 회로, 상기 클럭 신호에 응답해서 상기 클럭 신호를 제2 노드로 전달하고, 상기 k번째 캐리 신호에 응답해서 상기 제2 노드를 제2 접지 전압으로 디스챠지하는 디스챠지 홀드 회로, 상기 제2 노드의 신호 및 다음 스테이지로부터의 다음 캐리 신호에 응답해서 상기 k번째 게이트 신호를 제1 접지 전압으로 디스챠지하고, 상기 제1 노드 및 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제1 풀다운 회로, 및 상기 이전 캐리 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 디스챠지 회로를 포함한다.
본 발명의 다른 특징에 따른 표시 장치는, 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 상기 복수의 게이트 라인들로 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 게이트 구동회로, 및 상기 복수의 데이터 라인들을 구동하는 데이터 구동회로를 포함한다. 상기 복수의 스테이지들 k(k는 1보다 큰 양의 정수)번째 스테이지는, 이전 스테이지로부터의 이전 캐리 신호를 수신하고, 제1 노드를 프리챠지하는 입력 회로, 제1 노드의 신호에 응답하여 클럭 신호를 k번째 게이트 신호로서 출력하는 제1 출력 회로, 상기 제1 노드의 신호에 응답하여 상기 클럭 신호를 k번째 캐리 신호로서 출력하는 제2 출력 회로, 상기 클럭 신호에 응답해서 상기 클럭 신호를 제2 노드로 전달하고, 상기 k번째 캐리 신호에 응답해서 상기 제2 노드를 제2 접지 전압으로 디스챠지하는 디스챠지 홀드 회로, 상기 제2 노드의 신호 및 다음 스테이지로부터의 다음 캐리 신호에 응답해서 상기 k번째 게이트 신호를 제1 접지 전압으로 디스챠지하고, 상기 제1 노드 및 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제1 풀다운 회로, 상기 제1 노드의 신호에 응답해서 상기 k번째 캐리 신호를 상기 이전 캐리 신호로 피드백하는 캐리 피드백 회로를 포함한다.
이와 같은 구성을 갖는 게이트 구동회로는 이전 스테이지로부터 출력되는 캐리 신호에 응답해서 현재 스테이지의 캐리 신호를 접지 전압으로 디스차지할 수 있다. 그러므로 클럭 신호의 폴링 시간 지연 및 트랜지스터의 드레솔드 전압 쉬프트에 의한 게이트 구동회로의 신뢰성 저하를 방지할 수 있다.
또한 이전 스테이지로부터의 캐리 신호를 수신하는 입력 트랜지스터의 드레인 전극과 소스 전극 사이의 전압 차를 감소시킴으로써 트랜지스터의 열화 현상을 방지할 수 있다. 그러므로 게이트 구동회로 및 게이트 구동회로를 포함하는 표시장치의 신뢰성 저하를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 화소의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 6은 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 7은 도 6에 도시된 구동 스테이지의 동작을 설명하기 위한 타이밍도이다.
도 8은 도 6에 도시된 구동 스테이지의 동작에 따른 신호 변화를 예시적으로 보여주는 도면이다.
도 9는 도 6에 도시된 구동 스테이지 내 디스챠지 트랜지스터가 동작하지 않는 경우 도 5에 도시된 구동 스테이지들로부터 출력되는 캐리 신호들을 예시적으로 보여주는 도면이다.
도 10은 도 6에 도시된 구동 스테이지 내 디스챠지 트랜지스터가 동작하는 경우 도 5에 도시된 구동 스테이지들로부터 출력되는 캐리 신호들을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 다른 실시예에 따른 구동 스테이지의 회로도이다.
도 12는 본 발명의 다른 실시예에 따른 게이트 구동회로의 블럭도이다.
도 13은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 14는 도 13에 도시된 캐리 피드백 회로가 동작하지 않을 때 입력 트랜지스터의 제1 전극 및 제2 전극에 인가되는 신호들의 파형을 예시적으로 보여주는 도면이다.
도 15는 도 13에 도시된 캐리 피드백 회로가 동작할 때 입력 트랜지스터의 제1 전극 및 제2 전극에 인가되는 신호들의 파형을 예시적으로 보여주는 도면이다.
도 16은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 17은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 18은 본 발명의 다른 실시예에 따른 게이트 구동회로의 블럭도이다.
도 19는 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 20은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 21은 본 발명의 다른 실시예에 따른 게이트 구동회로의 블럭도이다.
도 22는 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 23은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 1 및 도 2에 도시된 것과 같이, 본 발명의 실시 예에 따른 표시장치는 표시 패널(DP), 게이트 구동회로(110), 데이터 구동회로(120) 및 구동 컨트롤러(130)를 포함한다.
표시 패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다. 본 실시예에서 표시 패널(DP)은 액정 표시 패널로 설명된다. 한편, 액정 표시 패널을 포함하는 액정 표시장치는 미 도시된 편광자, 백라이트 유닛 등을 더 포함할 수 있다.
표시 패널(DP)은 제1 기판(DS1), 제1 기판(DS1)과 이격된 제2 기판(DS2) 및 제1 기판(DS1)과 제2 기판(DS2) 사이에 배치된 액정층(LCL)을 포함한다. 평면 상에서, 표시 패널(DP)은 복수 개의 화소들(PX11~PXnm)이 배치된 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다.
표시 패널(DP)은 제1 기판(DS1) 상에 배치된 복수 개의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 복수 개의 게이트 라인들(GL1~GLn)은 게이트 구동회로(110)에 연결된다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동회로(120)에 연결된다. 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다.
도 1에는 복수 개의 화소들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 화소들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다.
복수 개의 화소들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
게이트 구동회로(110) 및 데이터 구동회로(120)는 구동 컨트롤러(130)로부터 제어 신호를 수신한다. 구동 컨트롤러(130)는 메인 회로기판(MCB)에 실장될 수 있다. 구동 컨트롤러(130)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터 및 제어 신호를 수신한다. 제어 신호는 프레임 구간들(Ft-1, Ft, Ft+1)을 구별하는 신호인 수직 동기 신호(Vsync), 수평 구간들(HP)을 구별하는 신호, 즉 행 구별 신호인 수평 동기 신호(Hsync), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호 및 클록 신호들을 포함할 수 있다.
게이트 구동회로(110)는 프레임 구간들(Ft-1, Ft, Ft+1) 동안에 구동 컨트롤러(130)로부터 신호 라인(GSL)을 통해 수신한 제어 신호(이하, 게이트 제어 신호)에 기초하여 게이트 신호들(G1~Gn)을 생성하고, 게이트 신호들(G1~Gn)을 복수 개의 게이트 라인들(GL1~GLn)에 출력한다. 게이트 신호들(G1~Gn)은 수평 구간들(HP)에 대응하게 순차적으로 출력될 수 있다. 게이트 구동회로(110)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 예컨대, 게이트 구동회로(110)는 비표시영역(NDA)에 OSG(Oxide Semiconductor TFT Gate driver circuit)로 실장 될 수 있다.
도 1은 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결 하나의 게이트 구동회로(110)를 예시적으로 도시하였다. 본 발명의 일 실시예에서, 표시장치는 2개의 게이트 구동회로들을 포함할 수 있다. 2개의 게이트 구동회로들 중 하나는 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되고, 다른 하나는 복수 개의 게이트 라인들(GL1~GLn)의 우측 말단들에 연결될 수 있다. 또한, 2개의 게이트 구동회로들 중 하나는 홀수 번째 게이트 라인들에 연결되고, 다른 하나는 짝수 번째 게이트 라인들에 연결될 수 있다.
데이터 구동회로(120)는 구동 컨트롤러(130)로부터 수신한 제어 신호(이하, 데이터 제어 신호)에 기초하여 구동 컨트롤러(130)로부터 제공된 영상 데이터에 따른 계조 전압들을 생성한다. 데이터 구동회로(120)는 계조 전압들을 데이터 전압들(DS)로써 복수 개의 데이터 라인들(DL1~DLm)에 출력한다.
데이터 전압들(DS)은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압들 및/또는 음의 값을 갖는 부극성 데이터 전압들을 포함할 수 있다. 각각의 수평 구간들(HP) 동안에 데이터 라인들(DL1~DLm)에 인가되는 데이터 전압들 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 전압들(DS)의 극성은 액정의 열화를 방지하기 위하여 프레임 구간들(Ft-1, Ft, Ft+1)에 따라 반전될 수 있다. 데이터 구동회로(120)는 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 전압들을 생성할 수 있다.
데이터 구동회로(120)는 구동 칩(121) 및 구동 칩(121)을 실장하는 연성회로기판(122)을 포함할 수 있다. 데이터 구동회로(120)는 복수 개의 구동 칩(121)과 연성회로기판(122)을 포함할 수 있다. 연성회로기판(122)은 메인 회로기판(MCB)과 제1 기판(DS1)을 전기적으로 연결한다. 복수 개의 구동 칩들(121)은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 대응하는 데이터 신호들을 제공한다.
도 1은 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입의 데이터 구동회로(120)를 예시적으로 도시하였다. 본 발명의 다른 실시예에서, 데이터 구동회로(120)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 기판(DS1)의 비표시영역(NDA) 상에 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 4는 본 발명의 일 실시예에 따른 화소의 단면도이다. 도 1에 도시된 복수 개의 화소들(PX11~PXnm) 각각은 도 3에 도시된 등가회로를 가질 수 있다.
도 3에 도시된 것과 같이, 화소(PXij)는 화소 박막 트랜지스터(TR, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 이하, 본 명세서에서 트랜지스터는 박막 트랜지스터를 의미한다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 출력한다.
액정 커패시터(Clc)는 화소 트랜지스터(TR)로부터 출력된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정층(LCL, 도 4 참조)에 포함 액정 방향자의 배열이 변화된다. 액정 방향자의 배열에 따라 액정층으로 입사된 광은 투과되거나 차단된다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
도 4에 도시된 것과 같이, 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi, 도 3 참조)에 연결된 제어전극(GE), 제어전극(GE)에 중첩하는 활성화부(AL), j번째 데이터 라인(DLj, 도 3 참조)에 연결된 제1 전극(SE), 및 제1 전극(SE)과 이격되어 배치된 제2 전극(DE)을 포함한다.
액정 커패시터(Clc)는 화소전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소전극(PE)과 화소전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 기판(DS1)의 일면 상에 i번째 게이트 라인(GLi) 및 스토리지 라인(STL)이 배치된다. 제어전극(GE)은 i번째 게이트 라인(GLi)으로부터 분기된다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등을 포함할 수 있다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 다층 구조, 예컨대 티타늄층과 구리층을 포함할 수 있다.
제1 기판(DS1)의 일면 상에 제어전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10)은 유기막이거나, 무기막일 수 있다. 제1 절연층(10)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(10) 상에 제어전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 반도체층과 오믹 컨택층을 포함할 수 있다. 제1 절연층(10) 상에 반도체층이 배치되고, 반도체층 상에 오믹 컨택층이 배치된다.
활성화부(AL) 상에 제2 전극(DE)과 제1 전극(SE)이 배치된다. 제2 전극(DE)과 제1 전극(SE)은 서로 이격되어 배치된다. 제2 전극(DE)과 제1 전극(SE) 각각은 제어전극(GE)에 부분적으로 중첩한다.
제1 절연층(10) 상에 활성화부(AL), 제2 전극(DE), 및 제1 전극(SE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20)은 유기막이거나, 무기막일 수 있다. 제2 절연층(20)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
도 1에는 스태거 구조를 갖는 화소 트랜지스터(TR)를 예시적으로 도시하였으나, 화소 트랜지스터(TR)의 구조는 이에 제한되지 않는다. 화소 트랜지스터(TR)는 플래너 구조를 가질 수도 있다.
제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공한다. 제3 절연층(30)은 유기물을 포함할 수 있다.
제3 절연층(30) 상에 화소전극(PE)이 배치된다. 화소전극(PE)은 제2 절연층(20) 및 제3 절연층(30)을 관통하는 컨택홀(CH)을 통해 제2 전극(DE)에 연결된다. 제3 절연층(30) 상에 화소전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 기판(DS2)의 일면 상에 컬러필터층(CF)이 배치된다. 컬러필터층(CF) 상에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다. 공통전극(CE) 상에 공통전극(CE)을 커버하는 배향막(미 도시)이 배치될 수 있다. 컬러필터층(CF)과 공통전극(CE) 사이에 또 다른 절연층이 배치될 수 있다.
액정층(LCL)을 사이에 두고 배치된 화소전극(PE)과 공통전극(CE)은 액정 커패시터(Clc)를 형성한다. 또한, 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)을 사이에 두고 배치된 화소전극(PE)과 스토리지 라인(STL)의 일부분은 스토리지 커패시터(Cst)를 형성한다. 스토리지 라인(STL)은 화소 전압과 다른 값의 스토리지 전압을 수신한다. 스토리지 전압은 공통 전압과 동일한 값을 가질 수 있다.
한편, 도 3에 도시된 화소(PXij)의 단면은 하나의 예시에 불과하다. 도 3에 도시된 것과 달리, 컬러필터층(CF) 및 공통전극(CE) 중 적어도 어느 하나는 제1 기판(DS1) 상에 배치될 수 있다. 다시 말해, 본 실시예에 따른 액정 표시 패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드 등의 화소를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 5에 도시된 것과 같이, 게이트 구동회로(110)는 복수 개의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1)를 포함한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1)는 이전 스테이지로부터 출력되는 캐리 신호 및 다음 스테이지로부터 출력되는 캐리 신호에 응답해서 동작하는 종속적 연결 관계를 갖는다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 도 1에 도시된 구동 컨트롤러(130)로부터 제1 클럭 신호(CKV)/제2 클럭 신호(CKVB), 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)을 수신한다. 구동 스테이지(SRC1) 및 더미 구동 스테이지(SRCn+1)는 개시신호(STV)를 더 수신한다.
본 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 각각 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들(G1~Gn)을 각각 제공한다. 본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn)에 연결된 게이트 라인들은 전체의 게이트 라인들 중 홀수 번째 게이트 라인들이거나, 짝수 번째 게이트 라인들일 수 있다.
복수 개의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각은 제1 입력 단자(IN1), 제2 입력 단자(IN2), 게이트 출력 단자(OUT), 캐리 출력 단자(CR), 클럭 단자(CK), 제1 접지 단자(V1) 및 제2 접지 단자(V2)를 포함한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 게이트 출력 단자(OUT)는 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인에 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn)로부터 생성된 게이트 신호들은 게이트 출력 단자(OUT)를 통해 복수 개의 게이트 라인들(GL1~GLn)에 제공한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 캐리 출력 단자(CR)는 해당 구동 스테이지 다음의 구동 스테이지의 제1 입력 단자(IN1)에 전기적으로 연결된다. 또한 복수 개의 구동 스테이지들(SRC2~SRCn) 각각의 캐리 출력 단자(CR)는 이전 구동 스테이지의 제2 입력 단자(IN2)에 전기적으로 연결된다. 예컨대, 구동 스테이지들(SRC1~SRCn) 중 k번째 구동 스테이지의 캐리 출력 단자(CR)는 이전(k-1번째) 구동 스테이지의 제2 입력 단자(IN2) 및 다음(k+1번째) 구동 스테이지의 제1 입력 단자(IN1)와 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각의 캐리 출력 단자(CR)는 캐리 신호를 출력한다.
복수 개의 구동 스테이지들(SRC2~SRCn) 및 더미 구동 스테이지(SRCn+1) 각각의 제1 입력 단자(IN1)는 해당 구동 스테이지 이전의 구동 스테이지의 캐리 신호를 수신한다. 예컨대, k번째 구동 스테이지들(SRCk)의 제1 입력 단자(IN1)는 k-1번째 구동 스테이지(SRCk-1)의 캐리 신호(CRk-1)를 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 중 첫번째 구동 스테이지(SRC1)의 제1 입력 단자(IN1)는 이전 구동 스테이지의 캐리 신호 대신에 도 1에 도시된 구동 컨트롤러(130)로부터의 수직 개시 신호(STV)를 수신한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제2 입력 단자(IN2)는 해당 구동 스테이지 다음의 구동 스테이지의 캐리 출력 단자(CR)로부터의 캐리 신호를 수신한다. 예컨대, k번째 구동 스테이지(SRCk)의 제2 입력 단자(IN2)는 k+1번째 구동 스테이지(SRCk+1)의 캐리 출력 단자(CR)로부터 출력된 캐리 신호(CRk+1)를 수신한다. 본 발명의 다른 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제2 입력 단자(IN2)는 해당 구동 스테이지 다음의 구동 스테이지의 게이트 출력 단자(OUT)에 전기적으로 연결될 수도 있다. 구동 스테이지(SRCn)의 제2 입력 단자(IN2)는 더미 구동 스테이지(SRCn+1)의 캐리 출력 단자(CR)로부터 출력된 캐리 신호(CRn+1)를 수신한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 클럭 단자(CK)는 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB) 중 어느 하나를 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 중 홀수 번째 구동 스테이지들(SRC1, SRC3, ..., SRCn-1)의 클럭 단자들(CK)은 제1 클럭 신호(CKV)를 각각 수신할 수 있다. 복수 개의 구동 스테이지들(SRC1~SRCn) 중 짝수 번째 구동 스테이지들(SRC2, SRC4, ..., SRCn)의 클럭 단자들(CK)은 제2 클럭 신호(CKVB)를 각각 수신할 수 있다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 위상이 다른 신호일 수 있다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제1 접지 단자(V1)는 제1 접지 전압(VSS1)을 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제2 접지 단자(V2)는 제2 접지 전압(VSS2)을 수신한다. 제1 접지 전압(VSS1)과 제2 접지 전압(VSS2)은 서로 다른 전압 레벨을 가지며, 제2 접지 전압(VSS2)은 제1 접지 전압(VSS1)보다 낮은 전압 레벨일 수 있다.
본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 그 회로구성에 따라 제1 입력 단자(IN1), 제2 입력 단자(IN2), 게이트 출력 단자(OUT), 캐리 출력 단자(CR), 클럭 단자(CK), 제1 접지 단자(V1) 및 제2 접지 단자(V2) 중 어느 하나가 생략되거나, 다른 단자들을 더 포함할 수 있다. 예컨대, 제1 접지 단자(V1), 및 제2 접지 단자(V2) 중 어느 하나는 생략될 수 있다. 이 경우, 복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 제1 접지 전압(VSS1)과 제2 접지 전압(VSS2) 중 어느 하나만을 수신한다. 또한, 복수 개의 구동 스테이지들(SRC1~SRCn)의 연결관계도 변경될 수 있다.
도 6은 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 6은 도 5에 도시된 복수 개의 구동 스테이지들(SRC1~SRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(SRCk)를 예시적으로 도시하였다. 도 5에 도시된 복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 k번째 구동 스테이지(SRCk)와 동일한 회로를 가질 수 있다. 도 6에 도시된 구동 스테이지(SRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 6을 참조하면, k번째 구동 스테이지(SRCk)는 입력 회로(210), 제1 출력 회로(220), 제2 출력 회로(230), 디스챠지 홀드 회로(240), 제1 풀다운 회로(250) 및 디스챠지 회로(270)를 포함한다. k번째 구동 스테이지(SRCk)는 제2 풀다운 회로(260)를 더 포함할 수 있다.
입력 회로(210)는 k-1번째 스테이지(SRCk-1)로부터의 k-1번째 캐리 신호(CRk-1)를 수신하고, 제1 노드(N1)를 프리챠지한다. 제1 출력 회로(220)는 제1 노드(N1)의 신호에 응답하여 클럭 신호(CKV)를 k번째 게이트 신호(Gk)로서 출력한다. 제2 출력 회로(230)는 제1 노드(N1)의 신호에 응답하여 클럭 신호(CKV)를 k번째 캐리 신호(CRk)로서 출력한다.
디스챠지 홀드 회로(240)는 제1 클럭 신호(CKV)에 응답해서 제1 클럭 신호(CKV)를 제2 노드(N2)로 전달하고, k번째 캐리 신호(CRk)에 응답해서 제2 노드(N2)를 제2 접지 전압(VSS2)으로 디스챠지한다.
제1 풀다운 회로(250)는 제2 노드(N2)의 신호 및 k+1번째 스테이지(SRCk+1)로부터의 k+1번째 캐리 신호(CRk+1)에 응답해서 k번째 게이트 신호(Gk)를 제1 접지 전압(V1)으로 디스챠지하고, 상기 제1 노드(N1) 및 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지한다. 제2 풀다운 회로(260)는 제2 노드(N2)의 신호에 응답해서 제1 노드(N1)를 제2 접지 전압(VSS2)으로 디스챠지한다. 디스챠지 회로(270)는 k-1번째 캐리 신호(CRk-1)에 응답해서 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지한다.
입력 회로(210), 제1 출력 회로(220), 제2 출력 회로(230), 디스챠지 홀드 회로(240), 제1 풀다운 회로(250), 제2 풀다운 회로(260) 및 디스챠지 회로(270)의 구체적인 구성 예는 다음과 같다.
입력 회로(210)는 입력 트랜지스터(TR1)를 포함한다. 입력 트랜지스터(TR1)는 k-1번째 스테이지(SRCk-1)로부터의 k-1번째 캐리 신호(CRk-1)를 수신하는 제1 입력 단자(IN1)와 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다.
제1 출력 회로(220)는 제1 출력 트랜지스터(TR2) 및 커패시터(C1)를 포함한다. 제1 출력 트랜지스터(TR2)는 제1 클럭 신호(CK1)를 수신하는 클럭 단자(CK)와 연결된 제1 전극, k번째 게이트 신호(Gk)를 출력하는 게이트 출력 단자(OUT)와 연결된 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다. 커패시터(C1)는 제1 노드(N1)와 게이트 출력 단자(OUT) 사이에 연결된다.
제2 출력 회로(230)는 제2 출력 트랜지스터(TR3)를 포함한다. 제2 출력 트랜지스터(TR3)는 클럭 단자(CK)와 연결된 제1 전극, k번째 캐리 신호(CRk)를 출력하는 캐리 출력 단자(CR)와 연결된 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다.
디스챠지 홀드 회로(240)는 제1 내지 제4 홀드 트랜지스터들(TR4, TR5, TR6, TR7)을 포함한다. 제1 홀드 트랜지스터(TR4)는 클럭 단자(CK)와 연결된 제1 전극, 제2 전극 및 클럭 단자(CK)와 연결된 게이트 전극을 포함한다. 제2 홀드 트랜지스터(TR5)는 클럭 단자(CK)와 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극 및 제1 홀드 트랜지스터(TR4)의 제2 전극과 연결된 게이트 전극을 포함한다. 제3 홀드 트랜지스터(TR6)는 제1 홀드 트랜지스터(TR4)의 제2 전극과 연결된 제1 전극, 제2 접지 전압(VSS2)을 수신하는 제2 접지 단자(V2)와 연결된 제2 전극 및 k번째 캐리 신호(CRk)를 출력하는 캐리 출력 단자(CR)와 연결된 게이트 전극을 포함한다. 제4 홀드 트랜지스터(TR7)는 제2 노드(N2)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 캐리 출력 단자(CR)와 연결된 게이트 전극을 포함한다.
제1 풀다운 회로(250)는 제1 내지 제5 풀다운 트랜지스터들(TR8, TR9, TR10, TR11, TR12)을 포함한다. 제1 풀다운 트랜지스터(TR8)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 제2 풀다운 트랜지스터(TR9)는 게이트 출력 단자(OUT)와 연결된 제1 전극, 제1 접지 전압(VSS1)을 수신하는 제1 접지 단자(V1)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다. 제3 풀다운 트랜지스터(TR10)는 게이트 출력 단자(OUT)와 연결된 제1 전극, 제1 접지 단자(V1)와 연결된 제2 전극 및 k+1번째 스테이지(SRCk+1)로부터의 k+1번째 캐리 신호(CRk+1)를 수신하는 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 제4 풀다운 트랜지스터(TR11)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다. 제5 풀다운 트랜지스터(TR12)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다.
제2 풀다운 회로(260)는 제6 풀다운 트랜지스터(TR13)를 포함한다. 제6 풀다운 트랜지스터(TR13)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다.
디스챠지 회로(270)는 제1 디스챠지 트랜지스터(TR14)를 포함한다. 제1 디스챠지 트랜지스터(TR14)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다.
도 7은 도 6에 도시된 구동 스테이지의 동작을 설명하기 위한 타이밍도이다.
도 6 및 도 7을 참조하면, 제1 구간(P1)에서 제1 클럭 신호(CKV)는 하이 레벨로 천이한다. 제2 구간(P2)에서 제1 클럭 신호(CKV)는 로우 레벨로 천이하고, k-1번째 캐리 신호(CRk-1)는 하이 레벨로 천이한다. 하이 레벨의 k-1번째 캐리 신호(CRk-1)에 응답해서 입력 트랜지스터(TR1)가 턴 온되면 제1 노드(N1)는 소정의 전압 레벨(k-1번째 캐리 신호(CRk-1)에 대응하는 전압 레벨)로 프리챠지된다.
제3 구간(P3)에서 제1 클럭 신호(CKV)가 하이 레벨로 천이하면, 제1 출력 트랜지스터(TR2)가 턴 온되어서 제1 노드(N1)의 신호 레벨은 제1 커패시터(C1)에 의해 부스트 업(Boost-up)되고, 게이트 출력 단자(OUT)로 출력되는 k번째 게이트 신호(Gk)는 하이 레벨로 천이한다. 한편 제1 클럭 신호(CKV)가 하이 레벨로 천이하면, 제2 출력 트랜지스터(TR3)가 턴 온되어서 캐리 출력 단자(CR)로 출력되는 k번째 캐리 신호(CRk)도 하이 레벨로 천이한다. 이때 하이 레벨의 k번째 캐리 신호(CRk)에 의해서 제3 홀드 트랜지스터(TR6) 및 제4 홀드 트랜지스터(TR7)가 턴 온되어서 제2 노드(N2)는 제2 접지 전압(VSS2) 레벨로 유지(hold)된다.
제4 구간(P4)에서, 제1 클럭 신호(CKV)가 로우 레벨로 천이하면 제1 출력 트랜지스터(TR2) 및 제2 출력 트랜지스터(TR3)는 각각 턴 오프된다. 이어서 k+1번째 스테이지(SRCk+1)로부터의 k+1번째 캐리 신호(CRk+1)가 하이 레벨로 천이하면 제1 풀다운 트랜지스터(TR8), 제3 풀다운 트랜지스터(TR10) 및 제5 풀다운 트랜지스터(TR12)가 턴 온되어서 제1 노드(N1) 및 k번째 캐리 신호(CRk)는 제2 접지 전압(VSS2)으로 디스챠지되고, k번째 게이트 신호(Gk)는 제1 접지 전압(VSS1)으로 디스챠지된다.
제5 구간(P5)에서, 제1 클럭 신호(CKV)가 하이 레벨로 천이할 때 디스챠지 홀드 회로(240) 내 제1 홀드 트랜지스터(TR4) 및 제2 홀드 트랜지스터(TR5)가 턴 온되므로 하이 레벨의 제1 클럭 신호(CKV)가 제2 노드(N2)로 전달된다. 제2 노드(N2)가 하이 레벨인 동안 제2 풀다운 트랜지스터(TR9) 및 제4 풀다운 트랜지스터(TR11)가 턴 온되므로 k번째 게이트 신호(Gk)는 제1 접지 전압(VSS1)으로 유지되고, k번째 캐리 신호(CRk)는 제2 접지 전압(VSS2)으로 유지될 수 있다.
도 2에 도시된 프레임 구간(Ft)에서 k번째 게이트 신호(Gk) 및 k번째 캐리 신호(CRk)가 하이 레벨에서 로우 레벨로 천이한 후 다음 프레임 구간(Ft+1)에서 k번째 게이트 신호(Gk) 및 k번째 캐리 신호(CRk)가 다시 하이 레벨로 천이할 때까지 도 7에 도시된 제4 구간(P4)과 제5 구간(P5)이 반복되면서 k번째 게이트 신호(Gk) 및 k번째 캐리 신호(CRk)는 로우 레벨로 유지될 수 있다.
도 8은 도 6에 도시된 구동 스테이지의 동작에 따른 신호 변화를 예시적으로 보여주는 도면이다.
도 6, 도 7 및 도 8을 참조하면, 제1 구간(P1)에서 제1 출력 트랜지스터(TR2) 및 제2 출력 트랜지스터(TR3)의 제1 전극으로 하이 레벨의 제1 클럭 신호(CKV)가 제공된다.
제1 구간(P1)에서 제2 구간(P2)으로 변경될 때 제1 클럭 신호(CKV)는 하이 레벨에서 로우 레벨로 천이하고, k-1번째 캐리 신호(CRk-1)는 로우 레벨에서 하이 레벨로 천이한다. k-1번째 캐리 신호(CRk-1)에 응답해서 제1 노드(N1)가 프리챠지될 때 제1 클럭 신호(CKV)의 디스챠지가 지연되는 경우 제2 구간(P2)에서 제1 출력 트랜지스터(TR2) 및 제2 출력 트랜지스터(TR3)이 일시적으로 턴 온되는 클럭 레이싱 현상(clock racing effect)을 초래할 수 있다. 이러한 클럭 레이싱 현상은 도 1에 도시된 구동 컨트롤러(130)로부터 멀리 떨어진 스테이지에서 더 심화될 수 있다. 특히 입력 트랜지스터(TR1), 제1 출력 트랜지스터(TR2) 및 제2 출력 트랜지스터(TR3)의 드레솔드 전압이 네거티브 쉬프트(negative shift)하는 경우 클럭 레이싱 현상에 의한 노이즈가 증가할 수 있다.
도 6에 도시된 디스챠지 회로(270) 내 디스챠지 트랜지스터(TR14)는 제2 구간(P2) 즉, k-1번째 캐리 신호(CRk-1)가 하이 레벨인 동안 턴 온되어서 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지한다.
도 9는 도 6에 도시된 구동 스테이지 내 디스챠지 트랜지스터가 동작하지 않는 경우 도 5에 도시된 구동 스테이지들로부터 출력되는 캐리 신호들을 예시적으로 보여주는 도면이다.
도 10은 도 6에 도시된 구동 스테이지 내 디스챠지 트랜지스터가 동작하는 경우 도 5에 도시된 구동 스테이지들로부터 출력되는 캐리 신호들을 예시적으로 보여주는 도면이다.
도 6, 도 8 및 도 9를 참조하면, 디스챠지 회로(270) 내 디스챠지 트랜지스터(TR14)가 동작하지 않는 경우, 스테이지(SRC1)로부터 출력되는 캐리 신호(CR1)보다 도 1에 도시된 구동 컨트롤러(130)로부터 멀리 떨어진 스테이지(SRC5)로부터 출력되는 캐리 신호(CR5)의 클럭 레이싱 현상이 심화됨을 알 수 있다.
도 6 및 도 10을 참조하면, k-1번째 캐리 신호(CRk-1)가 하이 레벨인 동안 디스챠지 회로(270) 내 디스챠지 트랜지스터(TR14)가 턴 온되어서 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지함으로써 캐리 신호들(CR1~CR5)은 모두 안정된 상태로 출력될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 구동 스테이지의 회로도이다.
도 11은 도 5에 도시된 복수 개의 구동 스테이지들(SRC1~SRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(SRCk)에 해당하는 구동 스테이지(ASRCk)를 예시적으로 도시하였다. 도 5에 도시된 복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 도 9에 도시된 k번째 구동 스테이지(ASRCk)와 동일한 회로를 가질 수 있다. 도 11에 도시된 구동 스테이지(ASRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 11을 참조하면, k번째 구동 스테이지(ASRCk)는 입력 회로(310), 제1 출력 회로(320), 제2 출력 회로(330), 디스챠지 홀드 회로(340), 제1 풀다운 회로(350) 및 디스챠지 회로(370)를 포함한다. k번째 구동 스테이지(ASRCk)는 제2 풀다운 회로(360)를 더 포함할 수 있다.
도 11에 도시된 k번째 구동 스테이지(ASRCk) 내 트랜지스터들(TR1~TR14)은 도 6에 도시된 k번째 구동 스테이지(SRCk) 내 트랜지스터들(TR1~TR14)과 동일한 구성을 가지므로 동일한 인출 부호를 병기하고 중복되는 설명은 생략한다.
도 11에 도시된 디스챠지 회로(370)는 제1 디스챠지 트랜지스터(TR14) 및 제2 디스챠지 트랜지스터(TR15)를 포함한다. 제1 디스챠지 트랜지스터(TR14)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다. 제2 디스챠지 트랜지스터(TR15)는 제2 노드(N2)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다.
장시간 구동 또는 고온 환경에 의해서 제2 풀다운 회로(360) 내 제6 풀다운 트랜지스터(TR13)의 드레솔드 전압은 네거티브 쉬프트할 수 있다. 제6 풀다운 트랜지스터(TR13)의 드레솔드 전압이 네거티브 쉬프트하고, 제1 클럭 신호(CKV)의 폴링 시간이 지연되는 경우 제6 풀다운 트랜지스터(TR13)가 턴 온되어서 제1 노드(N1)의 전압 레벨이 제2 접지 전압(VSS2)으로 디스챠지될 수 있다.
제2 디스챠지 트랜지스터(TR15)는 제1 입력 단자(IN1)를 통해 하이 레벨의 k-1번째 캐리 신호(CRk-1)가 수신될 때 턴 온되어서 제2 노드(N2)를 제2 접지 전압(VSS2)로 디스챠지한다. 그러므로 도 7에 도시된 제2 구간(P2)동안 제6 풀다운 트랜지스터(TR13)는 턴 오프 상태를 유지할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 게이트 구동회로의 블럭도이다.
도 12를 참조하면, 게이트 구동회로(110_1)는 복수 개의 구동 스테이지들(BSRC1~BSRCn) 및 더미 구동 스테이지(BSRCn+1)를 포함한다. 복수 개의 구동 스테이지들(BSRC1~BSRCn) 및 더미 구동 스테이지(BSRCn+1)는 이전 스테이지로부터 출력되는 캐리 신호 및 다음 스테이지로부터 출력되는 캐리 신호에 응답해서 동작하는 종속적 연결 관계를 갖는다.
복수 개의 구동 스테이지들(BSRC1~BSRCn) 각각은 도 1에 도시된 구동 컨트롤러(130)로부터 제1 클럭 신호(CKV)/제2 클럭 신호(CKVB), 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)을 수신한다. 구동 스테이지(BSRC1) 및 더미 구동 스테이지(BSRCn+1)은 개시신호(STV)를 더 수신한다.
본 실시예에서 복수 개의 구동 스테이지들(BSRC1~BSRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 각각 연결된다. 복수 개의 구동 스테이지들(BSRC1~BSRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들(G1~Gn)을 각각 제공한다. 본 발명의 실시예에서 복수 개의 구동 스테이지들(BSRC1~BSRCn)에 연결된 게이트 라인들은 전체의 게이트 라인들 중 홀수 번째 게이트 라인들이거나, 짝수 번째 게이트 라인들일 수 있다.
복수 개의 구동 스테이지들(BSRC1~BSRCn) 및 더미 구동 스테이지(BSRCn+1) 각각은 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 게이트 출력 단자(OUT), 캐리 출력 단자(CR), 클럭 단자(CK), 제1 접지 단자(V1) 및 제2 접지 단자(V2)를 포함한다.
복수 개의 구동 스테이지들(BSRC1~BSRCn) 각각의 캐리 출력 단자(CR)는 해당 구동 스테이지 다음의 구동 스테이지의 제1 입력 단자(IN1)에 전기적으로 연결된다. 또한 복수 개의 구동 스테이지들(SRC2~SRCn) 각각의 캐리 출력 단자(CR)는 이전 구동 스테이지의 제2 입력 단자(IN2) 및 자신의 제3 입력 단자(IN3)에도 전기적으로 연결된다. 예컨대, 구동 스테이지들(BSRC1~BSRCn) 중 k번째 구동 스테이지(BSRCk)의 캐리 출력 단자(CR)는 k-1번째 구동 스테이지의 제2 입력 단자(IN2), k+1번째 구동 스테이지의 제1 입력 단자(IN1) 그리고 k번째 구동 스테이지(BSRCk)의 제3 입력 단자(IN3)와 연결된다. 복수 개의 구동 스테이지들(BSRC1~BSRCn) 및 더미 구동 스테이지(BSRCn+1) 각각의 캐리 출력 단자(CR)는 캐리 신호를 출력한다.
복수 개의 구동 스테이지들(BSRC1~BSRCn) 각각의 제1 입력 단자(IN1), 제 입력 단자(IN2), 제1 접지 단자(V1), 제2 접지 단자(V2) 및 게이트 출력 단자(OUT)는 도 5에 도시된 복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제1 입력 단자(IN1), 제 입력 단자(IN2), 제1 접지 단자(V1), 제2 접지 단자(V2) 및 게이트 출력 단자(OUT)와 동일한 구성을 가지므로 중복되는 설명은 생략한다.
도 13은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 13은 도 12에 도시된 복수 개의 구동 스테이지들(BSRC1~BSRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(BSRCk)를 예시적으로 도시하였다. 도 12에 도시된 복수 개의 구동 스테이지들(BSRC1~BSRCn) 각각은 k번째 구동 스테이지(BSRCk)와 동일한 회로를 가질 수 있다. 도 13에 도시된 구동 스테이지(BSRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 13을 참조하면, k번째 구동 스테이지(BSRCk)는 입력 회로(410), 제1 출력 회로(420), 제2 출력 회로(430), 디스챠지 홀드 회로(440), 제1 풀다운 회로(450) 및 캐리 피드백 회로(470)를 포함한다. k번째 구동 스테이지(BSRCk)는 제2 풀다운 회로(460)를 더 포함할 수 있다.
도 13에 도시된 k번째 구동 스테이지(BSRCk) 내 입력 회로(410), 제1 출력 회로(420), 제2 출력 회로(430), 디스챠지 홀드 회로(440), 제1 풀다운 회로(450) 제2 풀다운 회로(460)는 도 6에 도시된 k번째 구동 스테이지(SRCk) 내 입력 회로(210), 제1 출력 회로(220), 제2 출력 회로(230), 디스챠지 홀드 회로(240), 제1 풀다운 회로(250) 및 제2 풀다운 회로(260)와 동일한 구성을 가지므로, 중복되는 설명은 생략한다.
캐리 피드백 회로(470)는 제1 노드(N1)의 신호에 응답해서 k번째 캐리 신호(CRk)를 k-1번째 캐리 신호(CRk-1)로 피드백한다. 캐리 피드백 회로(470)는 제1 피드백 트랜지스터(TR21) 및 제2 피드백 트랜지스터(TR22)를 포함한다.
제1 피드백 트랜지스터(TR21)는 k번째 캐리 신호(CRk)를 수신하는 제3 입력 단자(IN3)와 연결된 제1 전극, 제2 전극 및 제3 입력 단자(IN3)와 연결된 게이트 전극을 포함한다. 제2 피드백 트랜지스터(TR22)는 제1 피드백 트랜지스터(TR21)의 제2 전극과 연결된 제1 전극, k-1번째 스테이지(BSRCk-1)로부터의 k-1번째 캐리 신호(CRk-1)를 수신하는 제1 입력 단자(IN1)와 연결된 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다.
도 7 및 도 13을 참조하면, 제2 구간(P2)에서 제1 클럭 신호(CKV)는 로우 레벨로 천이하고, k-1번째 캐리 신호(CRk-1)는 하이 레벨로 천이한다. 하이 레벨의 k-1번째 캐리 신호(CRk-1)에 응답해서 입력 트랜지스터(TR1)가 턴 온되면 제1 노드(N1)는 소정의 전압 레벨(k-1번째 캐리 신호(CRk-1)에 대응하는 전압 레벨)로 프리챠지된다.
제3 구간(P3)에서 제1 클럭 신호(CKV)가 하이 레벨로 천이하면, 제1 출력 트랜지스터(TR2)가 턴 온되어서 제1 노드(N1)의 신호 레벨은 제1 커패시터(C1)에 의해 부스트 업(Boost-up)되고, 게이트 출력 단자(OUT)로 출력되는 k번째 게이트 신호(Gk)는 하이 레벨로 천이한다. 한편, 제1 클럭 신호(CKV)가 하이 레벨로 천이하면, 제2 출력 트랜지스터(TR3)가 턴 온되어서 캐리 출력 단자(CR)로 출력되는 k번째 캐리 신호(CRk)도 하이 레벨로 천이한다.
도 14는 도 13에 도시된 캐리 피드백 회로가 동작하지 않을 때 입력 트랜지스터의 제1 전극 및 제2 전극에 인가되는 신호들의 파형을 예시적으로 보여주는 도면이다.
도 7, 도 13 및 도 14를 참조하면, 제3 구간(P3)에서 k-1번째 캐리 신호(CRk-1)는 하이 레벨에서 로우 레벨로 천이한다. 제3 구간(P3)동안 입력 트랜지스터(TR1)의 제1 전극(드레인 전극)에는 k-1번째 캐리 신호(CRk-1)가 제공되고, 입력 트랜지스터(TR1)의 제2 전극(소스 전극)에는 제1 노드(N1)의 전압 레벨이 제공된다. 예를 들어, k-1번째 캐리 신호(CRk-1)의 전압 레벨이 -10V, 제1 노드(N1)의 전압 레벨이 +34.5V일 때 입력 트랜지스터(TR1)의 제1 전극과 제2 전극의 전압 차는 44.5V이다. 입력 트랜지스터(TR1)의 드레인-소스 전극들 간의 전압 차가 큰 경우 고전압 스트레스에 의해 입력 트랜지스터(TR1)는 열화될 수 있다.
도 15는 도 13에 도시된 캐리 피드백 회로가 동작할 때 입력 트랜지스터의 제1 전극 및 제2 전극에 인가되는 신호들의 파형을 예시적으로 보여주는 도면이다.
도 7, 도 13 및 도 15를 참조하면, 제3 구간(P3)에서 k-1번째 캐리 신호(CRk-1)는 로우 레벨로 천이하고, k번째 캐리 신호(CRk)는 하이 레벨로 천이한다. 하이 레벨의 k번째 캐리 신호(CRk)에 응답해서 제1 피드백 트랜지스터(TR21)는 턴 온되고, 제1 노드(N1)의 하이 레벨 신호에 응답해서 제2 피드백 트랜지스터(TR22)도 턴 온된다. 제1 피드백 트랜지스터(TR21) 및 제2 피드백 트랜지스터(TR22)가 모두 턴 온 상태일 때 k번째 캐리 신호(CRk)가 제1 입력 단자(IN1)의 k-1번째 캐리 신호(CRk-1)로서 제공된다. 예를 들어, 제3 구간(P3)에서 k번째 캐리 신호(CRk)가 +11.5V이고, 제1 노드(N1)의 전압 레벨이 +34.5V일 때 입력 트랜지스터(TR1)의 제1 전극과 제2 전극의 전압 차는 23V이다. 앞서 도 14에 도시된 예에서 입력 트랜지스터(TR1)의 제1 전극과 제2 전극의 전압 차는 44.5V였으므로 캐리 피드백 회로(470)에 의해서 입력 트랜지스터(TR1)의 드레인-소스 전극들 간의 전압 차가 감소하였다.
도 16은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 16은 도 12에 도시된 복수 개의 구동 스테이지들(BSRC1~BSRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(BSRCk)에 해당하는 k번째 구동 스테이지(CSRCk)를 예시적으로 도시하였다. 도 12에 도시된 복수 개의 구동 스테이지들(BSRC1~BSRCn) 각각은 도 16에 도시된 k번째 구동 스테이지(CSRCk)와 동일한 회로를 가질 수 있다. 도 16에 도시된 구동 스테이지(CSRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 16을 참조하면, k번째 구동 스테이지(CSRCk)는 입력 회로(510), 제1 출력 회로(520), 제2 출력 회로(530), 디스챠지 홀드 회로(540), 제1 풀다운 회로(550), 캐리 피드백 회로(570) 및 디스챠지 회로(580)를 포함한다. k번째 구동 스테이지(CSRCk)는 제2 풀다운 회로(560)를 더 포함할 수 있다.
도 16에 도시된 k번째 구동 스테이지(CSRCk) 내 입력 회로(510), 제1 출력 회로(520), 제2 출력 회로(530), 디스챠지 홀드 회로(540), 제1 풀다운 회로(550), 제1 풀다운 회로(550), 제2 풀다운 회로(560) 및 캐리 피드백 회로(570)는 도 13에 도시된 입력 회로(410), 제1 출력 회로(420), 제2 출력 회로(430), 디스챠지 홀드 회로(440), 제1 풀다운 회로(450), 제2 풀다운 회로(460) 및 캐리 피드백 회로(470)와 동일한 구성을 가지므로, 중복되는 설명은 생략한다.
디스챠지 회로(580)는 k-1번째 캐리 신호(CRk-1)에 응답해서 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지한다. 디스챠지 회로(580)는 제1 디스챠지 트랜지스터(TR23)를 포함한다. 제1 디스챠지 트랜지스터(TR23)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(VSS2)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다. 디스챠지 트랜지스터(TR14)는 도 7에 도시된 제2 구간(P2) 즉, k-1번째 캐리 신호(CRk-1)가 하이 레벨인 동안 턴 온되어서 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지한다. 그러므로 제1 클럭 신호(CKV)의 폴링 시간이 다소 지연되더라도 클럭 레이싱 현상이 발생하는 것을 방지할 수 있다.
도 17은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 17은 도 12에 도시된 복수 개의 구동 스테이지들(BSRC1~BSRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(BSRCk)에 해당하는 k번째 구동 스테이지(DSRCk)를 예시적으로 도시하였다. 도 12에 도시된 복수 개의 구동 스테이지들(BSRC1~BSRCn) 각각은 도 16에 도시된 k번째 구동 스테이지(DSRCk)와 동일한 회로를 가질 수 있다. 도 16에 도시된 구동 스테이지(DSRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 17을 참조하면, k번째 구동 스테이지(DSRCk)는 입력 회로(610), 제1 출력 회로(620), 제2 출력 회로(630), 디스챠지 홀드 회로(640), 제1 풀다운 회로(650), 캐리 피드백 회로(670) 및 디스챠지 회로(680)를 포함한다. k번째 구동 스테이지(DSRCk)는 제2 풀다운 회로(660)를 더 포함할 수 있다.
도 17에 도시된 k번째 구동 스테이지(DSRCk) 내 입력 회로(610), 제1 출력 회로(620), 제2 출력 회로(630), 디스챠지 홀드 회로(640), 제1 풀다운 회로(650), 제2 풀다운 회로(660) 및 캐리 피드백 회로(670)는 도 16에 도시된 입력 회로(510), 제1 출력 회로(520), 제2 출력 회로(530), 디스챠지 홀드 회로(540), 제1 풀다운 회로(550), 제2 풀다운 회로(560) 및 캐리 피드백 회로(570)와 동일한 구성을 가지므로, 중복되는 설명은 생략한다.
도 17에 도시된 디스챠지 회로(680)는 제1 디스챠지 트랜지스터(TR23) 및 제2 디스챠지 트랜지스터(TR24)를 포함한다. 제1 디스챠지 트랜지스터(TR23)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다. 제2 디스챠지 트랜지스터(TR24)는 제2 노드(N2)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다.
장시간 구동 또는 고온 환경에 의해서 제2 풀다운 회로(650ㅍ) 내 제6 풀다운 트랜지스터(TR13)의 드레솔드 전압은 네거티브 쉬프트할 수 있다. 제6 풀다운 트랜지스터(TR13)의 드레솔드 전압이 네거티브 쉬프트하고, 제1 클럭 신호(CKV)의 폴링 시간이 지연되는 경우 제6 풀다운 트랜지스터(TR13)가 턴 온된 수 있다.
제2 디스챠지 트랜지스터(TR24)는 제1 입력 단자(IN1)를 통해 하이 레벨의 k-1번째 캐리 신호(CRk-1)가 수신될 때 턴 온되어서 제2 노드(N2)를 제2 접지 전압(VSS2)로 디스챠지한다. 그러므로 도 7에 도시된 제2 구간(P2)동안 제6 풀다운 트랜지스터(TR13)는 턴 오프 상태를 유지할 수 있다.
도 18은 본 발명의 다른 실시예에 따른 게이트 구동회로의 블럭도이다.
도 18을 참조하면, 게이트 구동회로(110_2)는 복수 개의 구동 스테이지들(ESRC1~ESRCn) 및 더미 구동 스테이지들(ESRCn+1, ESRCn+2)을 포함한다. 복수 개의 구동 스테이지들(ESRC1~ESRCn) 및 더미 구동 스테이지들(ESRCn+1, ESRCn+2)은 이전 스테이지로부터 출력되는 캐리 신호 및 다음 스테이지로부터 출력되는 캐리 신호에 응답해서 동작하는 종속적 연결 관계를 갖는다.
복수 개의 구동 스테이지들(ESRC1~ESRCn) 각각은 도 1에 도시된 구동 컨트롤러(130)로부터 제1 클럭 신호(CKV)/제2 클럭 신호(CKVB), 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)을 수신한다. 구동 스테이지(ESRC1) 및 더미 구동 스테이지들(ESRCn+1, ESRCn+2)은 개시신호(STV)를 더 수신한다.
본 실시예에서 복수 개의 구동 스테이지들(ESRC1~ESRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 각각 연결된다. 복수 개의 구동 스테이지들(ESRC1~ESRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들(G1~Gn)을 각각 제공한다. 본 발명의 실시예에서 복수 개의 구동 스테이지들(ESRC1~ESRCn)에 연결된 게이트 라인들은 전체의 게이트 라인들 중 홀수 번째 게이트 라인들이거나, 짝수 번째 게이트 라인들일 수 있다.
복수 개의 구동 스테이지들(ESRC1~ESRCn) 및 더미 구동 스테이지들(ESRCn+1, ESRCn+2) 각각은 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 게이트 출력 단자(OUT), 캐리 출력 단자(CR), 클럭 단자(CK), 제1 접지 단자(V1) 및 제2 접지 단자(V2)를 포함한다.
복수 개의 구동 스테이지들(ESRC1~ESRCn) 각각의 캐리 출력 단자(CR)는 해당 구동 스테이지 다음의 구동 스테이지의 제1 입력 단자(IN1)에 전기적으로 연결된다. 또한 복수 개의 구동 스테이지들(ESRC2~ESRCn) 각각의 캐리 출력 단자(CR)는 이전 구동 스테이지의 제2 입력 단자(IN2) 및 이이전 구동 스테이지의 제3 입력 단자(IN3)에도 전기적으로 연결된다. 예컨대, 구동 스테이지들(ESRC1~ESRCn) 중 k번째 구동 스테이지(ESRCk)의 캐리 출력 단자(CR)는 k-1번째 구동 스테이지(ESRCk-1)의 제2 입력 단자(IN2), k+1번째 구동 스테이지(ESRCk+1)의 제1 입력 단자(IN1) 그리고 k-2번째 구동 스테이지(ESRCk-2)의 제3 입력 단자(IN3)와 연결된다. 복수 개의 구동 스테이지들(ESRC1~ESRCn) 및 더미 구동 스테이지들(ESRCn+1, ESRCn+2) 각각의 캐리 출력 단자(CR)는 캐리 신호를 출력한다.
복수 개의 구동 스테이지들(BSRC1~BSRCn) 각각의 제1 입력 단자(IN1), 제 입력 단자(IN2), 제1 접지 단자(V1), 제2 접지 단자(V2) 및 게이트 출력 단자(OUT)는 도 12에 도시된 복수 개의 구동 스테이지들(BSRC1~BSRCn) 각각의 제1 입력 단자(IN1), 제 입력 단자(IN2), 제1 접지 단자(V1), 제2 접지 단자(V2) 및 게이트 출력 단자(OUT)와 동일한 구성을 가지므로 중복되는 설명은 생략한다.
도 19는 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 19는 도 18에 도시된 복수 개의 구동 스테이지들(ESRC1~ESRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(ESRCk)를 예시적으로 도시하였다. 도 18에 도시된 복수 개의 구동 스테이지들(ESRC1~ESRCn) 각각은 k번째 구동 스테이지(ESRCk)와 동일한 회로를 가질 수 있다. 도 19에 도시된 구동 스테이지(ESRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 19를 참조하면, k번째 구동 스테이지(ESRCk)는 입력 회로(710), 제1 출력 회로(720), 제2 출력 회로(730), 디스챠지 홀드 회로(740), 제1 풀다운 회로(750), 제2 풀다운 회로(760), 제3 풀다운 회로(770) 및 디스챠지 회로(780)를 포함한다.
도 19에 도시된 k번째 구동 스테이지(ESRCk) 내 입력 회로(710), 제1 출력 회로(720), 제2 출력 회로(730), 디스챠지 홀드 회로(740), 제2 풀다운 회로(760)는 도 6에 도시된 k번째 구동 스테이지(SRCk) 내 입력 회로(210), 제1 출력 회로(220), 제2 출력 회로(230), 디스챠지 홀드 회로(240) 및 제2 풀다운 회로(260)와 동일한 구성을 가지므로, 중복되는 설명은 생략한다.
제1 풀다운 회로(750)는 제2 노드(N2)의 신호 및 k+1번째 스테이지(ESRCk+1)로부터의 k+1번째 캐리 신호(CRk+1)에 응답해서 k번째 게이트 신호(Gk)를 제1 접지 전압(V1)으로 디스챠지하고, 상기 제1 노드(N1) 및 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지한다. 제1 풀다운 회로(750)는 제1 내지 제7 풀다운 트랜지스터들(TR8_1, TR8_2, TR9, TR10, TR11, TR12, TR32)을 포함한다. 제1 풀다운 트랜지스터(TR8_1)는 제1 노드(N1)와 연결된 제1 전극, 제2 전극 및 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 제2 풀다운 트랜지스터(TR8_2)는 제1 풀다운 트랜지스터(TR8_1)의 제2 전극과 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제1 풀다운 트랜지스터(TR8_1)의 제2 전극과 연결된 게이트 전극을 포함한다. 제3 풀다운 트랜지스터(TR9)는 게이트 출력 단자(OUT)와 연결된 제1 전극, 제1 접지 전압(VSS1)을 수신하는 제1 접지 단자(V1)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다. 제4 풀다운 트랜지스터(TR10)는 게이트 출력 단자(OUT)와 연결된 제1 전극, 제1 접지 단자(V1)와 연결된 제2 전극 및 k+1번째 스테이지(SRCk+1)로부터의 k+1번째 캐리 신호(CRk+1)를 수신하는 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 제5 풀다운 트랜지스터(TR11)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다. 제6 풀다운 트랜지스터(TR12)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 제7 풀다운 트랜지스터(TR12)는 제2 노드(N2)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다. 제2 풀다운 회로(260)는 제6 풀다운 트랜지스터(TR13)를 포함한다. 제6 풀다운 트랜지스터(TR13)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다.
제2 풀다운 회로(760)는 제2 노드(N2)의 신호에 응답해서 제1 노드(N1)를 제2 접지 전압(VSS2)으로 디스챠지한다. 제2 풀다운 회로(760)는 제7 풀다운 트랜지터(TR13)를 포함한다. 제7 풀다운 트랜지스터(T13)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다.
제3 풀다운 회로(770)는 다다음 스테이지(ESRCk+2)로부터의 다다음 캐리 신호(CRk+2)에 응답해서 제1 노드(N1)를 제2 접지 전압(VSS2)으로 디스챠지한다. 제3 풀다운 회로(770)는 제8 풀다운 트랜지터(TR31)를 포함한다. 제8 풀다운 트랜지스터(T31)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제3 입력 단자(IN3)와 연결된 게이트 전극을 포함한다.
디스챠지 회로(780)는 k-1번째 캐리 신호(CRk-1)에 응답해서 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지한다. 디스챠지 회로(780)는 디스챠지 트랜지스터(TR14)를 포함한다. 디스챠지 트랜지스터(TR14)는 제2 노드(N2)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다. k-1번째 캐리 신호(CRk-1)가 하이 레벨인 동안 디스챠지 회로(780) 내 디스챠지 트랜지스터(TR14)가 턴 온되어서 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지함으로써 클럭 레이싱 현상을 방지할 수 있다.
도 20은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 20은 도 18에 도시된 복수 개의 구동 스테이지들(ESRC1~ESRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(ESRCk)에 대응하는 구동 스테이지(FSRCk)를 예시적으로 도시하였다. 도 18에 도시된 복수 개의 구동 스테이지들(ESRC1~ESRCn) 각각은 도 20에 도시된 k번째 구동 스테이지(FSRCk)와 동일한 회로를 가질 수 있다. 도 20에 도시된 구동 스테이지(FSRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 20을 참조하면, k번째 구동 스테이지(FSRCk)는 입력 회로(810), 제1 출력 회로(820), 제2 출력 회로(830), 디스챠지 홀드 회로(840), 제1 풀다운 회로(850), 제2 풀다운 회로(860), 제3 풀다운 회로(870) 및 디스챠지 회로(880)를 포함한다.
도 20에 도시된 k번째 구동 스테이지(FSRCk) 내 입력 회로(810), 제1 출력 회로(820), 제2 출력 회로(830), 디스챠지 홀드 회로(840), 제2 풀다운 회로(860) 및 제3 풀다운 회로(870)는 도 19에 도시된 k번째 구동 스테이지(ESRCk) 내 입력 회로(710), 제1 출력 회로(720), 제2 출력 회로(730), 디스챠지 홀드 회로(740), 제2 풀다운 회로(760) 및 제3 풀다운 회로(770)와 동일한 구성을 가지므로, 중복되는 설명은 생략한다.
제1 풀다운 회로(850)는 제2 노드(N2)의 신호 및 k+1번째 스테이지(FSRCk+1)로부터의 및 디스챠지 회로(780)k+1번째 캐리 신호(CRk+1)에 응답해서 k번째 게이트 신호(Gk)를 제1 접지 전압(V1)으로 디스챠지하고, 상기 제1 노드(N1) 및 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지한다. 제1 풀다운 회로(850)는 제1 내지 제3 풀다운 트랜지스터들(TR8, TR10, TR11)을 포함한다. 제1 풀다운 트랜지스터(TR8)는 제1 노드(N1)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 k+1번째 스테이지(SRCk+1)로부터의 k+1번째 캐리 신호(CRk+1)를 수신하는 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 제2 풀다운 트랜지스터(TR10)는 게이트 출력 단자(OUT)와 연결된 제1 전극, 제1 접지 단자(V1)와 연결된 제2 전극 및 제2 입력 단자(IN2)와 연결된 게이트 전극을 포함한다. 제3 풀다운 트랜지스터(TR11)는 캐리 출력 단자(CR)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제2 노드(N2)와 연결된 게이트 전극을 포함한다.
디스챠지 회로(880)는 k-1번째 캐리 신호(CRk-1)에 응답해서 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지한다. 디스챠지 회로(880)는 디스챠지 트랜지스터(TR14)를 포함한다. 디스챠지 트랜지스터(TR14)는 제2 노드(N2)와 연결된 제1 전극, 제2 접지 단자(V2)와 연결된 제2 전극 및 제1 입력 단자(IN1)와 연결된 게이트 전극을 포함한다. k-1번째 캐리 신호(CRk-1)가 하이 레벨인 동안 디스챠지 회로(880) 내 디스챠지 트랜지스터(TR14)가 턴 온되어서 k번째 캐리 신호(CRk)를 제2 접지 전압(VSS2)으로 디스챠지함으로써 클럭 레이싱 현상을 방지할 수 있다.
도 21은 본 발명의 다른 실시예에 따른 게이트 구동회로의 블럭도이다.
도 21을 참조하면, 게이트 구동회로(110_3)는 복수 개의 구동 스테이지들(GSRC1~GSRCn) 및 더미 구동 스테이지들(GSRCn+1, GSRCn+2)를 포함한다. 복수 개의 구동 스테이지들(GSRC1~GSRCn) 및 더미 구동 스테이지들(GSRCn+1, GSRCn+2)은 이전 스테이지로부터 출력되는 캐리 신호 및 다음 스테이지로부터 출력되는 캐리 신호에 응답해서 동작하는 종속적 연결 관계를 갖는다.
복수 개의 구동 스테이지들(GSRC1~GSRCn) 각각은 도 1에 도시된 구동 컨트롤러(130)로부터 제1 클럭 신호(CKV)/제2 클럭 신호(CKVB), 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)을 수신한다. 구동 스테이지(GSRC1) 및 더미 구동 스테이지들(GSRCn+1, GSRCn+2)은 개시신호(STV)를 더 수신한다.
본 실시예에서 복수 개의 구동 스테이지들(GSRC1~GSRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 각각 연결된다. 복수 개의 구동 스테이지들(GSRC1~GSRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들(G1~Gn)을 각각 제공한다. 본 발명의 실시예에서 복수 개의 구동 스테이지들(GSRC1~GSRCn)에 연결된 게이트 라인들은 전체의 게이트 라인들 중 홀수 번째 게이트 라인들이거나, 짝수 번째 게이트 라인들일 수 있다.
복수 개의 구동 스테이지들(GSRC1~ESRCn) 및 더미 구동 스테이지들(GSRCn+1, ESRCn+2) 각각은 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 제4 입력 단자(IN4), 게이트 출력 단자(OUT), 캐리 출력 단자(CR), 클럭 단자(CK), 제1 접지 단자(V1) 및 제2 접지 단자(V2)를 포함한다.
복수 개의 구동 스테이지들(GSRC1~GSRCn) 각각의 캐리 출력 단자(CR)는 해당 구동 스테이지 다음의 구동 스테이지의 제1 입력 단자(IN1)에 전기적으로 연결된다. 또한 복수 개의 구동 스테이지들(GSRC2~GSRCn) 각각의 캐리 출력 단자(CR)는 이전 구동 스테이지의 제2 입력 단자(IN2) 및 이이전 구동 스테이지의 제3 입력 단자(IN3) 및 현재 구동 스테이지의 제4 입력 단자(IN3)에도 전기적으로 연결된다. 예컨대, 구동 스테이지들(GSRC1~GSRCn) 중 k번째 구동 스테이지(GSRCk)의 캐리 출력 단자(CR)는 k-1번째 구동 스테이지(GSRCk-1)의 제2 입력 단자(IN2), k+1번째 구동 스테이지(GSRCk+1)의 제1 입력 단자(IN1), k-2번째 구동 스테이지(ESRCk-2)의 제3 입력 단자(IN3) 그리고 현재 구동 스테이지(ESRCk)의 제4 입력 단자(IN4)와 연결된다. 복수 개의 구동 스테이지들(GSRC1~GSRCn) 및 더미 구동 스테이지들(GSRCn+1, GSRCn+2) 각각의 캐리 출력 단자(CR)는 캐리 신호를 출력한다.
복수 개의 구동 스테이지들(GSRC1~GSRCn) 각각의 제1 입력 단자(IN1), 제 입력 단자(IN2), 제3 입력 단자(IN3), 제1 접지 단자(V1), 제2 접지 단자(V2) 및 게이트 출력 단자(OUT)는 도 18에 도시된 복수 개의 구동 스테이지들(ESRC1~ESRCn) 각각의 제1 입력 단자(IN1), 제 입력 단자(IN2), 제3 입력 단자(IN3), 제1 접지 단자(V1), 제2 접지 단자(V2) 및 게이트 출력 단자(OUT)와 동일한 구성을 가지므로 중복되는 설명은 생략한다.
도 22는 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 22는 도 21에 도시된 복수 개의 구동 스테이지들(GSRC1~GSRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(GSRCk)를 예시적으로 도시하였다. 도 18에 도시된 복수 개의 구동 스테이지들(GSRC1~GSRCn) 각각은 k번째 구동 스테이지(GSRCk)와 동일한 회로를 가질 수 있다. 도 19에 도시된 구동 스테이지(GSRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 22를 참조하면, k번째 구동 스테이지(GSRCk)는 입력 회로(910), 제1 출력 회로(920), 제2 출력 회로(930), 디스챠지 홀드 회로(940), 제1 풀다운 회로(950), 제2 풀다운 회로(960), 제3 풀다운 회로(970), 디스챠지 회로(980) 및 캐리 피드백 회로(990)를 포함한다.
도 19에 도시된 k번째 구동 스테이지(GSRCk) 내 입력 회로(910), 제1 출력 회로(920), 제2 출력 회로(930), 디스챠지 홀드 회로(940), 제1 풀다운 회로(950), 제2 풀다운 회로(960), 제3 풀다운 회로(970) 및 디스챠지 회로(980)는 도 19에 도시된 k번째 구동 스테이지(SRCk) 내 입력 회로(710), 제1 출력 회로(720), 제2 출력 회로(730), 디스챠지 홀드 회로(740), 제1 풀다운 회로(750), 제2 풀다운 회로(760), 제3 풀다운 회로(770) 및 디스챠지 회로(780)와 동일한 구성을 가지므로, 중복되는 설명은 생략한다.
캐리 피드백 회로(990)는 제1 노드(N1)의 신호에 응답해서 k번째 캐리 신호(CRk)를 k-1번째 캐리 신호(CRk-1)로 피드백한다. 캐리 피드백 회로(990)는 제1 피드백 트랜지스터(TR51) 및 제2 피드백 트랜지스터(TR52)를 포함한다.
제1 피드백 트랜지스터(TR51)는 k번째 캐리 신호(CRk)를 수신하는 제3 입력 단자(IN3)와 연결된 제1 전극, 제2 전극 및 제3 입력 단자(IN3)와 연결된 게이트 전극을 포함한다. 제2 피드백 트랜지스터(TR52)는 제1 피드백 트랜지스터(TR21)의 제2 전극과 연결된 제1 전극, k-1번째 스테이지(BSRCk-1)로부터의 k-1번째 캐리 신호(CRk-1)를 수신하는 제1 입력 단자(IN1)와 연결된 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다.
도 7 및 도 22를 참조하면, 제3 구간(P3)에서 k-1번째 캐리 신호(CRk-1)는 로우 레벨로 천이하고, k번째 캐리 신호(CRk)는 하이 레벨로 천이한다. 하이 레벨의 k번째 캐리 신호(CRk)에 응답해서 제1 피드백 트랜지스터(TR51)는 턴 온되고, 제1 노드(N1)의 하이 레벨 신호에 응답해서 제2 피드백 트랜지스터(TR52)도 턴 온된다. 제1 피드백 트랜지스터(TR51) 및 제2 피드백 트랜지스터(TR52)가 모두 턴 온 상태일 때 k번째 캐리 신호(CRk)가 제1 입력 단자(IN1)의 k-1번째 캐리 신호(CRk-1)로서 제공된다. 예를 들어, 제3 구간(P3)에서 k번째 캐리 신호(CRk)가 +11.5V이고, 제1 노드(N1)의 전압 레벨이 +34.5V일 때 입력 트랜지스터(TR1)의 제1 전극과 제2 전극의 전압 차는 23.5V이다. 입력 트랜지스터(TR1)의 드레인-소스 전극들 간의 전압 차를 감소시킴으로써 고전압 스트레스에 의해 입력 트랜지스터(TR1)가 열화되는 것을 방지할 수 있다.
도 23은 본 발명의 실시예에 따른 구동 스테이지의 회로도이다.
도 23은 도 21에 도시된 복수 개의 구동 스테이지들(GSRC1~GSRCn) 중 k(k는 1보다 큰 양의 정수)번째 구동 스테이지(GSRCk)에 대응하는 구동 스테이지(HSRCk)를 예시적으로 도시하였다. 도 21에 도시된 복수 개의 구동 스테이지들(GSRC1~GSRCn) 각각은 도 23에 도시된 k번째 구동 스테이지(HSRCk)와 동일한 회로를 가질 수 있다. 도 23에 도시된 구동 스테이지(HSRCk)는 제1 클럭 신호(CKV)를 수신하나, 제1 클럭 신호(CKV) 대신 제2 클럭 신호(CKVB)를 수신할 수 있다.
도 23을 참조하면, k번째 구동 스테이지(HSRCk)는 입력 회로(1010), 제1 출력 회로(1020), 제2 출력 회로(1030), 디스챠지 홀드 회로(1040), 제1 풀다운 회로(1050), 제2 풀다운 회로(1060), 제3 풀다운 회로(1070), 디스챠지 회로(1080) 및 캐리 피드백 회로(1090)를 포함한다.
도 23에 도시된 k번째 구동 스테이지(HSRCk) 내 입력 회로(1010), 제1 출력 회로(1020), 제2 출력 회로(1030), 디스챠지 홀드 회로(1040), 제1 풀다운 회로(1050), 제2 풀다운 회로(1060), 제3 풀다운 회로(1070) 및 디스챠지 회로(1080)는 도 20에 도시된 k번째 구동 스테이지(FSRCk) 내 입력 회로(810), 제1 출력 회로(820), 제2 출력 회로(830), 디스챠지 홀드 회로(840), 제 풀다운 회로(850), 제2 풀다운 회로(860), 제3 풀다운 회로(870) 및 디스챠지 회로(880)와 동일한 구성을 가지므로, 중복되는 설명은 생략한다.
캐리 피드백 회로(1090)는 제1 노드(N1)의 신호에 응답해서 k번째 캐리 신호(CRk)를 k-1번째 캐리 신호(CRk-1)로 피드백한다. 캐리 피드백 회로(1090)는 제1 피드백 트랜지스터(TR61) 및 제2 피드백 트랜지스터(TR62)를 포함한다.
제1 피드백 트랜지스터(TR61)는 k번째 캐리 신호(CRk)를 수신하는 제3 입력 단자(IN3)와 연결된 제1 전극, 제2 전극 및 제3 입력 단자(IN3)와 연결된 게이트 전극을 포함한다. 제2 피드백 트랜지스터(TR62)는 제1 피드백 트랜지스터(TR21)의 제2 전극과 연결된 제1 전극, k-1번째 스테이지(BSRCk-1)로부터의 k-1번째 캐리 신호(CRk-1)를 수신하는 제1 입력 단자(IN1)와 연결된 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다.
도 7 및 도 23를 참조하면, 제3 구간(P3)에서 k-1번째 캐리 신호(CRk-1)는 로우 레벨로 천이하고, k번째 캐리 신호(CRk)는 하이 레벨로 천이한다. 하이 레벨의 k번째 캐리 신호(CRk)에 응답해서 제1 피드백 트랜지스터(TR61)는 턴 온되고, 제1 노드(N1)의 하이 레벨 신호에 응답해서 제2 피드백 트랜지스터(TR62)도 턴 온된다. 제1 피드백 트랜지스터(TR61) 및 제2 피드백 트랜지스터(TR62)가 모두 턴 온 상태일 때 k번째 캐리 신호(CRk)가 제1 입력 단자(IN1)의 k-1번째 캐리 신호(CRk-1)로서 제공된다. 예를 들어, 제3 구간(P3)에서 k번째 캐리 신호(CRk)가 +11.5V이고, 제1 노드(N1)의 전압 레벨이 +34.5V일 때 입력 트랜지스터(TR1)의 제1 전극과 제2 전극의 전압 차는 23.5V이다. 입력 트랜지스터(TR1)의 드레인-소스 전극들 간의 전압 차를 감소시킴으로써 고전압 스트레스에 의해 입력 트랜지스터(TR1)가 열화되는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DP: 표시패널 DS1: 제1 기판
DS2: 제2 기판 110: 게이트 구동회로
120: 데이터 구동회로 MCB: 메인 회로기판
SRC1~SRCn: 구동 스테이지 210: 입력 회로
220: 제1 출력 회로 230: 제2 출력 회로
240: 디스챠지 홀드 회로 250: 제1 풀다운 회로
260: 제2 풀다운 회로 270: 디스챠지 회로

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 복수의 스테이지들을 포함하는 게이트 구동회로에 있어서:
    상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는,
    이전 스테이지로부터의 이전 캐리 신호를 수신하고, 제1 노드를 프리챠지하는 입력 회로;
    제1 노드의 신호에 응답하여 클럭 신호를 k번째 게이트 신호로서 출력하는 제1 출력 회로;
    상기 제1 노드의 신호에 응답하여 상기 클럭 신호를 k번째 캐리 신호로서 출력하는 제2 출력 회로;
    상기 클럭 신호에 응답해서 상기 클럭 신호를 제2 노드로 전달하고, 상기 k번째 캐리 신호에 응답해서 상기 제2 노드를 제2 접지 전압으로 디스챠지하는 디스챠지 홀드 회로;
    상기 제2 노드의 신호 및 다음 스테이지로부터의 다음 캐리 신호에 응답해서 상기 k번째 게이트 신호를 제1 접지 전압으로 디스챠지하고, 상기 제1 노드 및 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제1 풀다운 회로;
    상기 제1 노드의 신호에 응답해서 상기 k번째 캐리 신호를 상기 이전 캐리 신호로 피드백하는 캐리 피드백 회로를 포함하는 것을 특징으로 하는 게이트 구동 회로.
  9. 제 8 항에 있어서,
    상기 이전 캐리 신호를 수신하는 제1 입력 단자;
    상기 다음 캐리 신호를 수신하는 제2 입력 단자;
    상기 k번째 캐리 신호를 출력하는 캐리 출력 단자; 및
    상기 캐리 출력 단자로 출력되는 상기 k번째 캐리 신호를 수신하는 제3 입력 단자를 포함하는 것을 특징으로 하는 게이트 구동 회로.
  10. 제 9 항에 있어서,
    상기 캐리 피드백 회로는,
    상기 제3 입력 단자와 연결된 제1 전극, 제2 전극 및 상기 제3 입력 단자와 연결된 게이트 전극을 포함하는 제1 피드백 트랜지스터; 및
    상기 제1 피드백 트랜지스터의 제2 전극과 연결된 제1 전극, 상기 제1 입력 단자와 연결된 제2 전극 및 상기 제1 노드와 연결된 게이트 전극을 포함하는 제2 피드백 트랜지스터를 포함하는 것을 특징으로 하는 게이트 구동 회로.
  11. 제 9 항에 있어서,
    상기 이전 캐리 신호에 응답해서 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 디스챠지 회로를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
  12. 제 11 항에 있어서,
    상기 디스챠지 회로는,
    상기 캐리 출력 단자와 연결된 제1 전극, 상기 제2 접지 전압을 수신하는 제2 접지 단자와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제1 디스챠지 트랜지스터를 포함하는 것을 특징으로 하는 게이트 구동 회로.
  13. 제 12 항에 있어서,
    상기 디스챠지 회로는,
    상기 제2 노드와 연결된 제1 전극, 상기 제2 접지 단자와 연결된 제2 전극 및 상기 제1 입력 단자와 연결된 게이트 전극을 포함하는 제2 디스챠지 트랜지스터를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 게이트 라인들로 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 게이트 구동회로; 및
    상기 복수의 데이터 라인들을 구동하는 데이터 구동회로를 포함하되,
    상기 복수의 스테이지들 중 k(k는 1보다 큰 양의 정수)번째 스테이지는,
    이전 스테이지로부터의 이전 캐리 신호를 수신하고, 제1 노드를 프리챠지하는 입력 회로;
    제1 노드의 신호에 응답하여 클럭 신호를 k번째 게이트 신호로서 출력하는 제1 출력 회로;
    상기 제1 노드의 신호에 응답하여 상기 클럭 신호를 k번째 캐리 신호로서 출력하는 제2 출력 회로;
    상기 클럭 신호에 응답해서 상기 클럭 신호를 제2 노드로 전달하고, 상기 k번째 캐리 신호에 응답해서 상기 제2 노드를 제2 접지 전압으로 디스챠지하는 디스챠지 홀드 회로;
    상기 제2 노드의 신호 및 다음 스테이지로부터의 다음 캐리 신호에 응답해서 상기 k번째 게이트 신호를 제1 접지 전압으로 디스챠지하고, 상기 제1 노드 및 상기 k번째 캐리 신호를 상기 제2 접지 전압으로 디스챠지하는 제1 풀다운 회로; 및
    상기 제1 노드의 신호에 응답해서 상기 k번째 캐리 신호를 상기 이전 캐리 신호로 피드백하는 캐리 피드백 회로를 포함하는 것을 특징으로 하는 표시 장치.
KR1020160045766A 2016-04-14 2016-04-14 게이트 구동회로 및 그것을 포함하는 표시 장치 KR102457481B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160045766A KR102457481B1 (ko) 2016-04-14 2016-04-14 게이트 구동회로 및 그것을 포함하는 표시 장치
US15/335,210 US10573244B2 (en) 2016-04-14 2016-10-26 Gate driving circuit and display device including the same
EP17154018.0A EP3242291B1 (en) 2016-04-14 2017-01-31 Gate driving circuit
CN201710219946.0A CN107301846B (zh) 2016-04-14 2017-04-06 栅极驱动电路
US16/790,655 US11222595B2 (en) 2016-04-14 2020-02-13 Gate driving circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160045766A KR102457481B1 (ko) 2016-04-14 2016-04-14 게이트 구동회로 및 그것을 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170118296A KR20170118296A (ko) 2017-10-25
KR102457481B1 true KR102457481B1 (ko) 2022-10-24

Family

ID=57956141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160045766A KR102457481B1 (ko) 2016-04-14 2016-04-14 게이트 구동회로 및 그것을 포함하는 표시 장치

Country Status (4)

Country Link
US (2) US10573244B2 (ko)
EP (1) EP3242291B1 (ko)
KR (1) KR102457481B1 (ko)
CN (1) CN107301846B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833552B (zh) * 2017-11-17 2020-09-25 合肥鑫晟光电科技有限公司 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
CN109377948B (zh) * 2018-12-25 2020-06-05 合肥京东方显示技术有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN111599315B (zh) 2020-06-19 2021-11-16 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及其驱动方法
CN112967646B (zh) * 2020-11-11 2022-12-16 重庆康佳光电技术研究院有限公司 低电平有效的goa单元和显示屏
KR20220097053A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광표시장치
KR20230081422A (ko) 2021-11-30 2023-06-07 엘지디스플레이 주식회사 전원 공급회로 및 그를 포함하는 표시장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
KR101471553B1 (ko) * 2008-08-14 2014-12-10 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치
KR101543281B1 (ko) 2009-02-19 2015-08-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
KR101641721B1 (ko) 2010-06-24 2016-07-25 삼성디스플레이 주식회사 표시장치의 구동회로
KR20120060298A (ko) 2010-12-02 2012-06-12 삼성전자주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
US8957882B2 (en) 2010-12-02 2015-02-17 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same
KR101758783B1 (ko) 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
KR101863332B1 (ko) * 2011-08-08 2018-06-01 삼성디스플레이 주식회사 주사 구동부, 이를 포함하는 표시 장치 및 그 구동 방법
KR20130036909A (ko) * 2011-10-05 2013-04-15 삼성디스플레이 주식회사 표시 장치의 구동 방법
KR101903566B1 (ko) * 2011-10-26 2018-10-04 삼성디스플레이 주식회사 표시 패널
CN102651188B (zh) * 2011-12-20 2015-09-30 北京京东方光电科技有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN102779478B (zh) * 2012-04-13 2015-05-27 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
KR102005938B1 (ko) 2012-06-19 2019-10-02 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102064923B1 (ko) 2013-08-12 2020-01-13 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102207142B1 (ko) 2014-01-24 2021-01-25 삼성디스플레이 주식회사 표시 패널에 집적된 게이트 구동부
KR102174888B1 (ko) 2014-02-12 2020-11-06 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102313978B1 (ko) * 2015-01-21 2021-10-19 삼성디스플레이 주식회사 게이트 구동회로

Also Published As

Publication number Publication date
US11222595B2 (en) 2022-01-11
EP3242291A2 (en) 2017-11-08
CN107301846A (zh) 2017-10-27
US20170301279A1 (en) 2017-10-19
US20200184899A1 (en) 2020-06-11
EP3242291B1 (en) 2022-06-29
CN107301846B (zh) 2022-01-11
US10573244B2 (en) 2020-02-25
EP3242291A3 (en) 2017-11-15
KR20170118296A (ko) 2017-10-25

Similar Documents

Publication Publication Date Title
KR102516727B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102435224B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102457481B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
JP6723012B2 (ja) ゲート駆動回路
KR102314447B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102481068B1 (ko) 표시장치
KR102465003B1 (ko) 표시장치
KR102430433B1 (ko) 표시장치
KR102555509B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102525226B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR20160092584A (ko) 게이트 구동회로
KR20190053989A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102465950B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102574511B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102268671B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR102435886B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102447536B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20170064632A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102581504B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant