CN112967646B

CN112967646B - 低电平有效的goa单元和显示屏

Info

Publication number: CN112967646B
Application number: CN202011257025.1A
Authority: CN
Inventors: 李云泽; 位小娇; 秦佳; 邵刚; 袁山富
Original assignee: Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Current assignee: Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date: 2020-11-11
Filing date: 2020-11-11
Publication date: 2022-12-16
Anticipated expiration: 2040-11-11
Also published as: CN112967646A

Abstract

本发明涉及一种低电平有效的GOA单元和显示屏。其中，上述低电平有效的GOA单元包括输出模块，输出模块中包括第一拉高控制电节点与第一开关元件，第一开关元件源极与时钟信号线连接，第一开关元件栅极受第一拉高控制电节点控制，第一开关元件漏极与输出信号线连接，上述低电平有效的GOA单元还包括：驱动控制模块，驱动控制模块包括第二开关元件、第三开关元件、第四开关元件与第二拉高控制电节点。上述GOA单元提高了GOA单元的显示品质与使用寿命。

Description

低电平有效的GOA单元和显示屏

技术领域

本发明涉及显示屏领域，尤其涉及一种低电平有效的GOA单元和显示屏。

背景技术

相关技术中，GOA(Gate driver on array)单元被广泛应用于TFT-LCD、AMOLED以及Mini/Micro LED显示产品中。

然而，相关技术中，在向显示产品中添加GOA结构时，GOA结构均是以高电平有效，而CLK信号本身为一个交变信号，在长距离的传输中，受到RC Delay以及IR Drop(压降)的影响会导致CLK信号在显示屏远端出现延迟与衰减，这样很容易导致远端区域由于信号的延迟，造成像素充电与近端区域产生差异，从而导致整个显示屏显示不均，影响显示品质与良率。因此，传统设计中的高电平有效，CLK驱动会影响产品的可靠性与寿命。

因此，如何避免高电平有效造成影响产品可靠性与寿命是亟需解决的问题。

发明内容

鉴于上述现有技术的不足，本申请的目的在于提供一种低电平有效的GOA单元和显示屏，旨在解决GOA结构显示品质低，影响产品寿命的问题。

根据本申请实施例的一个方面，提供了一种低电平有效的GOA单元，包括输出模块，上述输出模块中包括第一拉高控制电节点与第一开关元件，上述第一开关元件源极与时钟信号线连接，上述第一开关元件栅极受上述第一拉高控制电节点控制，上述第一开关元件漏极与输出信号线连接，其中，上述低电平有效的GOA单元还包括：驱动控制模块，上述驱动控制模块包括第二开关元件、第三开关元件、第四开关元件与第二拉高控制电节点，上述第二开关元件栅极与上述第二拉高控制电节点连接，上述第二开关元件源极与高电压线连接，上述第二开关元件漏极与上述第一开关元件串联，上述第三开关元件的栅极、源极互联，并与上述高电压线连接，上述第三开关元件的漏极与上述第二拉高控制电节点连接，上述第四开关元件的栅极与上述时钟信号线连接，上述第四开关元件的源极与上述第二拉高控制电节点连接，上述第四开关元件的漏极与公共电极连接；其中，在上述时钟信号线为低电平的情况下，上述第四开关元件关闭，上述第二拉高控制电节点为高电平，上述高电压线的高电平信号到达上述第一开关元件，上述输出信号线输出高电平工作信号。

作为一种可选的示例，上述驱动控制模块还包括：第五开关元件，上述第五开关元件的栅极与漏极互连，并与上述输出信号线连接，上述第五开关元件的源极与上述高电压线连接，上述第五开关元件用于补偿上述输出信号线的驱动能力。

作为一种可选的示例，上述第四开关元件的宽与长的比值大于上述第三开关元件的宽与长的比值。

作为一种可选的示例，在上述输出信号线通过上述第二开关元件与上述第一开关元件获得高电平的情况下，上述第五开关元件打开，上述高电压线同时通过上述第五开关元件与上述输出信号线连接。

作为一种可选的示例，在上述时钟信号线为高电平的情况下，上述第四开关元件打开，上述第二拉高控制电节点通过上述第四开关元件与公共电极连接，拉低上述第二拉高控制电节点的电压，在上述第二拉高控制电节点为低电平的情况下，上述第二开关元件关闭。

基于同样的发明构思，本申请还提供一种显示屏，上述显示屏包括上述任意一种的低电平有效的GOA单元。

作为一种可选的示例，多个高电平有效的辅助GOA单元；多个上述高电平有效的辅助GOA单元与多个上述低电平有效的GOA单元交叉设置。

作为一种可选的示例，多个上述高电平有效的辅助GOA单元包括第一子辅助GOA单元和第二子辅助GOA单元；多个上述低电平有效的GOA单元包括第一子GOA单元和第二子GOA单元；上述第一子辅助GOA单元与第一时钟信号连接；上述第二子辅助GOA单元与第二时钟信号连接；上述第一子GOA单元与上述第一时钟信号连接；上述第二子GOA单元与上述第二时钟信号连接。

作为一种可选的示例，上述第一子辅助GOA单元包括第一拉高控制电节点、第一开关元件、第六开关元件、第七开关元件与第八开关元件，上述第一开关元件源极与时钟信号线连接，上述第一开关元件栅极受上述第一拉高控制电节点控制，上述第一开关元件漏极与输出信号线连接，上述第六开关元件栅极与源极互连并与输入信号线相连，上述第六开关元件漏极与上述第七开关元件源极相连，上述第七开关元件栅极与复位信号线相连，源极通过上述第一拉高控制电节点连接上述第六开关元件，上述第七开关元件漏极连接上述公共电极，上述第八开关元件源极与上述输出信号线连接，上述第八开关元件漏极与上述公共电极连接，上述第八开关元件栅极与上述复位信号线相连。

作为一种可选的示例，上述第一开关元件、上述第六开关元件、上述第七开关元件与上述第八开关元件均为TFT晶体管。

在上述实现过程中，由于GOA单元中添加了驱动控制模块，驱动控制模块又包括了第二开关元件、第三开关元件和第四开关元件以及第二拉高控制电接点，因此，在上述时钟信号线为低电平的情况下，上述第四开关元件关闭，上述第二拉高控制电节点为高电平，上述高电压线的高电平信号到达上述第一开关元件，上述输出信号线输出高电平工作信号。

附图说明

图1为根据本申请实施例的一种可选的GOA架构原理示意图；

图2为根据本申请实施例的一种可选的GOA架构原理示意图；

图3为根据本申请实施例的一种可选的GOA结构示意图；

图4为根据本申请实施例的一种可选的GOA架构的时序图；

图5为根据本申请实施例的一种可选的显示屏的结构示意图；

图6为根据本申请实施例的一种可选的显示屏的GOA架构的时序图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

现有技术中，在向显示产品中添加GOA单元时，GOA单元均是以高电平有效，而CLK信号本身为一个交变信号，在长距离的传输中，受到RC Delay以及IR Drop(压降)的影响会导致CLK信号在显示屏远端出现延迟与衰减，这样很容易导致远端区域由于信号的延迟，造成像素充电与近端区域产生差异，从而导致整个显示屏显示不均，影响显示品质与良率。因此，传统设计中的高电平有效，CLK驱动会影响产品的可靠性与寿命。

基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。

本申请提供了一种低电平有效的GOA单元，包括输出模块，所述输出模块中包括第一拉高控制电节点与第一开关元件，所述第一开关元件源极与时钟信号线连接，所述第一开关元件栅极受所述第一拉高控制电节点控制，所述第一开关元件漏极与输出信号线连接，上述所述低电平有效的GOA单元还包括：驱动控制模块，所述驱动控制模块包括第二开关元件、第三开关元件、第四开关元件与第二拉高控制电节点，所述第二开关元件栅极与所述第二拉高控制电节点连接，所述第二开关元件源极与高电压线连接，所述第二开关元件漏极与所述第一开关元件串联，所述第三开关元件的栅极、源极互联，并与所述高电压线连接，所述第三开关元件的漏极与所述第二拉高控制电节点连接，所述第四开关元件的栅极与所述时钟信号线连接，所述第四开关元件的源极与所述第二拉高控制电节点连接，所述第四开关元件的漏极与公共电极连接；其中，在所述时钟信号线为低电平的情况下，所述第四开关元件关闭，所述第二拉高控制电节点为高电平，所述高电压线的高电平信号到达所述第一开关元件，所述输出信号线输出高电平工作信号。例如，如图1所示。图1中的PU1为第一拉高控制电节点，M3为第一开关元件，Cout为输出信号线，CLK为时钟信号线，其中的驱动控制模块102包括了第二开关元件，如图1中的T1，第三开关元件，如图1中的T3，第四开关元件，如图1中的T4，第二拉高控制电接点，如图1中的PU2。驱动控制模块中，在所述时钟信号线为低电平的情况下，所述第四开关元件关闭，所述第二拉高控制电节点为高电平，所述高电压线的高电平信号到达所述第一开关元件，所述输出信号线输出高电平工作信号。在所述时钟信号线为高电平的情况下，所述第四开关元件打开，所述第二拉高控制电节点通过所述第四开关元件与公共电极连接，拉低所述第二拉高控制电节点的电压，在所述第二拉高控制电节点为低电平的情况下，所述第二开关元件关闭。

作为一种可选的实施方式，如图2所示，所述驱动控制模块202除了包括如图1中的T1、T3、T4和PU2之外，还包括：第五开关元件204，如图2所示，所述第五开关元件204为T2，T2的栅极与漏极互连，并与所述输出信号线连接，T2的源极与所述高电压线连接，T2用于补偿所述输出信号线的驱动能力。在所述输出信号线通过所述T1所述M3获得高电平的情况下，T2打开，所述高电压线同时通过T2与所述输出信号线连接。

作为一种可选的实施方式，所述第四开关元件的宽与长的比值大于所述第三开关元件的宽与长的比值。

以下结合具体的示例解释上述GOA单元。在常规GOA架构(如图3所示，图3为一种常规的GOA架构，或者本申请中的常规GOA架构可以为至少包括图1中的M1-M4部件与C1、PU1的GOA架构，不包括本申请改进的T1-T4以及PU2)的基础上，增加了第三开关元件(T3)、第四开关元件(T4)、第二开关元件(T1)，设计了第二拉高控制电节点(PU2节点)。第三开关元件(T3)、第四开关元件(T4)、第二开关元件(T1)，与第二拉高控制电节点组成了驱动控制模块101。其中，T3栅极与源极互连，并与高电平信号线VGH连接，VGH也可以称为高电压线或者为高电平线。漏极与PU2点连接，主要用于利用VGH高电平信号拉高PU2点电压；T4的栅极与时钟信号线Clk信号连接，其源极与PU2连接，漏极与低电平信号线VSS连接，VSS也可以称为公共电极。其主要作用是在CLK的作用下，控制PU2的电压，当CLK为高电平时，T4打开，PU2点通过T4与VSS连接，拉低PU2的电压；当CLK为低电平时，T4关闭，PU2点电压在VGH作用下为高电平，这里，T4的宽长比大于T3的宽长比；T1栅极与PU2连接，源极与VGH连接，漏极与常规GOA架构中的第一参考开关元件M3串联，主要作用是在PU2控制下，当PU2为高电平时，VGH通过T1，到达M3；当PU2为低电平时，T1关闭。T2为栅漏互联并与输出信号线Gout连接，源极与VGH连接，其主要作用为当Gout通过T1与M3获得高电平时，会同时打开T2，VGH信号同时通过T2与输出信号线Gout连接，补偿Gout的驱动能力，确保AA区远近端的TFT开关充分打开，从而使显示信号完全写入。图1中的M1-M11(不包括M7)均是开关元件。利用T3、T4和T1实现CLK信号低电平有效，输出Gout高电平，且由直流信号VGH提供，避免常规电路中延时电路RCDelay的影响，T2作为Gout补偿单元，可以进一步提升Gout的驱动能力，确保信号正常写入。

如图4所示，第一阶段，当输入信号线Input信号(Gout N-2)到来时，第一拉高控制电接点PU1开始充电并拉高为高电平，此时，降噪电路关闭(PD被拉低，M10/M11关闭，M8/M6打开)。CLK为高电平，T4打开，PU2为低电平，VGH无法通过T1，虽然M3已被打开，但Gout保持低电平。第二阶段，CLK为低电平，T4被关闭，PU2在VGH作用下被拉高，T1被打开，同时，PU1在电容C1的作用下保持电压，M3也处于开启状态，VGH通过T1与M3，拉高Gout电压，Gout输出高电平。同时，T2在Gout高电平作用下打开，VGH通过T2实现对Gout的补偿，提升其驱动能力。当Gout完成输出时，第三阶段，CLK为高电平，PU2被T4拉低为低电平，T1关闭，PU1在复位信号线Reset信号作用下放电，M3关闭；Gout在Reset信号作用下被拉低，同时T2关闭。从图中可以看到PU2在CLK信号作用下，虽然做高低电平变换，但是因为PU1处于低电平，所以不会影响电路的正常工作。由以上可知，通过引入T3、T4、T1，实现CLK低电平有效以及双PU控制，从VGH信号中截取高电平作为高电平输出，并通过T2作为补偿输出，提升驱动能力，可以有效避免常规电路中RC Delay的影响。

根据本申请实施例的另一方面，还提供了一种显示屏，包括上述任意一种的低电平有效的GOA单元。

作为一种可选的示例，上述显示屏还包括：多个高电平有效的辅助GOA单元；其中，多个所述高电平有效的辅助GOA单元与多个低电平有效的GOA单元交叉设置。

作为一种可选的示例，多个所述高电平有效的辅助GOA单元包括第一子辅助GOA单元和第二子辅助GOA单元；多个所述低电平有效的GOA单元包括第一子GOA单元和第二子GOA单元；所述第一子辅助GOA单元与第一时钟信号连接；所述第二子辅助GOA单元与第二时钟信号连接；所述第一子GOA单元与所述第一时钟信号连接；所述第二子GOA单元与所述第二时钟信号连接。

例如，如图5所示，图5中的502为第一子辅助GOA单元，506为第二子辅助GOA单元，504为第一子GOA单元，508为第二子GOA单元。所述第一子辅助GOA单元502与第一时钟信号CLK1连接；所述第二子辅助GOA单元与第二时钟信号CLK2连接；所述第一子GOA单元同样与所述第一时钟信号CLK1连接；所述第二子GOA单元同样与所述第二时钟信号CLK2连接。

作为一种可选的示例，所述第一子辅助GOA单元包括第一拉高控制电节点、第一开关元件、第六开关元件、第七开关元件与第八开关元件，所述第一开关元件源极与时钟信号线连接，所述第一开关元件栅极受所述第一拉高控制电节点控制，所述第一开关元件漏极与输出信号线连接，所述第六开关元件栅极与源极互连并与输入信号线相连，所述第六开关元件漏极与所述第七开关元件源极相连，所述第七开关元件栅极与复位信号线相连，源极通过所述第一拉高控制电节点连接所述第六开关元件，所述第七开关元件漏极连接所述VSS，所述第八开关元件源极与所述输出信号线连接，所述第八开关元件漏极与所述VSS连接，所述第八开关元件栅极与所述复位信号线相连。例如，如图3所示，第一拉高控制电节点可以为PU1、第一开关元件可以为M3、第六开关元件可以为M1、第七开关元件可以为M2与第八开关元件可以为M4。

作为一种可选的示例，所述第一开关元件、所述第六开关元件、所述第七开关元件与所述第八开关元件均为TFT晶体管。上述TFT晶体管为N型或者为P型。

本申请采用常规高电平有效架构(例如如图3的常规结构)与本申请的上述低电平有效的GOA架构交叉设计，构成整个显示屏的GOA驱动电路，可以节省一半的CLK走线数量，4CLK变2CLK，6CLK变3CLK，8CLK变4CLK，从而有效节省外围走线占据的空间，有利于极致窄边框产品的设计。

如图6所示，以4CLK为例，H为时间单位，VDD为器件工作电压，STV为扫描信号，in为输入，out为输出。A1/A2为上述高电平有效架构电路，B1/B2为本申请实施例的低电平有效GOA架构，A1/B1交叉排列，启动G1、G3、G5等奇数行；A2/B2交叉排列，驱动G2、G4、G6等偶数行。G1输出与CLK1第一个高电平对应，G3输出与CLK第一个低电平对应。G2输出与CLK2第一个高电平对应，G4输出与CLK2第一个低电平对应，后续奇偶行按此依次输出。通过引入低电平有效GOA架构，并采用新型的高低电平有效GOA电路交叉驱动的设计方式，一方面可以确保整个GOA单元在CLK的控制下依次输出Gout，满足显示屏正常工作；还可以有效的减少Clk走线数量，减小外围Border，有利于极致窄边框产品的发展。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims

1.一种低电平有效的GOA单元，包括输出模块，所述输出模块中包括第一拉高控制电节点与第一开关元件，所述第一开关元件源极与时钟信号线连接，所述第一开关元件栅极受所述第一拉高控制电节点控制，所述第一开关元件漏极与输出信号线连接，其特征在于，所述低电平有效的GOA单元还包括：

驱动控制模块，所述驱动控制模块包括第二开关元件、第三开关元件、第四开关元件与第二拉高控制电节点，所述第二开关元件栅极与所述第二拉高控制电节点连接，所述第二开关元件源极与高电压线连接，所述第二开关元件漏极与所述第一开关元件串联，所述第三开关元件的栅极、源极互联，并与所述高电压线连接，所述第三开关元件的漏极与所述第二拉高控制电节点连接，所述第四开关元件的栅极与所述时钟信号线连接，所述第四开关元件的源极与所述第二拉高控制电节点连接，所述第四开关元件的漏极与公共电极连接；

其中，在所述时钟信号线为低电平的情况下，所述第四开关元件关闭，所述第二拉高控制电节点为高电平，所述高电压线的高电平信号到达所述第一开关元件，所述输出信号线输出高电平工作信号；

其中，所述驱动控制模块还包括：

第五开关元件，所述第五开关元件的栅极与漏极互连，并与所述输出信号线连接，所述第五开关元件的源极与所述高电压线连接，所述第五开关元件用于补偿所述输出信号线的驱动能力。

2.如权利要求1所述的低电平有效的GOA单元，其特征在于，所述第四开关元件的宽与长的比值大于所述第三开关元件的宽与长的比值。

3.如权利要求1所述的低电平有效的GOA单元，其特征在于，在所述输出信号线通过所述第二开关元件与所述第一开关元件获得高电平的情况下，所述第五开关元件打开，所述高电压线同时通过所述第五开关元件与所述输出信号线连接。

4.如权利要求1至3任意一项所述的低电平有效的GOA单元，其特征在于，在所述时钟信号线为高电平的情况下，所述第四开关元件打开，所述第二拉高控制电节点通过所述第四开关元件与公共电极连接，拉低所述第二拉高控制电节点的电压，在所述第二拉高控制电节点为低电平的情况下，所述第二开关元件关闭。

5.一种显示屏，其特征在于，所述显示屏包括如权利要求1至4任意一项所述的低电平有效的GOA单元。

6.如权利要求5所述的显示屏，其特征在于，还包括：

多个高电平有效的辅助GOA单元；

多个所述高电平有效的辅助GOA单元与多个所述低电平有效的GOA单元交叉设置。

7.如权利要求6所述的显示屏，其特征在于，多个所述高电平有效的辅助GOA单元包括第一子辅助GOA单元和第二子辅助GOA单元；

多个所述低电平有效的GOA单元包括第一子GOA单元和第二子GOA单元；

所述第一子辅助GOA单元与第一时钟信号连接；

所述第二子辅助GOA单元与第二时钟信号连接；

所述第一子GOA单元与所述第一时钟信号连接；

所述第二子GOA单元与所述第二时钟信号连接。

8.如权利要求7所述的显示屏，其特征在于，所述第一子辅助GOA单元包括第一拉高控制电节点、第一开关元件、第六开关元件、第七开关元件与第八开关元件，所述第一开关元件源极与时钟信号线连接，所述第一开关元件栅极受所述第一拉高控制电节点控制，所述第一开关元件漏极与输出信号线连接，所述第六开关元件栅极与源极互连并与输入信号线相连，所述第六开关元件漏极与所述第七开关元件源极相连，所述第七开关元件栅极与复位信号线相连，源极通过所述第一拉高控制电节点连接所述第六开关元件，所述第七开关元件漏极连接所述公共电极，所述第八开关元件源极与所述输出信号线连接，所述第八开关元件漏极与所述公共电极连接，所述第八开关元件栅极与所述复位信号线相连。

9.如权利要求8所述的显示屏，其特征在于，所述第一开关元件、所述第六开关元件、所述第七开关元件与所述第八开关元件均为TFT晶体管。