CN109741700B - 移位寄存器单元及驱动方法 - Google Patents

Abstract

本发明涉及显示技术领域，提出一种移位寄存器单元及驱动方法，该移位寄存器单元包括初始化模块、第一电容、下拉模块、输入模块、下拉控制模块、输出模块、复位模块。初始化模块与与初始信号端、下拉节点连接，用于响应初始信号端的信号将下拉节点的电位置为导通电平；第一电容连接于下拉节点与第二电平信号端之间；复位模块连接上拉节点、复位信号端、下拉节点、第二电平信号端，用于响应复位信号端的信号将第二电平信号端的信号传输到上拉节点，以及响应复位信号端的信号将下拉节点的电位置为导通电平。本公开提供的移位寄存器单元可以提高上拉节点的充电速度，避免PU与PD竞争关系的同时可以降低移位寄存器单元的功耗。

Description

移位寄存器单元及驱动方法

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及驱动方法。

背景技术

显示技术领域中，栅极驱动电路一般用于逐行向显示区的像素单元发送栅极驱动信号，从而实现像素单元逐行接收数据信号。栅极驱动电路一般包括多级连接的移位寄存器单元，每一个移位寄存器单元的输出端与一行像素单元连接，用于向像素单元发送上述栅极驱动信号。

相关技术中，如图1所示，为相关技术中一种移位寄存器单元的电路图。在相关技术中，降噪信号端VDD的信号通过开关元件M9拉高下拉控制节点PD-CN的电压从而打开开关元件M5，使降噪信号端VDD的信号通过开关元件M5拉高下拉节点PD电压从而打开开关元件M10和M11以分别对上拉节点PU、输出端GOUT进行降噪。当上拉节点PU信号到来时，上拉节点PU通过打开开关元件M8、M6以分别拉低下拉控制节点PD-CN、下拉节点PD的电压，来关闭开关元件M10、M11，从而保证上拉节点PU的充电。

然而，相关技术中，上拉节点PU和下拉节点PD之间存在相互制约的竞争关系，从而造成上拉节点PU充电缓慢而无法拉低下拉节点PD，以及下拉节点PD降低缓慢而影响上拉节点PU充电。此外，在上拉节点PU电压保持期间，降噪信号VDD始终通过降噪开关元件M9、M8与低压信号端VSS连通，从而产生额外功耗。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一种移位寄存器单元及驱动方法。该移位寄存器单元可以提高上拉节点的充电速度，同时可以降低移位寄存器单元的功耗。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的一个方面，提供一种移位寄存器单元，该移位寄存器单元包括：初始化模块、第一电容、下拉模块、输入模块、下拉控制模块、输出模块以及复位模块。初始化模块与初始信号端、下拉节点连接，用于响应所述初始信号端的信号将所述下拉节点的电位置为导通电平；第一电容连接于所述下拉节点与第二电平信号端之间；下拉模块连接所述下拉节点、第二电平信号端、上拉节点，用于响应所述下拉节点的信号将所述第二电平信号端的信号传输到所述上拉节点；输入模块连接信号输入端、控制信号端、所述上拉节点，用于响应所述控制信号端的信号将所述信号输入端的信号传输到所述上拉节点；下拉控制模块连接所述上拉节点、所述第二电平信号端、所述下拉节点，用于响应所述上拉节点的信号将所述第二电平信号端的信号传输到所述下拉节点；输出模块连接所述上拉节点、时钟信号端、以及信号输出端，用于响应所述上拉节点的信号以将所述时钟信号端的信号传输至所述信号输出端；复位模块连接所述上拉节点、复位信号端、下拉节点、第二电平信号端，用于响应所述复位信号端的信号将所述第二电平信号端的信号传输到所述上拉节点，以及响应所述复位信号端的信号将所述下拉节点的电位置为所述导通电平。

本发明的一种示例性实施例中，所述初始化模块包括第一开关元件。第一开关元件的第一端与所述初始信号端连接，第二端与所述下拉节点连接，控制端与所述初始信号端连接。

本发明的一种示例性实施例中，所述下拉模块包括第二开关元件。第二开关元件的第一端与所述第二电平信号端连接，第二端与所述上拉节点连接，控制端与所述下拉节点连接。

本发明的一种示例性实施例中，所述下拉控制模块包括第三开关元件。第三开关元件的第一端与所述第二电平信号端连接，第二端与所述下拉节点连接，控制端与所述上拉节点连接。

本发明的一种示例性实施例中，所述复位模块包括第四开关元件和第五开关元件。第四开关元件的第一端与所述第二电平信号端连接，第二端与所述上拉节点连接，控制端与所述复位信号端连接；第五开关元件的第一端所述复位信号端连接，第二端所述下拉节点连接，控制端与所述复位信号端连接。

本发明的一种示例性实施例中，所述输出模块包括第二电容和第六开关元件。第二电容的第一电极与所述上拉节点连接，所述第二电极与所述信号输出端连接；第六开关元件的第一端与所述时钟信号连接，第二端与所述信号输出端连接，控制端与所述上拉节点连接。

本发明的一种示例性实施例中，所述复位模块还包括第七开关元件。第七开关元件的第一端与所述第二电平信号端连接，第二端与所述信号输出端连接，控制端与所述复位信号端连接。

本发明的一种示例性实施例中，所述下拉模块还包括第八开关元件。第八开关元件的第一端与所述信号输出端连接，第二端与所述第二电平信号端连接，控制端与所述下拉节点连接。

本发明的一种示例性实施例中，还包括第九开关元件。第九开关元件的第一端与所述第二电平信号端连接，第二端与所述上拉节点连接，控制端与所述初始信号端连接。

本发明的一种示例性实施例中，所述输入模块包括第十开关元件，第十开关元件的第一端与所述信号输入端连接，第二端与所述上拉节点连接，控制端与所述控制信号端连接。

根据本发明的一个方面，提供一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，该方法包括：

在初始化阶段，响应初始信号端的信号将下拉节点的电位置为导通电平，以及响应下拉节点的信号将第二电平信号端的信号传输到上拉节点，并对第一电容充电；

在充电阶段，响应控制信号端的信号将信号输入端的信号传输到上拉节点，以及响应上拉节点的信号将第二电平信号端的信号传输到下拉节点，并对第一电容放电；

在上拉阶段，响应上拉节点的信号以将时钟信号端的信号传输至信号输出端；

在复位阶段，响应复位信号端的信号将第二电平信号端的信号传输到上拉节点，以及响应复位信号端的信号将下拉节点的电位置为导通电平，并对第一电容充电。

根据本发明的一个方面，提供一种栅极驱动电路，该栅极驱动电路包括上述的移位寄存器单元。

根据本发明的一个方面，提供一种显示面板，该显示面板包括上述的栅极驱动电路。

本发明公开一种移位寄存器单元及驱动方法。该移位寄存器单元提出一种新的降噪架构，在充电阶段前，初始信号对第一电容进行充电，通过第一电容储存的电量对上拉节点进行降噪；在充电阶段，对上拉节点进行充电，下拉控制模块在上拉节点的作用下将第二电平信号端的信号传输到下拉节点，从而快速消除第一电容中的电荷；在复位阶段，复位模块响应复位信号端的信号将所述下拉节点的电位置为导通电平以重新对第一电容充电。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中一种移位寄存器单元的电路图；

图2为本公开移位寄存器单元一种示例性实施例的功能框图；

图3为本公开移位寄存器单元一种示例性实施例的电路图；

图4为本公开移位寄存器单元一种示例性实施例中初始阶段的时序图；

图5为本公开移位寄存器单元一种示例性实施例中一帧内的时序图；

图6为本公开移位寄存器单元另一种示例性实施例的电路图；

图7为本公开栅极驱动电路一种示例性实施例的结构示意图；

图8为相关技术中一种栅极驱动电路的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

本示例性实施例首先提供一种移位寄存器单元，如图2所示，为本公开移位寄存器单元一种示例性实施例的功能框图。该移位寄存器单元包括：初始化模块1、第一电容C1、下拉模块2、输入模块3、下拉控制模块4、输出模块5以及复位模块6。初始化模块1与初始信号端STV、下拉节点PD连接，用于响应所述初始信号端STV的信号将所述下拉节点PD的电位置为导通电平；第一电容C1连接于所述下拉节点PD与第二电平信号端VSS之间；下拉模块2连接所述下拉节点PD、第二电平信号端VSS、上拉节点PU，用于响应所述下拉节点PD的信号将所述第二电平信号端VSS的信号传输到所述上拉节点PU；输入模块3连接信号输入端Input、控制信号端Scan、所述上拉节点PU，用于响应所述控制信号端Scan的信号将所述信号输入端Iuput的信号传输到所述上拉节点PU；下拉控制模块4连接所述上拉节点PU、所述第二电平信号端VSS、所述下拉节点PD，用于响应所述上拉节点PU的信号将所述第二电平信号端VSS的信号传输到所述下拉节点PD；输出模块5连接所述上拉节点PU、时钟信号端Clk、以及信号输出端Output，用于响应所述上拉节点PU的信号以将所述时钟信号端Clk的信号传输至所述信号输出端Output；复位模块6连接所述上拉节点PU、复位信号端Reset、下拉节点PD、第二电平信号端VSS，用于响应所述复位信号端Reset的信号将所述第二电平信号端VSS的信号传输到所述上拉节点PU，以及响应所述复位信号端Reset的信号将所述下拉节点PD的电平置为导通电平。其中，导通电平为可以控制下拉模块将所述第二电平信号端VSS的信号传输到所述上拉节点PU的电平。

本示例性实施例公开一种移位寄存器单元。该移位寄存器单元提出一种新的降噪架构，在充电阶段前，初始信号对第一电容进行充电，通过第一电容储存的电量对上拉节点进行降噪；在充电阶段，对上拉节点进行充电，下拉控制模块在上拉节点的作用下将第二电平信号端的信号传输到下拉节点，由于第一电容储存的电量有限，从而可以快速消除第一电容中的电荷，进而实现上拉节点的快速充电；在复位阶段，复位模块响应复位信号端的信号将下拉节点的电位置为导通电平以重新对第一电容充电。

本示例性实施例中，如图3所示，为本公开移位寄存器单元一种示例性实施例的电路图。所述初始化模块1可以包括第一开关元件T1。第一开关元件T1的第一端与所述初始信号端STV连接，第二端与所述下拉节点PD连接，控制端与所述初始信号端STV连接。其中，初始信号端STV用于控制所述第一开关元件T1导通，并输出所述导通信号。在其他示例性实施例中，第一开关元件T1的第一端还可以单独连接一第一信号端，所述第一信号端可以用于输出所述导通电平。

本示例性实施例中，所述下拉模块2可以包括第二开关元件T2。第二开关元件T2的第一端与所述第二电平信号端VSS连接，第二端与所述上拉节点PU连接，控制端与所述下拉节点PD连接，本示例性实施例中，上述的导通电平即为可以导通第二开关元件T2的电平。

本示例性实施例中，所述下拉控制模块4可以包括第三开关元件T3。第三开关元件T3的第一端与所述第二电平信号端VSS连接，第二端与所述下拉节点PD连接，控制端与所述上拉节点PU连接。

本示例性实施例中，所述复位模块6可以包括第四开关元件T4和第五开关元件T5。第四开关元件T4的第一端与所述第二电平信号端VSS连接，第二端与所述上拉节点PU连接，控制端与所述复位信号端Reset连接；第五开关元件T5的第一端所述复位信号端Reset连接，第二端所述下拉节点PD连接，控制端与所述复位信号端Reset连接。其中，复位信号端Reset用于控制所述第五开关元件T5导通，并输出所述导通信号。在其他示例性实施例中，第五开关元件T5的第一端还可以单独连接一第三信号端，所述第三信号端用于输出所述导通电平。

本示例性实施例中，所述输出模块5可以包括第二电容C2和第六开关元件T6。第二电容C2的第一电极与所述上拉节点PU连接，所述第二电极与所述信号输出端Output连接；第六开关元件T6的第一端与所述时钟信号端Clk连接，第二端与所述信号输出端Output连接，控制端与所述上拉节点PU连接。

本示例性实施例中，所述复位模块还可以包括第七开关元件T7。第七开关元件T7的第一端与所述第二电平信号端VSS连接，第二端与所述信号输出端Output连接，控制端与所述复位信号端Reset连接。

本示例性实施例中，所述下拉模块还可以包括第八开关元件T8。第八开关元件T8的第一端与所述信号输出端Output连接，第二端与所述第二电平信号端VSS连接，控制端与所述下拉节点PD连接。

本示例性实施例中，所述输入模块3可以包括第十开关元件T10，第十开关元件T10的第一端与所述信号输入端Input连接，第二端与所述上拉节点PU连接，控制端与所述控制信号端Scan连接。其中，控制信号端Scan可以共用信号输入端Input。

应该理解的是，在其他示例性实施例中，初始化模块1、下拉模块2、输入模块3、下拉控制模块4、输出模块5以及复位模块6还可以有其他的结构，这些都属于本公开的保护范围。

本示例性实施例中，所有开关元件可以为N型晶体管也可以为P型晶体管，本示例性实施例以N型晶体管为例进行说明，上述导通电平为高电平。如图4、5所示，图4为本公开移位寄存器单元一种示例性实施例中初始阶段的时序图；图5为本公开移位寄存器单元一种示例性实施例中一帧内的时序图。该移位寄存器单元包括初始阶段t1、充电阶段t2、上拉阶段t3、复位阶段t4。

如图4所示，在初始阶段t1，初始信号端STV的信号为高电平信号，第二电平信号端VSS的信号持续为低电平，复位信号端的信号为低电平，第一开关元件T1在初始信号端STV的高电平信号作用下导通，同时初始信号端STV的高电平信号向第一电容C1充电，下拉节点PD电压被拉高，上拉节点PU保持低电平；第二开关元件T2和第八开关元件T8在第一电容C1(PD)作用下导通，开启降噪功能。第二电平信号端VSS的低电平信号将上拉节点下拉为低电平。需要说明的是，初始信号端STV的信号可以作为每一帧的开启信号，在一帧开启到该帧结束的时间段初始信号端持续为低电平，同时初始信号端STV的信号还需要作为栅极驱动电路中第一级移位寄存器单元和第二级移位寄存器单元的输入信号，因此在第一移位寄存器单元和第二级移位寄存器单元中，初始阶段和充电阶段同时进行。

如图5所示，在充电阶段t2，信号输入端的信号为高电平，第二电平信号端VSS的信号为低电平，复位信号端的信号为低电平，第十开关元件T10在信号输入端的高电平信号作用下导通，信号输入端的高电平信号向第二电容C2充电，上拉节点PU为高电平；同时，第三开关元件T3在上拉节点PU作用下导通，第二电平信号端VSS通过第三开关元件T3将下拉节点PD下拉为低电平并消除第一电容C1存储的电量；第二开关元件T2在下拉节点PD的作用下关断，从而实现第二电容的持续充电。

如图5所示，在上拉阶段t3，信号输入端Input的信号为低电平，时钟信号端Clk的信号为高电平，第二电平信号端的信号为低电平，复位信号端的信号为低电平。第六开关元件T6在上拉节点的高电平信号作用下导通，时钟信号端Clk的高电平信号通过第六开关元件输出到信号输出端Output，同时时钟信号端Clk的高电平信号向第二电容C2的第二电极充电，在电容自举作用下，与第二电容第一电极连接的上拉节点电压有所上升。

如图5所示，在复位阶段t4，信号输入端的信号为低电平，时钟信号端的信号为低电平，复位信号端的信号为高电平，第二电平信号端的信号为低电平。第四开关元件T4和第七开关元件T7在复位信号作用下导通，第二电平信号端的低电平信号通过第七开关元件将信号输出端Output下拉为低电平，同时通过第四开关元件将上拉节点下拉为低电平。第五开关元件在复位信号端高电平作用下导通，同时复位信号端的高电平信号向第一电容充电，使得下拉节点保持高电平状态。

本示例性实施例中，如图6所示，为本公开移位寄存器单元另一种示例性实施例的电路图。该移位寄存器单元还可以包括第九开关元件T9。第九开关元件T9的第一端与所述第二电平信号端VSS连接，第二端与所述上拉节点PU连接，控制端与所述初始信号端STV连接。在初始阶段，第九开关元件导通在初始信号端STV的高电平作用下导通，第二电平信号端的低电平信号可以将上拉节点下拉到低电平，完成复位作用，从而实现对上拉节点降噪，同时对C1进行充电拉高PD点电压，开启GOA单元的降噪功能。

本示例性实施例中，初始信号端STV可以连接栅极驱动电路中的初始信号线也可以连接栅极驱动电路中的复位总线(Total Reset)。

本示例性实施例还提供一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，该方法包括：

在初始化阶段，响应初始信号端的信号将下拉节点的电位置为导通电平，以及响应下拉节点的信号将第二电平信号端的信号传输到上拉节点，并对第一电容充电；

在充电阶段，响应控制信号端的信号将信号输入端的信号传输到上拉节点，以及响应上拉节点的信号将第二电平信号端的信号传输到下拉节点，并对第一电容放电；

在上拉阶段，响应上拉节点的信号以将时钟信号端的信号传输至信号输出端；

在复位阶段，响应复位信号端的信号将第二电平信号端的信号传输到上拉节点，以及响应复位信号端的信号将下拉节点的电位置为导通电平，并对第一电容充电。

本示例性实施例提供的移位寄存器单元的驱动方法与上述移位寄存器单元具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。

本示例性实施例还提供一种栅极驱动电路，该栅极驱动电路包括上述的移位寄存器单元。

如图7所示，为本公开栅极驱动电路一种示例性实施例的结构示意图。该栅极驱动电路包括上述的移位寄存器单元GOA Unit、初始信号线STV-L、时钟信号线Clk1、Clk2、Clk3、Clk4、第二信号线VSS-L。其中，初始信号线STV-L与每一极移位寄存器的初始信号端STV连接，第二信号线VSS-L与每一极移位寄存器单元的第二电平信号端连接，时钟信号线Clk1与第4m+1级移位寄存器单元的时钟信号端连接，时钟信号线Clk2与第4m+2级移位寄存器单元的时钟信号端连接，时钟信号线Clk3与第4m+3级移位寄存器单元的时钟信号端连接，时钟信号线Clk4与第4m+4级移位寄存器单元的时钟信号端连接，m为大于等于零的整数。其中，上一级移位寄存器单元的信号输出端可以作为下一级移位寄存器单元的信号输入端信号，下一级移位寄存器信号输出端可以作为上一级移位寄存器单元的复位信号端。第一级移位寄存器单元和第二级移位寄存器单元的信号输入端可以与初始信号线STV-L连接。应该理解的是，在其他示例性实施例中，栅极驱动电路还可以为其他的时钟信号架构，例如3Clk、5Clk架构等。

如图8所示，为相关技术中一种栅极驱动电路的结构示意图。该栅极驱动电路包括级联的如图1所示的移位寄存器单元，初始信号线STV-L、时钟信号线Clk1、Clk2、Clk3、Clk4、降噪信号线VDD-L、低压信号线VSS-L。其中，初始信号线STV-L与第一极移位寄存器单元和第二级移位寄存器单元的信号输入端Input连接，第二信号线VSS-L与每一极移位寄存器单元的低压信号端VSS连接，降噪信号线VDD-L与每一极移位寄存器单元的降噪信号端VDD连接。时钟信号线Clk1与第4m+1级移位寄存器单元的时钟信号端连接，时钟信号线Clk2与第4m+2级移位寄存器单元的时钟信号端连接，时钟信号线Clk3与第4m+3级移位寄存器单元的时钟信号端连接，时钟信号线Clk4与第4m+4级移位寄存器单元的时钟信号端连接，m为大于等于零的整数。其中，上一级移位寄存器单元的信号输出端可以作为下一级移位寄存器单元的信号输入端信号，下一级移位寄存器信号输出端可以作为上一级移位寄存器单元的复位信号端。

与相关技术相比，本示例性实施例提供的栅极驱动电路可以不设置降噪信号线VDD-L。因此，该栅极驱动电路不仅具有上述移位寄存器单元的优点，还可以减小显示面板的边框。

在其他示例性实施例中，栅极驱动电路还可以包括复位总线，该复位总线与上述移位寄存器单元的初始信号端连接。

本示例性实施例还提供一种显示面板，该显示面板包括上述的栅极驱动电路。

本示例性实施例提供的显示面板与上述栅极驱动电路具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (9)

1.一种移位寄存器单元，其特征在于，包括：

初始化模块，与初始信号端、下拉节点连接，用于响应所述初始信号端的信号将所述下拉节点的电位置为导通电平；

第一电容，连接于所述下拉节点与第二电平信号端之间；

下拉模块，连接所述下拉节点、第二电平信号端、上拉节点，用于响应所述下拉节点的信号将所述第二电平信号端的信号传输到所述上拉节点；

输入模块，连接信号输入端、控制信号端、所述上拉节点，用于响应所述控制信号端的信号将所述信号输入端的信号传输到所述上拉节点；

下拉控制模块，连接所述上拉节点、所述第二电平信号端、所述下拉节点，用于响应所述上拉节点的信号将所述第二电平信号端的信号传输到所述下拉节点；

输出模块，连接所述上拉节点、时钟信号端、以及信号输出端，用于响应所述上拉节点的信号以将所述时钟信号端的信号传输至所述信号输出端；

复位模块，连接所述上拉节点、复位信号端、下拉节点、第二电平信号端，用于响应所述复位信号端的信号将所述第二电平信号端的信号传输到所述上拉节点，以及响应所述复位信号端的信号将所述下拉节点的电位置为导通电平；

所述复位模块包括：

第四开关元件，第一端与所述第二电平信号端连接，第二端与所述上拉节点连接，控制端与所述复位信号端连接；

第五开关元件，第一端与 所述复位信号端连接，第二端与 所述下拉节点连接，控制端与所述复位信号端连接；

第七开关元件，第一端与所述第二电平信号端连接，第二端与所述信号输出端连接，控制端与所述复位信号端连接。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述初始化模块包括：

第一开关元件，第一端与所述初始信号端连接，第二端与所述下拉节点连接，控制端与所述初始信号端连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：

第二开关元件，第一端与所述第二电平信号端连接，第二端与所述上拉节点连接，控制端与所述下拉节点连接。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括：

第三开关元件，第一端与所述第二电平信号端连接，第二端与所述下拉节点连接，控制端与所述上拉节点连接。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括：

第二电容，第一电极与所述上拉节点连接，第二电极与所述信号输出端连接；

第六开关元件，第一端与所述时钟信号端连接，第二端与所述信号输出端连接，控制端与所述上拉节点连接。

6.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉模块还包括：

第八开关元件，第一端与所述信号输出端连接，第二端与所述第二电平信号端连接，控制端与所述下拉节点连接。

7.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：

第九开关元件，第一端与所述第二电平信号端连接，第二端与所述上拉节点连接，控制端与所述初始信号端连接。

8.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：

第十开关元件，第一端与所述信号输入端连接，第二端与所述上拉节点连接，控制端与所述控制信号端连接。

9.一种移位寄存器单元的驱动方法，应用于权利要求1-8任一项所述的移位寄存器单元，其特征在于，包括：

在初始化阶段，响应所述初始信号端的信号将所述下拉节点的电位置为导通电平，以及响应下拉节点的信号将第二电平信号端的信号传输到上拉节点，并对第一电容充电；

在充电阶段，响应控制信号端的信号将信号输入端的信号传输到上拉节点，以及响应上拉节点的信号将第二电平信号端的信号传输到下拉节点，并对第一电容放电；

在上拉阶段，响应上拉节点的信号以将时钟信号端的信号传输至信号输出端；

在复位阶段，响应复位信号端的信号将第二电平信号端的信号传输到上拉节点，以及响应所述复位信号端的信号将所述下拉节点的电位置为所述导通电平，并对第一电容充电。

Images