CN109326258B - 移位寄存器单元和显示面板 - Google Patents

Abstract

本公开涉及显示技术领域，提出一种移位寄存器单元，设置于一显示面板，该移位寄存器单元包括第一信号端、下拉模块以及至少一个电容。第一信号端用于在所述显示面板关机时由关断信号变为导通信号；下拉模块包括至少一个晶体管，所述晶体管的第一端与所述第一信号端连接，第二端与第一信号输出端连接，控制端用于接收一下拉节点的信号将所述第一信号端的信号传输到所述第一信号输出端；至少一个电容与所述晶体管一一对应设置，所述电容的第一电极与所述晶体管的控制端连接，第二电极与所述第一信号端连接。本公开利用电容器的自举作用在显示面板关机时上拉晶体管控制端的电位，避免了由于晶体管阈值漂移导致的显示面板关机放电不充分。

Description

移位寄存器单元和显示面板

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器单元和显示面板。

背景技术

显示面板通常包括像素驱动电路和栅极驱动电路，在显示过程中，栅极驱动电路用于向像素驱动电路中的开关元件提供栅极扫描信号，以以逐行开启各开关元件，从而实现像素驱动电路中数据信号的输入。

相关技术中，在显示面板关机时，将栅极扫描信号由关断信号变为导通信号，使得像素驱动电路中的所有开关元件开启，从而释放像素驱动电路中的电荷，例如，在液晶显示面板(LCD，Liquid Crystal Display)中可以释放液晶电容上的电荷。

相关技术中，通常通过一晶体管对栅极扫描信号的输出端进行电压补偿，从而将栅极扫描信号由关断信号变为导通信号。然而，当该晶体管发生阈值漂移时，晶体管输出端的电流会降低，从而影响栅极扫描信号开启像素驱动电路中的开关元件。最终造成显示面板出现关机残影与开关机闪烁。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

公开内容

本公开的目的在于提供一种移位寄存器单元和显示面板，进而至少在一定程度上克服相关技术中，由于晶体管发生阈值漂移，影响栅极扫描信号开启像素驱动电路中的开关元件的技术问题。

根据本公开的一个方面，提供一种移位寄存器单元，设置于一显示面板，该移位寄存器单元包括第一信号端、下拉模块以及至少一个电容。第一信号端用于在所述显示面板关机时由关断信号变为导通信号；下拉模块包括至少一个晶体管，所述晶体管的第一端与所述第一信号端连接，第二端与第一信号输出端连接，控制端用于接收一下拉节点的信号将所述第一信号端的信号传输到所述第一信号输出端；至少一个电容与所述晶体管一一对应设置，所述电容的第一电极与所述晶体管的控制端连接，第二电极与所述第一信号端连接。

在本公开的一种示例性实施例中，所述移位寄存器单元还包括输入模块、输出模块、下拉控制模块、复位模块、初始化模块中的至少一个，其中，所述输入模块连接信号输入端、控制信号端、以及上拉节点，用于响应所述控制信号端的信号以将所述信号输入端的信号传输至所述上拉节点；所述输出模块连接所述上拉节点、时钟信号端、以及所述第一信号输出端，用于响应所述上拉节点的信号以将所述时钟信号端的信号传输至所述第一信号输出端；所述下拉控制模块连接第二信号端、、下拉控制节点、所述下拉节点、所述上拉节点，用于响应所述上拉节点的信号将所述第二信号端的信号传输到所述下拉节点和所述下拉控制节点，以及响应所述第三信号端的信号将所述第三信号端的信号传输至所述下拉控制节点和所述下拉节点；所述复位模块连接复位信号端、所述第二信号端、所述上拉节点，用于响应所述复位信号端的信号将所述第二信号端的信号传输至所述上拉节点；所述初始化模块连接所述第二信号端、所述上拉节点、初始化信号端，用于在所述初始化信号端的信号控制下将所述第二信号端的信号传输到所述上拉节点。

在本公开的一种示例性实施例中，所述下拉控制模块包括交替工作的第一下拉控制模块和第二下拉控制模块，所述下拉节点包括第一下拉节点和第二下拉节点，所述下拉控制节点包括第一下拉控制节点和第二下拉控制节点，所述第三信号端包括用于输出同频反向信号的第四信号端和第五信号端；

所述第一下拉控制模块，连接第二信号端、第四信号端、所述第一下拉控制节点、所述第一下拉节点、所述上拉节点，用于响应所述上拉节点的信号将所述第二信号端的信号传输到所述第一下拉节点和所述第一下拉控制节点，以及响应所述第四信号端的信号将所述第四信号端的信号传输至所述第一下拉控制节点和所述第一下拉节点；所述第二下拉控制模块，连接第二信号端、第五信号端、所述第二下拉控制节点、所述第二下拉节点、所述上拉节点，用于响应所述上拉节点的信号将所述第二信号端的信号传输到所述第二下拉节点和所述第二下拉控制节点，以及响应所述第五信号端的信号将所述第五信号端的信号传输至所述第二下拉控制节点和所述第二下拉节点。

在本公开的一种示例性实施例中，所述晶体管包括第一晶体管和第二晶体管，所述电容包括第一电容第二电容；所述第一晶体管的第一端与一第一信号端连接，第二端与第一信号输出端第一信号输出端连接，控制端用于接收所述第一下拉节点的信号将所述第一信号端的信号传输到所述第一信号输出端；所述第二晶体管的第一端与一第一信号端连接，第二端与第一信号输出端第一信号输出端连接，控制端用于接收所述第二下拉节点的信号将所述第一信号端的信号传输到所述第一信号输出端；所述第一电容的第一电极与所述第一晶体管的控制端连接，第二电极与所述第一信号端连接；所述第二电容的第一电极与所述第二晶体管的控制端连接，第二电极与所述第一信号端连接。

在本公开的一种示例性实施例中，所述输入模块包括第一开关元件。第一开关元件的控制端与所述控制信号端连接，第二端与所述信号输入端连接，第二端与所述上拉节点连接。

在本公开的一种示例性实施例中，所述第一下拉控制模块包括第二开关元件、第三开关元件、第四开关元件以及第五开关元件。第二开关元件的第一端与所述第四信号端连接，第二端与所述第一下拉控制节点连接，控制端与所述第四信号端连接；第三开关元件的第一端与所述第四信号端连接，第二端与所述第一下拉节点连接，控制端与所述第一下拉控制节点连接；第四开关元件的第一端与所述第二信号端连接，第二端与所述第一下拉控制节点连接，控制端与所述上拉节点连接；第五开关元件的第一端与所述第一下拉节点连接，第二端与所述第二信号端连接，控制端与所述上拉节点连接。

在本公开的一种示例性实施例中，所述第二下拉控制模块包括第六开关元件、第七开关元件、第八开关元件以及第九开关元件。第六开关元件的第一端与所述第五信号端连接，第二端与所述第二下拉控制节点连接，控制端与所述第五信号端连接；第七开关元件的第一端与所述第五信号端连接，第二端与所述第二下拉节点连接，控制端与所述第二下拉控制节点连接；第八开关元件的第一端与所述第二信号端连接，第二端与所述第二下拉控制节点连接，控制端与所述上拉节点连接；第九开关元件的第一端与所述第二下拉节点连接，第二端与所述第二信号端连接，控制端与所述上拉节点连接。

在本公开的一种示例性实施例中，所述输出模块还包括第二信号输出端，所述输出模块还包括第三电容、第十开关元件、第十一开关元件。第三电容的第一电极与所述上拉节点连接，所述第二电极与所述第一信号输出端连接；第十开关元件的第一端与所述时钟信号连接，第二端与所述第一信号输出端连接，控制端与所述上拉节点连接；第十一开关元件的第一端与所述时钟信号连接，第二端与所述第二信号输出端连接，控制端与所述上拉节点连接。

在本公开的一种示例性实施例中，所述复位模块包括第十二开关元件。第十二开关元件的第一端与所述第二信号端连接，第二端与所述上拉节点连接，控制端与所述复位信号端连接。

在本公开的一种示例性实施例中，所述初始化模块包括第十三开关元件。第十三开关元件的第一端与所述第二信号端连接，第二端与所述上拉节点连接，控制端与所述初始化信号端连接。

在本公开的一种示例性实施例中，所述下拉模块还包括第十四开关元件、第十五开关元件、第十六开关元件以及第十七开关元件。第十四开关元件的第一端与所述第二信号端连接，第二端与所述上拉节点连接，控制端与所述第一下拉节点连接；第十五开关元件的第一端与所述第二信号端连接，第二端与所述第二信号输出端连接，控制端与所述第一下拉节点连接；第十六开关元件的第一端与所述第二信号端连接，第二端与所述上拉节点连接，控制端与所述第二下拉节点连接；第十七开关元件的第一端与所述第二信号端连接，第二端与所述第二信号输出端连接，控制端与所述第二下拉节点连接。

根据本公开的一个方面，提供一种显示面板，该显示面板包括上述的移位寄存器单元和放电模块，所述放电模块用于在所述显示面板关机时，将第一信号端由关断信号变为导通信号。

本示例性实施例提供一种移位寄存器单元和显示面板。该移位寄存器单元在晶体管和第一信号端之间增设一电容，该电容的第一电极与第一信号端连接，电容的第二电极与晶体管的控制端连接。一方面，当第一信号端的信号由关断信号变为导通信号时，电容在自举作用下对晶体管控制端的信号进行补偿，从而避免了由于晶体管阈值漂移导致的晶体管输出端电流过小，最终避免了栅极扫描信号无法完全开启像素驱动电路中的开关元件；另一方面，该移位寄存器单元结构简单，成本较低。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中移位寄存器单元的部分结构示意图；

图2为本公开移位寄存器单元一种示例性实施例的部分结构示意图；

图3为本公开移位寄存器单元和相关技术移位寄存器单元中晶体管控制端关机时的电压变化图；

图4为本公开移位寄存器单元一种示例性实施例的结构示意图；

图5为本公开移位寄存器单元一种示例性实施例的结构示意图；

图6为本公开移位寄存器单元一种示例性实施例的电路图；

图7为本公开移位寄存器单元一种示例性实施例中各信号的时序图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为相关技术中移位寄存器单元的部分结构示意图。相关技术中，移位寄存器单元包括下拉模块和信号输入端VSS，下拉模块包括一晶体管M0，该晶体管M0的控制端与下拉节点PD0连接，第一端与信号输入端VSS连接，第二端与信号输出端Output连接。在关机时为了消除像素驱动电路中的电荷，通常在关机时将信号输入端VSS的信号由关断信号转变为导通信号，从而使得信号输出端Output的信号变为导通信号，以打开像素驱动电路中的开关管，进而释放像素驱动电路中的电荷。然而，相关技术中，晶体管M0长时间处于偏压状态下，晶体管M0的阈值容易发生偏移。本公开中，导通信号可以为高电平也可以为低电平，当导通信号为低电平时对应的晶体管M0可以为P型晶体管；当导通信号为高电平时对应的晶体管M0为N型晶体管。本示例性实施例以导通信号为高电平为例进行说明。其中晶体管M0输出端电流I＝k(Vgs-Vth)²＝k(Vg-Vs-Vth)²，其中k为晶体管M0的迁移率，Vg为晶体管M0的栅极电压，Vs为晶体管M0的源极电压，Vth为晶体管M0的阈值电压。当晶体管M0的阈值发生漂移时，阈值电压Vth变大，由上式可知，当Vth变大时，晶体管M0输出端电流I会变小，从而使得信号输出端Output的信号无法完全打开像素驱动电路中的开关管，最终造成显示面板出现关机残影与开关机闪烁。

基于此，本示例性实施例首先提供一种移位寄存器单元，设置于一显示面板，如图2、3所示，图2为本公开移位寄存器单元一种示例性实施例的部分结构示意图，图3为本公开移位寄存器单元和相关技术移位寄存器单元中晶体管控制端关机时的电压变化图，其中，实线表示本公开晶体管M在关机时控制端的电压变化，虚线为相关技术中晶体管M0在关机时控制端的电压变化图。该移位寄存器单元包括第一信号端VSS1、下拉模块以及一个电容C。第一信号端VSS1用于在所述显示面板关机时由关断信号变为导通信号；下拉模块包括一个晶体管M，所述晶体管的第一端与所述第一信号端VSS1连接，第二端与第一信号输出端Output1连接，控制端用于接收一下拉节点PD的信号将所述第一信号端的信号传输到所述第一信号输出端；所述电容C的第一电极与所述晶体管M的控制端连接，第二电极与所述第一信号端VSS1连接。

本示例性实施例中导通信号可以为高电平也可以为低电平，当导通信号为低电平时对应的晶体管M可以为P型晶体管；当导通信号为高电平时对应的晶体管M为N型晶体管。本示例性实施例以导通信号为高电平为例进行说明。

本示例性实施例提供一种移位寄存器单元。该移位寄存器单元在晶体管和第一信号端之间增设一电容，该电容的第一电极与第一信号端连接，电容的第二电极与晶体管的控制端连接。一方面，如图3所示，当第一信号端的信号由关断信号变为导通信号时，电容在自举作用下对晶体管控制端的信号进行补偿，晶体管控制端电压上升(上升电压等于导通信号的电压)，由公式I＝k(Vgs-Vth)²＝k(Vg-Vs-Vth)²可知，当Vg变大时，I变大，从而避免了由于晶体管阈值漂移导致的晶体管输出端电流过小，最终避免了栅极扫描信号无法完全开启像素驱动电路中的开关元件；另一方面，该移位寄存器单元结构简单，成本较低。

本示例性实施例中，如图4所示，为本公开移位寄存器单元一种示例性实施例的结构示意图。所述移位寄存器单元还可以包括输入模块1、输出模块2、下拉控制模块3、复位模块4、初始化模块5。其中，所述输入模块1连接信号输入端Input、控制信号端、以及上拉节点PU，用于响应所述控制信号端的信号以将所述信号输入端Input的信号传输至所述上拉节点PU，其中，控制信号端可以共用信号输入端Input；所述输出模块2连接所述上拉节点PU、时钟信号端Clk、以及所述第一信号输出端Output1，用于响应所述上拉节点PU的信号以将所述时钟信号端Clk的信号传输至所述第一信号输出端Output1；所述下拉控制模块3连接第二信号端VSS2、第三信号端VDD、下拉控制节点PD-CN、所述下拉节点PD、所述上拉节点PU，用于响应所述上拉节点PU的信号将所述第二信号端VSS2的信号传输到所述下拉节点PD和所述下拉控制节点PD-CN，以及响应所述第三信号端VDD的信号将所述第三信号端VDD的信号传输至所述下拉控制节点PD-CN和所述下拉节点PD；所述复位模块4连接复位信号端Reset、所述第二信号端VSS2、所述上拉节点PU，用于响应所述复位信号端Reset的信号将所述第二信号端VSS2的信号传输至所述上拉节点PU；所述初始化模块5连接所述第二信号端VSS2、所述上拉节点PU、初始化信号端STV0，用于在所述初始化信号端STV0的信号控制下将所述第二信号端VSS2的信号传输到所述上拉节点。其中，下拉模块还可以包括用于对上拉节点进行降噪的其他结构(图中未画出)。应该理解的是，在其他示例性实施例中，移位寄存器单元还有更多的结构可供选择，例如，移位寄存器单元只包括输入模块1、输出模块2、下拉控制模块3、复位模块4、初始化模块5中的一部分。

本示例性实施例中，如图5所示，为本公开移位寄存器单元一种示例性实施例的结构示意图。所述下拉控制模块还可以包括交替工作的第一下拉控制模块31和第二下拉控制模块32，所述下拉节点可以包括第一下拉节点PD1和第二下拉节点PD2，所述下拉控制节点可以包括第一下拉控制节点PD-CN1和第二下拉控制节点PD-CN2，所述第三信号端包括用于输出同频反向信号的第四信号端VDD1和第五信号端VDD2；所述第一下拉控制模块31，连接第二信号端VSS2、第四信号端VDD1、所述第一下拉控制节点PD-CN1、所述第一下拉节点PD1、所述上拉节点PU，用于响应所述上拉节点PU的信号将所述第二信号端VSS2的信号传输到所述第一下拉节点PD1和所述第一下拉控制节点PD-CN1，以及响应所述第四信号端VDD1的信号将所述第四信号端VDD1的信号传输至所述第一下拉控制节点PD-CN1和所述第一下拉节点PD1；所述第二下拉控制模块，连接第二信号端VSS2、第五信号端VDD2、所述第二下拉控制节点PD-CN2、所述第二下拉节点PD2、所述上拉节点PU，用于响应所述上拉节点PU的信号将所述第二信号端VSS2的信号传输到所述第二下拉节点PD2和所述第二下拉控制节点PD-CN2，以及响应所述第五信号端VDD2的信号将所述第五信号端VDD2的信号传输至所述第二下拉控制节点PD-CN2和所述第二下拉节点PD2。

相应的，如图5所示，本示例性实施例中，所述晶体管可以包括第一晶体管M1和第二晶体管M2，所述电容包括第一电容C1第二电容C2；所述第一晶体管的第一端与一第一信号端VSS1连接，第二端与第一信号输出端Output1第一信号输出端Output1连接，控制端用于接收所述第一下拉节点PD1的信号将所述第一信号端VSS1的信号传输到所述第一信号输出端Output1；所述第二晶体管的第一端与一第一信号端VSS1连接，第二端与第一信号输出端Output1第一信号输出端Output1连接，控制端用于接收所述第二下拉节点PD2的信号将所述第一信号端VSS1的信号传输到所述第一信号输出端Output1；所述第一电容C1的第一电极与所述第一晶体管的控制端连接，第二电极与所述第一信号端VSS1连接；所述第二电容C2的第一电极与所述第二晶体管的控制端连接，第二电极与所述第一信号端VSS1连接。

本示例性实施例中，如图6所示，为本公开移位寄存器单元一种示例性实施例的电路图。所述输入模块1可以包括第一开关元件T1。第一开关元件T1的控制端与所述控制信号端连接，第二端与所述信号输入端连接，第二端与所述上拉节点PU连接。

本示例性实施例中，所述第一下拉控制模块包括第二开关元件T2、第三开关元件T3、第四开关元件T4以及第五开关元件T5。第二开关元件T2的第一端与所述第四信号端VDD1连接，第二端与所述第一下拉控制节点PD-CN1连接，控制端与所述第四信号端VDD1连接；第三开关元件T3的第一端与所述第四信号端VDD1连接，第二端与所述第一下拉节点PD1连接，控制端与所述第一下拉控制节点PD-CN1连接；第四开关元件T4的第一端与所述第二信号端VSS2连接，第二端与所述第一下拉控制节点PD-CN1连接，控制端与所述上拉节点PU连接；第五开关元件T5的第一端与所述第一下拉节点PD1连接，第二端与所述第二信号端VSS2连接，控制端与所述上拉节点PU连接。

本示例性实施例中，所述第二下拉控制模块可以包括第六开关元件T6、第七开关元件T7、第八开关元件T8以及第九开关元件T9。第六开关元件T6的第一端与所述第五信号端VDD2连接，第二端与所述第二下拉控制节点PD-CN2连接，控制端与所述第五信号端VDD2连接；第七开关元件T7的第一端与所述第五信号端VDD2连接，第二端与所述第二下拉节点PD2连接，控制端与所述第二下拉控制节点PD-CN2连接；第八开关元件T8的第一端与所述第二信号端VSS2连接，第二端与所述第二下拉控制节点PD-CN2连接，控制端与所述上拉节点PU连接；第九开关元件T9的第一端与所述第二下拉节点PD2连接，第二端与所述第二信号端VSS2连接，控制端与所述上拉节点PU连接。

本示例性实施例中，所述输出模块还可以包括第二信号输出端Output2，所述输出模块还可以包括第三电容C3、第十开关元件T10、第十一开关元件T11。第三电容C3的第一电极与所述上拉节点PU连接，所述第二电极与所述第一信号输出端Output1连接；第十开关元件T10的第一端与所述时钟信号连接，第二端与所述第一信号输出端Output1连接，控制端与所述上拉节点PU连接；第十一开关元件T11的第一端与所述时钟信号连接，第二端与所述第二信号输出端Output2连接，控制端与所述上拉节点PU连接。其中，第一输出端Output1可以用于输出像素驱动电路的栅极扫描信号，第二输出端Output2可以用于输出下级移位寄存器单元的输入信号。

本示例性实施例中，所述复位模块可以包括第十二开关元件T12。第十二开关元件T12的第一端与所述第二信号端VSS2连接，第二端与所述上拉节点PU连接，控制端与所述复位信号端Reset连接。

在本公开的一种示例性实施例中，所述初始化模块包括第十三开关元件T13。第十三开关元件T13的第一端与所述第二信号端VSS2连接，第二端与所述上拉节点PU连接，控制端与所述初始化信号端STV0连接。

本示例性实施例中，所述下拉模块还可以包括第十四开关元件T14、第十五开关元件T15、第十六开关元件T16以及第十七开关元件T17。第十四开关元件T14的第一端与所述第二信号端VSS2连接，第二端与所述上拉节点PU连接，控制端与所述第一下拉节点PD1连接；第十五开关元件T15的第一端与所述第二信号端VSS2连接，第二端与所述第二信号输出端Output2连接，控制端与所述第一下拉节点PD1连接；第十六开关元件T16的第一端与所述第二信号端VSS2连接，第二端与所述上拉节点PU连接，控制端与所述第二下拉节点PD2连接；第十七开关元件T17的第一端与所述第二信号端VSS2连接，第二端与所述第二信号输出端Output2连接，控制端与所述第二下拉节点PD2连接。

应该理解的是，在其他示例性实施例中，输入模块1、输出模块2、下拉控制模块3、复位模块4、初始化模块5还有更多的结构可供选择，这些都属于本公开的保护范围。

如图7所示，为本公开移位寄存器单元一种示例性实施例中各信号的时序图。本示例性实施例中，移位寄存器单元所在栅极驱动电路可以为6Clk架构，其中，Clk1、Clk2……Clk6为6Clk架构中的六个时钟信号，Output1-1、Output1-2、Output1-3分别为三个级联的移位寄存器中第一输出端的信号。本示例性实施例中开关元件可以为N型晶体管。移位寄存器正常工作过程主要包括五个阶段：初始化阶段、充电阶段、上拉阶段、下拉阶段、复位阶段。初始化阶段，STV0为高电平，第十三开关元件T13导通，第二信号端的低电平信号通过第十三开关元件传输到上拉节点PU对上拉节点进行初始化。充电阶段，输入信号端Input为高电平，第一开关元件导通，输入信号端Input的信号向第三电容C3充电，同时第四开关元件T4、第五开关元件T5、第八开关元件T8、第九开关元件T9导通，第二信号端的低电平信号传输到下拉控制节点PD-CN1、PD1、PD-CN2、PD2。上拉阶段，第十开关元件T10和第十一开关元件T11在上拉节点PU作用下导通，时钟信号端Clk为高电平，时钟信号端Clk的信号传输到第一输出端Output1和第二输出端Output2。下拉阶段，交替输出同频反向信号的第四信号端VDD1和第五信号端VDD2中的一个为高电平，当第四信号端VDD1输出高电平信号，第五信号端VDD2输出低电平信号时，第二开关元件T2在第四信号端VDD1的作用下导通并将第四信号端VDD1的高电平信号传输到第一下拉控制节点PD-CN1，第三开关元件T3在第一下拉控制节点PD-CN1作用下导通并将第四信号端VDD1的高电平信号传输到第一下拉节点PD1，第十四开关元件T14、第十五开关元件T15、第二晶体管M2在第一下拉节点PD1作用下导通并将第二信号端的低电平信号传输到上拉节点PU、第一输出端Output1和第二输出端Output2；同理，当第四信号端VDD1输出低电平信号，第五信号端VDD2输出高电平信号时，第六开关元件T6、第七开关元件T7、第十六开关元件T16、第十七开关元件T17以及第一晶体管M1导通，用以将第二信号端的低电平信号传输到上拉节点PU、第一输出端Output1和第二输出端Output2。复位阶段，复位信号端Reset为高电平，第十二开关元件T12导通，用以将第二信号端的低电平传输到上拉节点PU。当显示面板关机时，如图7所示，在关机时段，第四信号端VDD1、第五信号端VDD2以及第一信号端VSS1均为高电平，第一下拉节点PD1和第二下拉节点PD2为高电平，第一晶体管M1在第一下拉节点PD1和第一信号端共同作用下导通，第二晶体管M2在第一下拉节点PD2和第一信号端共同作用下导通。应该理解的是，在其他示例性实施例中，本公开的移位寄存器单元中开关元件还可以为P型晶体管，该移位寄存器单元还可以应用于其他时钟信号架构的栅极驱动电路。

本示例性实施例还提供一种显示面板，该显示面板包括上述的移位寄存器单元和放电模块，所述放电模块用于在所述显示面板关机时，将第一信号端VSS1由关断信号变为导通信号。其中，放电模块可以集成于显示面板的栅极驱动电路。

本示例性实施例提供的显示面板和上述移位寄存器单元具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。

本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的各方面。

Claims (9)

1.一种移位寄存器单元，设置于一显示面板，其特征在于，包括：

第一信号端，用于在所述显示面板关机时由关断信号变为导通信号；

下拉模块，包括至少一个晶体管，所述晶体管的第一端与所述第一信号端连接，第二端与第一信号输出端连接，控制端用于接收一下拉节点的信号将所述第一信号端的信号传输到所述第一信号输出端；

至少一个电容，与所述晶体管一一对应设置，所述电容的第一电极与所述晶体管的控制端连接，第二电极与所述第一信号端连接；

所述移位寄存器单元还包括输入模块、输出模块、下拉控制模块、复位模块、初始化模块中的至少一个，其中，

所述输入模块连接信号输入端、控制信号端、以及上拉节点，用于响应所述控制信号端的信号以将所述信号输入端的信号传输至所述上拉节点；

所述输出模块连接所述上拉节点、时钟信号端、以及所述第一信号输出端，用于响应所述上拉节点的信号以将所述时钟信号端的信号传输至所述第一信号输出端；

所述下拉控制模块连接第二信号端、第三信号端、下拉控制节点、所述下拉节点、所述上拉节点，用于响应所述上拉节点的信号将所述第二信号端的信号传输到所述下拉节点和所述下拉控制节点，以及响应所述第三信号端的信号将所述第三信号端的信号传输至所述下拉控制节点和所述下拉节点；

所述复位模块连接复位信号端、所述第二信号端、所述上拉节点，用于响应所述复位信号端的信号将所述第二信号端的信号传输至所述上拉节点；

所述初始化模块连接所述第二信号端、所述上拉节点、初始化信号端，用于在所述初始化信号端的信号控制下将所述第二信号端的信号传输到所述上拉节点；

所述下拉控制模块包括交替工作的第一下拉控制模块和第二下拉控制模块，所述下拉节点包括第一下拉节点和第二下拉节点，所述下拉控制节点包括第一下拉控制节点和第二下拉控制节点，所述第三信号端包括用于输出同频反向信号的第四信号端和第五信号端；

所述第一下拉控制模块，连接第二信号端、第四信号端、所述第一下拉控制节点、所述第一下拉节点、所述上拉节点，用于响应所述上拉节点的信号将所述第二信号端的信号传输到所述第一下拉节点和所述第一下拉控制节点，以及响应所述第四信号端的信号将所述第四信号端的信号传输至所述第一下拉控制节点和所述第一下拉节点；

所述第二下拉控制模块，连接第二信号端、第五信号端、所述第二下拉控制节点、所述第二下拉节点、所述上拉节点，用于响应所述上拉节点的信号将所述第二信号端的信号传输到所述第二下拉节点和所述第二下拉控制节点，以及响应所述第五信号端的信号将所述第五信号端的信号传输至所述第二下拉控制节点和所述第二下拉节点；

所述晶体管包括第一晶体管和第二晶体管，所述电容包括第一电容第二电容；

所述第一晶体管的第一端与一第一信号端连接，第二端与第一信号输出端第一信号输出端连接，控制端用于接收所述第一下拉节点的信号将所述第一信号端的信号传输到所述第一信号输出端；

所述第二晶体管的第一端与一第一信号端连接，第二端与第一信号输出端第一信号输出端连接，控制端用于接收所述第二下拉节点的信号将所述第一信号端的信号传输到所述第一信号输出端；

所述第一电容的第一电极与所述第一晶体管的控制端连接，第二电极与所述第一信号端连接；

所述第二电容的第一电极与所述第二晶体管的控制端连接，第二电极与所述第一信号端连接。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：

第一开关元件，控制端与所述控制信号端连接，第二端与所述信号输入端连接，第二端与所述上拉节点连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一下拉控制模块包括：

第二开关元件，第一端与所述第四信号端连接，第二端与所述第一下拉控制节点连接，控制端与所述第四信号端连接；

第三开关元件，第一端与所述第四信号端连接，第二端与所述第一下拉节点连接，控制端与所述第一下拉控制节点连接；

第四开关元件，第一端与所述第二信号端连接，第二端与所述第一下拉控制节点连接，控制端与所述上拉节点连接；

第五开关元件，第一端与所述第一下拉节点连接，第二端与所述第二信号端连接，控制端与所述上拉节点连接。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二下拉控制模块包括：

第六开关元件，第一端与所述第五信号端连接，第二端与所述第二下拉控制节点连接，控制端与所述第五信号端连接；

第七开关元件，第一端与所述第五信号端连接，第二端与所述第二下拉节点连接，控制端与所述第二下拉控制节点连接；

第八开关元件，第一端与所述第二信号端连接，第二端与所述第二下拉控制节点连接，控制端与所述上拉节点连接；

第九开关元件，第一端与所述第二下拉节点连接，第二端与所述第二信号端连接，控制端与所述上拉节点连接。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块还包括第二信号输出端，所述输出模块还包括：

第三电容，第一电极与所述上拉节点连接，所述第二电极与所述第一信号输出端连接；

第十开关元件，第一端与所述时钟信号连接，第二端与所述第一信号输出端连接，控制端与所述上拉节点连接；

第十一开关元件，第一端与所述时钟信号连接，第二端与所述第二信号输出端连接，控制端与所述上拉节点连接。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括：

第十二开关元件，第一端与所述第二信号端连接，第二端与所述上拉节点连接，控制端与所述复位信号端连接。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述初始化模块包括：

第十三开关元件，第一端与所述第二信号端连接，第二端与所述上拉节点连接，控制端与所述初始化信号端连接。

8.根据权利要求5所述的移位寄存器单元，其特征在于，所述下拉模块还包括：

第十四开关元件，第一端与所述第二信号端连接，第二端与所述上拉节点连接，控制端与所述第一下拉节点连接；

第十五开关元件，第一端与所述第二信号端连接，第二端与所述第二信号输出端连接，控制端与所述第一下拉节点连接；

第十六开关元件，第一端与所述第二信号端连接，第二端与所述上拉节点连接，控制端与所述第二下拉节点连接；

第十七开关元件，第一端与所述第二信号端连接，第二端与所述第二信号输出端连接，控制端与所述第二下拉节点连接。

9.一种显示面板，其特征在于，包括权利要求1-8任一项所述的移位寄存器单元和放电模块，所述放电模块用于在所述显示面板关机时，将第一信号端由关断信号变为导通信号。

Images