CN114241971B - 驱动电路和显示装置 - Google Patents

Abstract

本发明提供一种驱动电路和显示装置。所述驱动电路包括控制节点控制电路、第一节点控制电路和补偿电容电路；所述补偿电容电路的第一端与控制节点电连接，所述补偿电容电路的第二端与第一节点电连接；所述控制节点控制电路分别与所述控制节点和第二节点电连接，用于根据所述第二节点的电位，控制所述控制节点的电位；所述第一节点控制电路分别与所述控制节点、所述第一节点和所述第二节点电连接，用于在所述控制节点的电位和所述第二节点的电位的控制下，控制所述第一节点的电位。本发明提升驱动电路的降噪能力，有利于闪屏改善。

Description

驱动电路和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种驱动电路和显示装置。

背景技术

在现有技术中，从GOA(Gate On Array，设置于阵列基板上的栅极驱动电路)电路设计方面给出的改善闪屏的方案不能具有较严重的闪屏不良风险的显示装置。现有的驱动电路设计不能很好的改善显示装置的闪屏不良现象。

发明内容

本发明的主要目的在于提供一种驱动电路和显示装置，解决现有的驱动电路设计不能很好的改善显示装置的闪屏不良现象。

为了达到上述目的，本发明实施例提供了一种驱动电路，包括控制节点控制电路、第一节点控制电路和补偿电容电路；

所述补偿电容电路的第一端与控制节点电连接，所述补偿电容电路的第二端与第一节点电连接；

所述控制节点控制电路分别与所述控制节点和第二节点电连接，用于根据所述第二节点的电位，控制所述控制节点的电位；

所述第一节点控制电路分别与所述控制节点、所述第一节点和所述第二节点电连接，用于在所述控制节点的电位和所述第二节点的电位的控制下，控制所述第一节点的电位。

可选的，所述补偿电容电路包括补偿电容，所述补偿电容的第一极板与所述控制节点电连接，所述补偿电容的第二极板与所述第一节点电连接。

可选的，所述补偿电容电路包括N个相互并联的补偿电容，N为大于1的整数；

所述补偿电容的第一极板与所述控制节点电连接，所述补偿电容的第二极板与所述第一节点电连接。

可选的，本发明至少一实施例所述的驱动电路还包括第二节点控制电路、输出电路和储能电路；

所述第二节点控制电路分别与所述第一节点、所述第二节点和第二电压端电连接，用于在所述第一节点的电位的控制下，控制所述第二节点与所述第二电压端之间连通；

所述输出电路分别与所述第一节点、所述第二节点、驱动输出端、时钟信号端和所述第二电压端电连接，用于在所述第二节点的电位的控制下，控制所述驱动输出端与所述时钟信号端之间连通，在所述第一节点的电位的控制下，控制所述驱动输出端与所述第二电压端之间连通；

所述储能电路的第一端与所述第二节点电连接，所述储能电路的第二端与所述驱动输出端电连接，所述储能电路用于储存电能。

可选的，本发明至少一实施例所述的驱动电路还包括输入电路和复位电路；

所述输入电路分别与输入端、第三电压端和所述第二节点电连接，用于在所述输入端提供的输入信号的控制下，控制所述第二节点与所述第三电压端之间连通；

所述复位电路分别与复位端、第四电压端和所述第二节点电连接，用于在所述复位端提供的复位信号的控制下，控制所述第二节点与所述第四电压端之间连通。

可选的，本发明至少一实施例所述的驱动电路还包括第二节点复位电路和输出复位电路；

所述第二节点复位电路分别与起始控制端、所述第二节点和第二电压端电连接，用于在所述起始控制端提供的起始控制信号的控制下，控制所述第二节点与所述第二电压端之间连通；

所述输出复位电路分别与所述起始控制端、所述驱动输出端和所述第二电压端电连接，用于在所述起始控制信号的控制下，控制所述驱动输出端与所述第二电压端之间连通。

可选的，所述控制节点控制电路包括第一晶体管和第二晶体管，所述第一节点控制电路包括第三晶体管和第四晶体管；

所述第一晶体管的控制极与所述第一晶体管的第一极都与第一电压端电连接，所述第一晶体管的第二极与所述控制节点电连接；

所述第二晶体管的控制极与所述第二节点电连接，所述第二晶体管的第一极与所述控制节点电连接，所述第二晶体管的第二极与第二电压端电连接；

所述第三晶体管的控制极与所述控制节点电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述第一节点电连接；

所述第四晶体管的控制极与所述第二节点电连接，所述第四晶体管的第一极与所述第一节点电连接，所述第四晶体管的第二极与所述第二电压端电连接。

可选的，所述第二节点控制电路包括第五晶体管，所述输出电路包括第六晶体管和第七晶体管，所述储能电路包括存储电容；

所述第五晶体管的控制极与所述第一节点电连接，所述第五晶体管的第一极与所述第二节点电连接，所述第五晶体管的第二极与第二电压端电连接；

所述第六晶体管的控制极与所述第二节点电连接，所述第六晶体管的第一极与所述时钟信号端电连接，所述第六晶体管的第二极与所述驱动输出端电连接；

所述第七晶体管的控制极与所述第一节点电连接，所述第七晶体管的第一极与所述驱动输出端电连接，所述第七晶体管的第二极与所述第二电压端电连接；

所述存储电容的第一极板与所述第二节点电连接，所述存储电容的第二极板与所述驱动输出端电连接。

可选的，所述输入电路包括第八晶体管，所述复位电路包括第九晶体管；

所述第八晶体管的控制极与所述输入端电连接，所述第八晶体管的第一极与所述第三电压端电连接，所述第八晶体管的第二极与所述第二节点电连接；

所述第九晶体管的控制极与所述复位端电连接，所述第九晶体管的第一极与所述第二节点电连接，所述第九晶体管的第二极与所述第四电压端电连接。

可选的，所述第二节点复位电路包括第十晶体管；所述输出复位电路包括第十一晶体管；

所述第十晶体管的控制极与所述起始控制端电连接，所述第十晶体管的第一极与所述第二节点电连接，所述第十晶体管的第二极与所述第二电压端电连接；

所述第十一晶体管的控制极与所述起始控制端电连接，所述第十一晶体管的第一极与所述驱动输出端电连接，所述第十一晶体管的第二极与所述第二电压端电连接。

本发明实施例还提供了一种显示装置，包括上述的驱动电路。

本发明实施例所述的驱动电路和显示装置通过采用补偿电容电路，可以在显示周期包括的复位阶段开始时，通过所述补偿电容电路的自举效应，提升第一节点的电位，从而能够在第一节点的电位的控制下，快速的对第二节点pu的电位和驱动输出端输出的驱动信号进行降噪，提升驱动电路的降噪能力，有利于闪屏改善。

附图说明

图1是本发明实施例所述的驱动电路的结构图；

图2是本发明至少一实施例所述的驱动电路的结构图；

图3是本发明至少一实施例所述的驱动电路的结构图；

图4是本发明至少一实施例所述的驱动电路的结构图；

图5是本发明至少一实施例所述的驱动电路的结构图；

图6是本发明至少一实施例所述的驱动电路的结构图；

图7是本发明至少一实施例所述的驱动电路的电路图；

图8是本发明如图7所示的驱动电路的至少一实施例的工作时序图；

图9A是图7所示的驱动电路的至少一实施例在工作时，当第三晶体管M3的栅源电容Cgs为9.9fF时，第一节点pd的电位Vpd的波形图和控制节点PDCN的电位Vpdcn的波形图；

图9B是图7所示的驱动电路的至少一实施例在工作时，当第三晶体管M3的栅源电容Cgs为24.9fF时，第一节点pd的电位Vpd的仿真波形图和控制节点PDCN的电位Vpdcn的仿真波形图；

图10A是图7所示的驱动电路的至少一实施例在工作时，当第三晶体管M3的栅源电容Cgs为9.9fF时，第一节点pd的电位的仿真图；

图10B是图7所示的驱动电路的至少一实施例在工作时，当第三晶体管M3的栅源电容Cgs为24.9fF时，第一节点pd的电位的仿真图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。

如图1所示，本发明实施例所述的驱动电路包括控制节点控制电路11、第一节点控制电路12和补偿电容电路13；

所述补偿电容电路13的第一端与控制节点PDCN电连接，所述补偿电容电路13的第二端与第一节点pd电连接；

所述控制节点控制电路11分别与所述控制节点PDCN和第二节点pu电连接，用于根据所述第二节点pu的电位，控制所述控制节点PDCN的电位；

所述第一节点控制电路12分别与所述控制节点PDCN、所述第一节点pd和所述第二节点pu电连接，用于在所述控制节点PDCN的电位和所述第二节点pu的电位的控制下，控制所述第一节点pd的电位。

本发明实施例所述的驱动电路通过采用补偿电容电路13，可以在显示周期包括的复位阶段开始时，通过所述补偿电容电路13的自举效应，提升第一节点pd的电位，从而能够在第一节点pd的电位的控制下，快速的对第二节点pu的电位和驱动输出端输出的驱动信号进行降噪，提升驱动电路的降噪能力，有利于闪屏改善。

可选的，所述补偿电容电路包括补偿电容，所述补偿电容的第一极板与所述控制节点电连接，所述补偿电容的第二极板与所述第一节点电连接。

可选的，所述补偿电容电路包括N个相互并联的补偿电容，N为大于1的整数；

所述补偿电容的第一极板与所述控制节点电连接，所述补偿电容的第二极板与所述第一节点电连接。

如图2所示，在图1所示的驱动电路的实施例的基础上，所述补偿电容电路13包括补偿电容C2；

所述补偿电容C2的第一极板与控制节点PDCN电连接，所述补偿电容C2的第二极板与第一节点pd电连接。

在图2所示的驱动电路的至少一实施例中，所述补偿电容电路13也可以包括至少两个相互并联的补偿电容，但不以此为限。

可选的，所述控制节点控制电路包括第一晶体管和第二晶体管，所述第一节点控制电路包括第三晶体管和第四晶体管；

所述第一晶体管的控制极与所述第一晶体管的第一极都与第一电压端电连接，所述第一晶体管的第二极与所述控制节点电连接；

所述第二晶体管的控制极与所述第二节点电连接，所述第二晶体管的第一极与所述控制节点电连接，所述第二晶体管的第二极与第二电压端电连接；

所述第三晶体管的控制极与所述控制节点电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述第一节点电连接；

所述第四晶体管的控制极与所述第二节点电连接，所述第四晶体管的第一极与所述第一节点电连接，所述第四晶体管的第二极与所述第二电压端电连接。

可选的，所述第一电压端可以为第一高电压端，所述第二电压端可以为第一低电压端，但不以此为限。

如图3所示，在图1所示的驱动电路的实施例的基础上，所述控制节点控制电路11包括第一晶体管M1和第二晶体管M2，所述第一节点控制电路12包括第三晶体管M3和第四晶体管M4；

所述第一晶体管M1的栅极与所述第一晶体管M1的漏极都与高电压端VGH电连接，所述第一晶体管M1的源极与所述控制节点PDCN电连接；

所述第二晶体管M2的栅极与所述第二节点pu电连接，所述第二晶体管M2的漏极与所述控制节点PDCN电连接，所述第二晶体管M2的源极与低电压端VGL电连接；

所述第三晶体管M3的栅极与所述控制节点PDCN电连接，所述第三晶体管M3的漏极与所述高电压端VGH电连接，所述第三晶体管M3的源极与所述第一节点pd电连接；

所述第四晶体管M4的栅极与所述第二节点pu电连接，所述第四晶体管M4的漏极与所述第一节点pd电连接，所述第四晶体管M4的源极与所述低电压端VGL电连接。

在图3所示的驱动电路的至少一实施例中，所述补偿电容电路13连接于所述第三晶体管M3的栅极与所述第三晶体管M3的源极之间，可以增加M3的栅源电容Cgs，自举效应增强，所述补偿电容电路13能够在复位阶段开始时自举拉升第一节点pd的电位，提升驱动电路的降噪能力。

如图4所示，在图1所示的驱动电路的实施例的基础上，本发明至少一实施例所述的驱动电路还包括第二节点控制电路41、输出电路42和储能电路43；

所述第二节点控制电路41分别与所述第一节点pd、所述第二节点pu和第二电压端V2电连接，用于在所述第一节点pd的电位的控制下，控制所述第二节点pu与所述第二电压端V2之间连通；

所述输出电路42分别与所述第一节点pd、所述第二节点pu、驱动输出端OUTPUT、时钟信号端CLK和所述第二电压端V2电连接，用于在所述第二节点pd的电位的控制下，控制所述驱动输出端OUTPUT与所述时钟信号端CLK之间连通，在所述第一节点pd的电位的控制下，控制所述驱动输出端OUTPUT与所述第二电压端V2之间连通；

所述储能电路43的第一端与所述第二节点pu电连接，所述储能电路43的第二端与所述驱动输出端OUTPUT电连接，所述储能电路43用于储存电能。

本发明如图4所示的驱动电路的至少一实施例在工作时，在显示周期包括的复位阶段，第二节点控制电路41在第一节点pd的控制下，控制第二节点pu与第二电压端V2之间连通，以对所述第二节点pu的电位进行降噪，所述输出电路42在第一节点pd的电位的控制下，控制所述驱动输出端OUTPUT与所述第二电压端V2之间连通，以对所述驱动输出端OUTPUT输出的驱动信号进行降噪。

在本发明至少一实施例中，所述的驱动电路还包括输入电路和复位电路；

所述输入电路分别与输入端、第三电压端和所述第二节点电连接，用于在所述输入端提供的输入信号的控制下，控制所述第二节点与所述第三电压端之间连通；

所述复位电路分别与复位端、第四电压端和所述第二节点电连接，用于在所述复位端提供的复位信号的控制下，控制所述第二节点与所述第四电压端之间连通。

在具体实施时，本发明至少一实施例所述的驱动电路还可以包括输入电路和复位电路，所述输入电路在输入信号的控制下，控制第二节点与第三电压端之间连通，所述复位电路在复位信号的控制下，控制第二节点与第四电压端之间连通。

如图5所示，在图4所示的驱动电路的至少一实施例的基础上，本发明至少一实施例所述的驱动电路可以包括输入电路51和复位电路52；

所述输入电路51分别与输入端INPUT、第三电压端V3和所述第二节点pu电连接，用于在所述输入端INPUT提供的输入信号的控制下，控制所述第二节点pu与所述第三电压端V3之间连通；

所述复位电路分别与复位端RESET、第四电压端V4和所述第二节点pu电连接，用于在所述复位端RESET提供的复位信号的控制下，控制所述第二节点pu与所述第四电压端V4之间连通。

本发明如图5所示的驱动电路的至少一实施例在工作时，可以进行双向扫描，所述输入端INPUT可以与相邻上一级驱动电路的驱动输出端电连接，所述复位端RESET可以与相邻下一级驱动电路的驱动输出端电连接，本发明如图5所示的驱动电路的至少一实施例可以进行双向扫描。

当本发明如图5所示的驱动电路的至少一实施例在进行正向扫描时，所述第三电压端V3为第二高电压端，所述第四电压端V4为第二低电压端，所述第三电压端V3会向pu漏电，pu噪声增大，闪屏风险较高；当本发明如图5所示的驱动电路的至少一实施例在进行反向扫描时，所述第三电压端V3为第二低电压端，所述第四电压端V4为第二高电压端，第四电压端V4会向pu漏电，pu噪声增大，提升闪屏风险。而从开发成本上考虑，双向扫描的显示产品具有更高的兼容性，能够满足不同客户对显示产品规格的需求。基于此，本发明如图5所示的驱动电路的至少一实施例采用了补偿电容电路13，提升能够进行双向扫描的驱动电路的降噪能力，有利于闪屏改善。

本发明至少一实施例所述的驱动电路还包括第二节点复位电路和输出复位电路；

所述第二节点复位电路分别与起始控制端、所述第二节点和第二电压端电连接，用于在所述起始控制端提供的起始控制信号的控制下，控制所述第二节点与所述第二电压端之间连通；

所述输出复位电路分别与所述起始控制端、所述驱动输出端和所述第二电压端电连接，用于在所述起始控制信号的控制下，控制所述驱动输出端与所述第二电压端之间连通。

在具体实施时，本发明至少一实施例所述的驱动电路还可以包括第二节点复位电路和输出复位电路，用于在起始控制信号的控制下，对所述第二节点的电位和所述驱动输出端输出的驱动信号进行复位。

如图6所示，在图5所示的驱动电路的至少一实施例的基础上，本发明至少一实施例所述的驱动电路还包括第二节点复位电路61和输出复位电路62；

所述第二节点复位电路61分别与起始控制端STV0、所述第二节点pu和第二电压端V2电连接，用于在所述起始控制端STV0提供的起始控制信号的控制下，控制所述第二节点pu与所述第二电压端V2之间连通；

所述输出复位电路62分别与所述起始控制端STV0、所述驱动输出端OUTPUT和所述第二电压端V2电连接，用于在所述起始控制信号的控制下，控制所述驱动输出端OUTPUT与所述第二电压端V2之间连通。

可选的，所述第二节点控制电路包括第五晶体管，所述输出电路包括第六晶体管和第七晶体管，所述储能电路包括存储电容；

所述第五晶体管的控制极与所述第一节点电连接，所述第五晶体管的第一极与所述第二节点电连接，所述第五晶体管的第二极与第二电压端电连接；

所述第六晶体管的控制极与所述第二节点电连接，所述第六晶体管的第一极与所述时钟信号端电连接，所述第六晶体管的第二极与所述驱动输出端电连接；

所述第七晶体管的控制极与所述第一节点电连接，所述第七晶体管的第一极与所述驱动输出端电连接，所述第七晶体管的第二极与所述第二电压端电连接；

所述存储电容的第一极板与所述第二节点电连接，所述存储电容的第二极板与所述驱动输出端电连接。

可选的，所述输入电路包括第八晶体管，所述复位电路包括第九晶体管；

所述第八晶体管的控制极与所述输入端电连接，所述第八晶体管的第一极与所述第三电压端电连接，所述第八晶体管的第二极与所述第二节点电连接；

所述第九晶体管的控制极与所述复位端电连接，所述第九晶体管的第一极与所述第二节点电连接，所述第九晶体管的第二极与所述第四电压端电连接。

可选的，所述第二节点复位电路包括第十晶体管；所述输出复位电路包括第十一晶体管；

所述第十晶体管的控制极与所述起始控制端电连接，所述第十晶体管的第一极与所述第二节点电连接，所述第十晶体管的第二极与所述第二电压端电连接；

所述第十一晶体管的控制极与所述起始控制端电连接，所述第十一晶体管的第一极与所述驱动输出端电连接，所述第十一晶体管的第二极与所述第二电压端电连接。

如图7所示，在图6所示的驱动电路的至少一实施例的基础上，所述控制节点控制电路11包括第一晶体管M1和第二晶体管M2，所述第一节点控制电路12包括第三晶体管M3和第四晶体管M4；

所述第一晶体管M1的栅极与所述第一晶体管M1的漏极都与高电压端VGH电连接，所述第一晶体管M1的源极与所述控制节点PDCN电连接；

所述第二晶体管M2的栅极与所述第二节点pu电连接，所述第二晶体管M2的漏极与所述控制节点PDCN电连接，所述第二晶体管M2的源极与低电压端VGL电连接；

所述第三晶体管M3的栅极与所述控制节点PDCN电连接，所述第三晶体管M3的漏极与所述高电压端VGH电连接，所述第三晶体管M3的源极与所述第一节点pd电连接；

所述第四晶体管M4的栅极与所述第二节点pu电连接，所述第四晶体管M4的漏极与所述第一节点pd电连接，所述第四晶体管M4的源极与所述低电压端VGL电连接；

所述补偿电容电路13包括补偿电容C2；

所述补偿电容C2的第一极板与控制节点PDCN电连接，所述补偿电容C2的第二极板与第一节点pd电连接；

所述第二节点控制电路41包括第五晶体管M5，所述输出电路42包括第六晶体管M6和第七晶体管M7，所述储能电路43包括存储电容C1；

所述第五晶体管M5的栅极与所述第一节点pd电连接，所述第五晶体管M5的漏极与所述第二节点pu电连接，所述第五晶体管M5的源极与第一低电压端VGL电连接；

所述第六晶体管M6的栅极与所述第二节点pu电连接，所述第六晶体管M6的漏极与所述时钟信号端CLK电连接，所述第六晶体管M6的源极与所述驱动输出端OUTPUT电连接；

所述第七晶体管M7的栅极与所述第一节点pd电连接，所述第七晶体管M7的漏极与所述驱动输出端OUTPUT电连接，所述第七晶体管M7的源极与所述第一低电压端VGL电连接；

所述存储电容C1的第一极板与所述第二节点pu电连接，所述存储电容C1的第二极板与所述驱动输出端OUTPUT电连接；

所述输入电路51包括第八晶体管M8，所述复位电路52包括第九晶体管M9；

所述第八晶体管M8的栅极与所述输入端INPUT电连接，所述第八晶体管M8的漏极与第二高电压端VDD电连接，所述第八晶体管M8的漏极与所述第二节点pu电连接；

所述第九晶体管M9的栅极与所述复位端RESET电连接，所述第九晶体管M9的漏极与所述第二节点pu电连接，所述第九晶体管M9的源极与第二低电压端VSS电连接；

所述第二节点复位电路61包括第十晶体管M10；所述输出复位电路62包括第十一晶体管M11；

所述第十晶体管M10的栅极与所述起始控制端STV0电连接，所述第十晶体管M10的漏极与所述第二节点pu电连接，所述第十晶体管M10的源极与所述第一低电压端VGL电连接；

所述第十一晶体管M11的栅极与所述起始控制端STV0电连接，所述第十一晶体管M11的漏极与所述驱动输出端OUTPUT电连接，所述第十一晶体管M11的源极与所述第一低电压端VGL电连接。

在图7所示的驱动电路的至少一实施例中，所有的晶体管都为n型薄膜晶体管，但不以此为限。

如图8所示，如图7所示的驱动电路的至少一实施例在工作时，显示周期可以包括先后设置的输入阶段S1、输出阶段S2、复位阶段S3和输出截止保持阶段S4；

在输入阶段S1，INPUT提供高电压信号，RESET提供低电压信号，M8开启，M9关断，第二节点pu的电位为高电压，M6开启，M4和M2开启，以将第一节点pd的电位和控制节点PDCN的电位拉低；CLK输出低电压信号，OUTPUT输出低电压信号；

在输出阶段S2，INPUT提供低电压信号，RESET提供低电压信号，M8和M9关断，CLK输出高电压信号，OUTPUT输出高电压信号，C1自举拉升pu的电位；M4和M2开启，以将第一节点pd的电位和控制节点PDCN的电位拉低；

在复位阶段S3，INPUT提供低电压信号，RESET提供高电压信号，M8关断，M9开启，pu的电位为低电压，M1和M3打开，M2和M4关断，以使得控制节点PDCN的电位和第一节点pd的电位为高电压；M5和M7打开，以控制第二节点pu与第一低电压端VGL之间连通，并控制所述驱动输出端OUTPUT与第一低电压端VGL之间连通，对第二节点pu的电位和所述驱动输出端OUTPUT输出的驱动信号进行降噪；

在输出截止保持阶段S4，INPUT和RESET都提供低电压信号，第二节点pu的电位维持为低电压，M6关断，第一节点pd的电位持续为高电压，M5和M7打开，以控制第二节点pu的电位为低电压，并所述驱动输出端OUTPUT输出低电压信号。

在图7所示的驱动电路的至少一实施例中，C2连接于M5的栅极和M5的源极之间，以使得M3的栅源电容Cgs增加，自举效应增强，在复位阶段S3开始时，提升PDCN的电位和pd的电位，pd的电位爬升时间缩短，也即使得打开M5和M7的速度更快，而M5用于对第二节点pu的电位进行降噪，M7用于对所述驱动输出端OUTPUT输出的驱动信号进行降噪，提高了驱动电路的降噪能力。本发明实施例所述的驱动电路为一种改善高温信赖性异常显示的栅极驱动电路。

图9A是图7所示的驱动电路的至少一实施例在工作时，当第三晶体管M3的栅源电容Cgs为9.9fF时，第一节点pd的电位Vpd的波形图和控制节点PDCN的电位Vpdcn的波形图；

图9B是图7所示的驱动电路的至少一实施例在工作时，当第三晶体管M3的栅源电容Cgs为24.9fF时，第一节点pd的电位Vpd的仿真波形图和控制节点PDCN的电位Vpdcn的仿真波形图。

在图9A和图9B中，横轴是时间t，单位为s(秒)。

结合图9A和图9B可知，当M3的栅源电容由9.9fF变为24.9fF时，控制节点PDCN的电位Vpdcn显著升高4.6V，第一节点pd的电位Vpd爬升时间降低2.1us(由6.7us降低至4.6us)。

图10A是图7所示的驱动电路的至少一实施例在工作时，当第三晶体管M3的栅源电容Cgs为9.9fF时，第一节点pd的电位的仿真图；

图10B是图7所示的驱动电路的至少一实施例在工作时，当第三晶体管M3的栅源电容Cgs为24.9fF时，第一节点pd的电位的仿真图。

由图10A和图10B可知，当M3的栅源电容由9.9fF变为24.9fF时，第一节点pd的电位上升1.8V，第一节点pd的电位的爬升时间缩短3.2us，驱动电路降噪能力提高，对闪屏起到改善效果。

本发明实施例所述的显示装置包括上述的驱动电路。

本发明实施例所述的显示装置可以为a-Si(非晶硅)TFT(薄膜晶体管)-LCD(液晶显示器)、LTPS(低温多晶硅)显示装置或OLED(有机发光二极管)显示装置，但不以此为限。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种GOA驱动电路，其特征在于，包括控制节点控制电路、第一节点控制电路和补偿电容电路；

所述补偿电容电路的第一端与控制节点电连接，所述补偿电容电路的第二端与第一节点电连接；

所述控制节点控制电路分别与所述控制节点和第二节点电连接，用于根据所述第二节点的电位，控制所述控制节点的电位；

所述第一节点控制电路分别与所述控制节点、所述第一节点和所述第二节点电连接，用于在所述控制节点的电位和所述第二节点的电位的控制下，控制所述第一节点的电位；

所述第一节点为下拉节点，所述第二节点为上拉节点；

所述控制节点控制电路包括第一晶体管和第二晶体管，所述第一节点控制电路包括第三晶体管和第四晶体管；

所述第一晶体管的控制极与所述第一晶体管的第一极都与第一电压端电连接，所述第一晶体管的第二极与所述控制节点电连接；

所述第二晶体管的控制极与所述第二节点电连接，所述第二晶体管的第一极与所述控制节点电连接，所述第二晶体管的第二极与第二电压端电连接；

所述第三晶体管的控制极与所述控制节点电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述第一节点电连接；

所述第四晶体管的控制极与所述第二节点电连接，所述第四晶体管的第一极与所述第一节点电连接，所述第四晶体管的第二极与所述第二电压端电连接。

2.如权利要求1所述的GOA驱动电路，其特征在于，所述补偿电容电路包括补偿电容，所述补偿电容的第一极板与所述控制节点电连接，所述补偿电容的第二极板与所述第一节点电连接。

3.如权利要求1所述的GOA驱动电路，其特征在于，所述补偿电容电路包括N个相互并联的补偿电容，N为大于1的整数；

所述补偿电容的第一极板与所述控制节点电连接，所述补偿电容的第二极板与所述第一节点电连接。

4.如权利要求1所述的GOA驱动电路，其特征在于，还包括第二节点控制电路、输出电路和储能电路；

所述第二节点控制电路分别与所述第一节点、所述第二节点和第二电压端电连接，用于在所述第一节点的电位的控制下，控制所述第二节点与所述第二电压端之间连通；

所述输出电路分别与所述第一节点、所述第二节点、驱动输出端、时钟信号端和所述第二电压端电连接，用于在所述第二节点的电位的控制下，控制所述驱动输出端与所述时钟信号端之间连通，在所述第一节点的电位的控制下，控制所述驱动输出端与所述第二电压端之间连通；

所述储能电路的第一端与所述第二节点电连接，所述储能电路的第二端与所述驱动输出端电连接，所述储能电路用于储存电能。

5.如权利要求1所述的GOA驱动电路，其特征在于，还包括输入电路和复位电路；

所述输入电路分别与输入端、第三电压端和所述第二节点电连接，用于在所述输入端提供的输入信号的控制下，控制所述第二节点与所述第三电压端之间连通；

所述复位电路分别与复位端、第四电压端和所述第二节点电连接，用于在所述复位端提供的复位信号的控制下，控制所述第二节点与所述第四电压端之间连通。

6.如权利要求1所述的GOA驱动电路，其特征在于，还包括第二节点复位电路和输出复位电路；

所述第二节点复位电路分别与起始控制端、所述第二节点和第二电压端电连接，用于在所述起始控制端提供的起始控制信号的控制下，控制所述第二节点与所述第二电压端之间连通；

所述输出复位电路分别与所述起始控制端、驱动输出端和所述第二电压端电连接，用于在所述起始控制信号的控制下，控制所述驱动输出端与所述第二电压端之间连通。

7.如权利要求4所述的GOA驱动电路，其特征在于，所述第二节点控制电路包括第五晶体管，所述输出电路包括第六晶体管和第七晶体管，所述储能电路包括存储电容；

所述第五晶体管的控制极与所述第一节点电连接，所述第五晶体管的第一极与所述第二节点电连接，所述第五晶体管的第二极与第二电压端电连接；

所述第六晶体管的控制极与所述第二节点电连接，所述第六晶体管的第一极与所述时钟信号端电连接，所述第六晶体管的第二极与所述驱动输出端电连接；

所述第七晶体管的控制极与所述第一节点电连接，所述第七晶体管的第一极与所述驱动输出端电连接，所述第七晶体管的第二极与所述第二电压端电连接；

所述存储电容的第一极板与所述第二节点电连接，所述存储电容的第二极板与所述驱动输出端电连接。

8.如权利要求5所述的GOA驱动电路，其特征在于，所述输入电路包括第八晶体管，所述复位电路包括第九晶体管；

所述第八晶体管的控制极与所述输入端电连接，所述第八晶体管的第一极与所述第三电压端电连接，所述第八晶体管的第二极与所述第二节点电连接；

所述第九晶体管的控制极与所述复位端电连接，所述第九晶体管的第一极与所述第二节点电连接，所述第九晶体管的第二极与所述第四电压端电连接。

9.如权利要求6所述的GOA驱动电路，其特征在于，所述第二节点复位电路包括第十晶体管；所述输出复位电路包括第十一晶体管；

所述第十晶体管的控制极与所述起始控制端电连接，所述第十晶体管的第一极与所述第二节点电连接，所述第十晶体管的第二极与所述第二电压端电连接；

所述第十一晶体管的控制极与所述起始控制端电连接，所述第十一晶体管的第一极与所述驱动输出端电连接，所述第十一晶体管的第二极与所述第二电压端电连接。

10.一种显示装置，其特征在于，包括如权利要求1至9中任一权利要求所述的GOA驱动电路。