CN108346405B - 移位寄存器单元、栅极驱动电路、显示面板及显示装置 - Google Patents

移位寄存器单元、栅极驱动电路、显示面板及显示装置 Download PDF

Info

Publication number
CN108346405B
CN108346405B CN201810277655.1A CN201810277655A CN108346405B CN 108346405 B CN108346405 B CN 108346405B CN 201810277655 A CN201810277655 A CN 201810277655A CN 108346405 B CN108346405 B CN 108346405B
Authority
CN
China
Prior art keywords
transistor
signal terminal
coupled
pull
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810277655.1A
Other languages
English (en)
Other versions
CN108346405A (zh
Inventor
邹宗骏
孙莹
许育民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201810277655.1A priority Critical patent/CN108346405B/zh
Publication of CN108346405A publication Critical patent/CN108346405A/zh
Application granted granted Critical
Publication of CN108346405B publication Critical patent/CN108346405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明公开了一种移位寄存器单元、栅极驱动电路、显示面板及显示装置，在移位寄存器单元正常输出扫描信号以驱动显示面板中的栅线扫描时，通过扫描控制电路、复位电路、节点控制电路以及输出电路输出扫描信号。通过电荷释放电路向上拉节点与下拉节点输入第二参考信号端的信号，控制移位寄存器单元停止输出扫描信号，向输出信号端输出第一参考信号端的信号，控制显示面板中的TFT均导通以释放电荷。在显示面板中的像素电极释放电荷之后，通过放电控制电路向上拉节点和下拉节点中的一个节点输入第一参考信号端的信号，并与输出电路相互配合，使输出信号端的电平拉低，改善再次正常扫描时的大电流问题。

Description

移位寄存器单元、栅极驱动电路、显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种移位寄存器单元、栅极驱动电路、显示面板及显示装置。
背景技术
目前，在液晶显示器(Liquid Crystal Display，LCD)显示时，一般通过栅极驱动电路对LCD中的栅线逐行扫描，控制薄膜晶体管(Thin-film transistor，TFT)打开以将显示电压输入像素电极，从而通过像素电极与公共电极之间的电场，控制液晶分子偏转，实现显示功能。一般栅极驱动电路由多个移位寄存器单元级联组成。目前，现有技术提供的一种移位寄存器单元，如图1所示，包括：晶体管M01～M09，电容C01～C02。在正常显示进行扫描时，图1所示的移位寄存器单元对应的电路时序图如图2所示。当输出信号端GOUT向栅线输出高电平信号时，LCD中的TFT打开，像素电极中充入电荷。当输出信号端GOUT向栅线输出低电平信号时，LCD中的TFT关闭，像素电极中的电荷得以保持。然而，在LCD关机，例如由于电源掉电或正常操作导致的LCD关机时，像素电极中存储的电荷得不到有效释放，会留下残留图像，导致关机残影问题。为了改善关机残影问题，一般通过控制电路控制栅极驱动电路中的移位寄存器单元停止输出信号，即控制节点N01与节点N02的信号均为低电平信号；以及向栅线传输高电平信号以控制阵列基板中的TFT全部打开，释放电荷。
然而，在释放电荷之后若直接进行正常显示的逐行扫描。假设逐行扫描了前三行，那么从第5行开始，由于显示面板中的栅线保持的是高电平信号，即从第5行开始的移位寄存器单元的输出信号端GOUT仍是高电平信号。这样在第5行之后的移位寄存器单元中，在其连接的信号端CK2为高电平信号时，晶体管M04会导通。并且，由于该移位寄存器单元的输入信号端IN的信号为其相邻的上一级移位寄存器单元的输出信号端GOUT的信号，从而使得该移位寄存器单元中的晶体管M03也导通。由于晶体管M03与M04同时导通，导致低电平信号端VGL与高电平信号端VGH导通，造成低电平信号端VGL与高电平信号端VGH之间具有大电流，进而导致向低电平信号端VGL与高电平信号端VGH提供信号的电路不稳定，甚至损坏的问题。
发明内容
本发明实施例提供一种移位寄存器单元、栅极驱动电路、显示面板及显示装置，用于解决现有技术中由于低电平信号端VGL与高电平信号端VGH之间具有大电流，导致的向低电平信号端VGL与高电平信号端VGH提供信号的电路不稳定，甚至损坏的问题。
本发明实施例提供了一种移位寄存器单元，包括：扫描控制电路、复位电路、节点控制电路、输出电路、放电控制电路以及电荷释放电路；
所述扫描控制电路用于在正扫控制信号端的控制下，将第一输入信号端的信号提供给所述节点控制电路以及将第一时钟信号端的信号提供给所述复位电路；在反扫控制信号端的控制下，将第二输入信号端的信号提供给所述节点控制电路以及将第二时钟信号端的信号提供给所述复位电路；
所述复位电路用于在所述扫描控制电路输入其的信号的控制下，将第一参考信号端的信号提供给下拉节点；
所述节点控制电路用于根据所述扫描控制电路输入的信号或所述下拉节点的信号，控制上拉节点与所述下拉节点的信号的电平相反；
所述输出电路用于在所述上拉节点的信号的控制下，将第三时钟信号端的信号提供给所述移位寄存器单元的输出信号端，或在所述下拉节点的信号的控制下，将第二参考信号端的信号提供给所述输出信号端；
所述放电控制电路用于在放电控制信号端的控制下，将所述第一参考信号端的信号提供给所述上拉节点和所述下拉节点中的一个节点；
所述电荷释放电路用于在电荷释放信号端的控制下，将所述第二参考信号端的信号分别提供给所述下拉节点与所述上拉节点，以及在所述电荷释放信号端的控制下，将所述第一参考信号端的信号提供给所述输出信号端。
相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的移位寄存器单元；
第1级所述移位寄存器单元的所述第一输入信号端与正扫帧触发信号端耦接；第n级所述移位寄存器单元的所述第一输入信号端与第n-1级所述移位寄存器单元的所述输出信号端耦接；第N级所述移位寄存器单元的所述第一输入信号端与第N-1级所述移位寄存器单元的所述输出信号端耦接；其中，n为大于或等于2且小于或等于N-1的整数；和/或，
第N级所述移位寄存器单元的所述第二输入信号端与反扫帧触发信号端耦接；第n级所述移位寄存器单元的所述第二输入信号端与第n+1级所述移位寄存器单元的所述输出信号端耦接；第1级所述移位寄存器单元的所述第二输入信号端与第2级所述移位寄存器单元的所述输出信号端耦接。
相应地，本发明实施例还提供了一种显示面板，包括：本发明实施例提供的栅极驱动电路。
相应地，本发明实施例还提供了一种显示装置，包括：本发明实施例提供的显示面板。
本发明有益效果如下：
本发明实施例提供的移位寄存器单元、栅极驱动电路、显示面板及显示装置，在移位寄存器单元正常输出扫描信号以驱动显示面板中的栅线扫描时，通过扫描控制电路可以实现正向扫描与反向扫描的控制，通过复位电路可以在移位寄存器单元的输出信号端输出有效脉冲信号后对移位寄存器单元进行复位，通过节点控制电路可以控制上拉节点和下拉节点的电位，以及通过输出电路输出扫描信号。在控制显示面板中的像素电极释放电荷时，通过电荷释放电路向上拉节点与下拉节点输入第二参考信号端的信号，以控制移位寄存器单元停止输出扫描信号，并且向输出信号端输出第一参考信号端的信号，控制显示面板中的TFT均导通以释放电荷。在显示面板中的像素电极释放电荷之后，通过放电控制电路向上拉节点和下拉节点中的一个节点输入第一参考信号端的信号，并与输出电路相互配合，以使输出信号端的电平拉低，从而可以改善再次正常扫描时的大电流问题。
附图说明
图1为现有技术中的移位寄存器单元的结构示意图；
图2为图1所示的移位寄存器单元的电路时序图；
图3为本发明实施例提供的移位寄存器单元的结构示意图之一；
图4为本发明实施例提供的移位寄存器单元的结构示意图之二；
图5、图7、图8、图10、图12、图14分别为图3所示的移位寄存器单元的具体结构示意图；
图15至图20分别为图4所示的移位寄存器单元的具体结构示意图；
图6、图9、图11、图13以及图21分别为本发明实施例提供的电路时序图；
图22为本发明实施例提供的栅极驱动电路的结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的移位寄存器单元、栅极驱动电路、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供的移位寄存器单元，如图3与图4所示，包括：扫描控制电路1、复位电路2、节点控制电路3、输出电路4、放电控制电路5以及电荷释放电路6；
扫描控制电路1用于在正扫控制信号端U2D的控制下，将第一输入信号端INF的信号提供给节点控制电路3以及将第一时钟信号端CKV1的信号提供给复位电路2；在反扫控制信号端D2U的控制下，将第二输入信号端INB的信号提供给节点控制电路3以及将第二时钟信号端CKV2的信号提供给复位电路2；
复位电路2用于在扫描控制电路1输入其的信号的控制下，即在扫描控制电路1输入其的第一时钟信号端CKV1的信号或第二时钟信号端CKV2的信号的控制下，将第一参考信号端V1的信号提供给下拉节点N1；
节点控制电路3用于根据扫描控制电路1输入其的信号(即扫描控制电路1输入其的第一输入信号端INF的信号或第二输入信号端INB的信号)或下拉节点N1的信号，控制上拉节点N2与下拉节点N1的信号的电平相反；
输出电路4用于在上拉节点N2的信号的控制下，将第三时钟信号端CKV3的信号提供给移位寄存器单元的输出信号端GOUT，在下拉节点N1的信号的控制下，将第二参考信号端V2的信号提供给输出信号端GOUT；
放电控制电路5用于在放电控制信号端CS的控制下，将第一参考信号端V1的信号提供给上拉节点N2和下拉节点N1中的一个节点；
电荷释放电路6用于在电荷释放信号端GAS的控制下，将第二参考信号端V2的信号分别提供给下拉节点N1与上拉节点N2，以及在电荷释放信号端GAS的控制下，将第一参考信号端V1的信号提供给输出信号端GOUT。
本发明实施例提供的上述移位寄存器单元，在移位寄存器单元正常输出扫描信号以驱动显示面板中的栅线扫描时，通过扫描控制电路可以实现正向扫描与反向扫描的控制，通过复位电路可以在移位寄存器单元的输出信号端输出有效脉冲信号后对移位寄存器单元进行复位，通过节点控制电路可以控制上拉节点和下拉节点的电位，以及通过输出电路输出扫描信号。在控制显示面板中的像素电极释放电荷时，通过电荷释放电路向上拉节点与下拉节点输入第二参考信号端的信号，以控制移位寄存器单元停止输出扫描信号，并且向输出信号端输出第一参考信号端的信号，控制显示面板中的TFT均导通以释放电荷。在显示面板中的像素电极释放电荷之后，通过放电控制电路向上拉节点和下拉节点中的一个节点输入第一参考信号端的信号，并与输出电路相互配合，以使输出信号端的电平拉低，从而可以改善再次正常扫描时的大电流问题。
在具体实施时，在本发明实施例中，如图3所示，放电控制电路5分别与放电控制信号端CS、第一参考信号端V1以及上拉节点N2耦接，以在放电控制信号端CS的控制下，将第一参考信号端V1的信号提供给上拉节点N2。如
图4所示，放电控制电路5分别与放电控制信号端CS、第一参考信号端V1以及下拉节点N1耦接，以在放电控制信号端CS的控制下，将第一参考信号端V1的信号提供给下拉节点N1。
本发明实施例提供的上述移位寄存器单元可以实现双向扫描。其中，在正扫控制信号端的信号为有效电平信号，反扫控制信号端的信号为无效电平信号时，可以将第一输入信号端的信号提供给节点控制电路以及将第一时钟信号端的信号提供给复位电路，以实现正向扫描。反之，在正扫控制信号端的信号为无效电平信号，反扫控制信号端的信号为有效电平信号时，可以将第二输入信号端的信号提供给节点控制电路以及将第二时钟信号端的信号提供给复位电路，以实现反向扫描。
在具体实施时，在本发明实施例中，在正向扫描时，在第一输入信号端的有效脉冲信号为高电平信号时，第一参考信号端的信号为高电平信号，第二参考信号端的信号为低电平信号。在第一输入信号端的有效脉冲信号为低电平信号时，第一参考信号端的信号为低电平信号，第二参考信号端的信号为高电平信号。在反向扫描时，在第二输入信号端的有效脉冲信号为高电平信号时，第一参考信号端的信号为高电平信号，第二参考信号端的信号为低电平信号。在第二输入信号端的有效脉冲信号为低电平信号时，第一参考信号端的信号为低电平信号，第二参考信号端的信号为高电平信号。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
实施例一、
在具体实施时，在本发明实施例中，如图5所示，扫描控制电路1可以包括：第四晶体管M4、第五晶体管M5、第六晶体管M6以及第七晶体管M7；其中，第四晶体管M4的栅极与正扫控制信号端U2D耦接，第四晶体管M4的第一极与第一输入信号端INF耦接，第四晶体管M4的第二极分别与第五晶体管M5的第二极以及节点控制电路3耦接。第五晶体管M5的栅极与反扫控制信号端D2U耦接，第五晶体管M5的第一极与第二输入信号端INB耦接。第六晶体管M6的栅极与正扫控制信号端U2D耦接，第六晶体管M6的第一极与第一时钟信号端CKV1耦接，第六晶体管M6的第二极分别与第七晶体管M7的第二极以及复位电路2耦接。第七晶体管M7的栅极与反扫控制信号端D2U耦接，第七晶体管M7的第一极与第二时钟信号端CKV2耦接。
一般N型晶体管在高电平信号的控制下导通，在低电平信号的控制下截止；P型晶体管在低电平信号的控制下导通，在高电平信号的控制截止。在具体实施时，如图5所示，第四晶体管M4、第五晶体管M5、第六晶体管M6以及第七晶体管M7可以为N型晶体管，此时正扫控制信号端U2D与反扫控制信号端D2U的有效电平信号分别为高电平信号，无效电平信号分别为低电平信号。反之，第四至第七晶体管也可以为P型晶体管，此时，正扫控制信号端与反扫控制信号端的有效电平信号分别为低电平信号，无效电平信号分别为高电平信号，在此不作限定。
在具体实施时，在本发明实施例中，如图5所示，复位电路2可以包括：第八晶体管M8；其中，第八晶体管M8的栅极用于接收扫描控制电路1输出的信号，第八晶体管M8的第一极与第一参考信号端V1耦接，第八晶体管M8的第二极与下拉节点N1耦接。具体地，第八晶体管M8的栅极分别与第六晶体管M6的第二极以及第七晶体管M7的第二极耦接。
在具体实施时，在本发明实施例中，如图5所示，输出电路4可以包括：第九晶体管M9、第十晶体管M10、第一电容C1以及第二电容C2；其中，第九晶体管M9的栅极与上拉节点N2耦接，第九晶体管M9的第一极与第三时钟信号端CKV3耦接，第九晶体管M9的第二极与输出信号端GOT耦接。第十晶体管M10的栅极与下拉节点N1耦接，第十晶体管M10的第一极与第二参考信号端V2耦接，第十晶体管M10的第二极与输出信号端GOUT耦接。第一电容C1耦接于第十晶体管M10的栅极与第二参考信号端V2之间。第二电容C2耦接于上拉节点N2与输出信号端GOUT之间。
在具体实施时，在本发明实施例中，如图5所示，节点控制电路3可以包括：第十四晶体管M14、第十五晶体管M15以及第十六晶体管M16；其中，第十四晶体管M14的栅极与下拉节点N1耦接，第十四晶体管M14的第一极与第二参考信号端V2耦接，第十四晶体管M14的第二极分别与第十六晶体管M16的第二极以及上拉节点N2耦接。第十五晶体管M15的栅极用于接收扫描控制电路1输出的信号，第十五晶体管M15的第一极与第二参考信号端V2耦接，第十五晶体管M15的第二极与下拉节点N1耦接。第十六晶体管M16的栅极与第四时钟信号端CK4耦接，第十六晶体管M16的第一极与第十五晶体管M15的栅极耦接。
在具体实施时，在本发明实施例中，如图5所示，电荷释放电路6可以包括：第十九晶体管M19、第二十晶体管M20以及第二十一晶体管M21；其中，第十九晶体管M19的栅极与电荷释放信号端GAS耦接，第十九晶体管M19的第一极与第二参考信号端V2耦接，第十九晶体管M19的第二极与下拉节点N1耦接。第二十晶体管M20的栅极与电荷释放信号端GAS耦接，第二十晶体管M20的第一极与第二参考信号端V2耦接，第二十晶体管M20的第二极与上拉节点N2耦接。第二十一晶体管M21的栅极与电荷释放信号端GAS耦接，第二十一晶体管M21的第一极与第一参考信号端V1耦接，第二十一晶体管M21的第二极与输出信号GOUT端耦接。
在具体实施时，在本发明实施例中，如图5所示，放电控制信号端CS可以包括：第一子放电控制信号端CS1和第二子放电控制信号端CS2；放电控制电路5可以包括：第一晶体管M1与第二晶体管M2；其中，第一晶体管M1的栅极与第一子放电控制信号端CS1耦接，第一晶体管M1的第一极与上拉节点N2耦接，第一晶体管M1的第二极与第二晶体管M2的第一极耦接；第二晶体管M2的栅极与第二子放电控制信号端CS2耦接，第二晶体管M2的第二极与第一参考信号端V1耦接。
需要说明的是，本发明上述实施例中提到的晶体管可以是薄膜晶体管(TFT，ThinFilm Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。在具体实施中，可以根据晶体管的类型以及其栅极的信号，将晶体管的第一极作为其源极，第二极作为其漏极；或者，反之，将晶体管的第一极作为其漏极，第二极作为其源极，具体在此不做具体区分。
图5所示的移位寄存器单元采用的时序图可以如图6所示。下述描述中以1表示高电平信号，0表示低电平信号，其中，1和0代表其逻辑电平，仅是为了更好的解释本发明实施例提供的上述移位寄存器单元的工作过程，而不是在具体实施时施加在各晶体管的栅极上的电平。以下均是以正向扫描为例进行说明。具体选取图6中的T1、T2以及T3三个阶段。其中，T1阶段代表移位寄存器单元在正常显示的一帧扫描时间内的工作阶段。T2阶段代表控制移位寄存器单元的输出信号端GOUT拉高以控制像素电极释放电荷的阶段，T3阶段代表控制移位寄存器单元的输出信号端GOUT拉低的阶段。
在T1阶段中，又可以分为4个子阶段，即T11、T12、T13以及T14。并且，CS1＝0、CS2＝0、D2U＝0以及GSA＝0，因此第一晶体管M1、第二晶体管M2、第五晶体管M5、第七晶体管M7、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均截止。
在T11子阶段中，CKV1＝0、CKV3＝0、CKV4＝1、INF＝1，U2D＝1。由于U2D＝1，因此第四晶体管M4与第六晶体管M6均导通。导通的第六晶体管M6将第一时钟信号端CKV1的低电平信号提供给第八晶体管M8的栅极，控制第八晶体管M8截止。导通的第四晶体管M4将第一输入信号端INF的高电平信号提供给第十五晶体管M15，则第十五晶体管M15导通以将第二参考信号端V2的低电平信号提供给下拉节点N1，使下拉节点N1的信号为低电平信号，以控制第十晶体管M10与第十四晶体管M14截止。由于CKV4＝1，因此第十六晶体管M16导通，并将第一输入信号端INF的高电平信号提供给上拉节点N2，使上拉节点N2的信号为高电平信号，以控制第九晶体管M9导通，以将第三时钟信号端CKV3的低电平信号提供给输出信号端GOUT，对第二电容C2充电以及使输出信号端GOUT输出低电平的扫描信号。
在T12子阶段中，CKV1＝0、CKV3＝0、CKV4＝0、INF＝0，U2D＝1。由于U2D＝1，因此第四晶体管M4与第六晶体管M6均导通。导通的第六晶体管M6将第一时钟信号端CKV1的低电平信号提供给第八晶体管M8的栅极，控制第八晶体管M8截止。导通的第四晶体管M4将第一输入信号端INF的低电平信号提供给第十五晶体管M15，控制第十五晶体管M15截止。由于CKV4＝0，因此第十六晶体管M16截止，因此上拉节点N2与下拉节点N1浮接。由于第一电容C1的作用，可以保持下拉节点N1的信号为低电平信号，以控制第十晶体管M10与第十四晶体管M14截止。由于第二电容C2的作用，可以保持上拉节点N2的信号为高电平信号，以控制第九晶体管M9导通，并将第三时钟信号端CKV3的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平的扫描信号。
在T13子阶段中，CKV1＝0、CKV3＝1、CKV4＝0、INF＝0，U2D＝1。由于U2D＝1，因此第四晶体管M4与第六晶体管M6均导通。导通的第六晶体管M6将第一时钟信号端CKV1的低电平信号提供给第八晶体管M8的栅极，控制第八晶体管M8截止。导通的第四晶体管M4将第一输入信号端INF的低电平信号提供给第十五晶体管M15，控制第十五晶体管M15截止。由于CKV4＝0，因此第十六晶体管M16截止，因此上拉节点N2与下拉节点N1浮接。由于第一电容C1的作用，可以保持下拉节点N1的信号为低电平信号，以控制第十晶体管M10与第十四晶体管M14截止。由于第二电容C2的作用，可以保持上拉节点N2的信号为高电平信号，以控制第九晶体管M9导通，并将第三时钟信号端CKV3的高电平信号提供给输出信号端GOUT，使输出信号端GOUT输出高电平的扫描信号。由于下拉节点N1浮接且由于第二电容C2的自举作用可以使下拉节点N1的电平拉高，以控制第九晶体管M9完全导通，以将第三时钟信号端CKV3的高电平信号可以无电压损失的提供给输出信号端GOUT，使输出信号端GOUT输出高电平的扫描信号。
在T14子阶段中，CKV1＝1、CKV3＝0、CKV4＝0、INF＝0，U2D＝1。由于U2D＝1，因此第四晶体管M4与第六晶体管M6均导通。导通的第四晶体管M4将第一输入信号端INF的低电平信号提供给第十五晶体管M15，控制第十五晶体管M15截止。导通的第六晶体管M6将第一时钟信号端CKV1的高电平信号提供给第八晶体管M8的栅极，控制第八晶体管M8导通以将第一参考信号端V1的高电平信号提供给下拉节点N1，使下拉节点N1的信号为高电平信号，以控制第十晶体管M10与第十四晶体管M14导通。由于CKV4＝0，因此第十六晶体管M16截止。导通的第十四晶体管M14将第二参考信号端V2的低电平信号提供给上拉节点N2，以控制第九晶体管M9截止。导通的第十晶体管M10将第二参考信号端V2的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平的扫描信号。
之后，在CKV4＝1时，第十六晶体管M16导通，以将第一输入端INF的低电平信号提供给上拉节点N2，拉低上拉节点N2的电平，以控制第九晶体管M9截止。在CKV1＝1时，控制第八晶体管M8导通以将第一参考信号端V1的高电平信号提供给下拉节点N1，拉高下拉节点N1的电平，以控制第十晶体管M10与第十四晶体管M14导通。导通的第十晶体管M10使输出信号端GOUT输出低电平信号。导通的第十四晶体管M14将第二参考信号端V2的低电平信号提供给上拉节点N2，拉低上拉节点N2的电平。具体过程参见上述描述，在此不作赘述。
在显示面板关机或突然断电时，为了改善关机残影问题，一般向栅线传输高电平信号以控制阵列基板中的TFT全部打开，以使像素电极与数据线导通，此时数据线与接地端GND导通，从而释放电荷。此时各时钟信号端的信号均变为低电平信号。具体地，在T2阶段进行释放电荷的工作过程。由于CS1＝0、CS2＝0、D2U＝0、CKV1＝0以及CKV4＝0，因此第一晶体管M1、第二晶体管M2、第五晶体管M5、第七晶体管M7、第八晶体管M8以及第十六晶体管M16均截止。由于GSA＝1，因此第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均导通。导通的第十九晶体管M19将第二参考信号端V2的低电平信号提供给下拉节点N1，使下拉节点N1的信号为低电平信号，以控制第十晶体管M10与第十四晶体管M14截止。导通的第二十晶体管M20将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9截止。导通的第二十一晶体管M21将第一参考信号端V1的高电平信号提供给输出信号端GOUT，使输出信号端GOUT输出高电平信号，以控制显示面板中的TFT均打开，以控制像素电极释放电荷。
为了改善在T2阶段完成之后直接进行正常显示扫描时的大电流问题，设置了T3阶段。在T3阶段中，各时钟信号端的信号均变为低电平信号。由于D2U＝0、CKV1＝0、CKV4＝0以及GAS＝0，因此第五晶体管M5、第七晶体管M7、第八晶体管M8、第十六晶体管M16、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均截止。由于CS1＝1且CS2＝1、因此第一晶体管M1与第二晶体管M2均导通，以将第一参考信号端V1的高电平信号提供给上拉节点N2，从而控制第九晶体管M9导通以将第三时钟信号端CKV3的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。这样T3阶段之后再进行正常显示扫描时，可以使显示面板中的栅线保持为低电平信号，使得移位寄存器单元的第一输入信号端INF与第二输入信号端INB输入的信号可以为低电平信号，从而在正向扫描且在第一输入信号端INF的有效脉冲信号未出现时，可以控制第十五晶体管M15截止。同理，在反向扫描且在第二输入信号端INB的有效脉冲信号未出现时，可以控制第十五晶体管M15截止。进而可以改善第一参考信号端V1与第二参考信号端V2直接导通而造成的大电流问题。
进一步地，为了提高移位寄存器单元的稳定性，在T3阶段之后还可以将下拉节点N1的信号重置为高电平信号，将上拉节点N2的信号重置为低电平信号，即分别与T14子阶段中下拉节点N1与上拉节点N2的信号相同。具体地，在T4阶段中，各时钟信号端的信号均变为高电平信号。并且，由于CS1＝0、CS2＝0、D2U＝0以及GSA＝0，因此第一晶体管M1、第二晶体管M2、第五晶体管M5、第七晶体管M7、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均截止。由于U2D＝1，因此第四晶体管M4与第六晶体管M6均导通。导通的第四晶体管M4将第一输入信号端INF的低电平信号提供给第十五晶体管M15，控制第十五晶体管M15截止。导通的第六晶体管M6将第一时钟信号端CKV1的高电平信号提供给第八晶体管M8的栅极，控制第八晶体管M8导通以将第一参考信号端V1的高电平信号提供给下拉节点N1，使下拉节点N1的信号为高电平信号，以控制第十晶体管M10与第十四晶体管M14导通。导通的第十晶体管M10使输出信号端GOUT输出低电平信号。导通的第十四晶体管M14将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9截止。由于CKV4＝1，因此第十六晶体管M16导通以将第一输入信号端INF的低电平信号提供给上拉节点N2，进一步使上拉节点N2的信号为低电平信号。
在T4阶段之后，可以控制移位寄存器单元直接进行正常扫描驱动，其工作可以参见T1阶段的工作过程，在此不作赘述。
在具体实施时，上述T1、T2、T3、T4所用的时长可以分别为一帧扫描时间的时长。当然，在实际应用中，也可以根据实际应用环境来设计其所用的时长，在此不作限定。
在反向扫描时，正扫控制信号端U2D与反扫控制信号端D2U的信号相反，并且第二时钟信号端CKV2的信号可以对应设置，其具体工作过程参见上述正向扫描的工作过程，在此不作赘述。
实施例二、
本发明实施例二提供的移位寄存器单元与实施例一提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。
为了进一步使下拉节点N1的信号稳定，在具体实施时，在本发明实施例中，如图7所示，移位寄存器单元还可以包括：第十七晶体管M17；其中，第十七晶体管M17的栅极与上拉节点N2耦接，第十七晶体管M17的第一极与第二参考信号端V2耦接，第十七晶体管M17的第二极与下拉节点N1耦接。
为了进一步使上拉节点N2的信号稳定，在具体实施时，在本发明实施例中，如图7所示，移位寄存器单元还可以包括：第十八晶体管M18；其中，第十八晶体管M18的栅极用于接收扫描控制电路1输出的时钟信号，第十八晶体管M18的第一极用于接收扫描控制电路1输出的输入信号，第十八晶体管M18的第二极与上拉节点N2耦接。具体地，第十八晶体管M18的栅极分别与第六晶体管M6以及第七晶体管M7的第二极耦接，第十八晶体管M18的第一极分别与第四晶体管M4的第二极以及第五晶体管M5的第二极耦接。
在上拉节点N2拉高时，为了进一步保持上拉节点N2的电平。在具体实施时，在本发明实施例中，如图7所示，输出电路4还可以包括：第十一晶体管M11；其中，上拉节点N2通过第十一晶体管M11分别与第九晶体管M9的栅极以及第二电容C2耦接；并且，第十一晶体管M11的栅极与第一参考信号端V1耦接，第十一晶体管M11的第一极与上拉节点N2耦接，第十一晶体管M11的第二极分别与第九晶体管M9的栅极以及第二电容C2耦接，第十一晶体管M11的第一极分别与第十六晶体管M16的第二极以及第十四晶体管M14的第二极耦接。
图7所示的移位寄存器单元采用的时序图可以如图6所示。并且，实施例二提供的移位寄存器单元与实施例一提供的移位寄存器单元的工作过程相类似，相同的部分在此不再赘述，下面只说明不同的部分。
在上拉节点N2的信号为高电平信号时，还可以控制第十七晶体管M17导通以将第二参考信号端V2的低电平信号提供给下拉节点N1，进一步保证下拉节点N1的信号为低电平信号。
在CKV1＝1时，还可以控制第十八晶体管M18导通以将第一输入信号端INF的低电平信号提供给上拉节点N2，从而可以及时将上拉节点N2的信号拉低，提高移位寄存器单元的稳定性。
在T13子阶段中时，由于第二电容C2将上拉节点N2的信号保持为高电平信号，因此第九晶体管M9导通，以将第三时钟信号端CKV3的高电平信号提供给输出信号端GOUT。由于第二电容C2的自举作用可以将与第九晶体管M9的栅极连接的第二电容C2的一端拉高。由于第十一晶体管的作用，在该第二电容C2的一端拉高到一定电平时，上拉节点N2的电平也拉高，从而降低第九晶体管M9的栅极漏电，提高输出稳定性。
实施例三、
本发明实施例三提供的移位寄存器单元与实施例二提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。
为了减少信号线的设置，节省信号端口数量，节省布线空间，进一步地，在具体实施时，可以将第一子放电控制信号端与正扫控制信号端设置为同一信号端，以及将第二子放电控制信号端与反扫控制信号端设置为同一信号端。具体地，如图8所示，第一晶体管M1的栅极、第四晶体管M4的栅极以及第六晶体管M6的栅极均与正扫控制信号端U2D耦接。第二晶体管M2的栅极、第五晶体管M5的栅极以及第七晶体管M7的栅极均与反扫控制信号端D2U耦接。
图8所示的移位寄存器单元采用的时序图可以如图9所示。并且，实施例三提供的移位寄存器单元与实施例二提供的移位寄存器单元的工作过程相类似，相同的部分在此不再赘述，下面只说明不同的部分。
在T1、T2以及T4阶段中，由于U2D＝1，因此第一晶体管M1导通，但是由于D2U＝0，因此第二晶体管M2截止。因此第一晶体管M1与第二晶体管M2不能将第一参考信号端V1的高电平信号提供给上拉节点N2。在T3阶段中，由于U2D＝1，因此第一晶体管M1导通，并且D2U＝1，因此第二晶体管M2导通，从而可以将第一参考信号端V1的高电平信号提供给上拉节点N2，从而控制第九晶体管M9导通以将第三时钟信号端CKV3的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。
实施例四、
本发明实施例四提供的移位寄存器单元与实施例二提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。
在具体实施时，放电控制电路的具体结构也可以采用其他实施方式。在本发明实施例中，如图10所示，放电控制电路5也可以包括：第三晶体管M3；其中，第三晶体管M3的栅极与放电控制信号端CS耦接，第三晶体管M3的第一极与第一参考信号端V1耦接，第三晶体管M3的第二极与上拉节点N2耦接。这样可以减少晶体管的数量设置，进一步减低移位寄存器单元的占用空间以及减少功耗。
图10所示的移位寄存器单元采用的时序图可以如图11所示。并且，实施例四提供的移位寄存器单元与实施例二提供的移位寄存器单元的工作过程相类似，相同的部分在此不再赘述，下面只说明不同的部分。在T1、T2以及T4阶段中，由于CS＝0，因此第三晶体管M3截止。在T3阶段中，由于CS＝1，因此第三晶体管M3导通，以将第一参考信号端V1的高电平信号提供给上拉节点N2，从而控制第九晶体管M9导通以将第三时钟信号端CKV3的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。
实施例五、
本发明实施例五提供的移位寄存器单元与实施例一提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。在具体实施时，本发明实施例提供的移位寄存器单元中的节点控制电路也可以采用其他具体实施方式。具体地，如图12所示，节点控制电路3具体也可以包括：第十二晶体管M12与第十三晶体管M13；其中，第十二晶体管M12的栅极与下拉节点N1耦接，第十二晶体管M12的第一极与第二参考信号端V2耦接，第十二晶体管M12的第二极分别与第十三晶体管M13的栅极以及上拉节点N2耦接。第十三晶体管M13的栅极用于接收扫描控制电路1输出的信号，第十三晶体管M13的第一极与第二参考信号端V2耦接，第十三晶体管M13的第二极与下拉节点N1耦接。其中，第十三晶体管M13的栅极分别与第四晶体管M4的第二极以及第五晶体管M5的第二极耦接。
图12所示的移位寄存器单元采用的时序图可以如图13所示。具体选取图13中的T1、T2以及T3三个阶段。其中，T1阶段代表移位寄存器单元在正常显示的一帧扫描时间内的工作阶段。T2阶段代表控制移位寄存器单元的输出信号端GOUT拉高以控制像素电极释放电荷的阶段，T3阶段代表控制移位寄存器单元的输出信号端GOUT拉低的阶段。
在T1阶段中，又可以分为3个子阶段，即T11、T12、T13。并且，CS1＝0、CS2＝0、D2U＝0以及GSA＝0，因此第一晶体管M1、第二晶体管M2、第五晶体管M5、第七晶体管M7、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均截止。
在T11子阶段中，CKV1＝0、CKV2＝1、CKV3＝0、INF＝1，U2D＝1。由于U2D＝1，因此第四晶体管M4与第六晶体管M6均导通。导通的第六晶体管M6将第一时钟信号端CKV1的低电平信号提供给第八晶体管M8的栅极，控制第八晶体管M8截止。导通的第四晶体管M4将第一输入信号端INF的高电平信号提供给上拉节点N2，使上拉节点N2的信号为高电平信号，控制第十三晶体管M13导通以将第二参考信号端V2的低电平信号提供给下拉节点N1，使下拉节点N1的信号为低电平信号，以控制第十晶体管M10与第十四晶体管M14截止。由于第十一晶体管M11在第一参考信号端V1的高电平信号的控制下导通，从而使第九晶体管M9导通以将第三时钟信号端CKV3的低电平信号提供给输出信号端GOUT，对第二电容C2充电以及使输出信号端GOUT输出低电平的扫描信号。
在T12子阶段中，CKV1＝0、CKV2＝0、CKV3＝1、INF＝0，U2D＝0。由于U2D＝0，因此第四晶体管M4与第六晶体管M6均截止。因此，上拉节点N2浮接。由于第二电容C2的作用，可以保持上拉节点N2的信号为高电平信号，以控制第九晶体管M9导通，以将第三时钟信号端CKV3的高电平信号提供给输出信号端GOUT，由于第二电容C2的自举作用可以使其与第九晶体管M9的栅极连接的一端的电平拉高，从而使第九晶体管M9完全导通，以将第三时钟信号端CKV3的高电平信号无电压损失的提供给输出信号端GOUT，使输出信号端GOUT输出高电平的扫描信号。导通的第十三晶体管M13可以将第二参考信号端V2的低电平信号提供给下拉节点N1，使下拉节点N1的信号为低电平信号，以控制第十晶体管M10与第十四晶体管M14截止。其中，由于第十一晶体管M11的作用，可以改善第九晶体管M9的栅极的电平的漏电流问题。
在T13子阶段中，CKV1＝1、CKV2＝0、CKV3＝0、INF＝0，U2D＝1。由于U2D＝1，因此第四晶体管M4与第六晶体管M6均导通。导通的第四晶体管M4将第一输入信号端INF的低电平信号提供给上拉节点N1，以控制第九晶体管M9以及第十三晶体管M13截止。导通的第六晶体管M6将第一时钟信号端CKV1的高电平信号提供给第八晶体管M8的栅极，控制第八晶体管M8导通以将第一参考信号端V1的高电平信号提供给下拉节点N1，使下拉节点N1的信号为高电平信号，以控制第十晶体管M10与第十二晶体管M12导通。导通的第十二晶体管M12将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9截止。导通的第十晶体管M10将第二参考信号端V2的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平的扫描信号。
之后，在CKV1＝1时，控制第八晶体管M8导通以将第一参考信号端V1的高电平信号提供给下拉节点N1，拉高下拉节点N1的电平，以控制第十晶体管M10与第十二晶体管M12导通。导通的第十晶体管M10使输出信号端GOUT输出低电平信号。导通的第十四晶体管M14将第二参考信号端V2的低电平信号提供给上拉节点N2，拉低上拉节点N2的电平。具体过程参见上述描述，在此不作赘述。
在显示面板关机或突然断电时，为了改善关机残影问题，一般向栅线传输高电平信号以控制阵列基板中的TFT全部打开，释放电荷。各时钟信号端的信号均变为低电平信号。具体地，在T2阶段进行释放电荷的工作过程。由于CS1＝0、CS2＝0、D2U＝0以及CKV1＝0，因此第一晶体管M1、第二晶体管M2、第五晶体管M5、第七晶体管M7以及第八晶体管M8均截止。由于GSA＝1，因此第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均导通。导通的第十九晶体管M19将第二参考信号端V2的低电平信号提供给下拉节点N1，使下拉节点N1的信号为低电平信号，以控制第十晶体管M10与第十四晶体管M14截止。导通的第二十晶体管M20将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9截止。导通的第二十一晶体管M21将第一参考信号端V1的高电平信号提供给输出信号端GOUT，使输出信号端GOUT输出高电平信号，以控制显示面板中的TFT均打开，以控制像素电极释放电荷。
为了改善在T2阶段完成之后直接进行正常显示扫描时的大电流问题，设置了T3阶段。在T3阶段中，各时钟信号端的信号均变为低电平信号。由于U2D＝0，D2U＝0、CKV1＝0以及GAS＝0，因此第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均截止。由于CS1＝1且CS2＝1、因此第一晶体管M1与第二晶体管M2均导通，以将第一参考信号端V1的高电平信号提供给上拉节点N2，控制第九晶体管M9与第十三晶体管M13均导通。导通的第十三晶体管M13将第二参考信号端V2的低电平信号提供给下拉节点N1，以控制第十二晶体管M12以及第十晶体管M10截止。导通的第九晶体管M9将第三时钟信号端CKV3的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。这样T3阶段之后再进行正常显示扫描时，可以使显示面板中的栅线保持为低电平信号，使得移位寄存器单元的第一输入信号端INF与第二输入信号端INB输入的信号可以为低电平信号，从而在正向扫描且在第一输入信号端INF的有效脉冲信号未出现时，可以控制第十三晶体管M13截止。同理，在反向扫描且在第二输入信号端INB的有效脉冲信号未出现时，可以控制第十三晶体管M13截止。进而可以改善第一参考信号端V1与第二参考信号端V2直接导通而造成的低大电流问题。
进一步地，为了提高移位寄存器单元的稳定性，在T3阶段之后还可以将下拉节点N1的信号设置为高电平信号，将上拉节点N2的信号设置为低电平信号。具体地，在T4阶段中，各时钟信号端的信号均变为高电平信号。并且，由于CS1＝0、CS2＝0、D2U＝0以及GSA＝0，因此第一晶体管M1、第二晶体管M2、第五晶体管M5、第七晶体管M7、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均截止。由于U2D＝1，因此第四晶体管M4与第六晶体管M6均导通。导通的第六晶体管M6将第一时钟信号端CKV1的高电平信号提供给第八晶体管M8的栅极，控制第八晶体管M8导通以将第一参考信号端V1的高电平信号提供给下拉节点N1，使下拉节点N1的信号为高电平信号，以控制第十晶体管M10与第十四晶体管M14导通。导通的第十晶体管M10使输出信号端GOUT输出低电平信号。导通的第十四晶体管M14将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9截止。导通的第四晶体管M4将第一输入信号端INF的低电平信号提供给上拉节点N2，进一步使上拉节点N2的信号为低电平信号。
在T4阶段之后，可以控制移位寄存器单元直接进行正常扫描驱动，其工作可以参见T1阶段的工作过程，在此不作赘述。
在反向扫描时，正扫控制信号端U2D与反扫控制信号端D2U的信号相反，并且第二时钟信号端CKV2的信号可以对应设置，其具体工作过程参见上述正向扫描的工作过程，在此不作赘述。
实施例六、
本发明实施例六提供的移位寄存器单元与实施例五提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。在具体实施时，本发明实施例提供的移位寄存器单元中的放电控制电路的具体结构也可以采用其他实施方式。在本发明实施例中，如图14所示，放电控制电路5也可以包括：第三晶体管M3；其中，第三晶体管M3的栅极与放电控制信号端CS耦接，第三晶体管M3的第一极与第一参考信号端V1耦接，第三晶体管M3的第二极与上拉节点N2耦接。
通过实施例五可知，第一子放电控制信号端CS1和第二子放电控制信号端CS2的信号可以相同，因此实施例六中的放电控制信号端CS可以采用第一子放电控制信号端CS1和第二子放电控制信号端CS2中的一个信号端的信号即可。图14所示的移位寄存器单元的工作过程可以参见实施例五中的移位寄存器单元的工作过程，在此不作赘述。
实施例七、
本发明实施例七提供的移位寄存器单元与实施例一和实施例二提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。在具体实施时，本发明实施例提供的移位寄存器单元中的放电控制电路5也可以与下拉节点N1耦接。
具体地，在具体实施时，如图15所示，放电控制信号端CS可以包括：第一子放电控制信号端CS1和第二子放电控制信号端CS2；放电控制电路5可以包括：第一晶体管M1与第二晶体管M2；其中，第一晶体管M1的栅极与第一子放电控制信号端CS1耦接，第一晶体管M1的第一极与下拉节点N1耦接，第一晶体管M1的第二极与第二晶体管M2的第一极耦接；第二晶体管M2的栅极与第二子放电控制信号端CS2耦接，第二晶体管M2的第二极与第一参考信号端V1耦接。
图15所示的移位寄存器单元采用的时序图可以如图6所示。并且，实施例七提供的移位寄存器单元与实施例二提供的移位寄存器单元的工作过程相类似，相同的部分在此不再赘述，下面只说明不同的部分。在T3阶段中，各时钟信号端的信号均变为低电平信号。由于D2U＝0、CKV1＝0、CKV4＝0以及GAS＝0，因此第五晶体管M5、第七晶体管M7、第八晶体管M8、第十八晶体管M18、第十六晶体管M16、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均截止。由于CS1＝1且CS2＝1、因此第一晶体管M1与第二晶体管M2均导通，以将第一参考信号端V1的高电平信号提供给下拉节点N1，从而控制第十晶体管M10与第十四晶体管M14导通。导通的第十四晶体管M14将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9以及第十七晶体管M17截止。导通的第十晶体管M10将第二参考信号端V2的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。
由于在T3阶段中，已经使上拉节点N2的信号为低电平信号，以及使下拉节点N1的信号为高电平信号，因此，可以不用设置图6中的T4阶段，而可以控制移位寄存器单元直接进行正常扫描驱动，其工作可以参见T1阶段的工作过程，在此不作赘述。这样可以降低消耗的时间。
实施例八、
本发明实施例八提供的移位寄存器单元与实施例七提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。
为了减少信号线的设置，节省信号端口数量，节省布线空间，进一步地，在具体实施时，可以将第一子放电控制信号端与正扫控制信号端设置为同一信号端，以及将第二子放电控制信号端与反扫控制信号端设置为同一信号端。具体地，如图16所示，第一晶体管M1的栅极、第四晶体管M4的栅极以及第六晶体管M6的栅极均与正扫控制信号端U2D耦接。第二晶体管M2的栅极、第五晶体管M5的栅极以及第七晶体管M7的栅极均与反扫控制信号端D2U耦接。
图16所示的移位寄存器单元采用的时序图可以如图9所示。并且，实施例八提供的移位寄存器单元与实施例七提供的移位寄存器单元的工作过程相类似，相同的部分在此不再赘述，下面只说明不同的部分。
在T1与T2阶段中，由于U2D＝1，因此第一晶体管M1导通，但是由于D2U＝0，因此第二晶体管M2截止。因此第一晶体管M1与第二晶体管M2不能将第一参考信号端V1的高电平信号提供给下拉节点N1。在T3阶段中，由于U2D＝1，因此第一晶体管M1导通，并且D2U＝1，因此第二晶体管M2导通，从而可以将第一参考信号端V1的高电平信号提供给下拉节点N1，从而控制第十晶体管M10与第十四晶体管M14导通。导通的第十四晶体管M14将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9以及第十七晶体管M17截止。导通的第十晶体管M10将第二参考信号端V2的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。
实施例九、
本发明实施例九提供的移位寄存器单元与实施例七提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。
在具体实施时，放电控制电路的具体结构也可以采用其他实施方式。在本发明实施例中，如图17所示，放电控制电路5也可以包括：第三晶体管M3；其中，第三晶体管M3的栅极与放电控制信号端CS耦接，第三晶体管M3的第一极与第一参考信号端V1耦接，第三晶体管M3的第二极与下拉节点N1耦接。
图17所示的移位寄存器单元采用的时序图可以如图11所示。并且，实施例九提供的移位寄存器单元与实施例四提供的移位寄存器单元的工作过程相类似，相同的部分在此不再赘述，下面只说明不同的部分。在T1与T2阶段中，由于CS＝0，因此第三晶体管M3截止。在T3阶段中，由于CS＝1，因此第三晶体管M3，从而可以将第一参考信号端V1的高电平信号提供给下拉节点N1，从而控制第十晶体管M10与第十四晶体管M14导通。导通的第十四晶体管M14将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9以及第十七晶体管M17截止。导通的第十晶体管M10将第二参考信号端V2的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。
实施例十、
本发明实施例十提供的移位寄存器单元与实施例七提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。在具体实施时，本发明实施例提供的移位寄存器单元中的节点控制电路也可以采用其他具体实施方式。具体地，如图18所示，节点控制电路3具体也可以包括：第十二晶体管M12与第十三晶体管M13；其中，第十二晶体管M12的栅极与下拉节点N1耦接，第十二晶体管M12的第一极与第二参考信号端V2耦接，第十二晶体管M12的第二极分别与第十三晶体管M13的栅极以及上拉节点N2耦接；第十三晶体管M13的栅极用于接收扫描控制电路1输出的信号，第十三晶体管M13的第一极与第二参考信号端V2耦接，第十三晶体管M13的第二极与下拉节点N1耦接。其中，第十三晶体管M13的栅极与第十二晶体管M12的第二极均与第四晶体管M4的第二极以及第五晶体管M5的第二极耦接。
图18所示的移位寄存器单元采用的时序图可以如图13所示。并且，实施例十提供的移位寄存器单元与实施例五提供的移位寄存器单元的工作过程相类似，相同的部分在此不再赘述，下面只说明不同的部分。在T3阶段中，各时钟信号端的信号均变为低电平信号。由于U2D＝0、D2U＝0以及GAS＝0，因此第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均截止。由于CS1＝1且CS2＝1、因此第一晶体管M1与第二晶体管M2均导通，以将第一参考信号端V1的高电平信号提供给下拉节点N1，使下拉节点N1的信号为高电平信号，从而控制第十晶体管M10与第十二晶体管M12导通。导通的第十二晶体管M12将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9以及第十三晶体管M13截止。导通的第十晶体管M10将第二参考信号端V2的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。
实施例十一、
本发明实施例十一提供的移位寄存器单元与实施例十提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。
为了减少信号线的设置，节省信号端口数量，节省布线空间，进一步地，在具体实施时，可以将第一子放电控制信号端与正扫控制信号端设置为同一信号端，以及将第二子放电控制信号端与反扫控制信号端设置为同一信号端。具体地，如图19所示，第一晶体管M1的栅极、第四晶体管M4的栅极以及第六晶体管M6的栅极均与正扫控制信号端U2D耦接。第二晶体管M2的栅极、第五晶体管M5的栅极以及第七晶体管M7的栅极均与反扫控制信号端D2U耦接。
图19所示的移位寄存器单元采用的时序图可以如图21所示。并且，实施例十一提供的移位寄存器单元与实施例十提供的移位寄存器单元的工作过程相类似，相同的部分在此不再赘述，下面只说明不同的部分。
在T3阶段中，由于GAS＝0，因此第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21均截止。由于U2D＝1，因此第四晶体管M4、第六晶体管M6以及第一晶体管M1均导通。由于D2U＝1，因此第五晶体管M5、第七晶体管M7以及第二晶体管M2均导通。由于第六晶体管M6与第七晶体管M7导通，可以将时钟信号端的低电平信号提供给第八晶体管M8，控制第八晶体管M8截止。由于第一晶体管M1与第二晶体管M2均导通，可以将第一参考信号端V1的高电平信号提供给下拉节点N1，使下拉节点N1的信号为高电平信号，从而控制第十晶体管M10与第十二晶体管M12导通。导通的第十二晶体管M12将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9以及第十三晶体管M13截止。导通的第十晶体管M10将第二参考信号端V2的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。
实施例十二、
本发明实施例十二提供的移位寄存器单元与实施例十提供的移位寄存器单元相同的部分在此不再赘述，下面只说明不同的部分。
在具体实施时，放电控制电路的具体结构也可以采用其他实施方式。在本发明实施例中，如图20所示，放电控制电路5也可以包括：第三晶体管M3；其中，第三晶体管M3的栅极与放电控制信号端CS耦接，第三晶体管M3的第一极与第一参考信号端V1耦接，第三晶体管M3的第二极与下拉节点N1耦接。
图20所示的移位寄存器单元的放电控制信号端CS可以采用图6所示的第一子放电控制信号端CS1或第二子放电控制信号端CS2中的一个信号端的信号。并且，实施例十一提供的移位寄存器单元与实施例十提供的移位寄存器单元的工作过程相类似，相同的部分在此不再赘述，下面只说明不同的部分。在T1与T2阶段中，由于CS＝0，因此第三晶体管M3截止。在T3阶段中，由于CS＝1，因此第三晶体管M3导通，以将第一参考信号端V1的高电平信号提供给下拉节点N1，从而控制第十晶体管M10与第十四晶体管M14导通。导通的第十四晶体管M14将第二参考信号端V2的低电平信号提供给上拉节点N2，使上拉节点N2的信号为低电平信号，以控制第九晶体管M9以及第十七晶体管M17截止。导通的第十晶体管M10将第二参考信号端V2的低电平信号提供给输出信号端GOUT，使输出信号端GOUT输出低电平信号，从而将输出信号端GOUT的电平拉低。
本发明实施例仅是以移位寄存器单元中的晶体管为N型晶体管为例进行说明的，对于晶体管为P型晶体管的情况，设计原理与本发明相同，也属于本发明保护的范围。
基于同一发明构思，本发明实施例还提供一种栅极驱动电路，如图22所示，可以包括：级联的N个本发明实施例提供的移位寄存器单元；其中，N为大于1的整数。
具体地，在栅极驱动电路中，如图22所示，第1级移位寄存器单元SR(1)的第一输入信号端INF与正扫帧触发信号端STVF耦接；除第1级移位寄存器单元SR(1)之外，第n级移位寄存器单元SR(n)的第一输入信号端INF与第n-1级移位寄存器单元SR(n-1)的输出信号端GOUT耦接；第N级移位寄存器单元SR(N)的第一输入信号端INF与第N-1级移位寄存器单元SR(N-1)的输出信号端GOUT耦接；其中，n为大于或等于1且小于或等于N-1的整数。这样可以实现正向扫描驱动。
或者，在栅极驱动电路中，如图22所示，第N级移位寄存器单元SR(N)的第二输入信号端INB与反扫帧触发信号端STVB耦接；除第N级移位寄存器单元SR(N)之外，第n级移位寄存器单元SR(n)的第二输入信号端INB与第n+1级移位寄存器单元SR(n+1)的输出信号端GOUT耦接；第1级移位寄存器单元SR(1)的第二输入信号端INB与第2级移位寄存器单元SR(2)的输出信号端GOUT耦接。这样可以实现反向扫描驱动。
进一步地，为了可以在正向扫描和反向扫描驱动两种模式下进行切换，在具体实施时，如图22所示，第1级移位寄存器单元SR(1)的第一输入信号端INF与正扫帧触发信号端STVF耦接；除第1级移位寄存器单元SR(1)之外，第n级移位寄存器单元SR(n)的第一输入信号端INF与第n-1级移位寄存器单元SR(n-1)的输出信号端GOUT耦接；第N级移位寄存器单元SR(N)的第一输入信号端INF与第N-1级移位寄存器单元SR(N-1)的输出信号端GOUT耦接。并且，第N级移位寄存器单元SR(N)的第二输入信号端INB与反扫帧触发信号端STVB耦接；除第N级移位寄存器单元SR(N)之外，第n级移位寄存器单元SR(n)的第二输入信号端INB与第n+1级移位寄存器单元SR(n+1)的输出信号端GOUT耦接；第1级移位寄存器单元SR(1)的第二输入信号端INB与第2级移位寄存器单元SR(2)的输出信号端GOUT耦接。这样可以在正向扫描与反向扫描之间进行切换。
具体地，上述栅极驱动电路中的每个移位寄存器单元的具体结构与本发明上述移位寄存器单元在功能和结构上均相同，重复之处不再赘述。
在具体实施时，在本发明实施例提供的移位寄存器单元中的节点控制电路包括第十四晶体管、第十五晶体管以及第十六晶体管时，在本发明实施例提供的栅极驱动电路中，第2k-1级移位寄存器单元的第一时钟信号端CKV1与第2k级移位寄存器单元的第二时钟信号端CKV2均与同一时钟线，即第一时钟线ck1耦接，第2k-1级移位寄存器单元的第二时钟信号端CKV2与第2k级移位寄存器单元的第一时钟信号端CKV1均与同一时钟线，即第二时钟线ck2耦接，第2k-1级移位寄存器单元的第三时钟信号端CKV3与第2k级移位寄存器单元的第四时钟信号端CKV4均与同一时钟线，即第三时钟线ck3耦接，第2k-1级移位寄存器单元的第四时钟信号端CKV4与第2k级移位寄存器单元的第三时钟信号端CKV3均与同一时钟线，即第四时钟线ck4耦接；其中，k为正整数。在实际应用中，通过向第一时钟线ck1、第二时钟线ck2、第三时钟线ck3以及第四时钟线ck4分别输入相应的时钟信号，以控制各级移位寄存器单元进行正向扫描或反向扫描。
在具体实施时，在本发明实施例提供的移位寄存器单元中的节点控制电路包括第十二晶体管与第十三晶体管时，在本发明实施例提供的栅极驱动电路中，第4k-3级移位寄存器单元的第一时钟信号端CKV1、第4k-2级移位寄存器单元的第三时钟信号端CKV3、第4k-1级移位寄存器单元的第二时钟信号端CKV2均与同一时钟线，即第一时钟线ck1耦接。第4k-3级移位寄存器单元的第二时钟信号端CKV2、第4k-1级移位寄存器单元的第一时钟信号端CKV1、第4k级移位寄存器单元的第三时钟信号端CKV3均与同一时钟线，即第二时钟线ck2耦接。第4k-3级移位寄存器单元的第三时钟信号端CKV3、第4k-2级移位寄存器单元的第二时钟信号端CKV2、第4k级移位寄存器单元的第一时钟信号端CKV1均与同一时钟线，即第三时钟线ck3耦接。第4k-2级移位寄存器单元的第二一时钟信号端CKV1、第4k-1级移位寄存器单元的第三时钟信号端CKV3、第4k级移位寄存器单元的第二时钟信号端CKV2均与同一时钟线，即第四时钟线ck4耦接。在实际应用中，通过向第一时钟线ck1、第二时钟线ck2、第三时钟线ck3以及第四时钟线ck4分别输入相应的时钟信号，以控制各级移位寄存器单元进行正向扫描或反向扫描。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的栅极驱动电路。该显示面板解决问题的原理与前述移位寄存器单元相似，因此该显示面板的实施可以参见前述移位寄存器单元的实施，重复之处在此不再赘述。
在具体实施时，在本发明实施中，显示面板可以包括2个栅极驱动电路；其中，1个栅极驱动电路连接显示面板中的奇数行的栅线，另1个栅极驱动电路连接显示面板中的偶数行的栅线。这样在本发明实施例提供的移位寄存器单元中的节点控制电路包括第十四晶体管、第十五晶体管以及第十六晶体管时，通过设置输入各移位寄存器单元中的信号的时序，可以使显示面板中相邻两条栅线上的信号之间无间隔无交叠。在本发明实施例提供的移位寄存器单元中的节点控制电路包括第十二晶体管与第十三晶体管时，通过设置输入各移位寄存器单元中的信号的时序，可以使显示面板中的相邻两行的栅线上的信号具有交叠。
在具体实施时，显示面板可以包括栅极驱动电路；其中，栅极驱动电路中的一个移位寄存器单元连接显示面板中的一条栅线。具体地，栅极驱动电路可以为1个；其中，栅极驱动电路中的一个移位寄存器单元连接显示面板中的一条栅线。当然，栅极驱动电路也可以为2个；其中，各栅极驱动电路中的一个移位寄存器单元连接显示面板中的一条栅线，并且这2个栅极驱动电路中的同一级的移位寄存器单元连接同一条栅线。并且通过设置输入各移位寄存器单元中的信号的时序，可以使显示面板中的栅线实现逐行扫描驱动。这样在本发明实施例提供的移位寄存器单元中的节点控制电路包括第十四晶体管、第十五晶体管以及第十六晶体管时，通过设置输入各移位寄存器单元中的信号的时序，可以使显示面板中的相邻两条栅线上的信号之间间隔1/4时钟周期。在本发明实施例提供的移位寄存器单元中的节点控制电路包括第十二晶体管与第十三晶体管时，通过设置输入各移位寄存器单元中的信号的时序，可以使显示面板中的相邻两行的栅线上的信号之间无间隔无交叠。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
在具体实施时，本发明实施例提供的显示装置可以为全面屏的手机。当然，本发明实施例提供的显示装置可也以为：平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种移位寄存器单元，包括：扫描控制电路、复位电路、节点控制电路、输出电路，其特征在于，还包括：放电控制电路以及电荷释放电路；
所述扫描控制电路用于在正扫控制信号端的控制下，将第一输入信号端的信号提供给所述节点控制电路以及将第一时钟信号端的信号提供给所述复位电路；在反扫控制信号端的控制下，将第二输入信号端的信号提供给所述节点控制电路以及将第二时钟信号端的信号提供给所述复位电路；
所述复位电路用于在所述扫描控制电路输入其的信号的控制下，将第一参考信号端的信号提供给下拉节点；
所述节点控制电路用于根据所述扫描控制电路输入的信号或所述下拉节点的信号，控制上拉节点与所述下拉节点的信号的电平相反；
所述输出电路用于在所述上拉节点的信号的控制下，将第三时钟信号端的信号提供给所述移位寄存器单元的输出信号端，或在所述下拉节点的信号的控制下，将第二参考信号端的信号提供给所述输出信号端；
所述放电控制电路用于在放电控制信号端的控制下，将所述第一参考信号端的信号提供给所述上拉节点和所述下拉节点中的一个节点；
所述电荷释放电路用于在电荷释放信号端的控制下，将所述第二参考信号端的信号分别提供给所述下拉节点与所述上拉节点，以及在所述电荷释放信号端的控制下，将所述第一参考信号端的信号提供给所述输出信号端。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述放电控制信号端包括：第一子放电控制信号端和第二子放电控制信号端；所述放电控制电路包括：第一晶体管与第二晶体管；
所述第一晶体管的栅极与所述第一子放电控制信号端耦接，所述第一晶体管的第一极与所述上拉节点和所述下拉节点中的一个节点耦接，所述第一晶体管的第二极与所述第二晶体管的第一极耦接；
所述第二晶体管的栅极与所述第二子放电控制信号端耦接，所述第二晶体管的第二极与所述第一参考信号端耦接。
3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一子放电控制信号端与所述正扫控制信号端为同一信号端，所述第二子放电控制信号端与所述反扫控制信号端为同一信号端。
4.如权利要求1所述的移位寄存器单元，其特征在于，所述放电控制电路包括：第三晶体管；
所述第三晶体管的栅极与所述放电控制信号端耦接，所述第三晶体管的第一极与所述第一参考信号端耦接，所述第三晶体管的第二极与所述上拉节点和所述下拉节点中的一个节点耦接。
5.如权利要求1所述的移位寄存器单元，其特征在于，所述扫描控制电路包括：第四晶体管、第五晶体管、第六晶体管以及第七晶体管；
所述第四晶体管的栅极与所述正扫控制信号端耦接，所述第四晶体管的第一极与所述第一输入信号端耦接，所述第四晶体管的第二极分别与所述第五晶体管的第二极以及所述节点控制电路耦接；
所述第五晶体管的栅极与所述反扫控制信号端耦接，所述第五晶体管的第一极与所述第二输入信号端耦接；
所述第六晶体管的栅极与所述正扫控制信号端耦接，所述第六晶体管的第一极与所述第一时钟信号端耦接，所述第六晶体管的第二极分别与所述第七晶体管的第二极以及所述复位电路耦接；
所述第七晶体管的栅极与所述反扫控制信号端耦接，所述第七晶体管的第一极与所述第二时钟信号端耦接。
6.如权利要求1所述的移位寄存器单元，其特征在于，所述复位电路包括：第八晶体管；
所述第八晶体管的栅极用于接收所述扫描控制电路输出的信号，所述第八晶体管的第一极与所述第一参考信号端耦接，所述第八晶体管的第二极与所述下拉节点耦接。
7.如权利要求1所述的移位寄存器单元，其特征在于，所述输出电路包括：第九晶体管、第十晶体管、第一电容以及第二电容；
所述第九晶体管的栅极与所述上拉节点耦接，所述第九晶体管的第一极与所述第三时钟信号端耦接，所述第九晶体管的第二极与所述输出信号端耦接；
所述第十晶体管的栅极与所述下拉节点耦接，所述第十晶体管的第一极与所述第二参考信号端耦接，所述第十晶体管的第二极与所述输出信号端耦接；
所述第一电容耦接于所述第十晶体管的栅极与所述第二参考信号端之间；
所述第二电容耦接于所述上拉节点与所述输出信号端之间。
8.如权利要求7所述的移位寄存器单元，其特征在于，所述输出电路还包括：第十一晶体管；其中，所述上拉节点通过所述第十一晶体管分别与所述第九晶体管的栅极以及所述第二电容耦接；
所述第十一晶体管的栅极与所述第一参考信号端耦接，所述第十一晶体管的第一极与所述上拉节点耦接，所述第十一晶体管的第二极分别与所述第九晶体管的栅极以及所述第二电容耦接。
9.如权利要求1所述的移位寄存器单元，其特征在于，所述节点控制电路包括：第十二晶体管与第十三晶体管；
所述第十二晶体管的栅极与所述下拉节点耦接，所述第十二晶体管的第一极与所述第二参考信号端耦接，所述第十二晶体管的第二极分别与所述第十三晶体管的栅极以及所述上拉节点耦接；
所述第十三晶体管的栅极用于接收所述扫描控制电路输出的信号，所述第十三晶体管的第一极与所述第二参考信号端耦接，所述第十三晶体管的第二极与所述下拉节点耦接。
10.如权利要求1所述的移位寄存器单元，其特征在于，所述节点控制电路包括：第十四晶体管、第十五晶体管以及第十六晶体管；
所述第十四晶体管的栅极与所述下拉节点耦接，所述第十四晶体管的第一极与所述第二参考信号端耦接，所述第十四晶体管的第二极分别与所述第十六晶体管的第二极以及所述上拉节点耦接；
所述第十五晶体管的栅极用于接收所述扫描控制电路输出的信号，所述第十五晶体管的第一极与所述第二参考信号端耦接，所述第十五晶体管的第二极与所述下拉节点耦接；
所述第十六晶体管的栅极与第四时钟信号端耦接，所述第十六晶体管的第一极与所述第十五晶体管的栅极耦接。
11.如权利要求1所述的移位寄存器单元，其特征在于，还包括：第十七晶体管；
所述第十七晶体管的栅极与所述上拉节点耦接，所述第十七晶体管的第一极与所述第二参考信号端耦接，所述第十七晶体管的第二极与所述下拉节点耦接。
12.如权利要求1所述的移位寄存器单元，其特征在于，还包括：第十八晶体管；
所述第十八晶体管的栅极用于接收所述扫描控制电路输出的时钟信号，所述第十八晶体管的第一极用于接收所述扫描控制电路输出的输入信号，所述第十八晶体管的第二极与所述上拉节点耦接。
13.如权利要求1所述的移位寄存器单元，其特征在于，所述电荷释放电路包括：第十九晶体管、第二十晶体管以及第二十一晶体管；
所述第十九晶体管的栅极与所述电荷释放信号端耦接，所述第十九晶体管的第一极与所述第二参考信号端耦接，所述第十九晶体管的第二极与所述下拉节点耦接；
所述第二十晶体管的栅极与所述电荷释放信号端耦接，所述第二十晶体管的第一极与所述第二参考信号端耦接，所述第二十晶体管的第二极与所述上拉节点耦接；
所述第二十一晶体管的栅极与所述电荷释放信号端耦接，所述第二十一晶体管的第一极与所述第一参考信号端耦接，所述第二十一晶体管的第二极与所述输出信号端耦接。
14.一种栅极驱动电路，其特征在于，包括级联的N个如权利要求1-13任一项所述的移位寄存器单元；其中，N为大于1的整数；
第1级所述移位寄存器单元的所述第一输入信号端与正扫帧触发信号端耦接；第n级所述移位寄存器单元的所述第一输入信号端与第n-1级所述移位寄存器单元的所述输出信号端耦接；第N级所述移位寄存器单元的所述第一输入信号端与第N-1级所述移位寄存器单元的所述输出信号端耦接；其中，n为大于或等于2且小于或等于N-1的整数；和/或，
第N级所述移位寄存器单元的所述第二输入信号端与反扫帧触发信号端耦接；第n级所述移位寄存器单元的所述第二输入信号端与第n+1级所述移位寄存器单元的所述输出信号端耦接；第1级所述移位寄存器单元的所述第二输入信号端与第2级所述移位寄存器单元的所述输出信号端耦接。
15.一种显示面板，其特征在于，包括：如权利要求14所述的栅极驱动电路。
16.如权利要求15所述的显示面板，其特征在于，所述显示面板包括2个所述栅极驱动电路；其中，1个所述栅极驱动电路连接所述显示面板中的奇数行的栅线，另1个所述栅极驱动电路连接所述显示面板中的偶数行的栅线。
17.如权利要求15所述的显示面板，其特征在于，所述显示面板包括栅极驱动电路；其中，所述栅极驱动电路中的一个移位寄存器单元连接所述显示面板中的一条栅线。
18.一种显示装置，其特征在于，包括：如权利要求15-17任一项所述的显示面板。
CN201810277655.1A 2018-03-30 2018-03-30 移位寄存器单元、栅极驱动电路、显示面板及显示装置 Active CN108346405B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810277655.1A CN108346405B (zh) 2018-03-30 2018-03-30 移位寄存器单元、栅极驱动电路、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810277655.1A CN108346405B (zh) 2018-03-30 2018-03-30 移位寄存器单元、栅极驱动电路、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN108346405A CN108346405A (zh) 2018-07-31
CN108346405B true CN108346405B (zh) 2020-08-11

Family

ID=62957677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810277655.1A Active CN108346405B (zh) 2018-03-30 2018-03-30 移位寄存器单元、栅极驱动电路、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN108346405B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111179797B (zh) * 2018-11-13 2021-11-02 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
CN109637430B (zh) * 2019-02-21 2020-12-25 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109903718B (zh) * 2019-04-26 2022-06-24 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
WO2021000272A1 (zh) * 2019-07-02 2021-01-07 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法及装置
CN112349235A (zh) * 2019-08-09 2021-02-09 瀚宇彩晶股份有限公司 栅极驱动电路和显示面板
KR20210045171A (ko) * 2019-10-16 2021-04-26 엘지디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시장치
CN110751929B (zh) * 2019-11-29 2022-12-02 厦门天马微电子有限公司 一种显示面板及显示装置
CN111445824B (zh) * 2020-03-10 2023-02-17 厦门天马微电子有限公司 显示面板及显示装置
CN111710302B (zh) * 2020-07-14 2021-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN111883041B (zh) * 2020-08-13 2023-09-26 厦门天马微电子有限公司 驱动电路、显示面板及电子设备
CN113299222B (zh) * 2021-06-07 2024-02-27 厦门天马微电子有限公司 一种显示面板及显示装置
WO2023245667A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN116994516B (zh) * 2023-07-28 2024-01-30 上海和辉光电股份有限公司 栅极驱动电路以及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2444959A1 (en) * 2009-06-17 2012-04-25 Sharp Kabushiki Kaisha Shift resister, display-driving circuit, displaying panel, and displaying device
CN102708926A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种移位寄存器单元、移位寄存器、显示装置和驱动方法
CN104575353A (zh) * 2014-12-30 2015-04-29 厦门天马微电子有限公司 一种驱动电路、阵列基板及显示装置
CN106486085A (zh) * 2017-01-03 2017-03-08 京东方科技集团股份有限公司 移位寄存器电路、驱动方法、goa电路和显示装置
CN107564473A (zh) * 2017-09-12 2018-01-09 北京大学深圳研究生院 移位寄存器、栅极驱动电路、显示器及相关方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679923B1 (ko) * 2014-12-02 2016-11-28 엘지디스플레이 주식회사 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
CN105185412A (zh) * 2015-10-19 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2444959A1 (en) * 2009-06-17 2012-04-25 Sharp Kabushiki Kaisha Shift resister, display-driving circuit, displaying panel, and displaying device
CN102708926A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种移位寄存器单元、移位寄存器、显示装置和驱动方法
CN104575353A (zh) * 2014-12-30 2015-04-29 厦门天马微电子有限公司 一种驱动电路、阵列基板及显示装置
CN106486085A (zh) * 2017-01-03 2017-03-08 京东方科技集团股份有限公司 移位寄存器电路、驱动方法、goa电路和显示装置
CN107564473A (zh) * 2017-09-12 2018-01-09 北京大学深圳研究生院 移位寄存器、栅极驱动电路、显示器及相关方法

Also Published As

Publication number Publication date
CN108346405A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN108389539B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
EP3086312B1 (en) Shift register unit, gate drive circuit and display device
US11417256B2 (en) Shift register unit and driving method thereof, gate drive circuit and display device
CN110111831B (zh) 移位寄存器、栅极驱动电路及显示装置
CN111312177B (zh) Goa驱动电路、显示面板及显示装置
CN108573673B (zh) 移位寄存器、驱动电路、显示装置
US11393384B2 (en) Shift register circuit, driving method thereof, gate driving circuit, and display apparatus
US11217148B2 (en) Shift register unit, driving method, gate driver on array and display device
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
CN110299116B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN109410810B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107516505B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106991958B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11315496B2 (en) Shift register unit and driving method thereof, gate drive circuit and display device
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal
CN107610737B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN111210789B (zh) 移位寄存器及驱动方法、栅极驱动电路、显示面板
US11195450B2 (en) Shift register unit using clock signals, gate drive circuit, display panel, display device and driving method
CN112102768A (zh) Goa电路及显示面板
CN108564927B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US20240153420A1 (en) Shift register, gate driver circuit, and display device
CN113658539B (zh) Goa电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant