CN107516505B - 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板 - Google Patents

移位寄存器单元及其驱动方法、栅极驱动电路和显示面板 Download PDF

Info

Publication number
CN107516505B
CN107516505B CN201710979544.0A CN201710979544A CN107516505B CN 107516505 B CN107516505 B CN 107516505B CN 201710979544 A CN201710979544 A CN 201710979544A CN 107516505 B CN107516505 B CN 107516505B
Authority
CN
China
Prior art keywords
transistor
module
shift register
reset
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710979544.0A
Other languages
English (en)
Other versions
CN107516505A (zh
Inventor
蒲巡
毕鑫
吴忠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710979544.0A priority Critical patent/CN107516505B/zh
Publication of CN107516505A publication Critical patent/CN107516505A/zh
Priority to US16/033,175 priority patent/US10650768B2/en
Application granted granted Critical
Publication of CN107516505B publication Critical patent/CN107516505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种移位寄存器单元及其驱动方法、栅极驱动电路和显示面板。在本发明提供的移位寄存器单元中，通过将与直流信号输入端连接的晶体管设置为至少两个晶体管，并使各晶体管在该直流信号输入端输入信号的控制下交替开启，可以提高晶体管工作寿命，进而提升显示面板工作寿命。而且可以有效避免晶体管因长时间工作导致的阈值电压漂移，从而提升薄膜晶体管器件的稳定性。

Description

移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
技术领域
本发明涉及显示技术领域，特别是涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示面板。
背景技术
在薄膜晶体管显示器中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT，Thin Film Transistor)的栅极提供栅极驱动信号。栅极驱动电路可以通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array，GOA)工艺，这种集成工艺不仅节省了成本，而且可以实现窄边框的设计，使得液晶面板更加美观。
现有的栅极驱动电路通常由多个级联的移位寄存器构成，各级移位寄存器分别对应一条栅线，栅极驱动电路通过各级移位寄存器依次向扫描各栅线。但是，在现有的移位寄存器单元中，在直流信号输入端作用下长期处于工作状态的晶体管，其阈值电压的漂移将比较明显，导致电学性能会受到较大影响，该晶体管的寿命也会大幅降低，进而导致整个移位寄存器单元寿命降低。
发明内容
本发明实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示面板，以解决移位寄存器单元寿命短的技术问题。
第一方面，本发明提供了一种移位寄存器单元，包括：输入模块、上拉模块、栅压输出模块、复位控制模块和第一复位模块；
所述输入模块，通过第一节点分别与所述上拉模块、所述复位控制模块连接；用于拉高或拉低所述第一节点处的电压；
所述栅压输出模块，通过第二节点与所述上拉模块连接；用于在时钟信号端控制下向栅压输出端输出时钟信号；
所述复位控制模块，通过第三节点与所述第一复位模块连接，并与低电平电压端连接；用于开启或关闭所述第一复位模块；
所述第一复位模块，分别与所述第二节点、所述栅压输出端以及低电平电压端连接；用于对所述第二节点处的电压以及所述栅压输出端的电压进行复位；
所述上拉模块，包括至少两个晶体管，各晶体管分别与直流信号输入端连接，用于在所述直流信号输入端输入信号的控制下交替开启，拉高所述第二节点处的电压。
进一步地，所述上拉模块，包括第一晶体管和第二晶体管，其中，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；所述第一晶体管的栅极和所述第二晶体管的栅极，均与所述直流信号输入端连接；所述第一晶体管的第一电极与所述第二晶体管的第一电极连接，所述第一晶体管的第二电极与所述第二晶体管的第二电极连接。
进一步地，所述复位控制模块，包括至少两个晶体管；各晶体管分别与所述直流信号输入端连接，用于在所述直流信号输入端输入信号的控制下交替开启。
进一步地，所述移位寄存器单元还包括：级联输出模块；所述级联输出模块，通过所述第二节点分别与所述上拉模块和所述栅压输出模块连接，并与所述时钟信号端连接；用于向所述级联输出端输出时钟信号；其中，从所述级联输出端输出的时钟信号，用于作为下一级移位寄存器单元的级联输入端。
进一步地，所述级联输出模块包括第三晶体管；所述第三晶体管的栅极与所述第二节点连接，所述第三晶体管的第一电极与所述时钟信号端连接，所述第三晶体管的第二电极与所述级联输出端连接。
进一步地，所述移位寄存器单元还包括：第二复位模块；所述第二复位模块，与所述栅压输出端连接，并与所述低电平电压端连接；用于在所述时钟信号为低电平时持续对所述栅压输出端的电压进行复位。
进一步地，所述第二复位模块包括第五晶体管；所述栅压输出模块包括第四晶体管；所述第四晶体管为N型晶体管，所述第五晶体管为P型晶体管；所述第四晶体管的栅极与所述第二节点连接，所述第四晶体管的第一电极与所述时钟信号端连接，所述第四晶体管的第二电极与所述栅压输出端连接；所述第五晶体管的栅极与所述时钟信号端连接，所述第五晶体管的第一电极与所述低电平电压端连接，所述第五晶体管的第二电极与所述栅压输出端连接。
第二方面，本发明还提供了一种栅极驱动电路，包括至少一级上述任意一种移位寄存器单元；
第一级移位寄存器单元的级联输入端与帧触发信号端相连；
除第一级移位寄存器单元之外，其余各级移位寄存器单元的级联输入端分别与上一级移位寄存器单元的级联输出端相连；
除最后一级移位寄存器单元之外，其余各级移位寄存器单元的复位端分别与下一级移位寄存器单元的级联输出端相连。
第三方面，本发明还提供了一种栅极驱动电路的驱动方法，应用于上述任意一种移位寄存器单元，所述驱动方法包括：预充电阶段、高电平输出阶段、低电平输出阶段和复位阶段；
在所述预充电阶段、高电平输出阶段、低电平输出阶段和复位阶段，上拉模块中与直流信号输入端连接的至少两个晶体管，在所述直流信号输入端输入信号的控制下，处于交替开启状态。
进一步地，在所述高电平输出阶段，第二节点在所述上拉模块作用下保持高电平，时钟信号为高电平；栅压输出模块开启，栅压输出模块在时钟信号端控制下向栅压输出端输出高电平；级联输出端开启，级联输出模块在时钟信号端控制下向级联输出端输出高电平。
进一步地，除所述高电平输出阶段以外的其它阶段为持续复位阶段；在所述持续复位阶段，时钟信号为低电平，由P型晶体管构成的第二复位模块开启，持续对栅压输出端的电压进行复位。
第四方面，本发明还提供了一种显示面板，包括上述的任意一种移位寄存器单元。
与现有技术相比，本发明包括以下优点：
本发明提供了一种移位寄存器单元及其驱动方法、栅极驱动电路和显示面板，在本发明提供的移位寄存器单元中，通过将与直流信号输入端连接的晶体管设置为至少两个晶体管，并使各晶体管在该直流信号输入端输入信号的控制下交替开启，可以提高晶体管工作寿命，进而提升显示面板工作寿命。而且可以有效避免晶体管因长时间工作导致的阈值电压漂移，从而提升薄膜晶体管器件的稳定性。
附图说明
图1是现有技术的一种移位寄存器单元的电路图；
图2是本发明实施例提供的一种移位寄存器单元的结构示意图；
图3是本发明实施例提供的一种移位寄存器单元的电路图；
图4是本发明实施例提供的另一种移位寄存器单元的电路图；
图5是本发明实施例提供的又一种移位寄存器单元的结构示意图；
图6是本发明实施例提供的又一种移位寄存器单元的电路图；
图7是本发明实施例提供的再一种移位寄存器单元的结构示意图；
图8是本发明实施例提供的再一种移位寄存器单元的电路图；
图9是本发明实施例提供的一种移位寄存器单元正向扫描时的电路时序图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的机或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参照图1，示出了现有技术中的一种移位寄存器单元的电路图。其中，T04为该GOA单元中与直流信号输入端连接的晶体管，由于该晶体管长期处于工作状态，其阈值电压Vth的漂移比较明显，导致电学性能受到较大影响，该晶体管的寿命也因此大幅降低，进而导致整个移位寄存器单元寿命降低。
针对上述缺陷，本发明实施例提供了一种移位寄存器单元。
参照图2，示出了本发明实施例提供的一种移位寄存器单元的结构示意图，该移位寄存器单元包括输入模块1、上拉模块2、栅压输出模块3、复位控制模块4和第一复位模块5。
其中，该输入模块1通过第一节点K(N)分别与上拉模块2和复位控制模块4连接，用于拉高或拉低第一节点K(N)处的电压。
栅压输出模块3，通过第二节点Q(N)与上拉模块2连接，用于在时钟信号端CLK控制下向栅压输出端GOUT(N)输出时钟信号。
复位控制模块4，通过第三节点P(N)与第一复位模块5连接，并与低电平电压端VGL连接，用于开启或关闭第一复位模块5。
第一复位模块5，分别与第二节点Q(N)、栅压输出端GOUT(N)以及低电平电压端VGL连接，用于对第二节点Q(N)处的电压以及栅压输出端GOUT(N)的电压进行复位。
上拉模块2，包括至少两个晶体管，各晶体管分别与直流信号输入端GCH连接，用于在直流信号输入端GCH输入信号的控制下交替开启，拉高第二节点Q(N)处的电压。
具体的，参照图3，示出了本发明实施例提供的一种移位寄存器单元的电路图。与直流信号输入端GCH连接的晶体管可以设置为两个，即该上拉模块2，可以包括第一晶体管T1和第二晶体管T2，其中，T1为N型晶体管，T2为P型晶体管。T1的栅极和T2的栅极，均与直流信号输入端GCH连接。T1的第一电极与T2的第一电极连接，T1的第二电极与T2的第二电极连接。通过控制直流信号输入端GCH输入信号的电压，可以使其中一个晶体管处于工作状态，另一个晶体管将处于关闭状态，从而可以控制T1和T2这两个晶体管分时工作。即当T1处于开启状态时，T2处于关闭状态，当T2处于开启状态时，T1处于关闭状态。例如，当GCH输入信号为高电平时，T1作为N型晶体管处于工作状态，T2作为P型晶体管处于关闭状态。当GCH输入信号为高电平时，T1作为N型晶体管处于关闭状态，T2作为P型晶体管处于工作状态。从而使得每一晶体管处于工作状态的时间大幅减少，且每次开启的持续时间大幅缩减。不仅可以提高晶体管工作寿命，而且可以有效避免晶体管因长时间工作导致的阈值电压漂移。在实际应用中，低温多晶硅(Low Temperature Poly-silicon，LTPS)型显示面板中，P型和N型薄膜晶体管(Thin Film Transistor，TFT)可以同时存在，即P型晶体管和N型晶体管可以同时存在。因此本发明实施例可以应用于基于LTPS技术的显示面板。
综上所述，本发明提供的移位寄存器单元中，通过将上拉模块2中与直流信号输入端连接的晶体管设置为至少两个晶体管，并使各晶体管在该直流信号输入端输入信号的控制下交替开启，可以提高晶体管工作寿命，进而提升显示面板工作寿命。而且可以有效避免晶体管因长时间工作导致的阈值电压漂移，从而提升薄膜晶体管器件的稳定性。
参照图4，示出了本发明实施例提供的另一种移位寄存器单元的电路图。结合图4，对本发明实施例的电路结构做详细说明。需要说明的是本发明实施例中采用的晶体管均可以是薄膜晶体管或场效应管或其他特性相同的器件。本发明实施例中，所采用的晶体管主要为开关晶体管，开关晶体管的可以为P型开关晶体管也可以为N型开关晶体管，例如：本发明实施例中第一晶体管、第三至第四晶体管、第六至第十一晶体管采用的是N型开关晶体管，在栅极为高电平时导通，在栅极为低电平时截止，而第二和第五晶体管采用的是P型开关晶体管，在栅极为低电平时导通，在栅极为低电平时截止。本发明实施例中，为区分晶体管的除栅极之外的两极，将其中的源、漏极称为第一电极、第二电极。
该GOA电路中，输入模块1包括第八晶体管T8和第九晶体管T9，T8的栅极与上一级GOA单元的级联输出端G(N-i)连接，T9的栅极与上一级GOA单元的级联输出端G(N+i)连接，T8的第一电极与第一恒压端VDD连接，T8的第二电极通过第一节点K(N)与T9的第一电极连接，T9的第二电极与第二恒压端VSS连接。另外，T8的第一电极还可以同时与第十一晶体管T11的栅极和第一电极连接，从而通过T11实现对T8放噪。T9的第二电极还可以同时与第十二晶体管T12的栅极和第二电极连接，从而通过T12实现对T9放噪。正向扫描时，G(N-i)作为第N级GOA单元的级联输入端，G(N+i)作为第N级GOA单元的复位端，VDD为高电平，VSS为低电平。反向扫描时，G(N+i)作为第N级GOA单元的级联输入端，G(N-i)作为第N级GOA单元的复位端，VDD为低电平，VSS为高电平。
上拉模块2除包括T1和T2外，还包括电容C1。C1的一端与第二节点Q(N)连接，C1的另一端与栅压输出端连接。在电容C1自举的作用下，可以使上拉模块2拉高第二节点Q(N)处的电压。
输出模块3包括第四晶体管T4。T4的栅极与第二节点Q(N)连接，T4的第一电极与时钟信号端CLK连接，T4的第二电极与栅压输出端GOUT(N)连接。
复位控制模块4包括第六晶体管T6和第十晶体管T10。T6的栅极与直流信号输入端GCH连接，T6的第一电极与T11的第二电极连接，T6的第二电极与第三节点P(N)连接。T10的栅极与第一节点K(N)连接，T10的第一电极与T11的第二电极连接，T10的第二电极与低电平电压端VGL连接。
第一复位模块5包括第13晶体管T13和第14晶体管T14。T13的栅极与第三节点K(N)连接，T13的第一电极与第二节点Q(N)连接，T13的第二电极与低电平电压端VGL连接。T14的栅极与第三节点K(N)连接，T14的第一电极与栅压输出端GOUT(N)连接，T14的第二电极与低电平电压端VGL连接。
具体的，参考图4可知，本发明实施例提供的移位寄存器单元中，除上拉模块以外的其它模块中与直流信号输入端连接的晶体管，也可以设置为至少两个晶体管。
具体的，复位控制模块4，可以包括至少两个晶体管；各晶体管分别与直流信号输入端GCH连接，用于在直流信号输入端GCH输入信号的控制下交替开启。例如，可以设置T6和T7这两个晶体管分别与GCH连接。其中，T6为N型晶体管，T7为P型晶体管。T6的栅极和T7的栅极，均与直流信号输入端连接。T6的第一电极与T7的第一电极连接，T6的第二电极与T7的第二电极连接。通过控制直流信号输入端GCH输入信号的电压，可以使其中一个晶体管处于工作状态，另一个晶体管将处于关闭状态。从而可以控制T6和T7这两个晶体管分时工作，即当T6处于开启状态时，T7处于关闭状态，当T7处于开启状态时，T6处于关闭状态。从而使得每一晶体管处于工作状态的时间大幅减少，且每次开启的持续时间大幅缩减。不仅可以提高晶体管工作寿命，而且可以有效避免晶体管因长时间工作导致的阈值电压漂移。
在实际应用中，直流信号输入端可以分为相位相反的两个方波信号GCH1和GCH2，同时，在上拉模块2和复位控制模块4中与直流信号输入端连接的至少两个晶体管为相同类型的晶体管。例如，T1和T2同为N型晶体管，T6和T7同为N型晶体管。T1和T6的栅极与GCH1连接，T2和T7的栅极与GCH2连接。从而可以控制上拉模块2和复位控制模块4中与直流信号输入端连接的至少两个晶体管分时工作。减少每一晶体管处于工作状态的时间，提高晶体管工作寿命。
综上所述，本发明提供的移位寄存器单元中，通过将上拉模块2和复位控制模块4中与直流信号输入端连接的晶体管设置为至少两个晶体管，并使各晶体管在该直流信号输入端输入信号的控制下交替开启，可以提高晶体管工作寿命，进而提升显示面板工作寿命。而且可以有效避免晶体管因长时间工作导致的阈值电压漂移，从而提升薄膜晶体管器件的稳定性。
参照图5，示出了本发明实施例提供的又一种移位寄存器单元的结构示意图。参考图5可知，本发明实施例提供的移位寄存器单元还包括：级联输出模块6。
该级联输出模块6，通过第二节点Q(N)分别与上拉模块2和栅压输出模块3连接，并与时钟信号端CLK连接，用于向级联输出端G(N)输出时钟信号。其中，从级联输出端G(N)输出的时钟信号，用于作为下一级移位寄存器单元的级联输入端。
具体的，参照图6，示出了本发明实施例提供的又一种移位寄存器单元的电路图。该级联输出模块6包括第三晶体管T3。该第三晶体管T3的栅极与第二节点Q(N)连接，T3的第一电极与时钟信号端CLK连接，T3的第二电极与级联输出端G(N)连接。因此，当第二节点Q(N)为高电平时，可以将T3打开，从而使得级联输出端G(N)可以输出时钟信号，并以该时钟信号作为GOA级联的输出，进而分开用于GOA级联的输出和用于打开栅线的输出。
综上所述，本发明实施例通过增加级联输出模块6，分开用于GOA级联的输出和用于打开栅线的输出，可以有效避免有效显示(Active Area，AA)区负载过大导致位于末端的移位寄存器无输出，从而使得用于GOA级联的输出能够保留足够的电压，即便在低温环境下启动GOA单元，也能有效保障用于GOA级联的输出，进而提高低温启动的能力，使得GOA单元更稳定。
参照图7，示出了本发明实施例提供的再一种移位寄存器单元的结构示意图。参考图7可知，本发明实施例提供的移位寄存器单元还包括：第二复位模块7。
该第二复位模块7与栅压输出端GOUT(N)连接，并与低电平电压端VGL连接；用于在时钟信号端CLK输入的时钟信号为低电平时，持续对栅压输出端GOUT(N)的电压进行复位。
具体的，参照图8，示出了本发明实施例提供的再一种移位寄存器单元的电路图。该第二复位模块7包括第五晶体管T5，栅压输出模块3包括第四晶体管T4。
其中，T4为N型晶体管，T5为P型晶体管。T4的栅极与第二节点Q(N)连接，T4的第一电极与时钟信号端CLK连接，T4的第二电极与栅压输出端GOUT(N)连接。T5的栅极与时钟信号端CLK连接，T5的第一电极与低电平电压端VGL连接，T5的第二电极与栅压输出端GOUT(N)连接。
因此，T4和T5在时钟信号端CLK输入时钟信号的控制下交替开启，T4处于关闭状态时，T5处于开启状态，T5处于关闭状态时，T4处于开启状态。从而使得由T4构成的栅压输出模块3在非工作状态下，由T5构成的第二复位模块7可以持续将GOUT(N)拉低至VGL低电平信号。即第二复位模块7可以持续对GOUT(N)进行复位，从而可以持续为GOUT(N)放噪，其中，放噪是指避免串扰构成影响导致GOUT(N)出现误输出，即避免GOUT(N)输出的信号发生偏移，从而提升器件稳定性。
综上所述，本发明实施例通过增加第二复位模块7，使得栅压输出模块3在非工作状态下，GOUT(N)被持续拉低至VGL低电平信号。即移位寄存器单元除工作时间外，第二复位模块7可以持续对GOUT(N)进行复位，从而持续为GOUT(N)放噪，避免受到串扰等因素影响，进而大幅提高了GOA单元的稳定性。
在利用上述移位寄存器单元形成栅极驱动电路(GOA电路)时，第一级移位寄存器单元的级联输入端与帧触发信号端STV相连；除第一级移位寄存器单元之外，其余各级移位寄存器单元的级联输入端分别与上一级移位寄存器单元的级联输出端相连；除最后一级移位寄存器单元之外，其余各级移位寄存器单元的复位端分别与下一级移位寄存器单元的级联输出端相连。
对应于上述任意一种移位寄存器单元，本发明实施例还提供一种栅极驱动电路的驱动方法，该驱动方法包括：预充电阶段a、高电平输出阶段b、低电平输出阶段c和复位阶段d。
在预充电阶段a、高电平输出阶段b、低电平输出阶段c和复位阶段d，上拉模块2中与直流信号输入端连接的至少两个晶体管，在直流信号输入端输入信号的控制下，处于交替开启状态。在实际应用中，复位控制模块4中与直流信号输入端连接的至少两个晶体管，在直流信号输入端输入信号的控制下，也处于交替开启状态。
具体的，正向扫描时上述移位寄存器单元的工作时序图如图9所示，其中，第一至第四时钟信号线CK1、CK2、CK3、CK4上的信号为周期相同、相位依次后移1/4周期的方波信号。以CK1作为时钟信号端CLK输入的时钟信号为例，该驱动方法包括：
在预充电阶段a，级联输入端G(N-i)和第一恒压端VDD为高电平，输入模块1开启，第一节点K(N)被拉高至高电平。上拉模块2在直流信号输入端GCH输入信号的控制下，第一晶体管T1和第二晶体管T2交替开启，第二节点Q(N)被拉高至高电平。
在高电平输出阶段b，第二节点Q(N)在上拉模块2作用下保持高电平，时钟信号端CLK输入的时钟信号为高电平。栅压输出模块3开启，栅压输出模块3在时钟信号端CLK控制下向栅压输出端GOUT(N)输出高电平。级联输出端G(N)开启，级联输出模块6在时钟信号端CLK控制下向级联输出端G(N)输出高电平。
在低电平输出阶段c，时钟信号端CLK输入的时钟信号为低电平，第二节点Q(N)在上拉模块2作用下保持高电平，栅压输出模块3开启，栅压输出模块3在时钟信号端CLK控制下向栅压输出端GOUT(N)输出低电平。级联输出端G(N)开启，级联输出模块6在时钟信号端CLK控制下向级联输出端G(N)输出低电平。
在复位阶段d，复位端G(N+i)为高电平，第二恒压端VSS为低电平，将第一节点K(N)拉低至低电平，复位控制模块4关闭。低电平电压端VGL将第二节点Q(N)拉低至相对第三节点P(N)更低的低电平，第一复位模块5开启，对第二节点Q(N)处的电压以及栅压输出端GOUT(N)的电压进行复位。
在实际应用中，对于包括第二复位模块7的移位寄存器单元，除高电平输出阶段b以外的其它阶段为持续复位阶段，即a、c、d三个阶段均为持续复位阶段。在该持续复位阶段，时钟信号端CLK输入的时钟信号为低电平，由P型晶体管构成的第二复位模块7开启，持续对栅压输出端GOUT(N)的电压进行复位。
该栅极驱动电路的驱动方法对应于上述任意一种移位寄存器单元，因而可以解决同样技术问题、能达到相同的技术效果，在此不再赘述。
本发明实施例还提供一种显示面板，包括上述移位寄存器单元。该显示面板可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示面板对应于上述任意一种移位寄存器单元，因而能够解决同样技术问题、并达到相同的技术效果。
需要说明的是，上述任意一种电路均是本发明所给出的移位寄存器单元的一种示例，本领域技术人员还可以在基础上得到其他结构的输入模块、上拉模块、栅压输出模块、级联输出模块、复位控制模块、第一复位模块以及第二复位模块，其显然不脱离本发明各实施例的精神和范围。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的一种移位寄存器单元及其驱动方法、栅极驱动电路和显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种移位寄存器单元，其特征在于，包括：输入模块、上拉模块、栅压输出模块、复位控制模块和第一复位模块；
所述输入模块，通过第一节点分别与所述上拉模块、所述复位控制模块连接；用于拉高或拉低所述第一节点处的电压；
所述栅压输出模块，通过第二节点与所述上拉模块连接；用于在时钟信号端控制下向栅压输出端输出时钟信号；
所述复位控制模块，通过第三节点与所述第一复位模块连接，并与低电平电压端连接；用于开启或关闭所述第一复位模块；
所述第一复位模块，分别与所述第二节点、所述栅压输出端以及低电平电压端连接；用于对所述第二节点处的电压以及所述栅压输出端的电压进行复位；
所述上拉模块，包括至少两个晶体管，第一晶体管和第二晶体管，用于在直流信号输入端输入信号的控制下交替开启，拉高所述第二节点处的电压；其中，所述第一晶体管的栅极和所述第二晶体管的栅极，均与所述直流信号输入端连接；所述第一晶体管的第一电极与所述第二晶体管的第一电极连接，所述第一晶体管的第二电极与所述第二晶体管的第二电极连接；
所述移位寄存器单元还包括：级联输出模块；
所述级联输出模块，通过所述第二节点分别与所述上拉模块和所述栅压输出模块连接，并与所述时钟信号端连接；用于向所述级联输出端输出时钟信号；
其中，从所述级联输出端输出的时钟信号，用于作为下一级移位寄存器单元的级联输入端；
所述级联输出模块包括第三晶体管；
所述第三晶体管的栅极与所述第二节点连接，所述第三晶体管的第一电极与所述时钟信号端连接，所述第三晶体管的第二电极与所述级联输出端连接。
2.根据权利要求1所述的移位寄存器单元，其特征在于，
所述上拉模块，包括第一晶体管和第二晶体管，其中，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管。
3.根据权利要求1或2所述的移位寄存器单元，其特征在于，
所述复位控制模块，包括至少两个晶体管；各晶体管分别与所述直流信号输入端连接，用于在所述直流信号输入端输入信号的控制下交替开启。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：第二复位模块；
所述第二复位模块，与所述栅压输出端连接，并与所述低电平电压端连接；用于在所述时钟信号为低电平时持续对所述栅压输出端的电压进行复位。
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第二复位模块包括第五晶体管；所述栅压输出模块包括第四晶体管；
所述第四晶体管为N型晶体管，所述第五晶体管为P型晶体管；
所述第四晶体管的栅极与所述第二节点连接，所述第四晶体管的第一电极与所述时钟信号端连接，所述第四晶体管的第二电极与所述栅压输出端连接；
所述第五晶体管的栅极与所述时钟信号端连接，所述第五晶体管的第一电极与所述低电平电压端连接，所述第五晶体管的第二电极与所述栅压输出端连接。
6.一种栅极驱动电路，其特征在于，包括至少一级如权利要求1至5中任一项所述的移位寄存器单元；
第一级移位寄存器单元的级联输入端与帧触发信号端相连；
除第一级移位寄存器单元之外，其余各级移位寄存器单元的级联输入端分别与上一级移位寄存器单元的级联输出端相连；
除最后一级移位寄存器单元之外，其余各级移位寄存器单元的复位端分别与下一级移位寄存器单元的级联输出端相连。
7.一种栅极驱动电路的驱动方法，其特征在于，应用于如权利要求1至5中任一项所述的移位寄存器单元，所述驱动方法包括：预充电阶段、高电平输出阶段、低电平输出阶段和复位阶段；
在所述预充电阶段、高电平输出阶段、低电平输出阶段和复位阶段，上拉模块中与直流信号输入端连接的至少两个晶体管，在所述直流信号输入端输入信号的控制下，处于交替开启状态。
8.根据权利要求7所述的驱动方法，其特征在于，
在所述高电平输出阶段，第二节点在所述上拉模块作用下保持高电平，时钟信号为高电平；栅压输出模块开启，栅压输出模块在时钟信号端控制下向栅压输出端输出高电平；级联输出端开启，级联输出模块在时钟信号端控制下向级联输出端输出高电平。
9.根据权利要求7所述的驱动方法，其特征在于，除所述高电平输出阶段以外的其它阶段为持续复位阶段；
在所述持续复位阶段，时钟信号为低电平，由P型晶体管构成的第二复位模块开启，持续对栅压输出端的电压进行复位。
10.一种显示面板，其特征在于，包括如权利要求1至5中任一项所述的移位寄存器单元。
CN201710979544.0A 2017-10-19 2017-10-19 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板 Active CN107516505B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710979544.0A CN107516505B (zh) 2017-10-19 2017-10-19 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
US16/033,175 US10650768B2 (en) 2017-10-19 2018-07-11 Shift register unit and driving method thereof, gate driving circuit and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710979544.0A CN107516505B (zh) 2017-10-19 2017-10-19 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板

Publications (2)

Publication Number Publication Date
CN107516505A CN107516505A (zh) 2017-12-26
CN107516505B true CN107516505B (zh) 2021-01-15

Family

ID=60727406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710979544.0A Active CN107516505B (zh) 2017-10-19 2017-10-19 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板

Country Status (2)

Country Link
US (1) US10650768B2 (zh)
CN (1) CN107516505B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108241454B (zh) * 2018-01-12 2021-02-26 京东方科技集团股份有限公司 触摸显示装置以及栅极驱动电路和驱动单元
CN114822393B (zh) * 2018-07-27 2024-03-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN112309335B (zh) * 2019-07-31 2021-10-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110459190B (zh) * 2019-08-26 2021-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN111179871B (zh) * 2020-02-12 2021-01-15 武汉华星光电技术有限公司 一种goa电路及其显示面板
CN111243547B (zh) * 2020-03-18 2021-06-01 Tcl华星光电技术有限公司 Goa电路及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108177A1 (ja) * 2006-03-23 2007-09-27 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
JP2009122595A (ja) * 2007-11-19 2009-06-04 Hitachi Displays Ltd 液晶表示装置
CN101673526B (zh) * 2009-10-19 2011-08-24 友达光电股份有限公司 液晶显示装置及相关驱动方法
TWI397259B (zh) * 2010-05-10 2013-05-21 Au Optronics Corp 移位暫存器電路
CN102708816B (zh) * 2012-03-02 2013-06-12 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
TWI517117B (zh) * 2014-01-20 2016-01-11 友達光電股份有限公司 移位暫存器及其控制方法
CN104715733A (zh) * 2015-04-09 2015-06-17 京东方科技集团股份有限公司 移位寄存器单元、驱动电路和方法、阵列基板和显示装置
CN105957883A (zh) * 2016-05-16 2016-09-21 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN106023919B (zh) * 2016-06-30 2019-01-18 京东方科技集团股份有限公司 移位寄存器及其驱动方法、驱动电路和显示装置
CN106098003B (zh) * 2016-08-08 2019-01-22 武汉华星光电技术有限公司 Goa电路
CN107068074B (zh) * 2016-12-27 2019-04-30 武汉华星光电技术有限公司 Goa电路
CN106548758B (zh) * 2017-01-10 2019-02-19 武汉华星光电技术有限公司 Cmos goa电路

Also Published As

Publication number Publication date
US20190122625A1 (en) 2019-04-25
CN107516505A (zh) 2017-12-26
US10650768B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
US11532371B2 (en) Shift register circuit
CN107516505B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
US11011088B2 (en) Shift register unit, driving method, gate drive circuit, and display device
US9747854B2 (en) Shift register, gate driving circuit, method for driving display panel and display device
US20180122289A1 (en) Shift register, driving method, gate driving circuit and display device
US9824656B2 (en) Gate driver unit, gate driver circuit and driving method thereof, and display device
US10431143B2 (en) Shift register, driving method thereof, gate driving circuit and display device
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
US10109250B2 (en) Shift register and driving method thereof, gate driving circuit and display apparatus
CN106782285B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US10657879B1 (en) Gate driving circuit, method for driving the same, and display apparatus
US20150325190A1 (en) Shift register unit, gate driving circuit and display device
WO2018209937A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US9928922B2 (en) Shift register and method for driving the same, gate driving circuit and display device
US20170116924A1 (en) Goa unit, goa circuit, display driving circuit and display device
US10403188B2 (en) Shift register unit, gate driving circuit and display device
US11410587B2 (en) Shift register unit and method for driving same, gate drive circuit, and display device
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106991958B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2019184323A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN107248390B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN112599071B (zh) 显示面板和显示装置
CN111477181A (zh) 栅极驱动电路、显示基板、显示装置和栅极驱动方法
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant