TWI397259B - 移位暫存器電路 - Google Patents

移位暫存器電路 Download PDF

Info

Publication number
TWI397259B
TWI397259B TW099114766A TW99114766A TWI397259B TW I397259 B TWI397259 B TW I397259B TW 099114766 A TW099114766 A TW 099114766A TW 99114766 A TW99114766 A TW 99114766A TW I397259 B TWI397259 B TW I397259B
Authority
TW
Taiwan
Prior art keywords
transistor
clock
shift register
electrically connected
receiving
Prior art date
Application number
TW099114766A
Other languages
English (en)
Other versions
TW201141063A (en
Inventor
Tsung Ting Tsai
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099114766A priority Critical patent/TWI397259B/zh
Priority to US12/836,577 priority patent/US8019039B1/en
Publication of TW201141063A publication Critical patent/TW201141063A/zh
Application granted granted Critical
Publication of TWI397259B publication Critical patent/TWI397259B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

移位暫存器電路
本發明係有關於一種移位暫存器電路，尤指一種可降低漏電流與減輕電壓應力之移位暫存器電路。
液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及低輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，據以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含有複數畫素單元、移位暫存器電路以及源極驅動器。源極驅動器係用來提供複數資料訊號至複數畫素單元。移位暫存器電路包含複數級移位暫存器，係用來產生複數閘極訊號饋入複數畫素單元以控制複數資料訊號的寫入運作。因此，移位暫存器電路即為控制資料訊號寫入操作的關鍵性元件。
第1圖為習知移位暫存器電路的示意圖。如第1圖所示，移位暫存器電路100包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器111、第N級移位暫存器112以及第(N+1)級移位暫存器113，據以方便說明。每一級移位暫存器係用來根據第一時脈CK1或反相於第一時脈CK1之第二時脈CK2以產生對應閘極訊號饋入至對應閘極線，譬如第(N-1)級移位暫存器111係用來根據第二時脈CK2以產生閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器112係用來根據第一時脈CK1以產生閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器113係用來根據第二時脈CK2以產生閘極訊號SGn+1饋入至閘極線GLn+1。第N級移位暫存器112包含上拉單元120、輸入單元130、儲能單元125、放電單元140、下拉單元150、以及控制單元160。上拉單元120係用來根據驅動控制電壓VQn以上拉閘極訊號SGn。放電單元140與下拉單元150係用來根據控制單元160所產生之下拉控制電壓Vdn以分別下拉驅動控制電壓VQn與閘極訊號SGn。
在第N級移位暫存器112的運作中，當驅動控制電壓VQn沒有被上拉至高準位電壓時，由於驅動控制電壓VQn與閘極訊號SGn之低準位電壓均為低電源電壓Vss，因此第一時脈CK1之昇緣/降緣經由上拉單元120之元件電容耦合作用所導致驅動控制電壓VQn之漣波可使上拉單元120發生漏電流，從而使閘極訊號SGn的電壓準位隨之顯著漂移而降低影像顯示品質。就另一方面而言，當驅動控制電壓VQn沒有被上拉至高準位電壓時，下拉控制電壓Vdn係大約保持在高電源電壓Vdd，用來持續導通放電單元140與下拉單元150之電晶體，據以持續下拉驅動控制電壓VQn與閘極訊號SGn，亦即放電單元140與下拉單元150之電晶體係長時間承受高電壓應力，所以容易導致臨界電壓漂移。此外，當下拉控制電壓Vdn被下拉至低電源電壓Vss時，控制單元160之二電晶體會同時導通而導致高消耗功率，操作溫度也就隨之昇高，如此會降低移位暫存器電路100的可靠度及使用壽命。
依據本發明之實施例揭露一種移位暫存器電路，用以提供複數個閘極訊號至複數條閘極線。此種移位暫存器電路包含複數級移位暫存器，其中第N級移位暫存器包含上拉單元、輸入單元、儲能單元、放電單元、以及下拉單元。上拉單元電連接於第N閘極線，用來根據驅動控制電壓與第一時脈以上拉第N閘極訊號。輸入單元電連接於上拉單元與第(N-1)級移位暫存器，用來將第(N-1)級移位暫存器所產生之第(N-1)閘極訊號輸入為驅動控制電壓。儲能單元電連接於上拉單元與輸入單元，用來儲存驅動控制電壓。放電單元電連接於儲能單元，用來根據第二時脈與第三時脈對驅動控制電壓執行交互下拉運作。下拉單元電連接於第N閘極線，用來根據第二時脈與第三時脈對第N閘極訊號執行交互下拉運作。在移位暫存器電路的運作中，第一時脈之脈波昇緣、第二時脈之脈波昇緣與第三時脈之脈波昇緣係依序錯開。
依據本發明之實施例另揭露一種移位暫存器電路，用以提供複數個閘極訊號至複數條閘極線。此種移位暫存器電路包含複數級移位暫存器，其中第N級移位暫存器包含下拉單元、輸入單元、儲能單元、充電單元、以及上拉單元。下拉單元電連接於第N閘極線，用來根據驅動控制電壓與第一時脈以下拉第N閘極訊號。輸入單元電連接於下拉單元與第(N-1)級移位暫存器，用來將第(N-1)級移位暫存器所產生之第(N-1)閘極訊號輸入為驅動控制電壓。儲能單元電連接於下拉單元與輸入單元，用來儲存驅動控制電壓。充電單元電連接於儲能單元，用來根據第二時脈與第三時脈對驅動控制電壓執行交互上拉運作。上拉單元電連接於第N閘極線，用來根據第二時脈與第三時脈對第N閘極訊號執行交互上拉運作。在移位暫存器電路的運作中，第一時脈之脈波降緣、第二時脈之脈波降緣與第三時脈之脈波降緣係依序錯開。
下文依本發明移位暫存器電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。
第2圖為本發明第一實施例之移位暫存器電路的示意圖。如第2圖所示，移位暫存器電路200包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器211、第N級移位暫存器212以及第(N+1)級移位暫存器213，據以方便說明。在移位暫存器電路200的運作中，每一級移位暫存器均根據第一時脈CK1、第二時脈CK2、第三時脈CK3與第四時脈CK4以提供對應閘極訊號饋入至對應閘極線，譬如第(N-1)級移位暫存器211係用以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器212係用以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器213係用以提供閘極訊號SGn+1饋入至閘極線GLn+1。下文說明第N級移位暫存器212的內部結構，其餘級移位暫存器係類同於第N級移位暫存器212，不另贅述。
第N級移位暫存器212包含上拉單元220、輸入單元230、儲能單元225、放電單元240、以及下拉單元250。上拉單元220電連接於閘極線GLn，用來根據驅動控制電壓VQn及第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。輸入單元230電連接於第(N-1)級移位暫存器211，用來根據第四時脈CK4將閘極訊號SGn-1輸入為驅動控制電壓VQn，所以第N級移位暫存器212係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元225電連接於上拉單元220與輸入單元230，用來儲存驅動控制電壓VQn。放電單元240電連接於儲能單元225，用來根據第二時脈CK2與第三時脈CK3對驅動控制電壓VQn執行交互下拉運作，據以下拉驅動控制電壓VQn至第一低電源電壓Vss1。下拉單元250電連接於閘極線GLn，用來根據第二時脈CK2與第三時脈CK3對閘極訊號SGn執行交互下拉運作，據以下拉閘極訊號SGn至第二低電源電壓Vss2，其中第二低電源電壓Vss2係高於第一低電源電壓Vss1。
第3圖顯示第2圖所示之第N級移位暫存器的電路圖。如第3圖所示，在第N級移位暫存器212的電路實施例中，上拉單元220包含第一電晶體221，儲存單元225包含第一電容226，輸入單元230包含第二電晶體231與第二電容232，放電單元240包含第三電晶體241與第四電晶體242，下拉單元250包含第五電晶體251與第六電晶體252。第一電晶體221至第六電晶體252係為N型薄膜電晶體(Thin Film Transistor)或N型場效電晶體(Field Effect Transistor)。
第二電晶體231包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器211以接收閘極訊號SGn-1，閘極端用以接收第四時脈CK4，第二端電連接於儲能單元225與上拉單元220。第二電容232電連接於第二電晶體231的閘極端與第二端之間。第一電晶體221包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第二電晶體231之第二端，第二端電連接於閘極線GLn。第一電容226電連接於第一電晶體221的閘極端與第二端之間。第三電晶體241包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體231之第二端，閘極端用以接收第二時脈CK2，第二端用以接收第一低電源電壓Vss1。第四電晶體242包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體231之第二端，閘極端用以接收第三時脈CK3，第二端用以接收第一低電源電壓Vss1。第五電晶體251包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第二時脈CK2，第二端用以接收第二低電源電壓Vss2。第六電晶體252包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第三時脈CK3，第二端用以接收第二低電源電壓Vss2。
由上述可知，第N級移位暫存器212係運用第二時脈CK2與第三時脈CK3以交互下拉驅動控制電壓VQn與閘極訊號SGn，所以可省略習知技藝中之控制單元，如此可降低消耗功率，而操作溫度也隨之降低，從而提高移位暫存器電路200的可靠度及使用壽命。由於第三電晶體241與第四電晶體242係分別根據第二時脈CK2與第三時脈CK3而交互導通，亦即第三電晶體241與第四電晶體242均不會長時間持續承受高電壓應力，所以可避免臨界電壓漂移。同理，由於第五電晶體251與第六電晶體252亦分別根據第二時脈CK2與第三時脈CK3而交互導通，亦即第五電晶體251與第六電晶體252均不會長時間持續承受高電壓應力，所以也可避免臨界電壓漂移。
第4圖為第2圖與第3圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。在第4圖中，由上往下的訊號分別為閘極訊號SGn-1、第一時脈CK1、第二時脈CK2、第三時脈CK3、第四時脈CK4、驅動控制電壓VQn、閘極訊號SGn、以及閘極訊號SGn+1。請注意，第一時脈CK1之脈波昇緣、第二時脈CK2之脈波昇緣、第三時脈CK3之脈波昇緣與第四時脈CK4之脈波昇緣係依序錯開。在較佳實施例中，第一時脈CK1之高準位脈波、第二時脈CK2之高準位脈波、第三時脈CK3之高準位脈波與第四時脈CK4之高準位脈波係不互相重疊。
如第4圖所示，於時段T11內，閘極訊號SGn-1與第四時脈CK4均由低準位電壓上昇至高準位電壓，所以第二電晶體231切換為導通狀態，使驅動控制電壓VQn也跟著從低準位電壓上昇至第一高電壓Vh1。於時段T12內，因第四時脈CK4下降至低準位電壓，第二電晶體231切換為截止狀態，使驅動控制電壓VQn成為浮接電壓，又因第一時脈CK1由低準位電壓切換至高準位電壓，所以可藉由第一電晶體221之元件電容耦合作用，將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並據以導通第一電晶體221，將閘極訊號SGn由低準位電壓上拉至高準位電壓。
於時段T13內，因第二時脈CK2上昇至高準位電壓，所以第三電晶體241與第五電晶體251均切換為導通狀態，據以將驅動控制電壓VQn下拉至第一低電源電壓Vss1，並將閘極訊號SGn下拉至第二低電源電壓Vss2。此外，第(N+1)級移位暫存器213可利用閘極訊號SGn作為致能所需之啟始脈波訊號而於時段T13內產生具高準位電壓之閘極訊號SGn+1。於時段T14內，因第三時脈CK3上昇至高準位電壓，所以第四電晶體242與第六電晶體252均切換為導通狀態，據以將驅動控制電壓VQn下拉至第一低電源電壓Vss1，並將閘極訊號SGn下拉至第二低電源電壓Vss2。
其後，在閘極訊號SGn持續低準位電壓的狀態下，第N級移位暫存器212係週期性地執行上述於時段T13及T14內之電路運作，亦即運用第三電晶體241與第四電晶體242以週期性交互下拉驅動控制電壓VQn至第一低電源電壓Vss1，並運用第五電晶體251與第六電晶體252以週期性交互下拉閘極訊號SGn至第二低電源電壓Vss2，所以可避免任何用來下拉之電晶體長時間持續承受高電壓應力，進而避免臨界電壓漂移。另由於第二低電源電壓Vss2係高於第一低電源電壓Vss1，因此當閘極訊號SGn持續低準位電壓時，第一電晶體221可確實截止，據以避免發生漏電流而影響顯示品質。此外，因第一電晶體221係用來上拉閘極訊號SGn，而第二電晶體231只用來輸入閘極訊號SGn-1，所以在電路設計中，第一電晶體221的元件尺寸會顯著大於第二電晶體231的元件尺寸，也就是說，第一電晶體221的元件電容會顯著大於第二電晶體231的元件電容，因而設置第二電容232以補償第一電晶體221與第二電晶體231的元件電容差異，如此則第一時脈CK1之昇緣/降緣經由第一電晶體221之元件電容耦合作用所導致驅動控制電壓VQn之漣波，就可被第四時脈CK4之降緣/昇緣經由第二電晶體231之元件電容與第二電容232的耦合作用所補償。
第5圖為本發明第二實施例之移位暫存器電路的示意圖。如第5圖所示，移位暫存器電路300包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器311、第N級移位暫存器312以及第(N+1)級移位暫存器313，據以方便說明。在移位暫存器電路300的運作中，第(N-1)級移位暫存器311係根據第一時脈CK1、第二時脈CK2與第四時脈CK4以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器312係根據第一時脈CK1、第二時脈CK2與第三時脈CK3以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器313係根據第二時脈CK2、第三時脈CK3與第四時脈CK4以提供閘極訊號SGn+1饋入至閘極線GLn+1。第N級移位暫存器312的結構係類似於第2圖所示之第N級移位暫存器212的結構，主要差異在於將輸入單元230置換為輸入單元330。輸入單元330電連接於第(N-1)級移位暫存器311，用來將閘極訊號SGn-1輸入為驅動控制電壓VQn，請注意輸入單元330並不受控於第四時脈CK4。
第6圖顯示第5圖所示之第N級移位暫存器的電路圖。如第6圖所示，在第N級移位暫存器312的電路實施例中，輸入單元330僅包含第二電晶體331，其餘單元係同於第3圖所示之第N級移位暫存器212的對應單元。第二電晶體331包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器311以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於儲能單元225與上拉單元220。由於第四時脈CK4沒有饋入至第二電晶體331之閘極端，所以在第N級移位暫存器312的運作中，第一時脈CK1之昇緣/降緣經由第一電晶體221之元件電容耦合作用所導致驅動控制電壓VQn之漣波並沒有被補償，而在第二電晶體331之閘極端與第二端之間也就沒有必要設置第二電容，據以節省成本。第5圖與第6圖所示之移位暫存器電路300的工作相關訊號波形實質上同於第4圖所示之訊號波形，不再贅述。
第7圖為本發明第三實施例之移位暫存器電路的示意圖。如第7圖所示，移位暫存器電路400包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器411、第N級移位暫存器412以及第(N+1)級移位暫存器413，據以方便說明。在移位暫存器電路400的運作中，每一級移位暫存器均根據第一時脈CK1、第二時脈CK2、第三時脈CK3與第四時脈CK4以提供對應閘極訊號饋入至對應閘極線，譬如第(N-1)級移位暫存器411係用以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器412係用以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器413係用以提供閘極訊號SGn+1饋入至閘極線GLn+1。第N級移位暫存器412的結構係類似於第2圖所示之第N級移位暫存器212的結構，主要差異在於將放電單元240置換為放電單元440，以及將下拉單元250置換為下拉單元450。放電單元440電連接於儲能單元225，用來根據第二時脈CK2與第三時脈CK3對驅動控制電壓VQn執行交互下拉運作，據以下拉驅動控制電壓VQn至低電源電壓Vss。下拉單元450電連接於閘極線GLn，用來根據第二時脈CK2與第三時脈CK3對閘極訊號SGn執行交互下拉運作，據以下拉閘極訊號SGn至低電源電壓Vss。
第8圖顯示第7圖所示之第N級移位暫存器的電路圖。如第8圖所示，在第N級移位暫存器412的電路實施例中，放電單元440包含第三電晶體441與第四電晶體442，下拉單元450包含第五電晶體451與第六電晶體452。第三電晶體441包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體231之第二端，閘極端用以接收第二時脈CK2，第二端用以接收低電源電壓Vss。第四電晶體442包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體231之第二端，閘極端用以接收第三時脈CK3，第二端用以接收低電源電壓Vss。第五電晶體451包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第二時脈CK2，第二端用以接收低電源電壓Vss。第六電晶體452包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第三時脈CK3，第二端用以接收低電源電壓Vss。
第9圖為第7圖與第8圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。在第9圖中，由上往下的訊號分別為閘極訊號SGn-1、第一時脈CK1、第二時脈CK2、第三時脈CK3、第四時脈CK4、驅動控制電壓VQn、閘極訊號SGn、以及閘極訊號SGn+1。如第9圖所示，於時段T21、T22、T23與T24內之各訊號波形係類同於第4圖所示於時段T11、T12、T13與T14內之各訊號波形，主要差異在於將第一低電源電壓Vss1與第二低電源電壓Vss2均置換為低電源電壓Vss。也就是說，驅動控制電壓VQn於時段T23與T24內係被下拉至低電源電壓Vss，而閘極訊號SGn於時段T23與T24內亦被下拉至低電源電壓Vss。除上述外，移位暫存器電路400的其餘電路運作係同於移位暫存器電路200的電路運作，不再贅述。
第10圖為本發明第四實施例之移位暫存器電路的示意圖。如第10圖所示，移位暫存器電路500包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器511、第N級移位暫存器512以及第(N+1)級移位暫存器513，據以方便說明。在移位暫存器電路500的運作中，第(N-1)級移位暫存器511係根據第一時脈CK1、第二時脈CK2與第四時脈CK4以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器512係根據第一時脈CK1、第二時脈CK2與第三時脈CK3以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器513係根據第二時脈CK2、第三時脈CK3與第四時脈CK4以提供閘極訊號SGn+1饋入至閘極線GLn+1。第N級移位暫存器512的結構係類似於第7圖所示之第N級移位暫存器412的結構，主要差異在於將輸入單元230置換為輸入單元530。輸入單元530電連接於第(N-1)級移位暫存器511，用來將閘極訊號SGn-1輸入為驅動控制電壓VQn，請注意輸入單元530並不受控於第四時脈CK4。
第11圖顯示第10圖所示之第N級移位暫存器的電路圖。如第11圖所示，在第N級移位暫存器512的電路實施例中，輸入單元530僅包含第二電晶體531，其餘單元係同於第8圖所示之第N級移位暫存器412的對應單元。第二電晶體531包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器511以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於儲能單元225與上拉單元220。由於第四時脈CK4沒有饋入至第二電晶體531之閘極端，所以在第N級移位暫存器512的運作中，第一時脈CK1之昇緣/降緣經由第一電晶體221之元件電容耦合作用所導致驅動控制電壓VQn之漣波並沒有被補償，而在第二電晶體531之閘極端與第二端之間也就沒有必要設置第二電容，據以節省成本。第10圖與第11圖所示之移位暫存器電路500的工作相關訊號波形實質上同於第9圖所示之訊號波形，不再贅述。
第12圖為本發明第五實施例之移位暫存器電路的示意圖。如第12圖所示，移位暫存器電路600包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器611、第N級移位暫存器612以及第(N+1)級移位暫存器613，據以方便說明。在移位暫存器電路600的運作中，每一級移位暫存器均根據第一時脈CK1、第二時脈CK2、第三時脈CK3與第四時脈CK4以提供對應閘極訊號饋入至對應閘極線，譬如第(N-1)級移位暫存器611係用以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器612係用以提供閘極訊號SGn饋入至閘極線GLn，第(N十1)級移位暫存器613係用以提供閘極訊號SGn+1饋入至閘極線GLn+1。下文說明第N級移位暫存器612的內部結構，其餘級移位暫存器係類同於第N級移位暫存器612，不另贅述。
第N級移位暫存器612包含下拉單元620、輸入單元630、儲能單元625、充電單元640、以及上拉單元650。下拉單元620電連接於閘極線GLn，用來根據驅動控制電壓VQn及第一時脈CK1以下拉閘極線GLn之閘極訊號SGn。輸入單元630電連接於第(N-1)級移位暫存器611，用來根據第四時脈CK4將閘極訊號SGn-1輸入為驅動控制電壓VQn，所以第N級移位暫存器612係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元625電連接於下拉單元620與輸入單元630，用來儲存驅動控制電壓VQn。充電單元640電連接於儲能單元625，用來根據第二時脈CK2與第三時脈CK3對驅動控制電壓VQn執行交互上拉運作，據以上拉驅動控制電壓VQn至第一高電源電壓Vdd1。上拉單元650電連接於閘極線GLn，用來根據第二時脈CK2與第三時脈CK3對閘極訊號SGn執行交互上拉運作，據以上拉閘極訊號SGn至第二高電源電壓Vdd2，其中第二高電源電壓Vdd2係低於第一高電源電壓Vdd1。
第13圖顯示第12圖所示之第N級移位暫存器的電路圖。如第13圖所示，在第N級移位暫存器612的電路實施例中，下拉單元620包含第一電晶體621，儲存單元625包含第一電容626，輸入單元630包含第二電晶體631與第二電容632，充電單元640包含第三電晶體641與第四電晶體642，上拉單元650包含第五電晶體651與第六電晶體652。第一電晶體621至第六電晶體652係為P型薄膜電晶體(Thin Film Transistor)或P型場效電晶體(Field Effect Transistor)。
第二電晶體631包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器611以接收閘極訊號SGn-1，閘極端用以接收第四時脈CK4，第二端電連接於儲能單元625與下拉單元620。第二電容632電連接於第二電晶體631的閘極端與第二端之間。第一電晶體621包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第二電晶體631之第二端，第二端電連接於閘極線GLn。第一電容626電連接於第一電晶體621的閘極端與第二端之間。第三電晶體641包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體631之第二端，閘極端用以接收第二時脈CK2，第二端用以接收第一高電源電壓Vdd1。第四電晶體642包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體631之第二端，閘極端用以接收第三時脈CK3，第二端用以接收第一高電源電壓Vdd1。第五電晶體651包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第二時脈CK2，第二端用以接收第二高電源電壓Vdd2。第六電晶體652包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第三時脈CK3，第二端用以接收第二高電源電壓Vdd2。
由上述可知，第N級移位暫存器612係運用第二時脈CK2與第三時脈CK3以交互上拉驅動控制電壓VQn與閘極訊號SGn，所以可省略習知技藝中之控制單元，如此可降低消耗功率，而操作溫度也隨之降低，從而提高移位暫存器電路600的可靠度及使用壽命。由於第三電晶體641與第四電晶體642係分別根據第二時脈CK2與第三時脈CK3而交互導通，亦即第三電晶體641與第四電晶體642均不會長時間持續承受高電壓應力，所以可避免臨界電壓漂移。同理，由於第五電晶體651與第六電晶體652亦分別根據第二時脈CK2與第三時脈CK3而交互導通，亦即第五電晶體651與第六電晶體652均不會長時間持續承受高電壓應力，所以也可避免臨界電壓漂移。
第14圖為第12圖與第13圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。在第14圖中，由上往下的訊號分別為閘極訊號SGn-1、第一時脈CK1、第二時脈CK2、第三時脈CK3、第四時脈CK4、驅動控制電壓VQn、閘極訊號SGn、以及閘極訊號SGn+1。請注意，第一時脈CK1之脈波降緣、第二時脈CK2之脈波降緣、第三時脈CK3之脈波降緣與第四時脈CK4之脈波降緣係依序錯開。在較佳實施例中，第一時脈CK1之低準位脈波、第二時脈CK2之低準位脈波、第三時脈CK3之低準位脈波與第四時脈CK4之低準位脈波係不互相重疊。
如第14圖所示，於時段T31內，閘極訊號SGn-1與第四時脈CK4均由高準位電壓下降至低準位電壓，所以第二電晶體631切換為導通狀態，使驅動控制電壓VQn也跟著從高準位電壓下降至第一低電壓Vb1。於時段T32內，因第四時脈CK4上昇至高準位電壓，第二電晶體631切換為截止狀態，使驅動控制電壓VQn成為浮接電壓，又因第一時脈CK1由高準位電壓切換至低準位電壓，所以可藉由第一電晶體621之元件電容耦合作用，將驅動控制電壓VQn由第一低電壓Vb1下拉至第二低電壓Vb2，並據以導通第一電晶體621，將閘極訊號SGn由高準位電壓下拉至低準位電壓。
於時段T33內，因第二時脈CK2下降至低準位電壓，所以第三電晶體641與第五電晶體651均切換為導通狀態，據以將驅動控制電壓VQn上拉至第一高電源電壓Vdd1，並將閘極訊號SGn上拉至第二高電源電壓Vdd2。此外，第(N+1)級移位暫存器613可利用閘極訊號SGn作為致能所需之啟始脈波訊號而於時段T33內產生具低準位電壓之閘極訊號SGn+1。於時段T34內，因第三時脈CK3下降至低準位電壓，所以第四電晶體642與第六電晶體652均切換為導通狀態，據以將驅動控制電壓VQn上拉至第一高電源電壓Vdd1，並將閘極訊號SGn上拉至第二高電源電壓Vdd2。
其後，在閘極訊號SGn持續高準位電壓的狀態下，第N級移位暫存器612係週期性地執行上述於時段T33及T34內之電路運作，亦即運用第三電晶體641與第四電晶體642以週期性交互上拉驅動控制電壓VQn至第一高電源電壓Vdd1，並運用第五電晶體651與第六電晶體652以週期性交互上拉閘極訊號SGn至第二高電源電壓Vdd2，所以可避免任何用來上拉之電晶體長時間持續承受高電壓應力，進而避免臨界電壓漂移。另由於第二高電源電壓Vdd2係低於第一高電源電壓Vdd1，因此當閘極訊號SGn持續高準位電壓時，第一電晶體621可確實截止，據以避免發生漏電流而影響顯示品質。此外，因第一電晶體621係用來下拉閘極訊號SGn，而第二電晶體631只用來輸入閘極訊號SGn-1，所以在電路設計中，第一電晶體621的元件尺寸會顯著大於第二電晶體631的元件尺寸，也就是說，第一電晶體621的元件電容會顯著大於第二電晶體631的元件電容，因而設置第二電容632以補償第一電晶體621與第二電晶體631的元件電容差異，如此則第一時脈CK1之昇緣/降緣經由第一電晶體621之元件電容耦合作用所導致驅動控制電壓VQn之漣波，就可被第四時脈CK4之降緣/昇緣經由第二電晶體631之元件電容與第二電容632的耦合作用所補償。
第15圖為本發明第六實施例之移位暫存器電路的示意圖。如第15圖所示，移位暫存器電路700包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器711、第N級移位暫存器712以及第(N+1)級移位暫存器713，據以方便說明。在移位暫存器電路700的運作中，第(N-1)級移位暫存器711係根據第一時脈CK1、第二時脈CK2與第四時脈CK4以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器712係根據第一時脈CK1、第二時脈CK2與第三時脈CK3以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器713係根據第二時脈CK2、第三時脈CK3與第四時脈CK4以提供閘極訊號SGn+1饋入至閘極線GLn+1。第N級移位暫存器712的結構係類似於第12圖所示之第N級移位暫存器612的結構，主要差異在於將輸入單元630置換為輸入單元730。輸入單元730電連接於第(N-1)級移位暫存器711，用來將閘極訊號SGn-1輸入為驅動控制電壓VQn，請注意輸入單元730並不受控於第四時脈CK4。
第16圖顯示第15圖所示之第N級移位暫存器的電路圖。如第16圖所示，在第N級移位暫存器712的電路實施例中，輸入單元730僅包含第二電晶體731，其餘單元係同於第13圖所示之第N級移位暫存器612的對應單元。第二電晶體731包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器711以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於儲能單元625與下拉單元620。由於第四時脈CK4沒有饋入至第二電晶體731之閘極端，所以在第N級移位暫存器712的運作中，第一時脈CK1之昇緣/降緣經由第一電晶體621之元件電容耦合作用所導致驅動控制電壓VQn之漣波並沒有被補償，而在第二電晶體731之閘極端與第二端之間也就沒有必要設置第二電容，據以節省成本。第15圖與第16圖所示之移位暫存器電路700的工作相關訊號波形實質上同於第14圖所示之訊號波形，不再贅述。
第17圖為本發明第七實施例之移位暫存器電路的示意圖。如第17圖所示，移位暫存器電路800包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器811、第N級移位暫存器812以及第(N+1)級移位暫存器813，據以方便說明。在移位暫存器電路800的運作中，每一級移位暫存器均根據第一時脈CK1、第二時脈CK2、第三時脈CK3與第四時脈CK4以提供對應閘極訊號饋入至對應閘極線，譬如第(N-1)級移位暫存器811係用以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器812係用以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器813係用以提供閘極訊號SGn+1饋入至閘極線GLn+1。第N級移位暫存器812的結構係類似於第12圖所示之第N級移位暫存器612的結構，主要差異在於將充電單元640置換為充電單元840，以及將上拉單元650置換為上拉單元850。充電單元840電連接於儲能單元625，用來根據第二時脈CK2與第三時脈CK3對驅動控制電壓VQn執行交互上拉運作，據以上拉驅動控制電壓VQn至高電源電壓Vdd。上拉單元850電連接於閘極線GLn，用來根據第二時脈CK2與第三時脈CK3對閘極訊號SGn執行交互上拉運作，據以上拉閘極訊號SGn至高電源電壓Vdd。
第18圖顯示第17圖所示之第N級移位暫存器的電路圖。如第18圖所示，在第N級移位暫存器812的電路實施例中，充電單元840包含第三電晶體841與第四電晶體842，上拉單元850包含第五電晶體851與第六電晶體852。第三電晶體841包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體631之第二端，閘極端用以接收第二時脈CK2，第二端用以接收高電源電壓Vdd。第四電晶體842包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體631之第二端，閘極端用以接收第三時脈CK3，第二端用以接收高電源電壓Vdd。第五電晶體851包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第二時脈CK2，第二端用以接收高電源電壓Vdd。第六電晶體852包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第三時脈CK3，第二端用以接收高電源電壓Vdd。
第19圖為第17圖與第18圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。在第19圖中，由上往下的訊號分別為閘極訊號SGn-1、第一時脈CK1、第二時脈CK2、第三時脈CK3、第四時脈CK4、驅動控制電壓VQn、閘極訊號SGn、以及閘極訊號SGn+1。如第19圖所示，於時段T41、T42、T43與T44內之各訊號波形係類同於第14圖所示於時段T31、T32、T33與T34內之各訊號波形，主要差異在於將第一高電源電壓Vdd1與第二高電源電壓Vdd2均置換為高電源電壓Vdd。也就是說，驅動控制電壓VQn於時段T43與T44內係被上拉至高電源電壓Vdd，而閘極訊號SGn於時段T43與T44內亦被上拉至高電源電壓Vdd。除上述外，移位暫存器電路800的其餘電路運作係同於移位暫存器電路600的電路運作，不再贅述。
第20圖為本發明第八實施例之移位暫存器電路的示意圖。如第20圖所示，移位暫存器電路900包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器911、第N級移位暫存器912以及第(N+1)級移位暫存器913，據以方便說明。在移位暫存器電路900的運作中，第(N-1)級移位暫存器911係根據第一時脈CK1、第二時脈CK2與第四時脈CK4以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器912係根據第一時脈CK1、第二時脈CK2與第三時脈CK3以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器913係根據第二時脈CK2、第三時脈CK3與第四時脈CK4以提供閘極訊號SGn+1饋入至閘極線GLn+1。第N級移位暫存器912的結構係類似於第17圖所示之第N級移位暫存器812的結構，主要差異在於將輸入單元630置換為輸入單元930。輸入單元930電連接於第(N-1)級移位暫存器911，用來將閘極訊號SGn-1輸入為驅動控制電壓VQn，請注意輸入單元930並不受控於第四時脈CK4。
第21圖顯示第20圖所示之第N級移位暫存器的電路圖。如第21圖所示，在第N級移位暫存器912的電路實施例中，輸入單元930僅包含第二電晶體931，其餘單元係同於第18圖所示之第N級移位暫存器812的對應單元。第二電晶體931包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器911以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於儲能單元625與下拉單元620。由於第四時脈CK4沒有饋入至第二電晶體931之閘極端，所以在第N級移位暫存器912的運作中，第一時脈CK1之昇緣/降緣經由第一電晶體621之元件電容耦合作用所導致驅動控制電壓VQn之漣波並沒有被補償，而在第二電晶體931之閘極端與第二端之間也就沒有必要設置第二電容，據以節省成本。第20圖與第21圖所示之移位暫存器電路900的工作相關訊號波形實質上同於第19圖所示之訊號波形，不再贅述。
在上述八種實施例中，雖然移位暫存器電路係根據四個時脈以提供複數閘極訊號，但可顯而易知地延伸移位暫存器電路之電路設計，使其根據更多時脈以提供複數閘極訊號，譬如放電/充電單元與下拉/上拉單元可根據三個時脈或更多時脈以執行相對應之交互下拉/上拉運作。綜上所述，本發明移位暫存器電路係利用至少四個時脈以提供複數閘極訊號，一方面可省略控制單元以降低消耗功率，另一方面可避免電晶體長時間持續承受高電壓應力，據以避免臨界電壓漂移，從而提高移位暫存器電路的可靠度及使用壽命。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400、500、600、700、800、900．．．移位暫存器電路
111、211、311、411、511、611、711、811、911．．．第(N-1)級移位暫存器
112、212、312、412、512、612、712、812、912．．．第N級移位暫存器
113、213、313、413、513、613、713、813、913．．．第(N+1)級移位暫存器
120、220、650、850．．．上拉單元
125、225、625．．．儲能單元
130、230、330、530、630、730、930．．．輸入單元
140、240、440．．．放電單元
150、250、450、620．．．下拉單元
160．．．控制單元
221、621．．．第一電晶體
226、626．．．第一電容
231、331、531、631、731、931．．．第二電晶體
232、632．．．第二電容
241、441、641、841．．．第三電晶體
242、442、642、842．．．第四電晶體
251、451、651、851‧‧‧第五電晶體
252、452、652、852‧‧‧第六電晶體
640、840‧‧‧充電單元
CK1‧‧‧第一時脈
CK2‧‧‧第二時脈
CK3‧‧‧第三時脈
CK4‧‧‧第四時脈
GLn-1、GLn、GLn+1‧‧‧閘極線
SGn-2、SGn-1、SGn、 SGn+1‧‧‧閘極訊號
T11~T14、T21~ T24、T31~T34、T41 ~T44‧‧‧時段
Vdd‧‧‧高電源電壓
Vdd1‧‧‧第一高電源電壓
Vdd2‧‧‧第二高電源電壓
Vh1‧‧‧第一高電壓
Vh2‧‧‧第二高電壓
VQn‧‧‧驅動控制電壓
Vss‧‧‧低電源電壓
Vss1‧‧‧第一低電源電壓
Vss2‧‧‧第二低電源電壓
第1圖為習知移位暫存器電路的示意圖。
第2圖為本發明第一實施例之移位暫存器電路的示意圖。
第3圖顯示第2圖所示之第N級移位暫存器的電路圖。
第4圖為第2圖與第3圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。
第5圖為本發明第二實施例之移位暫存器電路的示意圖。
第6圖顯示第5圖所示之第N級移位暫存器的電路圖。
第7圖為本發明第三實施例之移位暫存器電路的示意圖。
第8圖顯示第7圖所示之第N級移位暫存器的電路圖。
第9圖為第7圖與第8圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。
第10圖為本發明第四實施例之移位暫存器電路的示意圖。
第11圖顯示第10圖所示之第N級移位暫存器的電路圖。
第12圖為本發明第五實施例之移位暫存器電路的示意圖。
第13圖顯示第12圖所示之第N級移位暫存器的電路圖。
第14圖為第12圖與第13圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。
第15圖為本發明第六實施例之移位暫存器電路的示意圖。
第16圖顯示第15圖所示之第N級移位暫存器的電路圖。
第17圖為本發明第七實施例之移位暫存器電路的示意圖。
第18圖顯示第17圖所示之第N級移位暫存器的電路圖。
第19圖為第17圖與第18圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。
第20圖為本發明第八實施例之移位暫存器電路的示意圖。
第21圖顯示第20圖所示之第N級移位暫存器的電路圖。
200．．．移位暫存器電路
211．．．第(N-1)級移位暫存器
212．．．第N級移位暫存器
213．．．第(N+1)級移位暫存器
220．．．上拉單元
225．．．儲能單元
230．．．輸入單元
240．．．放電單元
250．．．下拉單元
CK1．．．第一時脈
CK2．．．第二時脈
CK3．．．第三時脈
CK4．．．第四時脈
GLn-1、GLn、GLn+1．．．閘極線
SGn-2、SGn-1、SGn、SGn+1．．．閘極訊號
VQn．．．驅動控制電壓
Vss1．．．第一低電源電壓
Vss2．．．第二低電源電壓

Claims (20)

  1. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，用來根據一驅動控制電壓與一第一時脈以上拉該些閘極訊號之一第N閘極訊號；一輸入單元，用來將該些級移位暫存器的一第(N-1)級移位暫存器所產生之一第(N-1)閘極訊號輸入為該驅動控制電壓，該輸入單元包含一電晶體，該電晶體包含：一第一端，電連接於該第(N-1)級移位暫存器以接收該第(N-1)閘極訊號；一閘極端，用來接收一第四時脈；以及一第二端，電連接於該上拉單元；一儲能單元，電連接於該上拉單元與該電晶體的第二端，用來儲存該驅動控制電壓；一放電單元，電連接於該儲能單元，用來根據一第二時脈與一第三時脈對該驅動控制電壓執行交互下拉運作；以及一下拉單元，電連接於該第N閘極線，用來根據該第二時脈與該第三時脈對該第N閘極訊號執行交互下拉運作；其中該第一時脈之高準位脈波、該第二時脈之高準位脈波、該第三時脈之高準位脈波與該第四時脈之高準位脈波係不互 相重疊。
  2. 如請求項1所述之移位暫存器電路，其中該第一時脈之高準位脈波、該第二時脈之高準位脈波與該第三時脈之高準位脈波係不互相重疊。
  3. 如請求項1所述之移位暫存器電路，其中該儲能單元包含：一電容，電連接於該輸入單元與該第N閘極線之間。
  4. 如請求項1所述之移位暫存器電路，其中該上拉單元包含一電晶體，該電晶體包含：一第一端，用來接收該第一時脈；一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，電連接於該第N閘極線；其中該電晶體係為N型薄膜電晶體或N型場效電晶體。
  5. 如請求項1所述之移位暫存器電路，其中該電晶體係為N型薄膜電晶體或N型場效電晶體。
  6. 如請求項1所述之移位暫存器電路，其中該輸入單元另包含：一電容，電連接於該電晶體之閘極端與該電晶體之第二端之間。
  7. 如請求項1所述之移位暫存器電路，其中： 該放電單元包含：一第一電晶體，包含：一第一端，電連接於該儲能單元；一閘極端，用來接收該第二時脈；以及一第二端，用來接收一第一低電源電壓；以及一第二電晶體，包含：一第一端，電連接於該第一電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該第一低電源電壓；以及該下拉單元包含：一第三電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用來接收該第二時脈；以及一第二端，用來接收高於該第一低電源電壓之一第二低電源電壓；以及一第四電晶體，包含：一第一端，電連接於該第三電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該第二低電源電壓；其中該第一電晶體、該第二電晶體、該第三電晶體與該第四電晶體係為N型薄膜電晶體或N型場效電晶體。
  8. 如請求項1所述之移位暫存器電路，其中： 該放電單元包含：一第一電晶體，包含：一第一端，電連接於該儲能單元；一閘極端，用來接收該第二時脈；以及一第二端，用來接收一低電源電壓；以及一第二電晶體，包含：一第一端，電連接於該第一電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該低電源電壓；以及該下拉單元包含：一第三電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用來接收該第二時脈；以及一第二端，用來接收該低電源電壓；以及一第四電晶體，包含：一第一端，電連接於該第三電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該低電源電壓；其中該第一電晶體、該第二電晶體、該第三電晶體與該第四電晶體係為N型薄膜電晶體或N型場效電晶體。
  9. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之 一第N級移位暫存器包含：一下拉單元，電連接於該些閘極線之一第N閘極線，用來根據一驅動控制電壓與一第一時脈以下拉該些閘極訊號之一第N閘極訊號；一輸入單元，用來將該些級移位暫存器的一第(N-1)級移位暫存器所產生之一第(N-1)閘極訊號輸入為該驅動控制電壓，該輸入單元包含一電晶體，該電晶體包含：一第一端，電連接於該第(N-1)級移位暫存器以接收該第(N-1)閘極訊號；一閘極端，用來接收一第四時脈；以及一第二端，電連接於該下拉單元；一儲能單元，電連接於該下拉單元與該電晶體的第二端，用來儲存該驅動控制電壓；一充電單元，電連接於該儲能單元，用來根據一第二時脈與一第三時脈對該驅動控制電壓執行交互上拉運作；以及一上拉單元，電連接於該第N閘極線，用來根據該第二時脈與該第三時脈對該第N閘極訊號執行交互上拉運作；其中該第一時脈之低準位脈波、該第二時脈之低準位脈波、該第三時脈之低準位脈波與該第四時脈之低準位脈波係不互相重疊。
  10. 如請求項9所述之移位暫存器電路，其中該第一時脈之低準位脈波、該第二時脈之低準位脈波與該第三時脈之低準位脈波係 不互相重疊。
  11. 如請求項9所述之移位暫存器電路，其中該儲能單元包含：一電容，電連接於該輸入單元與該第N閘極線之間。
  12. 如請求項9所述之移位暫存器電路，其中該下拉單元包含一電晶體，該電晶體包含：一第一端，用來接收該第一時脈；一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，電連接於該第N閘極線；其中該電晶體係為P型薄膜電晶體或P型場效電晶體。
  13. 如請求項9所述之移位暫存器電路，其中該電晶體係為P型薄膜電晶體或P型場效電晶體。
  14. 如請求項9所述之移位暫存器電路，其中該輸入單元另包含：一電容，電連接於該電晶體之閘極端與該電晶體之第二端之間。
  15. 如請求項9所述之移位暫存器電路，其中：該充電單元包含：一第一電晶體，包含：一第一端，電連接於該儲能單元；一閘極端，用來接收該第二時脈；以及 一第二端，用來接收一第一高電源電壓；以及一第二電晶體，包含：一第一端，電連接於該第一電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該第一高電源電壓；以及該上拉單元包含：一第三電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用來接收該第二時脈；以及一第二端，用來接收低於該第一高電源電壓之一第二高電源電壓；以及一第四電晶體，包含：一第一端，電連接於該第三電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該第二高電源電壓；其中該第一電晶體、該第二電晶體、該第三電晶體與該第四電晶體係為P型薄膜電晶體或P型場效電晶體。
  16. 如請求項9所述之移位暫存器電路，其中：該充電單元包含：一第一電晶體，包含：一第一端，電連接於該儲能單元；一閘極端，用來接收該第二時脈；以及 一第二端，用來接收一高電源電壓；以及一第二電晶體，包含：一第一端，電連接於該第一電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該高電源電壓；以及該上拉單元包含：一第三電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用來接收該第二時脈；以及一第二端，用來接收該高電源電壓；以及一第四電晶體，包含：一第一端，電連接於該第三電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該高電源電壓；其中該第一電晶體、該第二電晶體、該第三電晶體與該第四電晶體係為P型薄膜電晶體或P型場效電晶體。
  17. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，用來根據一驅動控制電壓與一第一時脈以上拉該些閘極訊號之一第N閘極訊號； 一輸入單元，電連接於該上拉單元與該些級移位暫存器之一第(N-1)級移位暫存器，用來將該第(N-1)級移位暫存器所產生之一第(N-1)閘極訊號輸入為該驅動控制電壓；一儲能單元，電連接於該上拉單元與該輸入單元，用來儲存該驅動控制電壓；一放電單元，電連接於該儲能單元，用來根據一第二時脈與一第三時脈對該驅動控制電壓執行交互下拉運作，該放電單元包含：一第一電晶體，包含：一第一端，電連接於該儲能單元；一閘極端，用來接收該第二時脈；以及一第二端，用來接收一第一低電源電壓；以及一第二電晶體，包含：一第一端，電連接於該第一電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該第一低電源電壓；以及一下拉單元，電連接於該第N閘極線，用來根據該第二時脈與該第三時脈對該第N閘極訊號執行交互下拉運作，該下拉單元包含：一第三電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用來接收該第二時脈；以及一第二端，用來接收高於該第一低電源電壓之一第二低電 源電壓；以及一第四電晶體，包含：一第一端，電連接於該第三電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該第二低電源電壓；其中該第一時脈之脈波昇緣、該第二時脈之脈波昇緣與該第三時脈之脈波昇緣係依序錯開。
  18. 如請求項17所述之移位暫存器電路，其中該第一電晶體、該第二電晶體、該第三電晶體與該第四電晶體係為N型薄膜電晶體或N型場效電晶體。
  19. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一下拉單元，電連接於該些閘極線之一第N閘極線，用來根據一驅動控制電壓與一第一時脈以下拉該些閘極訊號之一第N閘極訊號；一輸入單元，電連接於該下拉單元與該些級移位暫存器之一第(N-1)級移位暫存器，用來將該第(N-1)級移位暫存器所產生之一第(N-1)閘極訊號輸入為該驅動控制電壓；一儲能單元，電連接於該下拉單元與該輸入單元，用來儲存該驅動控制電壓； 一充電單元，電連接於該儲能單元，用來根據一第二時脈與一第三時脈對該驅動控制電壓執行交互上拉運作，該充電單元包含：一第一電晶體，包含：一第一端，電連接於該儲能單元；一閘極端，用來接收該第二時脈；以及一第二端，用來接收一第一高電源電壓；以及一第二電晶體，包含：一第一端，電連接於該第一電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該第一高電源電壓；以及一上拉單元，電連接於該第N閘極線，用來根據該第二時脈與該第三時脈對該第N閘極訊號執行交互上拉運作，該上拉單元包含：一第三電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用來接收該第二時脈；以及一第二端，用來接收低於該第一高電源電壓之一第二高電源電壓；以及一第四電晶體，包含：一第一端，電連接於該第三電晶體之第一端；一閘極端，用來接收該第三時脈；以及一第二端，用來接收該第二高電源電壓； 其中該第一時脈之脈波降緣、該第二時脈之脈波降緣與該第三時脈之脈波降緣係依序錯開。
  20. 如請求項19所述之移位暫存器電路，其中該第一電晶體、該第二電晶體、該第三電晶體與該第四電晶體係為P型薄膜電晶體或P型場效電晶體。
TW099114766A 2010-05-10 2010-05-10 移位暫存器電路 TWI397259B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099114766A TWI397259B (zh) 2010-05-10 2010-05-10 移位暫存器電路
US12/836,577 US8019039B1 (en) 2010-05-10 2010-07-15 Shift register circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099114766A TWI397259B (zh) 2010-05-10 2010-05-10 移位暫存器電路

Publications (2)

Publication Number Publication Date
TW201141063A TW201141063A (en) 2011-11-16
TWI397259B true TWI397259B (zh) 2013-05-21

Family

ID=44544824

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114766A TWI397259B (zh) 2010-05-10 2010-05-10 移位暫存器電路

Country Status (2)

Country Link
US (1) US8019039B1 (zh)
TW (1) TWI397259B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497473B (zh) * 2013-07-18 2015-08-21 Au Optronics Corp 移位暫存電路

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605433B1 (ko) 2009-11-26 2016-03-23 삼성디스플레이 주식회사 표시 패널
KR101768485B1 (ko) 2011-04-21 2017-08-31 엘지디스플레이 주식회사 쉬프트 레지스터
TWI438751B (zh) 2011-11-18 2014-05-21 Au Optronics Corp 閘極驅動電路及其閘極驅動方法
TWI451383B (zh) 2011-12-05 2014-09-01 Au Optronics Corp 平面顯示器、位移暫存器及其控制方法
TWI425473B (zh) * 2011-12-29 2014-02-01 Au Optronics Corp 閘極驅動電路
TWI476743B (zh) * 2012-01-20 2015-03-11 Innocom Tech Shenzhen Co Ltd 移位暫存器
CN102682727B (zh) 2012-03-09 2014-09-03 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
TWI600022B (zh) * 2012-07-20 2017-09-21 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
JP6239292B2 (ja) * 2012-07-20 2017-11-29 株式会社半導体エネルギー研究所 半導体装置
CN103680427A (zh) * 2012-09-07 2014-03-26 瀚宇彩晶股份有限公司 液晶显示器及其移位寄存装置
CN102867475A (zh) * 2012-09-13 2013-01-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
WO2014054518A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
CN102930814A (zh) * 2012-10-29 2013-02-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
TWI484465B (zh) * 2013-02-25 2015-05-11 Au Optronics Corp 閘極驅動電路
CN103151010B (zh) * 2013-02-27 2014-12-10 京东方科技集团股份有限公司 一种移位寄存器和显示装置
US9171516B2 (en) * 2013-07-03 2015-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Gate driver on array circuit
US20150102990A1 (en) * 2013-10-12 2015-04-16 Shenzhen China Star Optoelectronics Technology Co. Ltd. Gate driving circuit, and array substrate and display panel thereof
CN104700789B (zh) * 2013-12-09 2017-10-31 北京大学深圳研究生院 移位寄存器、栅极驱动电路单元、栅极驱动电路及显示器
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
TWI505276B (zh) * 2014-02-13 2015-10-21 Au Optronics Corp 移位暫存電路及移位暫存器
TWI770954B (zh) 2014-02-21 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
TWI512703B (zh) * 2014-03-06 2015-12-11 Au Optronics Corp 移位暫存電路及移位暫存器
TWI524325B (zh) * 2014-09-10 2016-03-01 友達光電股份有限公司 移位暫存器
CN104282283B (zh) * 2014-10-21 2016-09-28 重庆京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104318886B (zh) * 2014-10-31 2017-04-05 京东方科技集团股份有限公司 一种goa单元及驱动方法，goa电路和显示装置
CN104332181B (zh) * 2014-11-03 2018-11-13 合肥鑫晟光电科技有限公司 一种移位寄存器及栅极驱动装置
CN104332146B (zh) * 2014-11-12 2016-09-28 合肥鑫晟光电科技有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
TWI544474B (zh) * 2014-11-19 2016-08-01 友達光電股份有限公司 移位暫存器
CN104575436B (zh) * 2015-02-06 2017-04-05 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN104751816B (zh) * 2015-03-31 2017-08-15 深圳市华星光电技术有限公司 移位寄存器电路
CN104715710B (zh) * 2015-04-10 2016-10-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
JP6561381B2 (ja) * 2015-08-25 2019-08-21 株式会社Ｊｏｌｅｄ レジスタ回路、駆動回路および表示装置
CN106652867B (zh) * 2015-11-04 2020-02-21 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示面板
CN105652537B (zh) * 2016-01-27 2019-03-15 京东方科技集团股份有限公司 一种goa电路、驱动方法及显示装置
CN105575329B (zh) * 2016-03-16 2017-12-01 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置
CN106251818A (zh) * 2016-08-31 2016-12-21 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106205538A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种goa驱动单元及驱动电路
CN106448588B (zh) * 2016-10-09 2018-12-28 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106531048B (zh) * 2016-11-29 2020-03-27 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板和驱动方法
KR20180067948A (ko) * 2016-12-13 2018-06-21 엘지디스플레이 주식회사 시프트 레지스터 및 이를 포함하는 게이트 구동회로
CN106898322B (zh) * 2017-03-29 2020-01-21 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN106847225B (zh) * 2017-04-12 2020-05-08 京东方科技集团股份有限公司 显示装置以及栅极驱动电路和驱动单元
CN106997755B (zh) * 2017-05-10 2019-06-04 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN107424552B (zh) * 2017-06-13 2019-11-05 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN107516505B (zh) * 2017-10-19 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
US20190285930A1 (en) * 2018-03-13 2019-09-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate driver on array (goa) unit, goa circuit, and liquid crystal display (lcd) panel
CN108573673B (zh) * 2018-04-27 2021-07-30 厦门天马微电子有限公司 移位寄存器、驱动电路、显示装置
US11062787B2 (en) * 2019-08-22 2021-07-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate driving unit and gate driving method
CN111710305B (zh) * 2020-06-09 2021-09-24 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200951968A (en) * 2008-06-06 2009-12-16 Au Optronics Corp Shift register
TW200951937A (en) * 2008-06-06 2009-12-16 Au Optronics Corp Shift register and shift register unit for diminishing clock coupling effect
TW201003182A (en) * 2008-07-01 2010-01-16 Chunghwa Picture Tubes Ltd Shift register apparatus and method thereof
TW201015511A (en) * 2008-10-14 2010-04-16 Ind Tech Res Inst Scan line driver, shift register and compensation circuit thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438525B1 (ko) 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
TW589612B (en) * 2003-04-16 2004-06-01 Au Optronics Corp Display driving circuit
TWI304199B (en) 2005-08-02 2008-12-11 Chi Mei El Corp Flat panel display, display driving apparatus thereof and shift register thereof
TWI316219B (en) 2005-08-11 2009-10-21 Au Optronics Corp A three-level driving shift register
TWI320564B (en) 2005-08-25 2010-02-11 Au Optronics Corp A shift register driving method
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
TWI349245B (en) * 2006-03-22 2011-09-21 Au Optronics Corp Liquid crystal display and shift register unit thereof
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
TWI421881B (zh) * 2009-08-21 2014-01-01 Au Optronics Corp 移位暫存器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200951968A (en) * 2008-06-06 2009-12-16 Au Optronics Corp Shift register
TW200951937A (en) * 2008-06-06 2009-12-16 Au Optronics Corp Shift register and shift register unit for diminishing clock coupling effect
TW201003182A (en) * 2008-07-01 2010-01-16 Chunghwa Picture Tubes Ltd Shift register apparatus and method thereof
TW201015511A (en) * 2008-10-14 2010-04-16 Ind Tech Res Inst Scan line driver, shift register and compensation circuit thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497473B (zh) * 2013-07-18 2015-08-21 Au Optronics Corp 移位暫存電路

Also Published As

Publication number Publication date
TW201141063A (en) 2011-11-16
US8019039B1 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
TWI397259B (zh) 移位暫存器電路
TWI404332B (zh) 移位暫存器電路
TWI425771B (zh) 移位暫存器電路
TWI465039B (zh) 移位暫存器電路
TWI402814B (zh) 可抑制臨界電壓漂移之閘極驅動電路
US7929658B2 (en) Shift register circuit having bi-directional transmission mechanism
US10741139B2 (en) Goa circuit
US7843421B2 (en) Gate driver and driving method thereof in liquid crystal display
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
TWI422156B (zh) 具低功率損耗之移位暫存器
TWI437823B (zh) 移位暫存器電路
TWI406218B (zh) 高可靠度閘極驅動電路
US8411074B2 (en) Gate driving circuit having a shift register stage capable of pulling down gate signals of a plurality of shift register stages
TWI540554B (zh) Liquid crystal display device and driving method thereof
US9972266B2 (en) Gate driving circuits and display devices
TWI415052B (zh) 開關裝置與應用該開關裝置之移位暫存器電路
TWI427591B (zh) 閘極驅動電路
US20150279288A1 (en) Gate-driver-on-array (goa) circuit
US9905311B2 (en) Shift register circuit, drive circuit, and display device
US10204586B2 (en) Gate driver on array (GOA) circuits and liquid crystal displays (LCDs)
CN101853705B (zh) 移位缓存器电路
US20150028933A1 (en) Gate driving circuit for display
TWI411232B (zh) 移位暫存器電路
TWI419468B (zh) 移位暫存器電路
CN102646384B (zh) 移位寄存器单元、移位寄存器、阵列基板及显示装置