TWI402814B - 可抑制臨界電壓漂移之閘極驅動電路 - Google Patents

Description

可抑制臨界電壓漂移之閘極驅動電路

本發明係有關於一種閘極驅動電路，尤指一種可抑制臨界電壓漂移之閘極驅動電路。

液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及無輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，用以改變液晶層的透光率，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含有複數個畫素單元、閘極驅動電路以及源極驅動電路。源極驅動電路用以提供複數個資料訊號。閘極驅動電路包含複數級移位暫存器，用來提供複數個閘極驅動訊號以控制複數個資料訊號寫入至複數個畫素單元。因此，閘極驅動電路即為控制資料訊號寫入操作的關鍵性元件。

第1圖為習知閘極驅動電路的示意圖。如第1圖所示，為方便說明，閘極驅動電路100只顯示第(N-1)級移位暫存器111、第N級移位暫存器112及第(N+1)級移位暫存器113，其中只有第N級移位暫存器112顯示內部功能單元架構。第N級移位暫存器112係用以根據第一時脈CK1、第二時脈CK2及閘極訊號SGn-1產生閘極訊號SGn。閘極訊號SGn經由閘極線GLn饋入至畫素陣列101之對應畫素單元，用以控制資料線DLi之資料訊號的寫入操作。此外，閘極訊號SGn另被傳輸至第(N+1)級移位暫存器113，用以作為致能第(N+1)級移位暫存器113所需之啟始脈波訊號。第N級移位暫存器112包含上拉單元120、儲能單元135、緩衝單元140、下拉單元150、放電單元155以及控制單元160。儲能單元135係用來根據緩衝單元140所接收之閘極訊號SGn-1執行充電程序，進而產生驅動控制電壓VQn。上拉單元120即根據驅動控制電壓VQn及第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。控制單元160包含複數個電晶體，用以根據閘極訊號SGn-1及反相於第一時脈CK1之第二時脈CK2產生控制訊號SCn。放電單元155即用來根據控制訊號SCn，對儲能單元135執行放電程序以下拉驅動控制電壓VQn至低電源電壓Vss。下拉單元150則根據控制訊號SCn以下拉閘極訊號SGn至低電源電壓Vss。

然而，在閘極驅動電路100的運作中，除了第N級移位暫存器112被觸發以產生高電壓準位之閘極訊號SGn的時段，其餘時間控制訊號SCn均在高電壓準位以致能下拉單元150及放電單元155。亦即，下拉單元150及放電單元155之電晶體151,156係長時間維持在導通狀態，所以容易導致臨界電壓漂移，進而降低閘極驅動電路100的可靠度及使用壽命。

依據本發明之實施例，其揭露一種可抑制臨界電壓漂移之閘極驅動電路，用以提供複數個閘極訊號至複數條閘極線。此種閘極驅動電路包含複數級移位暫存器，第N級移位暫存器包含上拉單元、緩衝單元、儲能單元、放電單元、下拉單元、控制單元與訊號切換單元。

上拉單元電連接於第N閘極線，用以根據驅動控制電壓及第一時脈將第N閘極訊號上拉至高電壓準位。緩衝單元係用以接收輸入訊號。儲能單元電連接於上拉單元及緩衝單元，用來根據輸入訊號執行充電程序，以提供驅動控制電壓至上拉單元。放電單元電連接於儲能單元，用以根據控制訊號或第(N+1)級移位暫存器所產生之第(N+1)閘極訊號將驅動控制電壓下拉至低電源電壓。下拉單元電連接於第N閘極線，用以根據控制訊號將第N閘極訊號下拉至低電源電壓。控制單元電連接於放電單元與下拉單元，用以根據輸入訊號及反相於第一時脈之第二時脈產生控制訊號。訊號切換單元電連接於控制單元，用以根據第一時脈將控制訊號切換至低電源電壓。

依據本發明之實施例，其另揭露一種可抑制臨界電壓漂移之閘極驅動電路，用以提供複數個閘極訊號至複數條閘極線。此種閘極驅動電路包含複數級移位暫存器，第N級移位暫存器包含上拉單元、緩衝單元、儲能單元、放電單元、下拉單元、控制單元與訊號切換單元。

上拉單元電連接於第N閘極線，用以根據驅動控制電壓及第一時脈將第N閘極訊號上拉至高電壓準位。緩衝單元係用以接收輸入訊號。儲能單元電連接於上拉單元及緩衝單元，用來根據輸入訊號執行充電程序，以提供驅動控制電壓至上拉單元。放電單元電連接於儲能單元，用以根據第(N+1)級移位暫存器所產生之第(N+1)閘極訊號將驅動控制電壓下拉至低電源電壓。下拉單元電連接於第N閘極線，用以根據控制訊號將第N閘極訊號下拉至低電源電壓。控制單元電連接於下拉單元，用以根據第一時脈與第N閘極訊號產生控制訊號。訊號切換單元電連接於控制單元，用以根據反相於該第一時脈之第二時脈將控制訊號切換至低電源電壓。

為讓本發明更顯而易懂，下文依本發明可抑制臨界電壓漂移之閘極驅動電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第2圖為本發明第一實施例之閘極驅動電路的示意圖。如第2圖所示，閘極驅動電路200包含複數級移位暫存器，為方便說明，閘極驅動電路200只顯示第(N-1)級移位暫存器211、第N級移位暫存器212及第(N+1)級移位暫存器213，其中只有第N級移位暫存器212顯示內部功能單元架構，其餘級移位暫存器係雷同於第N級移位暫存器212，所以不另贅述。第(N-1)級移位暫存器211用以提供閘極訊號SGn-1，第N級移位暫存器212用以提供閘極訊號SGn，第(N+1)級移位暫存器213用以提供閘極訊號SGn+1。閘極訊號SGn-1經由閘極線GLn-1饋入至畫素陣列201之畫素單元205，用以控制資料線DLi之資料訊號寫入至畫素單元205。閘極訊號SGn經由閘極線GLn饋入至畫素陣列201之畫素單元305，用以控制資料線DLi之資料訊號寫入至畫素單元305。閘極訊號SGn+1經由閘極線GLn+1饋入至畫素陣列201之畫素單元405，用以控制資料線DLi之資料訊號寫入至畫素單元405。

第N級移位暫存器212包含上拉單元220、儲能單元235、緩衝單元240、放電單元250、下拉單元255、控制單元260、輔助下拉單元265與訊號切換單元270。上拉單元220電連接於閘極線GLn，用以根據驅動控制電壓VQn及第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。緩衝單元240電連接於第(N-1)級移位暫存器211以接收閘極訊號SGn-1，亦即，第N級移位暫存器212係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元235電連接於上拉單元220及緩衝單元240，用來根據閘極訊號SGn-1執行充電程序，並據以提供驅動控制電壓VQn至上拉單元220。控制單元260電連接於放電單元250與下拉單元255，用以根據閘極訊號SGn-1及反相於第一時脈CK1之第二時脈CK2產生控制訊號SCn。放電單元250電連接於儲能單元235，用來根據控制訊號SCn執行放電程序以下拉驅動控制電壓VQn至低電源電壓Vss。下拉單元255電連接於閘極線GLn，用來根據控制訊號SCn以下拉閘極訊號SGn至低電源電壓Vss。輔助下拉單元265亦電連接於閘極線GLn，用來根據閘極訊號SGn+1以下拉閘極訊號SGn至低電源電壓Vss。訊號切換單元270電連接於控制單元260，用來根據第一時脈CK1以切換控制訊號SCn至低電源電壓Vss。

在第2圖之實施例中，緩衝單元240包含緩衝電晶體242，上拉單元220包含第一開關221，儲能單元235包含電容236，放電單元250包含第二開關251，下拉單元255包含第三開關256，輔助下拉單元265包含第四開關266，控制單元260包含第五開關261與第六開關262，訊號切換單元270包含第七開關271。緩衝電晶體242包含第一端、第二端及閘極端，其中第一端電連接於第(N-1)級移位暫存器211以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於電容236。第一開關221包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於緩衝電晶體242之第二端，第二端電連接於閘極線GLn。電容236包含第一端與第二端，其中第一端電連接於第一開關221之閘極端，第二端電連接於第一開關221之第二端。

第二開關251包含第一端、第二端及閘極端，其中第一端電連接於電容236之第一端，第二端用以接收低電源電壓Vss，閘極端電連接於控制單元260以接收控制訊號SCn。第三開關256包含第一端、第二端及閘極端，其中第一端電連接於第一開關221之第二端，第二端用以接收低電源電壓Vss，閘極端電連接於控制單元260以接收控制訊號SCn。第四開關266包含第一端、第二端及閘極端，其中第一端電連接於第一開關221之第二端，第二端用以接收低電源電壓Vss，閘極端用以接收閘極訊號SGn+1。第五開關261包含第一端、第二端及閘極端，其中第一端用以接收高電源電壓Vdd，第二端電連接於第二開關251之閘極端與第三開關256之閘極端，閘極端用以接收第二時脈CK2。第五開關261係用以根據第二時脈CK2上拉控制訊號SCn至高電源電壓Vdd。第六開關262包含第一端、第二端及閘極端，其中第一端電連接於第五開關261之第二端，第二端用以接收低電源電壓Vss，閘極端用以接收閘極訊號SGn-1。第六開關262係用以根據閘極訊號SGn-1下拉控制訊號SCn至低電源電壓Vss。第七開關271包含第一端、第二端及閘極端，其中第一端電連接於第五開關261之第二端，第二端用以接收低電源電壓Vss，閘極端用以接收第一時脈CK1。第七開關271係用以根據第一時脈CK1切換控制訊號SCn至低電源電壓Vss。第一開關221至第七開關271係為薄膜電晶體(Thin Film Transistor)、金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor)、或接面場效電晶體(Junction Field Effect Transistor)。

第3圖為第2圖之閘極驅動電路的工作相關訊號波形圖，其中橫軸為時間軸。在第3圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、閘極訊號SGn、閘極訊號SGn+1、驅動控制電壓VQn以及控制訊號SCn。

如第3圖所示，於時段T1內，閘極訊號SGn-1由低準位上昇至高準位，緩衝電晶體242切換為導通狀態，使驅動控制電壓VQn也跟著從低電壓上昇至第一高電壓Vh1。同時，閘極訊號SGn-1之高準位可導通第六開關262以下拉控制訊號SCn至低電源電壓Vss。於時段T2內，因閘極訊號SGn-1由高準位降至低準位，緩衝電晶體242切換為截止狀態，使驅動控制電壓VQn為浮接電壓，又因第一時脈CK1切換至高準位，所以可藉由第一開關221之元件電容耦合作用，將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並據以導通第一開關221，將閘極訊號SGn由低準位上拉至高準位。此時，第一時脈CK1亦導通第七開關271以切換控制訊號SCn至低電源電壓Vss，進而使第二開關251截止，用來確保第一開關221之閘極端在浮接狀態。

於時段T3內，第二時脈CK2切換至高準位，所以第五開關261導通以上拉控制訊號SCn至高電源電壓Vdd，進而導通第二開關251以下拉驅動控制電壓VQn至低電源電壓Vss，並導通第三開關256以下拉閘極訊號SGn至低電源電壓Vss。此外，因第(N+1)級移位暫存器213利用閘極訊號SGn作為致能所需之啟始脈波訊號而於時段T3內產生高準位之閘極訊號SGn+1，所以第四開關266亦導通以下拉閘極訊號SGn至低電源電壓Vss。

於時段T4內，第二時脈CK2切換為低準位使第五開關261截止。此時，第一時脈CK1切換至高準位，所以第七開關271導通以切換控制訊號SCn至低電源電壓Vss，進而截止第二開關251及第三開關256。於時段T5內，第一時脈CK1切換為低準位使第七開關271截止。此時，第二時脈CK2切換至高準位，所以第五開關261導通以上拉控制訊號SCn至高電源電壓Vdd，進而導通第二開關251以下拉驅動控制電壓VQn至低電源電壓Vss，並導通第三開關256以下拉閘極訊號SGn至低電源電壓Vss。其後，在閘極訊號SGn持續低準位的狀態下，係週期性地執行上述於時段T4及T5內之電路操作，亦即，第五開關261及第七開關271係交互導通以將控制訊號SCn週期性地切換於高電源電壓Vdd與低電源電壓Vss之間。所以，藉由第五開關261及第七開關271的交互導通工作模式，可顯著降低臨界電壓漂移，進而提高閘極驅動電路200的可靠度及使用壽命。

第4圖為本發明第二實施例之閘極驅動電路的示意圖。如第4圖所示，閘極驅動電路300包含複數級移位暫存器，為方便說明，閘極驅動電路300仍只顯示第(N-1)級移位暫存器311、第N級移位暫存器312及第(N+1)級移位暫存器313。相較於第2圖所示之閘極驅動電路200，第(N-1)級移位暫存器311另用以提供啟始脈波訊號STn-1，第N級移位暫存器312另用以提供啟始脈波訊號STn，第(N+1)級移位暫存器313另用以提供啟始脈波訊號STn+1。啟始脈波訊號STn-1之波形實質上係同於閘極訊號SGn-1之波形，啟始脈波訊號STn之波形實質上係同於閘極訊號SGn之波形，啟始脈波訊號STn+1之波形實質上係同於閘極訊號SGn+1之波形。相較於第2圖所示之第N級移位暫存器212，第N級移位暫存器312另包含進位單元280及重置單元295。進位單元280包含第八開關281，用來根據驅動控制電壓VQn及第一時脈CK1產生啟始脈波訊號STn饋入至第(N+1)級移位暫存器313。第八開關281包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於電容236之第一端，第二端用以輸出啟始脈波訊號STn至第(N+1)級移位暫存器313。重置單元295包含第九開關296，用來根據重置訊號Sre將驅動控制電壓VQn重置為低電源電壓Vss。第九開關296包含第一端、第二端及閘極端，其中第一端電連接於電容236之第一端，閘極端用以接收重置訊號Sre，第二端用以接收低電源電壓Vss。第八開關281及第九開關296係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。此外，緩衝電晶體242之第一端則電連接於第(N-1)級移位暫存器311以接收啟始脈波訊號STn-1。其餘級移位暫存器同理類推。除上述外，每一級移位暫存器的內部電連接關係基本上均雷同於第2圖所示之第N級移位暫存器212，而閘極驅動電路300的工作相關訊號波形也同於第3圖所示之訊號波形，所以不再贅述。

第5圖為本發明第三實施例之閘極驅動電路的示意圖。如第5圖所示，閘極驅動電路400包含複數級移位暫存器，為方便說明，閘極驅動電路400仍只顯示第(N-1)級移位暫存器411、第N級移位暫存器412及第(N+1)級移位暫存器413。相較於第4圖所示之第N級移位暫存器312，第N級移位暫存器412另包含穩壓單元290。穩壓單元290包含第十開關291、第十一開關292及第十二開關293，用來抑制閘極訊號SGn之漣波電壓。第十開關291包含第一端、第二端及閘極端，其中第一端用以接收啟始脈波訊號STn-1，第二端電連接於緩衝電晶體242之第二端，閘極端用以接收第二時脈CK2。第十一開關292包含第一端、第二端及閘極端，其中第一端電連接於第十開關291之第二端，第二端電連接於第一開關221之第二端，閘極端用以接收第一時脈CK1。第十二關293包含第一端、第二端及閘極端，其中第一端電連接於第十一開關292之第二端，第二端用以接收低電源電壓Vss，閘極端用以接收第二時脈CK2。第十開關291、第十一開關292及第十二開關293係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。基本上，穩壓單元290係為習知技藝，所以不再細述其電路工作原理。其餘級移位暫存器同理類推。除上述外，每一級移位暫存器的內部電連接關係基本上均雷同於第4圖所示之第N級移位暫存器312，而閘極驅動電路400的工作相關訊號波形也同於第3圖所示之訊號波形，所以不再贅述。

第6圖為本發明第四實施例之閘極驅動電路的示意圖。如第6圖所示，閘極驅動電路500包含複數級移位暫存器，為方便說明，閘極驅動電路500仍只顯示第(N-1)級移位暫存器511、第N級移位暫存器512及第(N+1)級移位暫存器513，其中只有第N級移位暫存器512顯示內部功能單元架構，其餘級移位暫存器係雷同於第N級移位暫存器512，所以不另贅述。相較於第5圖所示之第N級移位暫存器412，第N級移位暫存器512係將放電單元250置換為放電單元550，其餘不變。放電單元550包含第二開關551，用來根據閘極訊號SGn+1執行放電程序以下拉驅動控制電壓VQn至低電源電壓Vss。第二開關551包含第一端、第二端及閘極端，其中第一端電連接於電容236之第一端，第二端用以接收低電源電壓Vss，閘極端電連接於閘極線GLn+1以接收閘極訊號SGn+1。其餘級移位暫存器同理類推。除上述外，每一級移位暫存器的內部電連接關係基本上均雷同於第5圖所示之第N級移位暫存器412，而閘極驅動電路500的工作相關訊號波形也同於第3圖所示之訊號波形，所以不再贅述。

第7圖為本發明第五實施例之閘極驅動電路的示意圖。如第7圖所示，閘極驅動電路600包含複數級移位暫存器，為方便說明，閘極驅動電路600仍只顯示第(N-1)級移位暫存器611、第N級移位暫存器612及第(N+1)級移位暫存器613，其中只有第N級移位暫存器612顯示內部功能單元架構，其餘級移位暫存器係雷同於第N級移位暫存器612，所以不另贅述。第(N-1)級移位暫存器611用以提供閘極訊號SGn-1，第N級移位暫存器612用以提供閘極訊號SGn，第(N+1)級移位暫存器613用以提供閘極訊號SGn+1。

第N級移位暫存器612包含上拉單元620、儲能單元635、緩衝單元640、放電單元650、下拉單元655、控制單元680、輔助下拉單元665、訊號切換單元670與穩壓單元690。上拉單元620電連接於閘極線GLn，用以根據驅動控制電壓VQn及第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。緩衝單元640電連接於第(N-1)級移位暫存器611以接收閘極訊號SGn-1，亦即，第N級移位暫存器612係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元635電連接於上拉單元620及緩衝單元640，用來根據閘極訊號SGn-1執行充電程序，並據以提供驅動控制電壓VQn至上拉單元620。控制單元680電連接於下拉單元655，用以根據第一時脈CK1及閘極訊號SGn產生控制訊號SCn。下拉單元655電連接於閘極線GLn，用來根據控制訊號SCn以下拉閘極訊號SGn至低電源電壓Vss。輔助下拉單元665亦電連接於閘極線GLn，用來根據閘極訊號SGn+1以下拉閘極訊號SGn至低電源電壓Vss。訊號切換單元670電連接於控制單元680，用來根據第二時脈CK2以切換控制訊號SCn至低電源電壓Vss。放電單元650電連接於儲能單元635，用來根據閘極訊號SGn+1執行放電程序以下拉驅動控制電壓VQn至低電源電壓Vss。穩壓單元690電連接於儲能單元635及閘極線GLn，用來抑制閘極訊號SGn之漣波電壓。

在第7圖之實施例中，緩衝單元640包含緩衝電晶體642，上拉單元620包含第一開關621，儲能單元635包含電容636，放電單元650包含第二開關651，下拉單元655包含第三開關656，輔助下拉單元665包含第四開關666，訊號切換單元670包含第五開關671，穩壓單元690包含第六開關691、第七開關692與第八開關693，控制單元680包含第九開關681、第十開關682、第十一開關683、第十二開關684、第一電容686以及第二電容688。緩衝電晶體642及第一開關621至第十二開關684係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。

緩衝電晶體642包含第一端、第二端及閘極端，其中第一端電連接於第(N-1)級移位暫存器611以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於電容636。第一開關621包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於緩衝電晶體642之第二端，第二端電連接於閘極線GLn。電容636包含第一端與第二端，其中第一端電連接於第一開關621之閘極端，第二端電連接於第一開關621之第二端。

第二開關651包含第一端、第二端及閘極端，其中第一端電連接於電容636之第一端，第二端用以接收低電源電壓Vss，閘極端電連接於閘極線GLn+1以接收閘極訊號SGn+1。第三開關656包含第一端、第二端及閘極端，其中第一端電連接於第一開關621之第二端，第二端用以接收低電源電壓Vss，閘極端電連接於控制單元680以接收控制訊號SCn。第四開關666包含第一端、第二端及閘極端，其中第一端電連接於第一開關621之第二端，第二端用以接收低電源電壓Vss，閘極端電連接於閘極線GLn+1以接收閘極訊號SGn+1。第五開關671包含第一端、第二端及閘極端，其中第一端電連接於第三開關656之閘極端，第二端用以接收低電源電壓Vss，閘極端用以接收第二時脈CK2。第五開關671係用以根據第二時脈CK2切換控制訊號SCn至低電源電壓Vss。

第六開關691包含第一端、第二端及閘極端，其中第一端用以接收閘極訊號SGn-1，第二端電連接於緩衝電晶體642之第二端，閘極端用以接收第二時脈CK2。第七開關692包含第一端、第二端及閘極端，其中第一端電連接於第六開關691之第二端，第二端電連接於第一開關621之第二端，閘極端用以接收第一時脈CK1。第八開關693包含第一端、第二端及閘極端，其中第一端電連接於第七開關692之第二端，第二端用以接收低電源電壓Vss，閘極端用以接收第二時脈CK2。

第九開關681包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第一端。第十開關682包含第一端、第二端及閘極端，其中第一端電連接於第九開關681之第二端，閘極端用以接收閘極訊號SGn，第二端用以接收低電源電壓Vss。第十一開關683包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第九開關681之第二端，第二端電連接於第三開關656之閘極端。第一電容686電連接於第十一開關683的第一端與閘極端之間。第二電容688電連接於第十一開關683的閘極端與第二端之間。第十二開關684包含第一端、第二端及閘極端，其中第一端電連接於第十一開關683之第二端，閘極端電連接於第十開關682之閘極端，第二端用以接收低電源電壓Vss。

第8圖為第7圖之閘極驅動電路的工作相關訊號波形圖，其中橫軸為時間軸。在第8圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、閘極訊號SGn、閘極訊號SGn+1、驅動控制電壓VQn、控制訊號SCn以及控制訊號SCnx。如第8圖所示，於時段T1內，閘極訊號SGn-1由低準位上昇至高準位，緩衝電晶體642切換為導通狀態，使驅動控制電壓VQn也跟著從低電壓上昇至第一高電壓Vh1。此時，具高準位之第二時脈CK2可導通第五電晶體671，用以切換控制訊號SCn至低電源電壓Vss。

於時段T2內，因閘極訊號SGn-1由高準位降至低準位，緩衝電晶體642切換為截止狀態，使驅動控制電壓VQn為浮接電壓，又因第一時脈CK1切換至高準位，所以可藉由第一開關621之元件電容耦合作用，將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並據以導通第一開關621，將閘極訊號SGn由低準位上拉至高準位。此時，具高準位之閘極訊號SGn可導通第十二開關684，用以下拉控制訊號SCn至低電源電壓Vss，進而截止第三開關656以保持高準位之閘極訊號SGn。於時段T3內，第二時脈CK2切換為高準位以導通第五電晶體671，用以保持控制訊號SCn於低電源電壓Vss。此外，因第(N+1)級移位暫存器613利用閘極訊號SGn作為致能所需之啟始脈波訊號而於時段T3內產生高準位之閘極訊號SGn+1，所以可導通第四開關666以下拉閘極訊號SGn至低電源電壓Vss。

於時段T4內，第二時脈CK2切換為低準位以截止第五開關671。此時，第一時脈CK1切換為高準位使控制單元680輸出高準位之控制訊號SCn，用來導通第三開關656以下拉閘極訊號SGn至低電源電壓Vss。於時段T5內，第二時脈CK2切換為高準位使第五開關671導通，用以切換控制訊號SCn至低電源電壓Vss，進而切換第三開關656為截止狀態。其後，在閘極訊號SGn持續低準位的狀態下，係週期性地執行上述於時段T4及T5內之電路操作，亦即，第五開關671係週期性地導通以週期性地下拉控制訊號SCn至低電源電壓Vss，進而週期性地導通第三開關656以週期性地切換閘極訊號SGn至低電源電壓Vss。

請繼續參考第8圖，控制訊號SCnx之波形係為閘極驅動電路600在省略訊號切換單元670的電路運作下，控制單元680的輸出訊號波形。如第8圖所示，控制訊號SCnx在閘極訊號SGn持續低準位時之波形，係為相當不理想的充放電波形，而且若設定不適當的第一電容686與第二電容688之容值比，控制訊號SCnx之波形會更不理想。不理想的控制訊號SCnx之波形會造成第三開關656不正常開關運作，導致臨界電壓漂移，降低電路的可靠度及使用壽命。相較於控制訊號SCnx，控制訊號SCn在閘極訊號SGn持續低準位時之波形，呈現理想的方波，所以可使第三開關656執行週期性的正常開關運作。換句話說，藉由訊號切換單元670的運作可顯著降低第三開關656的臨界電壓漂移，進而提高閘極驅動電路600的可靠度及使用壽命。

第9圖為本發明第六實施例之閘極驅動電路的示意圖。如第9圖所示，閘極驅動電路700包含複數級移位暫存器，為方便說明，閘極驅動電路700仍只顯示第(N-1)級移位暫存器711、第N級移位暫存器712及第(N+1)級移位暫存器713。相較於第7圖所示之閘極驅動電路600，第(N-1)級移位暫存器711另用以提供啟始脈波訊號STn-1，第N級移位暫存器712另用以提供啟始脈波訊號STn，第(N+1)級移位暫存器713另用以提供啟始脈波訊號STn+1。每一啟始脈波訊號之波形實質上係同於對應閘極訊號之波形。相較於第7圖所示之第N級移位暫存器612，第N級移位暫存器712另包含進位單元675及重置單元695。進位單元675包含第十三開關676，用來根據驅動控制電壓VQn及第一時脈CK1產生啟始脈波訊號STn饋入至第(N+1)級移位暫存器713。第十三開關676包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於電容636之第一端，第二端用以輸出啟始脈波訊號STn至第(N+1)級移位暫存器713。重置單元695包含第十四開關696，用來根據重置訊號Sre將驅動控制電壓VQn重置為低電源電壓Vss。第十四開關696包含第一端、第二端及閘極端，其中第一端電連接於電容636之第一端，閘極端用以接收重置訊號Sre，第二端用以接收低電源電壓Vss。第十三開關676及第十四開關696係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。此外，緩衝電晶體642之第一端與第六開關691之第一端係電連接於第(N-1)級移位暫存器711以接收啟始脈波訊號STn-1。其餘級移位暫存器同理類推。除上述外，每一級移位暫存器的內部電連接關係基本上均雷同於第7圖所示之第N級移位暫存器612，而閘極驅動電路700的工作相關訊號波形也同於第8圖所示之訊號波形，所以不再贅述。

綜上所述，本發明之閘極驅動電路係利用額外的訊號切換單元將控制訊號週期性地切換於高電壓準位與低電壓準位之間，所以可顯著降低相關電晶體的臨界電壓漂移，進而提高閘極驅動電路的可靠度及使用壽命。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300、400、500、600、700．．．閘極驅動電路

101、201．．．畫素陣列

111、211、311、411、511、611、711．．．第(N-1)級移位暫存器

112、212、312、412、512、612、712．．．第N級移位暫存器

113、213、313、413、513、613、713．．．第(N+1)級移位暫存器

120、220、620．．．上拉單元

135、235、635．．．儲能單元

140、240、640．．．緩衝單元

150、255、655．．．下拉單元

151、156．．．電晶體

155、250、550、650．．．放電單元

160、260、680．．．控制單元

205、305、405．．．畫素單元

221、621．．．第一開關

236、636．．．電容

242、642．．．緩衝電晶體

251、551、651．．．第二開關

256、656．．．第三開關

261、671．．．第五開關

262、691．．．第六開關

265．．．輔助下拉單元

266、666．．．第四開關

270、670．．．訊號切換單元

271、692．．．第七開關

280、675．．．進位單元

281、693．．．第八開關

290、690．．．穩壓單元

291、682．．．第十開關

292、683．．．第十一開關

293、684．．．第十二開關

295、695．．．重置單元

296、681．．．第九開關

676．．．第十三開關

686．．．第一電容

688．．．第二電容

696．．．第十四開關

CK1．．．第一時脈

CK2．．．第二時脈

DLi．．．資料線

GLn-1、GLn、GLn+1．．．閘極線

SCn、SCnx．．．控制訊號

SGn-2、SGn-1、SGn、SGn+1、SGn+2．．．閘極訊號

STn-2、STn-1、STn、STn+1．．．啟始脈波訊號

T1、T2、T3、T4、T5．．．時段

Vdd．．．高電源電壓

Vh1．．．第一高電壓

Vh2．．．第二高電壓

VQn．．．驅動控制電壓

Vss．．．低電源電壓

第1圖為習知閘極驅動電路的示意圖。

第2圖為本發明第一實施例之閘極驅動電路的示意圖。

第3圖為第2圖之閘極驅動電路的工作相關訊號波形圖，其中橫軸為時間軸。

第4圖為本發明第二實施例之閘極驅動電路的示意圖。

第5圖為本發明第三實施例之閘極驅動電路的示意圖。

第6圖為本發明第四實施例之閘極驅動電路的示意圖。

第7圖為本發明第五實施例之閘極驅動電路的示意圖。

第8圖為第7圖之閘極驅動電路的工作相關訊號波形圖，其中橫軸為時間軸。

第9圖為本發明第六實施例之閘極驅動電路的示意圖。

200．．．閘極驅動電路

201．．．畫素陣列

205、305、405．．．畫素單元

211．．．第(N-1)級移位暫存器

212．．．第N級移位暫存器

213．．．第(N+1)級移位暫存器

220．．．上拉單元

221．．．第一開關

235．．．儲能單元

236．．．電容

240．．．緩衝單元

242．．．緩衝電晶體

250．．．放電單元

251．．．第二開關

255．．．下拉單元

256．．．第三開關

260．．．控制單元

261．．．第五開關

262．．．第六開關

265．．．輔助下拉單元

266．．．第四開關

270．．．訊號切換單元

271．．．第七開關

CK1．．．第一時脈

CK2．．．第二時脈

DLi．．．資料線

GLn-1、GLn、GLn+1．．．閘極線

SCn．．．控制訊號

SGn-2、SGn-1、SGn、SGn+1、SGn+2．．．閘極訊號

Vdd．．．高電源電壓

VQn．．．驅動控制電壓

Vss．．．低電源電壓

Claims (35)

1. 一種可抑制臨界電壓漂移之閘極驅動電路，用以提供複數個閘極訊號至複數條閘極線，該閘極驅動電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，用以根據一驅動控制電壓及一第一時脈將該些閘極訊號之一第N閘極訊號上拉至一高電壓準位；一緩衝單元，用以接收一輸入訊號；一儲能單元，電連接於該上拉單元及該緩衝單元，用來根據該輸入訊號執行一充電程序，以提供該驅動控制電壓至該上拉單元；一放電單元，電連接於該儲能單元，用以根據一控制訊號或一第(N+1)級移位暫存器所產生之一第(N+1)閘極訊號將該驅動控制電壓下拉至一低電源電壓；一下拉單元，電連接於該第N閘極線，用以根據該控制訊號將該第N閘極訊號下拉至該低電源電壓；一控制單元，電連接於該放電單元與該下拉單元，用以根據該輸入訊號及反相於該第一時脈之一第二時脈產生該控制訊號；與一訊號切換單元，電連接於該控制單元，用以根據該第一時脈將該控制訊號切換至該低電源電壓。
2. .如請求項1所述之閘極驅動電路，其中該訊號切換單元包含一電晶體，該電晶體包含：一第一端，電連接於該控制單元；一閘極端，用以接收該第一時脈；與一第二端，用以接收該低電源電壓。
3. 如請求項1所述之閘極驅動電路，其中該上拉單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該儲能單元以接收該驅動控制電壓；與一第二端，電連接於該第N閘極線。
4. 如請求項1所述之閘極驅動電路，其中該儲能單元包含一電容。
5. 如請求項1所述之閘極驅動電路，其中該緩衝單元包含一電晶體，該電晶體包含：一第一端，電連接於一第(N-1)級移位暫存器以接收一第(N-1)閘極訊號；一閘極端，電連接於該第一端；與一第二端，電連接於該儲能單元；其中該輸入訊號係為該第(N-1)閘極訊號。
6. 如請求項1所述之閘極驅動電路，其中該放電單元包含一電晶體，該電晶體包含：一第一端，電連接於該儲能單元；一閘極端，用以接收該第(N+1)閘極訊號；與一第二端，用以接收該低電源電壓。
7. 如請求項1所述之閘極驅動電路，其中該放電單元包含一電晶體，該電晶體包含：一第一端，電連接於該儲能單元；一閘極端，電連接於該控制單元以接收該控制訊號；與一第二端，用以接收該低電源電壓。
8. 如請求項1所述之閘極驅動電路，其中該下拉單元包含一電晶體，該電晶體包含：一第一端，電連接於該第N閘極線；一閘極端，電連接於該控制單元以接收該控制訊號；與一第二端，用以接收該低電源電壓。
9. 如請求項1所述之閘極驅動電路，其中該控制單元包含：一第一電晶體，包含：一第一端，用以接收一高電源電壓；一閘極端，用以接收該第二時脈；與一第二端，電連接於該放電單元與該下拉單元；與一第二電晶體，包含：一第一端，電連接於該第一電晶體之第二端；一閘極端，用以接收該輸入訊號；與一第二端，用以接收該低電源電壓。
10. 如請求項1所述之閘極驅動電路，其中該第N級移位暫存器另包含：一進位單元，電連接於該儲能單元，用來根據該驅動控制電壓及該第一時脈產生一第N啟始脈波訊號，該第N啟始脈波訊號係被饋送至該第(N+1)級移位暫存器之一緩衝單元。
11. 如請求項10所述之閘極驅動電路，其中該第N級移位暫存器之進位單元包含一電晶體，該電晶體包含：一第一端，用來接收該第一時脈；一閘極端，電連接於該儲能單元以接收該驅動控制電壓；與一第二端，電連接於該第(N+1)級移位暫存器之緩衝單元。
12. 如請求項11所述之閘極驅動電路，其中該第N級移位暫存器之緩衝單元包含一電晶體，該電晶體包含：一第一端，用來接收一第(N-1)級移位暫存器之一進位單元所產生之一第(N-1)啟始脈波訊號；一閘極端，電連接於該第一端；與一第二端，電連接於該儲能單元；其中該輸入訊號係為該第(N-1)啟始脈波訊號。
13. 如請求項1所述之閘極驅動電路，其中該第N級移位暫存器另包含：一輔助下拉單元，電連接於該第N閘極線，用以根據該第(N+1)閘極訊號將該第N閘極訊號下拉至該低電源電壓。
14. 如請求項13所述之閘極驅動電路，其中該輔助下拉單元包含一電晶體，該電晶體包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第(N+1)閘極訊號；與一第二端，用以接收該低電源電壓。
15. 如請求項1所述之閘極驅動電路，其中該第N級移位暫存器另包含：一穩壓單元，電連接於該儲能單元，用來根據該輸入訊號、該第一時脈及該第二時脈以抑制該第N閘極訊號之漣波電壓。
16. 如請求項15所述之閘極驅動電路，其中該穩壓單元包含：一第一電晶體，包含：一第一端，用以接收該輸入訊號；一閘極端，用以接收該第二時脈；與一第二端，電連接於該緩衝單元；一第二電晶體，包含：一第一端，電連接於該第一電晶體之第二端；一閘極端，用以接收該第一時脈；與一第二端，電連接於該第N閘極線；與一第三電晶體，包含：一第一端，電連接於該第二電晶體之第二端；一閘極端，用以接收該第二時脈；與一第二端，用以接收該低電源電壓。
17. 如請求項1所述之閘極驅動電路，其中該第N級移位暫存器另包含：一重置單元，電連接於該儲能單元，用來根據一重置訊號將該驅動控制電壓重置為該低電源電壓。
18. 如請求項17所述之閘極驅動電路，其中該第N級移位暫存器之重置單元包含一電晶體，該電晶體包含：一第一端，電連接於該儲能單元；一閘極端，用以接收該重置訊號；與一第二端，用以接收該低電源電壓。
19. 一種可抑制臨界電壓漂移之閘極驅動電路，用以提供複數個閘極訊號至複數條閘極線，該閘極驅動電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，用以根據一驅動控制電壓及一第一時脈將該些閘極訊號之一第N閘極訊號上拉至一高電壓準位；一緩衝單元，用以接收一輸入訊號；一儲能單元，電連接於該上拉單元及該緩衝單元，用來根據該輸入訊號執行一充電程序，以提供該驅動控制電壓至該上拉單元；一放電單元，電連接於該儲能單元，用以根據一第(N+1)級移位暫存器所產生之一第(N+1)閘極訊號將該驅動控制電壓下拉至一低電源電壓；一下拉單元，電連接於該第N閘極線，用以根據一控制訊號將該第N閘極訊號下拉至該低電源電壓；一控制單元，電連接於該下拉單元，用以根據該第一時脈與該第N閘極訊號產生該控制訊號；與一訊號切換單元，電連接於該控制單元，用以根據反相於該第一時脈之一第二時脈將該控制訊號切換至該低電源電壓。
20. 如請求項19所述之閘極驅動電路，其中該訊號切換單元包含一電晶體，該電晶體包含：一第一端，電連接於該控制單元；一閘極端，用以接收該第二時脈；與一第二端，用以接收該低電源電壓。
21. 如請求項19所述之閘極驅動電路，其中該上拉單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該儲能單元以接收該驅動控制電壓；與一第二端，電連接於該第N閘極線。
22. 如請求項19所述之閘極驅動電路，其中該儲能單元包含一電容。
23. 如請求項19所述之閘極驅動電路，其中該緩衝單元包含一電晶體，該電晶體包含：一第一端，電連接於一第(N-1)級移位暫存器以接收一第(N-1)閘極訊號；一閘極端，電連接於該第一端；與一第二端，電連接於該儲能單元；其中該輸入訊號係為該第(N-1)閘極訊號。
24. 如請求項19所述之閘極驅動電路，其中該放電單元包含一電晶體，該電晶體包含：一第一端，電連接於該儲能單元；一閘極端，用以接收該第(N+1)閘極訊號；與一第二端，用以接收該低電源電壓。
25. 如請求項19所述之閘極驅動電路，其中該下拉單元包含一電晶體，該電晶體包含：一第一端，電連接於該第N閘極線；一閘極端，電連接於該控制單元以接收該控制訊號；與一第二端，用以接收該低電源電壓。
26. 如請求項19所述之閘極驅動電路，其中該控制單元包含：一第一電晶體，包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該第一端；與一第二端；一第二電晶體，包含：一第一端，電連接於該第一電晶體之第二端；一閘極端，用以接收該第N閘極訊號；與一第二端，用以接收該低電源電壓；一第三電晶體，包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該第一電晶體之第二端；與一第二端，電連接於該下拉單元；一第四電晶體，包含：一第一端，電連接於該第三電晶體之第二端；一閘極端，電連接於該第二電晶體之閘極端；與一第二端，用以接收該低電源電壓；一第一電容，電連接於該第三電晶體的第一端與閘極端之間；與一第二電容，電連接於該第三電晶體的閘極端與第二端之間。
27. 如請求項19所述之閘極驅動電路，其中該第N級移位暫存器另包含：一進位單元，電連接於該儲能單元，用來根據該驅動控制電壓及該第一時脈產生一第N啟始脈波訊號，該第N啟始脈波訊號係被饋送至該第(N+1)級移位暫存器之一緩衝單元。
28. 如請求項27所述之閘極驅動電路，其中該第N級移位暫存器之進位單元包含一電晶體，該電晶體包含：一第一端，用來接收該第一時脈；一閘極端，電連接於該儲能單元以接收該驅動控制電壓；與一第二端，電連接於該第(N+1)級移位暫存器之緩衝單元。
29. 如請求項28所述之閘極驅動電路，其中該第N級移位暫存器之緩衝單元包含一電晶體，該電晶體包含：一第一端，用來接收一第(N-1)級移位暫存器之一進位單元所產生之一第(N-1)啟始脈波訊號；一閘極端，電連接於該第一端；與一第二端，電連接於該儲能單元；其中該輸入訊號係為該第(N-1)啟始脈波訊號。
30. 如請求項19所述之閘極驅動電路，其中該第N級移位暫存器另包含：一輔助下拉單元，電連接於該第N閘極線，用以根據該第(N+1)閘極訊號將該第N閘極訊號下拉至該低電源電壓。
31. 如請求項30所述之閘極驅動電路，其中該輔助下拉單元包含一電晶體，該電晶體包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第(N+1)閘極訊號；與一第二端，用以接收該低電源電壓。
32. 如請求項19所述之閘極驅動電路，其中該第N級移位暫存器另包含：一穩壓單元，電連接於該儲能單元，用來根據該輸入訊號、該第一時脈及該第二時脈以抑制該第N閘極訊號之漣波電壓。
33. 如請求項32所述之閘極驅動電路，其中該穩壓單元包含：一第一電晶體，包含：一第一端，用以接收該輸入訊號；一閘極端，用以接收該第二時脈；與一第二端，電連接於該緩衝單元；一第二電晶體，包含：一第一端，電連接於該第一電晶體之第二端；一閘極端，用以接收該第一時脈；與一第二端，電連接於該第N閘極線；與一第三電晶體，包含：一第一端，電連接於該第二電晶體之第二端；一閘極端，用以接收該第二時脈；與一第二端，用以接收該低電源電壓。
34. 如請求項19所述之閘極驅動電路，其中該第N級移位暫存器另包含：一重置單元，電連接於該儲能單元，用來根據一重置訊號將該驅動控制電壓重置為該低電源電壓。
35. 如請求項34所述之閘極驅動電路，其中該第N級移位暫存器之重置單元包含一電晶體，該電晶體包含：一第一端，電連接於該儲能單元；一閘極端，用以接收該重置訊號；與一第二端，用以接收該低電源電壓。