TWI406218B - 高可靠度閘極驅動電路 - Google Patents

Description

高可靠度閘極驅動電路

本發明係有關於一種閘極驅動電路，尤指一種具交互下拉機制之高可靠度閘極驅動電路。

液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及無輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，用以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含有複數個畫素單元、閘極驅動電路以及源極驅動電路。源極驅動電路用以提供複數個資料訊號。閘極驅動電路包含複數級移位暫存器，用來提供複數個閘極驅動訊號以控制複數個資料訊號寫入至複數個畫素單元。因此，閘極驅動電路即為控制資料訊號寫入操作的關鍵性元件。

第1圖為習知閘極驅動電路的示意圖。如第1圖所示，為方便說明，閘極驅動電路100只顯示第(N-1)級移位暫存器111、第N級移位暫存器112及第(N+1)級移位暫存器113，其中只有第N級移位暫存器112顯示內部功能單元架構。第N級移位暫存器112係用以根據第一時脈CK1、第二時脈CK2及閘極訊號SGn-1產生閘極訊號SGn。閘極訊號SGn經由閘極線GLn饋入至畫素陣列101之對應畫素單元，用以控制資料線DLi之資料訊號的寫入操作。此外，閘極訊號SGn另被傳輸至第(N+1)級移位暫存器113，用以作為致能第(N+1)級移位暫存器113所需之啟始脈波訊號。第N級移位暫存器112包含上拉單元120、儲能單元135、緩衝單元140、下拉單元150、放電單元155以及控制單元160。儲能單元135係用來根據緩衝單元140所接收之閘極訊號SGn-1執行充電程序，進而產生驅動控制電壓VQn。上拉單元120即根據驅動控制電壓VQn及第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。控制單元160包含複數個電晶體，用以根據閘極訊號SGn-1及反相於第一時脈CK1之第二時脈CK2產生控制訊號SCn。放電單元155即用來根據控制訊號SCn，對儲能單元135執行放電程序以下拉驅動控制電壓VQn至低電源電壓Vss。下拉單元150則根據控制訊號SCn以下拉閘極訊號SGn至低電源電壓Vss。

然而，在閘極驅動電路100的運作中，除了第N級移位暫存器112被觸發以產生高電壓準位之閘極訊號SGn的時段，其餘時間控制訊號SCn均在高電壓準位以致能下拉單元150及放電單元155。亦即，下拉單元150及放電單元155之電晶體151,156係長時間維持在導通狀態，所以容易導致臨界電壓漂移，進而降低閘極驅動電路100的可靠度及使用壽命。

依據本發明之實施例，其揭露一種高可靠度閘極驅動電路，用以提供複數個閘極訊號至複數條閘極線。此種閘極驅動電路包含複數級移位暫存器，第N級移位暫存器包含上拉單元、緩衝單元、儲能單元、放電單元、第一下拉單元、第二下拉單元與控制單元。

上拉單元電連接於第N閘極線，用以根據驅動控制電壓及第一時脈將第N閘極訊號上拉至高準位電壓。緩衝單元用以接收輸入訊號。儲能單元電連接於上拉單元及緩衝單元，用來根據輸入訊號執行充電程序，以提供驅動控制電壓至上拉單元。放電單元電連接於儲能單元，用以根據控制訊號將驅動控制電壓下拉至低電源電壓。第一下拉單元電連接於第N閘極線用以根據控制訊號將第N閘極訊號下拉至低電源電壓。第二下拉單元電連接於第N閘極線，用以根據反相於第一時脈之第二時脈將第N閘極訊號下拉至低電源電壓。控制單元電連接於放電單元與第一下拉單元，用以根據第N閘極訊號產生控制訊號。

依據本發明之實施例，其另揭露一種高可靠度閘極驅動電路，用以提供複數個閘極訊號至複數條閘極線。此種閘極驅動電路包含複數級移位暫存器，第N級移位暫存器包含上拉單元、緩衝單元、儲能單元、第一放電單元、第二放電單元、第一下拉單元與第二下拉單元。

上拉單元電連接於第N閘極線，用以根據驅動控制電壓及第一時脈將第N閘極訊號上拉至高準位電壓。緩衝單元用以接收輸入訊號。儲能單元電連接於上拉單元及緩衝單元，用來根據輸入訊號執行充電程序，以提供驅動控制電壓至上拉單元。第一放電單元電連接於儲能單元，用來根據第一時脈及第N閘極訊號以下拉驅動控制電壓。第二放電單元電連接於儲能單元，用以根據第(N+1)閘極訊號將驅動控制電壓下拉至低電源電壓。第一下拉單元電連接於第N閘極線，用以根據反相於第一時脈之第二時脈將第N閘極訊號下拉至低電源電壓。第二下拉單元電連接於第N閘極線，用以根據第(N+1)閘極訊號將第N閘極訊號下拉至低電源電壓。

為讓本發明更顯而易懂，下文依本發明之高可靠度閘極驅動電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第2圖為本發明第一實施例之閘極驅動電路的示意圖。如第2圖所示，閘極驅動電路200包含複數級移位暫存器，為方便說明，閘極驅動電路200只顯示第(N-1)級移位暫存器211、第N級移位暫存器212及第(N+1)級移位暫存器213，其中只有第N級移位暫存器212顯示內部功能單元架構，其餘級移位暫存器係類同於第N級移位暫存器212，所以不另贅述。第(N-1)級移位暫存器211用以提供閘極訊號SGn-1，第N級移位暫存器212用以提供閘極訊號SGn，第(N+1)級移位暫存器213用以提供閘極訊號SGn+1。閘極訊號SGn-1經由閘極線GLn-1饋入至畫素陣列201之畫素單元205，用以控制資料線DLi之資料訊號寫入至畫素單元205。閘極訊號SGn經由閘極線GLn饋入至畫素陣列201之畫素單元305，用以控制資料線DLi之資料訊號寫入至畫素單元305。閘極訊號SGn+1經由閘極線GLn+1饋入至畫素陣列201之畫素單元405，用以控制資料線DLi之資料訊號寫入至畫素單元405。

第N級移位暫存器212包含上拉單元220、儲能單元235、緩衝單元240、放電單元255、控制單元260、第一下拉單元265以及第二下拉單元270。上拉單元220電連接於閘極線GLn，用以根據驅動控制電壓VQn及第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。緩衝單元240電連接於第(N-1)級移位暫存器211以接收閘極訊號SGn-1，亦即，第N級移位暫存器212係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元235電連接於上拉單元220及緩衝單元240，用來根據閘極訊號SGn-1執行充電程序，並據以提供驅動控制電壓VQn至上拉單元220。控制單元260電連接於放電單元255與第一下拉單元265，用以根據第一時脈CK1及閘極訊號SGn產生控制訊號SCn。放電單元255電連接於儲能單元235，用來根據控制訊號SCn執行放電程序以下拉驅動控制電壓VQn至低電源電壓Vss。第一下拉單元265電連接於閘極線GLn，用來根據控制訊號SCn以下拉閘極訊號SGn至低電源電壓Vss。此外，第二下拉單元270亦電連接於閘極線GLn，用來根據反相於第一時脈CK1之第二時脈CK2以下拉閘極訊號SGn至低電源電壓Vss。

在第2圖之實施例中，緩衝單元240包含二極體241，上拉單元220包含第一開關221，儲能單元235包含電容236，放電單元255包含第二開關256，第一下拉單元265包含第三開關266，第二下拉單元270包含第四開關271，控制單元260包含及閘(AND Gate)261與反相器(Inverter)262。二極體241包含正極端與負極端，其中正極端電連接於第(N-1)級移位暫存器211以接收閘極訊號SGn-1，負極端電連接於電容236。第一開關221包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於二極體241之負極端，第二端電連接於閘極線GLn。電容236包含第一端與第二端，其中第一端電連接於第一開關221之閘極端，第二端電連接於第一開關221之第二端。

第二開關256包含第一端、第二端及閘極端，其中第一端電連接於電容236之第一端，第二端用以接收低電源電壓Vss，閘極端電連接於控制單元260以接收控制訊號SCn。第三開關266包含第一端、第二端及閘極端，其中第一端電連接於第一開關221之第二端，第二端用以接收低電源電壓Vss，閘極端電連接於控制單元260以接收控制訊號SCn。第四開關271包含第一端、第二端及閘極端，其中第一端電連接於第一開關221之第二端，第二端用以接收低電源電壓Vss，閘極端用以接收第二時脈CK2。第一開關221至第四開關271係為薄膜電晶體(Thin Film Transistor)、金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor)、或接面場效電晶體(Junction Field Effect Transistor)。及閘261包含第一輸入端、第二輸入端及輸出端，其中第一輸入端用以接收第一時脈CK1，輸出端電連接於第二開關256及第三開關266之閘極端，用以輸出控制訊號SCn。反相器262包含輸入端與輸出端，其中輸入端電連接於第一開關221之第二端以接收閘極訊號SGn，輸出端電連接於及閘261之第二輸入端。由上述可知，控制單元260係在第一時脈CK1為高準位且閘極訊號SGn為低準位的狀況下，才輸出高準位之控制訊號SCn以導通第二開關256與第三開關266。

第3圖為第2圖之閘極驅動電路的工作相關訊號波形示意圖，其中橫軸為時間軸。在第3圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、閘極訊號SGn、閘極訊號SGn+1、驅動控制電壓VQn以及控制訊號SCn。

如第3圖所示，於時段T1內，閘極訊號SGn-1由低準位上昇至高準位，二極體241因而順向導通使電容236充電，用以提昇驅動控制電壓VQn至第一高電壓Vh1。此時，因第一時脈CK1切換為低準位，所以控制訊號SCn亦切換為低準位，用以截止第二開關256與第三開關266。於時段T2內，閘極訊號SGn-1由高準位降為低準位，二極體241逆向截止，使驅動控制電壓VQn為浮接電壓，此時因第一時脈CK1切換至高準位，所以可藉由第一開關221之元件電容耦合作用，將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並據以導通第一開關221，將閘極訊號SGn由低準位上拉至高準位。雖然第一時脈CK1於時段T2內為高準位，但此時閘極訊號SGn為高準位，所以控制訊號SCn仍維持在低準位，而第二開關256及第三開關266也就持續在截止狀態。

於時段T3內，第二時脈CK2切換至高準位，所以第四開關271導通使閘極訊號SGn下拉為低準位，進而利用電容236的耦合作用將驅動控制電壓VQn下拉至低準位。此時，雖然閘極訊號SGn為低準位，但因第一時脈CK1切換為低準位，所以控制訊號SCn仍維持在低準位，而第二開關256及第三開關266也就持續在截止狀態。另外，第(N+1)級移位暫存器213則利用閘極訊號SGn作為致能所需之啟始脈波訊號，而於時段T3內產生高準位之閘極訊號SGn+1。

於時段T4內，第二時脈CK2切換為低準位使第四開關271截止。此時，第一時脈CK1切換至高準位，配合低準位之閘極訊號SGn，使控制訊號SCn切換至高準位，用以導通第二開關256及第三開關266，進而下拉驅動控制電壓VQn至低電源電壓Vss，並下拉閘極訊號SGn至低電源電壓Vss。於時段T5內，第一時脈CK1切換為低準位使控制訊號SCn切換為低準位，進而使第二開關256及第三開關266截止。此時，第二時脈CK2切換至高準位，用以導通第四開關271，進而下拉閘極訊號SGn至低電源電壓Vss。其後，在閘極訊號SGn持續低準位的狀態下，係週期性地執行上述於時段T4及T5內之電路操作，亦即，第三開關266及第四開關271交互導通以維持閘極訊號SGn在低準位。所以，藉由第三開關266及第四開關271的交互導通工作模式，可顯著降低臨界電壓漂移，進而提高閘極驅動電路200的可靠度及使用壽命。請注意，雖然在時段T5內，第二開關256截止使驅動控制電壓VQn為浮接電壓，但由於驅動控制電壓VQn係被週期性地下拉至低電源電壓Vss，所以此時驅動控制電壓VQn並不會超過臨界電壓，因而不影響電路正常工作。

第4圖為本發明第二實施例之閘極驅動電路的示意圖。如第4圖所示，閘極驅動電路300包含複數級移位暫存器，為方便說明，閘極驅動電路300仍只顯示第(N-1)級移位暫存器311、第N級移位暫存器312及第(N+1)級移位暫存器313。在第N級移位暫存器312中，緩衝單元240包含緩衝電晶體242，控制單元260包含反或閘(NOR Gate)263。緩衝電晶體242包含第一端、第二端及閘極端，其中第一端電連接於第(N-1)級移位暫存器311以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於電容236之第一端。緩衝電晶體242係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。反或閘263包含第一輸入端、第二輸入端及輸出端，其中第一輸入端用以接收第二時脈CK2，第二輸入端電連接於第一開關221之第二端，輸出端電連接於第二開關256及第三開關266之閘極端，用以輸出控制訊號SCn。其餘級移位暫存器同理類推，除上述外，每一級移位暫存器的內部電連接關係基本上均類同於第2圖所示之第N級移位暫存器212，而閘極驅動電路300的工作相關訊號波形也同於第3圖所示之訊號波形，所以不再贅述。

第5圖為本發明第三實施例之閘極驅動電路的示意圖。如第5圖所示，閘極驅動電路400包含複數級移位暫存器，為方便說明，閘極驅動電路400仍只顯示第(N-1)級移位暫存器411、第N級移位暫存器412及第(N+1)級移位暫存器413。相較於第4圖所示之閘極驅動電路300，第(N-1)級移位暫存器411另用以提供啟始脈波訊號STn-1，第N級移位暫存器412另用以提供啟始脈波訊號STn，第(N+1)級移位暫存器413另用以提供啟始脈波訊號STn+1。啟始脈波訊號STn-1之波形實質上係同於閘極訊號SGn-1之波形，啟始脈波訊號STn之波形實質上係同於閘極訊號SGn之波形，啟始脈波訊號STn+1之波形實質上係同於閘極訊號SGn+1之波形。相較於第4圖所示之第N級移位暫存器312，第N級移位暫存器412另包含進位單元280。進位單元280包含第五開關281，係用來根據驅動控制電壓VQn及第一時脈CK1產生啟始脈波訊號STn饋入至第(N+1)級移位暫存器413。第五開關281包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於電容236之第一端，第二端用以輸出啟始脈波訊號STn至第(N+1)級移位暫存器413。第五開關281係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。此外，緩衝電晶體242之第一端則電連接於第(N-1)級移位暫存器411以接收啟始脈波訊號STn-1。其餘級移位暫存器同理類推，除上述外，每一級移位暫存器的內部電連接關係基本上均類同於第4圖所示之第N級移位暫存器312，而閘極驅動電路400的工作相關訊號波形也同於第3圖所示之訊號波形，所以不再贅述。

第6圖為本發明第四實施例之閘極驅動電路的示意圖。如第6圖所示，閘極驅動電路500包含複數級移位暫存器，為方便說明，閘極驅動電路500仍只顯示第(N-1)級移位暫存器511、第N級移位暫存器512及第(N+1)級移位暫存器513，其中只有第N級移位暫存器512顯示內部功能單元架構，其餘級移位暫存器係類同於第N級移位暫存器512，所以不另贅述。第(N-1)級移位暫存器511用以提供閘極訊號SGn-1，第N級移位暫存器512用以提供閘極訊號SGn，第(N+1)級移位暫存器513用以提供閘極訊號SGn+1。

第N級移位暫存器512包含上拉單元520、儲能單元535、緩衝單元540、第一放電單元550、第二放電單元555、輔助單元570、第一下拉單元560以及第二下拉單元565。上拉單元520電連接於閘極線GLn，用以根據驅動控制電壓VQn及第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。緩衝單元540電連接於第(N-1)級移位暫存器511以接收閘極訊號SGn-1，亦即，第N級移位暫存器512係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元535電連接於上拉單元520及緩衝單元540，用來根據閘極訊號SGn-1執行充電程序，並據以提供驅動控制電壓VQn至上拉單元520。第一放電單元550電連接於儲能單元535，用來根據第一時脈CK1及閘極訊號SGn執行放電程序以下拉驅動控制電壓VQn。第二放電單元555亦電連接於儲能單元535，用來根據閘極訊號SGn+1執行放電程序以下拉驅動控制電壓VQn至低電源電壓Vss。

第一下拉單元560電連接於閘極線GLn，用來根據反相於第一時脈CK1之第二時脈CK2以下拉閘極訊號SGn至低電源電壓Vss。第二下拉單元565亦電連接於閘極線GLn，用來根據閘極訊號SGn+1以下拉閘極訊號SGn至低電源電壓Vss。輔助單元570電連接於閘極線GLn與第一放電單元550之間，用來根據第一時脈CK1控制閘極線GLn與第一放電單元550之間的輔助電性連結。

在第6圖之實施例中，緩衝單元540包含緩衝電晶體542，上拉單元520包含第一開關521，儲能單元535包含電容536，第一放電單元550包含第二開關551，第二放電單元555包含第三開關556，第一下拉單元560包含第四開關561，第二下拉單元565包含第五開關566，輔助單元570包含第六開關571。緩衝電晶體542包含第一端、第二端及閘極端，其中第一端電連接於第(N-1)級移位暫存器511以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於電容536。緩衝電晶體542係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。在另一實施例中，緩衝單元540係包含二極體，二極體之正極端電連接於第(N-1)級移位暫存器511以接收閘極訊號SGn-1，而二極體之負極端電連接於電容536。

第一開關521包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於緩衝電晶體542之第二端，第二端電連接於閘極線GLn。電容536包含第一端與第二端，其中第一端電連接於第一開關521之閘極端，第二端電連接於第一開關521之第二端。第二開關551包含第一端、第二端及閘極端，其中第一端電連接於電容536之第一端，閘極端用以接收第一時脈CK1作為開關控制訊號SCn1，第二端電連接於第一開關521之第二端。第三開關556包含第一端、第二端及閘極端，其中第一端電連接於電容536之第一端，閘極端電連接於閘極線GLn+1以接收閘極訊號SGn+1作為開關控制訊號SCn2，第二端用以接收低電源電壓Vss。

第四開關561包含第一端、第二端及閘極端，其中第一端電連接於第一開關521之第二端，閘極端用以接收第二時脈CK2作為開關控制訊號SCn3，第二端用以接收低電源電壓Vss。第五開關566包含第一端、第二端及閘極端，其中第一端電連接於第一開關521之第二端，閘極端電連接於閘極線GLn+1以接收閘極訊號SGn+1作為開關控制訊號SCn4，第二端用以接收低電源電壓Vss。第六開關571包含第一端、第二端及閘極端，其中第一端電連接於第一開關521之第二端，閘極端用以接收第一時脈CK1作為開關控制訊號SCn5，第二端電連接於第二開關551之第二端。第一開關521至第六開關571係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。

第7圖為第6圖之閘極驅動電路的工作相關訊號波形圖，其中橫軸為時間軸。在第7圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、閘極訊號SGn、閘極訊號SGn+1、驅動控制電壓VQn、開關控制訊號SCn1、開關控制訊號SCn2、開關控制訊號SCn3、開關控制訊號SCn4以及開關控制訊號SCn5。

如第7圖所示，於時段T1內，因閘極訊號SGn-1由低準位上昇至高準位，緩衝電晶體542切換為導通狀態使電容536充電，用以提昇驅動控制電壓VQn至第一高電壓Vh1。此時，又因第一時脈CK1切換為低準位，且第二時脈CK2切換至高準位，亦即開關控制訊號SCn1與SCn5均切換為低準位，而開關控制訊號SCn3則切換至高準位，所以第二開關551與第六開關571均切換為截止狀態，而第四開關561則切換為導通狀態以維持閘極訊號SGn之低準位。另外，由於閘極訊號SGn+1維持在低準位，所以開關控制訊號SCn2與SCn4仍維持在低準位，用以使第三開關556與第五開關566保持在截止狀態。

於時段T2內，因閘極訊號SGn-1由高準位降至低準位，緩衝電晶體542切換為截止狀態，使驅動控制電壓VQn為浮接電壓，又因第一時脈CK1切換至高準位，所以可藉由第一開關521之元件電容耦合作用，將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並據以導通第一開關521，將閘極訊號SGn由低準位上拉至高準位。此時，第二時脈CK2切換為低準位且閘極訊號SGn+1維持在低準位，亦即開關控制訊號SCn3切換為低準位，且開關控制訊號SCn2與SCn4維持在低準位，因此第三開關556、第四開關561及第五開關566均在截止狀態。此外，雖然開關控制訊號SCn1與SCn5均隨第一時脈CK1而切換至高準位，但由於驅動控制電壓VQn及閘極訊號SGn均為高準位，所以第二開關551與第六開關571均維持在截止狀態。

於時段T3內，第(N+1)級移位暫存器513則利用閘極訊號SGn作為致能所需之啟始脈波訊號，而產生高準位之閘極訊號SGn+1。此時，因第二時脈CK2切換至高準位，即開關控制訊號SCn3切換至高準位，所以第四開關561導通使閘極訊號SGn下拉至低電源電壓Vss。又因閘極訊號SGn+1切換至高準位，亦即開關控制訊號SCn2與SCn4均切換至高準位，所以第三開關556導通使驅動控制電壓VQn下拉至低電源電壓Vss，且第五開關566導通使閘極訊號SGn下拉至低電源電壓Vss。此外，第一時脈CK1切換為低準位，即開關控制訊號SCn1與SCn5均切換為低準位，所以第二開關551與第六開關571仍維持在截止狀態。

於時段T4內，因第二時脈CK2切換為低準位，即開關控制訊號SCn3切換為低準位，所以第四開關561切換為截止狀態。又因閘極訊號SGn+1切換為低準位，亦即開關控制訊號SCn2與SCn4均切換為低準位，所以第三開關556及第五開關566均切換為截止狀態。此外，第一時脈CK1切換至高準位，即開關控制訊號SCn1與SCn5均切換至高準位，所以第二開關551與第六開關571均切換為導通狀態，用以維持驅動控制電壓VQn於低準位。請注意，第六開關571係用來在第二開關551之第二端與閘極線SGn之間提供輔助電性連結以提高可靠度，省略第六開關571並不會影響電路正常工作。

於時段T5內，因第一時脈CK1切換為低準位，所以第二開關551與第六開關571均切換為截止狀態。又因閘極訊號SGn+1維持在低準位，亦即開關控制訊號SCn2與SCn4均維持在低準位，所以第三開關556及第五開關566均維持在截止狀態。此外，第二時脈CK2切換至高準位，即開關控制訊號SCn3切換至為高準位，所以第四開關561導通使閘極訊號SGn下拉至低電源電壓Vss。其後，在閘極訊號SGn持續低準位的狀態下，係週期性地執行上述於時段T4及T5內之電路操作，亦即，第四開關561及第二開關551交互導通以下拉閘極訊號SGn及驅動控制電壓VQn。所以，藉由第四開關561及第二開關551的交互導通工作模式，可顯著降低臨界電壓漂移，進而提高閘極驅動電路500的可靠度及使用壽命。

第8圖為本發明第五實施例之閘極驅動電路的示意圖。如第8圖所示，閘極驅動電路600包含複數級移位暫存器，為方便說明，閘極驅動電路600仍只顯示第(N-1)級移位暫存器611、第N級移位暫存器612及第(N+1)級移位暫存器613。相較於第6圖所示之閘極驅動電路500，第(N-1)級移位暫存器611另用以提供啟始脈波訊號STn-1，第N級移位暫存器612另用以提供啟始脈波訊號STn，第(N+1)級移位暫存器613另用以提供啟始脈波訊號STn+1。每一啟始脈波訊號之波形實質上係同於對應閘極訊號之波形。相較於第6圖所示之第N級移位暫存器512，第N級移位暫存器612另包含進位單元580。進位單元580包含第七開關581，係用來根據驅動控制電壓VQn及第一時脈CK1產生啟始脈波訊號STn饋入至第(N+1)級移位暫存器613。第七開關581包含第一端、第二端及閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於電容536之第一端，第二端用以輸出啟始脈波訊號STn至第(N+1)級移位暫存器613。第七開關581係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。此外，緩衝電晶體542之第一端則電連接於第(N-1)級移位暫存器611以接收啟始脈波訊號STn-1。其餘級移位暫存器同理類推，除上述外，每一級移位暫存器的內部電連接關係基本上均類同於第6圖所示之第N級移位暫存器512，而閘極驅動電路600的工作相關訊號波形也同於第7圖所示之訊號波形，所以不再贅述。

由上述可知，在本發明閘極驅動電路之移位暫存器的電路工作中，係利用交互下拉運作機制以維持低準位之閘極訊號，所以可顯著降低電晶體臨界電壓漂移，進而提高閘極驅動電路的可靠度及使用壽命。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300、400、500、600．．．閘極驅動電路

101、201．．．畫素陣列

111、211、311、411、511、611．．．第(N-1)級移位暫存器

112、212、312、412、512、612．．．第N級移位暫存器

113、213、313、413、513、613．．．第(N+1)級移位暫存器

120、220、520．．．上拉單元

135、235、535．．．儲能單元

140、240、540．．．緩衝單元

150．．．下拉單元

151、156．．．電晶體

155、255．．．放電單元

160、260．．．控制單元

205、305、405．．．畫素單元

221、521．．．第一開關

236、536．．．電容

241．．．二極體

242、542．．．緩衝電晶體

256、551．．．第二開關

261．．．及閘

262．．．反相器

263．．．反或閘

265、560．．．第一下拉單元

266、556．．．第三開關

270、565．．．第二下拉單元

271、561．．．第四開關

280、580．．．進位單元

281、566．．．第五開關

550．．．第一放電單元

555．．．第二放電單元

570．．．輔助單元

571．．．第六開關

581．．．第七開關

CK1．．．第一時脈

CK2．．．第二時脈

DLi．．．資料線

GLn-1、GLn、GLn+1．．．閘極線

SCn．．．控制訊號

SCn1、SCn2、SCn3、SCn4、SCn5．．．開關控制訊號

SGn-2、SGn-1、SGn、SGn+1、SGn+2．．．閘極訊號

STn-2、STn-1、STn、STn+1．．．啟始脈波訊號

T1、T2、T3、T4、T5．．．時段

Vh1．．．第一高電壓

Vh2．．．第二高電壓

VQn．．．驅動控制電壓

Vss．．．低電源電壓

第1圖為習知閘極驅動電路的示意圖。

第2圖為本發明第一實施例之閘極驅動電路的示意圖。

第3圖為第2圖之閘極驅動電路的工作相關訊號波形示意圖，其中橫軸為時間軸。

第4圖為本發明第二實施例之閘極驅動電路的示意圖。

第5圖為本發明第三實施例之閘極驅動電路的示意圖。

第6圖為本發明第四實施例之閘極驅動電路的示意圖。

第7圖為第6圖之閘極驅動電路的工作相關訊號波形圖，其中橫軸為時間軸。

第8圖為本發明第五實施例之閘極驅動電路的示意圖。

200．．．閘極驅動電路

201．．．畫素陣列

205、305、405．．．畫素單元

211．．．第(N-1)級移位暫存器

212．．．第N級移位暫存器

213．．．第(N+1)級移位暫存器

220．．．上拉單元

221．．．第一開關

235．．．儲能單元

236．．．電容

240．．．緩衝單元

241．．．二極體

255．．．放電單元

256．．．第二開關

260．．．控制單元

261．．．及閘

262．．．反相器

265．．．第一下拉單元

266．．．第三開關

270．．．第二下拉單元

271．．．第四開關

CK1．．．第一時脈

CK2．．．第二時脈

DLi．．．資料線

GLn-1、GLn、GLn+1．．．閘極線

SCn．．．控制訊號

SGn-2、SGn-1、SGn、SGn+1．．．閘極訊號

VQn．．．驅動控制電壓

Vss．．．低電源電壓

Claims (13)

1. 一種高可靠度閘極驅動電路，用以提供複數個閘極訊號至複數條閘極線，該閘極驅動電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，用以根據一驅動控制電壓及一第一時脈將該些閘極訊號之一第N閘極訊號上拉至一高準位電壓；一緩衝單元，用以接收一輸入訊號；一儲能單元，電連接於該上拉單元及該緩衝單元，用來根據該輸入訊號執行一充電程序以提供該驅動控制電壓至該上拉單元；一第一放電單元，電連接於該儲能單元，用來根據該第一時脈及該第N閘極訊號以下拉該驅動控制電壓；一第二放電單元，電連接於該儲能單元，用以根據該些閘極訊號之一第(N+1)閘極訊號將該驅動控制電壓下拉至一低電源電壓；一第一下拉單元，電連接於該第N閘極線，用以根據反相於該第一時脈之一第二時脈將該第N閘極訊號下拉至該低電源電壓；一第二下拉單元，電連接於該第N閘極線，用以根據該第(N+1)閘極訊號將該第N閘極訊號下拉至該低電源電壓；與一輔助單元，電連接於該第N閘極線與該第一放電單元之間， 用以根據該第一時脈控制該第N閘極線與該第一放電單元之間的輔助電性連結；其中當該輔助單元不導通時，該第一放電單元電連接於該輔助單元之一端係不電連接於該低電源電壓。
2. 如請求項1所述之閘極驅動電路，其中該上拉單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該儲能單元以接收該驅動控制電壓；與一第二端，電連接於該第N閘極線。
3. 如請求項1所述之閘極驅動電路，其中該儲能單元包含一電容。
4. 如請求項1所述之閘極驅動電路，其中該緩衝單元包含一電晶體，該電晶體包含：一第一端，電連接於一第(N-1)級移位暫存器以接收一第(N-1)閘極訊號；一閘極端，電連接於該第一端；與一第二端，電連接於該儲能單元；其中該輸入訊號係為該第(N-1)閘極訊號。
5. 如請求項1所述之閘極驅動電路，其中該緩衝單元包含一二極體，該二極體包含： 一正極端，電連接於一第(N-1)級移位暫存器以接收一第(N-1)閘極訊號；與一負極端，電連接於該儲能單元；其中該輸入訊號係為該第(N-1)閘極訊號。
6. 如請求項1所述之閘極驅動電路，其中該第一放電單元包含一電晶體，該電晶體包含：一第一端，電連接於該儲能單元；一閘極端，用以接收該第一時脈；與一第二端，電連接於該第N閘極線。
7. 如請求項1所述之閘極驅動電路，其中該第二放電單元包含一電晶體，該電晶體包含：一第一端，電連接於該儲能單元；一閘極端，用以接收該第(N+1)閘極訊號；與一第二端，用以接收該低電源電壓。
8. 如請求項1所述之閘極驅動電路，其中該第一下拉單元包含一電晶體，該電晶體包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第二時脈；與一第二端，用以接收該低電源電壓。
9. 如請求項1所述之閘極驅動電路，其中該第二下拉單元包含一電晶體，該電晶體包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第(N+1)閘極訊號；與一第二端，用以接收該低電源電壓。
10. 如請求項1所述之閘極驅動電路，其中該輔助單元包含一電晶體，該電晶體包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第一時脈；與一第二端，電連接於該第一放電單元。
11. 如請求項1所述之閘極驅動電路，其中該第N級移位暫存器另包含：一進位單元，電連接於該儲能單元，用來根據該驅動控制電壓及該第一時脈產生一第N啟始脈波訊號，該第N啟始脈波訊號係被饋送至一第(N+1)級移位暫存器之一緩衝單元。
12. 如請求項11所述之閘極驅動電路，其中該第N級移位暫存器之進位單元包含一電晶體，該電晶體包含：一第一端，用來接收該第一時脈；一閘極端，電連接於該儲能單元以接收該驅動控制電壓；與一第二端，電連接於該第(N+1)級移位暫存器之緩衝單元。
13. 如請求項11所述之閘極驅動電路，其中該第N級移位暫存器之緩衝單元包含一電晶體，該電晶體包含：一第一端，用來接收一第(N-1)級移位暫存器之一進位單元所產生之一第(N-1)啟始脈波訊號；一閘極端，電連接於該第一端；與一第二端，電連接於該儲能單元；其中該輸入訊號係為該第(N-1)啟始脈波訊號。