TWI425473B - 閘極驅動電路 - Google Patents
閘極驅動電路 Download PDFInfo
- Publication number
- TWI425473B TWI425473B TW100149789A TW100149789A TWI425473B TW I425473 B TWI425473 B TW I425473B TW 100149789 A TW100149789 A TW 100149789A TW 100149789 A TW100149789 A TW 100149789A TW I425473 B TWI425473 B TW I425473B
- Authority
- TW
- Taiwan
- Prior art keywords
- unit
- control
- voltage
- switch unit
- signal
- Prior art date
Links
Landscapes
- Shift Register Type Memory (AREA)
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Power Conversion In General (AREA)
Description
本發明係有關於一種閘極驅動電路,尤指一種低漏電之閘極驅動電路。
液晶顯示裝置(Liquid Crystal Display,LCD)是目前廣泛使用的一種平面顯示器,其具有外型輕薄、省電以及無輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態,用以改變液晶層的透光性,再配合背光模組所提供的光源以顯示影像。一般而言,液晶顯示裝置包含複數畫素單元、源極驅動器以及移位暫存器電路。源極驅動器係用來提供複數資料訊號至複數畫素單元。移位暫存器電路包含複數級閘極驅動電路以產生複數閘極訊號饋入複數畫素單元,據以控制複數資料訊號的寫入運作。因此,閘極驅動電路即為控制資料訊號寫入操作的關鍵性元件。
然而,習知的移位暫存器在操作時,由於電晶體特性,特別是當工作環境的溫度升高時,閘極驅動電路往往會產生漏電路徑,漏電的情形更為顯著,導致閘極驅動電路因漏電過大而無法持續進行傳輸。
本發明之實施例係關於一種閘極驅動電路,該閘極驅動電路包含第一輸入單元、第二輸入單元、上拉單元、進位單元及下拉單元。該第一輸入單元係用來接收第一啟始脈波訊號,以輸出驅動控制電壓。該第二輸入單元係用來接收第二啟始脈波訊號,以輸出該驅動控制電壓。該上拉單元具有耦接於該第一輸入單元及該第二輸入單元的控制端,用以接收系統時脈訊號的第一端,及耦接於閘極線的第二端,該上拉單元係用來根據該驅動控制電壓與該系統時脈訊號上拉閘極訊號。該進位單元具有耦接於該第一輸入單元及該第二輸入單元的控制端,用以接收該系統時脈訊號的第一端,及用來根據該驅動控制電壓與該系統時脈訊號以輸出第三啟始脈波訊號的第二端。該下拉單元係耦接於該第一輸入單元、該第二輸入單元與共電壓端,用來將該驅動控制電壓下拉至第一預設電壓,該下拉單元包含第一開關單元、第二開關單元、第三開關單元及第四開關單元。該第一開關單元具有耦接於該第一輸入單元及該第二輸入單元的第一端,用來接收第四啟始脈波訊號的控制端,及耦接於該共電壓端的第二端。該第二開關單元係用以根據該第三啟始脈波訊號下拉該第一開關單元之控制端至第二預設電壓。該第三開關單元具有耦接於該第一輸入單元及該第二輸入單元的第一端,用來接收第五啟始脈波訊號的控制端,及耦接於該共電壓端的第二端。該第四開關單元係用以根據該第三啟始脈波訊號下拉該第三開關單元之控制端至該第二預設電壓。
本發明之另一實施例係關於一種閘極驅動電路產生閘極訊號之方法,該閘極驅動電路包含第一輸入單元、第二輸入單元、上拉單元、進位單元及下拉單元。該下拉單元包含第一開關單元,第二開關單元,第三開關單元及第四開關單元。該方法包含使用該第一輸入單元接收第一啟始脈波訊號及使用該第二輸入單元接收第二啟始脈波訊號,並輸出驅動控制電壓;該上拉單元根據該驅動控制電壓與系統時脈訊號上拉該閘極訊號;該進位單元根據該驅動控制電壓與該系統時脈訊號以輸出第三啟始脈波訊號;當該第三啟始脈波訊號開啟該第二開關單元時,將該第一開關單元的控制端的電壓下拉至第二預設電壓;當第四啟始脈波訊號開啟該第一開關單元時,關閉該第二開關單元,並開啟該第一開關單元以將該驅動控制電壓下拉至第一預設電壓;當第五啟始脈波訊號開啟該第三開關單元時,將該驅動控制電壓下拉至該第一預設電壓;及當該第三啟始脈波訊號開啟該第四開關單元時,將該第三開關單元的控制端的電壓下拉至該第二預設電壓,以關閉該第三開關單元。
本發明之另一實施例係關於一種閘極驅動電路,包含輸入單元、上拉單元及下拉單元。該輸入單元包含第一開關單元及第二開關單元。該第一開關單元具有用以接收第一驅動控制電壓的控制端,耦接於第一系統時脈訊號的第一端,及第二端。該第二開關單元具有耦接於該第一開關單元之第二端的控制端,用以接收第一閘極訊號的第一端,及用以輸出第二驅動控制電壓的第二端。該上拉單元具有耦接於該第二開關單元之第二端的控制端,用以接收第二系統時脈訊號的第一端,及耦接於閘極線的第二端。該上拉單元係用來根據該第二驅動控制電壓與該第二系統時脈訊號上拉第二閘極訊號。該下拉單元係耦接於該輸入單元與共電壓端,用來將該第二驅動控制電壓下拉至第一預設電壓,該下拉單元包含第三開關單元及第四開關單元。該第三開關單元具有耦接於該第二開關單元之第二端的第一端,用來接收第三驅動控制電壓的控制端,及耦接於該共電壓端的第二端。該第四開關單元係用以根據該第二閘極訊號下拉該第三開關單元之控制端至第二預設電壓。
本發明之另一實施例係關於一種閘極驅動電路產生閘極訊號之方法。該閘極驅動電路包含輸入單元、上拉單元及下拉單元。該輸入單元包含第一開關單元及第二開關單元。該下拉單元包含第三開關單元及第四開關單元。該方法包含當第一驅動控制電壓開啟該第一開關單元時,將第一系統時脈訊號傳至該第二開關單元的控制端;當該第一系統時脈訊號開啟該第二開關單元時,將第一閘極訊號輸出為第二驅動控制電壓;當該第二驅動控制電壓開啟該上拉單元時,使用第二系統時脈訊號上拉第二閘極訊號;當該第二閘極訊號開啟該第四開關單元時,將該第三開關單元的控制端的電壓下拉至第二預設電壓;及當第三閘極訊號開啟該第三開關單元時,關閉該第四開關單元,並開啟該第三開關單元以將該第二驅動控制電壓下拉至第一預設電壓。
本發明上述諸實施例之閘極驅動電路於操作時將不會產生漏電路徑,且當工作環境的溫度升高時,本發明諸實施例之閘極驅動電路也不會因漏電過大而無法持續進行傳輸。
請參考第1圖,第1圖係為本發明第一實施例第N級閘極驅動電路100之示意圖。如第1圖所示,第N級閘極驅動電路100包含第一輸入單元10、第二輸入單元20、上拉單元30、進位單元40、下拉單元50、儲能單元80、第一控制單元110及第一輔助下拉單元120。第一輸入單元10係用來接收第一啟始脈波訊號(start pulse signal)ST(N-1),以輸出驅動控制電壓Q。第二輸入單元20係用來接收第二啟始脈波訊號ST(N+1),以輸出驅動控制電壓Q。上拉單元30具有耦接於第一輸入單元10及第二輸入單元20的控制端,用以接收系統時脈訊號HC_n的第一端,及耦接於第N條閘極線60的第二端。上拉單元30係用來根據驅動控制電壓Q與系統時脈訊號HC_n上拉閘極訊號N。進位單元40具有耦接於第一輸入單元10及第二輸入單元20的控制端,用以接收系統時脈訊號HC_n的第一端,及用來根據驅動控制電壓Q與系統時脈訊號HC_n以輸出第三啟始脈波訊號STN的第二端。下拉單元50係耦接於第一輸入單元10、第二輸入單元20與共電壓端VSS,用來將驅動控制電壓Q下拉至第一預設電壓Vss。下拉單元50包含第一開關單元M1、第二開關單元M2、第三開關單元M3及第四開關單元M4。第一開關單元M1具有耦接於第一輸入單元10及第二輸入單元20的第一端,用來接收第四啟始脈波訊號ST(N+2)的控制端,及耦接於共電壓端VSS的第二端。第二開關單元M2係用以根據第三啟始脈波訊號STN下拉第一開關單元M1之控制端至第二預設電壓V2。第二開關單元M2具有耦接於第一開關單元M1之控制端的第一端,用來接收第三啟始脈波訊號STN的控制端,及用來接收第二預設電壓V2的第二端。第三開關單元M3具有耦接於第一輸入單元10及第二輸入單元20的第一端,用來接收第五啟始脈波訊號ST(N-2)的控制端,及耦接於共電壓端VSS的第二端。第四開關單元M4係用以根據第三啟始脈波STN訊號下拉第三開關單元M3之控制端至第二預設電壓V2。第四開關單元M4具有耦接於第三開關單元M3之控制端的第一端,用來接收第三啟始脈波訊號STN的控制端,及用來接收第二預設電壓V2的第二端。
在第一實施例中,第一預設電壓Vss係為低電位,第二預設電壓V2可為低於第一預設電壓Vss的偏負電位,用以下拉第一開關單元M1及第三開關單元M3之控制端的電位,且第二預設電壓V2可視為一直流位準。雖然在第一實施例中,第二開關單元M2與第四開關單元M4係同為耦接至第二預設電壓V2的設置,然而,第二開關單元M2與第四開關單元M4亦可以為耦接至不同電位之設置,而不受限於第一實施例的範例。
當第N級閘極驅動電路100的傳輸方式係先由第N級閘極驅動電路100輸出訊號至第N條閘極線60,再使第N+1級的閘極驅動電路輸出訊號至第N+1條閘極線時,第二開關單元M2會先被第三啟始脈波訊號STN開啟,而後第一開關單元M1再被第四啟始脈波訊號ST(N+2)開啟。當第二開關單元M2先被第三啟始脈波訊號STN開啟時,第一開關單元M1的控制端的電壓將被下拉至第二預設電壓V2,因而關閉第一開關單元M1,使閘極驅動電壓Q不致發生經由第一開關單元至共電壓端VSS漏電的情形,確保第N條閘極線60所收到的訊號具有正確的波形。之後當第一開關單元M1之控制端再被第四啟始脈波訊號ST(N+2)開啟時,此時第三啟始脈波訊號STN將切換至低位準,因此第二開關單元M2會被關閉,而將驅動控制電壓Q下拉至第一預設電壓Vss,據以將上拉單元30及進位單元40關閉。
當第N級閘極驅動電路100的傳輸方式係先由第N級閘極驅動電路100輸出訊號至第N條閘極線60,再使第N-1級的閘極驅動電路輸出訊號至第N-1條閘極線時,第三開關單元M3會先被第五啟始脈波訊號ST(N-2)開啟,而後第四開關單元M4再被第三啟始脈波訊號STN開啟。當第三開關單元M3先被第五啟始脈波訊號ST(N-2)開啟時,此時第三啟始脈波訊號STN係低位準,因此第四開關單元M4會被關閉,而驅動控制電壓Q會被下拉至第一預設電壓Vss,據以將上拉單元30及進位單元40關閉。之後當第四開關單元M4被第三啟始脈波訊號STN開啟時,第三開關單元M3的控制端的電壓將被下拉至第二預設電壓V2,因而關閉第三開關單元M3,使閘極驅動電壓Q不致發生經由第三開關單元M3至共電壓端VSS漏電的情形,確保第N條閘極線60所收到的訊號具有正確的波形。
第一控制單元110係用以產生第一控制訊號K,第一控制單元110包含第五開關單元M5、第六開關單元M6、第七開關單元M7及第八開關單元M8。第五開關單元M5具有用來接收第一時脈訊號CLK1的第一端,及用來輸出第一控制訊號K的第二端。第六開關單元M6具有耦接於第五開關單元M5之第二端的第一端,用來接收驅動控制電壓Q的控制端,及耦接於共電壓端VSS的第二端。第七開關單元M7具有用來接收第一時脈訊號CLK1的第一端,用來接收第一時脈訊號CLK1的控制端,及耦接於第五開關單元M5之控制端的第二端。第八開關單元M8具有耦接於第五開關單元M5之控制端的第一端,用來接收驅動控制電壓Q的控制端,及耦接於共電壓端VSS的第二端。
第一輔助下拉單元120包含第九開關單元M9及第十開關單元M10。第九開關單元M9具有耦接於第一輸入單元10及第二輸入單元20的第一端,耦接於第五開關單元M5之第二端的控制端,及耦接至共電壓端VSS或第N條閘極線60的第二端。第十開關單元M10具有耦接於第N條閘極線60的第一端,耦接於第五開關單元M5之第二端的控制端,及耦接於共電壓端VSS的第二端。
當驅動控制電壓Q係為低位準且第一時脈訊號CLK1係為高位準時,第六開關單元M6及第八開關單元M8會被關閉,且第五開關單元M5及第七開關單元M7會被開啟,因此第五開關單元M5之第二端的第一控制訊號K係高位準,而開啟了第一輔助下拉單元120中的第九開關單元M9及第十開關單元M10,以將驅動控制電壓Q及閘極訊號N皆下拉至第一預設電壓Vss,因而加速關閉上拉單元30及進位單元40。
當驅動控制電壓Q係為高位準且第一時脈訊號CLK1係為低位準時,第六開關單元M6及第八開關單元M8會被開啟,且第五開關單元M5及第七開關單元M7會被關閉,因此第五開關單元M5之第二端的第一控制訊號K會被拉至第一預設電壓Vss而呈現低位準,而關閉第一輔助下拉單元120中的第九開關單元M9及第十開關單元M10,使閘極驅動電壓Q不致發生經由第九開關單元M9至共電壓端VSS漏電的情形,且閘極訊號N也不致發生經由第十開關單元M10至共電壓端VSS漏電的情形,確保第N條閘極線60所收到的訊號具有正確的波形。
儲能單元80具有耦接於第一輸入單元10與第二輸入單元20的第一端,及耦接於第N條閘極線60的第二端,用來根據驅動控制電壓Q執行一充電程序或一放電程序。例如,當第一啟始脈波訊號ST(N-1)及第二啟始脈波訊號ST(N+1)係為高位準時,驅動控制電壓Q會被拉至高位準而對儲能單元80充電。
在第一實施例中,當第三啟始脈波訊號STN為第N級閘極驅動電路100的啟始脈波訊號時,第一啟始脈波訊號ST(N-1)可為第N-1級閘極驅動電路的啟始脈波訊號,第二啟始脈波訊號ST(N+1)可為第N+1級閘極驅動電路的啟始脈波訊號,第四啟始脈波訊號ST(N+2)可為第N+2級閘極驅動電路的啟始脈波訊號,且第五啟始脈波訊號ST(N-2)可為第N-2級閘極驅動電路的啟始脈波訊號。
請參考第2圖,第2圖係為本發明第二實施例第N級閘極驅動電路200之示意圖。如第2圖所示,第N級閘極驅動電路200與第N級閘極驅動電路100的差別在於,第N級閘極驅動電路200另包含第二控制單元130及第二輔助下拉單元140。第二控制單元130係用以產生第二控制訊號P,第二控制單元130包含第十一開關單元M11、第十二開關單元M12、第十三開關單元M13及第十四開關單元M14。第十一開關單元M11具有用來接收第二時脈訊號CLK2的第一端,及用來輸出第二控制訊號P的第二端。第十二開關單元M12具有耦接於第十一開關單元M11之第二端的第一端,用來接收驅動控制電壓Q的控制端,及耦接於共電壓端VSS的第二端。第十三開關單元M13具有用來接收第二時脈訊號CLK2的第一端,用來接收第二時脈訊號CLK2的控制端,及耦接於第十一開關單元M11之控制端的第二端。第十四開關單元M14具有耦接於第十三開關單元M13之第二端的第一端,用來接收驅動控制電壓Q的控制端,及耦接於共電壓端VSS的第二端。
第二輔助下拉單元140包含第十五開關單元M15及第十六開關單元M16。第十五開關單元M15具有耦接於第一輸入單元10及第二輸入單元20的第一端,耦接於第十一開關單元M11之第二端的控制端,及耦接於共電壓端VSS或第N條閘極線60的第二端。第十六開關單元M16具有耦接於第N條閘極線60的第一端,耦接於第十一開關單元M11之第二端的控制端,及耦接於共電壓端VSS的第二端。
當驅動控制電壓Q係為低位準且第二時脈訊號CLK2係為高位準時,第十二開關單元M12及第十四開關單元M14會被關閉,且第十一開關單元M11及第十三開關單元M13會被開啟,因此第十一開關單元M11之第二端的第二控制訊號P係高位準,而開啟了第二輔助下拉單元140中的第十五開關單元M15及第十六開關單元M16,以將驅動控制電壓Q及閘極訊號N皆下拉至第一預設電壓Vss,因而加速關閉上拉單元30及進位單元40。
當驅動控制電壓Q係為高位準且第二時脈訊號CLK2係為低位準時,第十二開關單元M12及第十四開關單元M14會被開啟,且第十一開關單元M11及第十三開關單元M13會被關閉,因此第十一開關單元M11之第二端的第二控制訊號P會被拉至第一預設電壓Vss而呈現低位準,而關閉第二輔助下拉單元140中的第十五開關單元M15及第十六開關單元M16,使閘極驅動電壓Q不致發生經由第十五開關單元M15至共電壓端VSS漏電的情形,且閘極訊號N也不致發生經由第十六開關單元M16至共電壓端VSS漏電的情形,確保第N條閘極線60所收到的訊號具有正確的波形。
當驅動控制電壓Q係為低位準時,第二時脈訊號CLK2與第一時脈訊號CLK1在邏輯上係為反相,因此在第N級閘極驅動電路200中,可交替地透過第一控制單元110控制第一輔助下拉單元120,及透過第二控制單元130控制第二輔助下拉單元140,將驅動控制電壓Q及閘極訊號N皆下拉至第一預設電壓Vss,故可避免單獨地長期使用第一控制單元110及第一輔助下拉單元120,而對第五開關單元M5、第六開關單元M6、第七開關單元M7、第八開關單元M8、第九開關單元M9及第十開關單元M10造成電荷堆積現象,導致開啟第五開關單元M5、第六開關單元M6、第七開關單元M7、第八開關單元M8、第九開關單元M9及第十開關單元M10時需要更大的電壓。
在第二實施例中,當第三啟始脈波訊號STN為第N級閘極驅動電路200的啟始脈波訊號時,第一啟始脈波訊號ST(N-1)可為第N-1級閘極驅動電路的啟始脈波訊號,第二啟始脈波訊號ST(N+1)可為第N+1級閘極驅動電路的啟始脈波訊號,第四啟始脈波訊號ST(N+2)可為第N+2級閘極驅動電路的啟始脈波訊號,且第五啟始脈波訊號ST(N-2)可為第N-2級閘極驅動電路的啟始脈波訊號。
請參考第3圖,第3圖係為本發明第三實施例第N級閘極驅動電路300之示意圖。如第3圖所示,第N級閘極驅動電路300包含輸入單元310、上拉單元330、第一下拉單元350、第一控制單元410、第一輔助下拉單元420及儲能單元380。輸入單元310包含第一開關單元M1及第二開關單元M2。第一開關單元M1具有用以接收第一驅動控制電壓Q(n-1)的控制端,及用以接收第一系統時脈訊號HC4的第一端。第二開關單元M2具有耦接於第一開關單元M1之第二端的控制端,用以接收第一閘極訊號G(n-1)的第一端,及用以輸出第二驅動控制電壓Q(n)的第二端。上拉單元330具有耦接於第二開關單元M2之第二端的控制端,用以接收第二系統時脈訊號HC1的第一端,及耦接於第N條閘極線360的第二端。上拉單元330係用來根據第二驅動控制電壓Q(n)與第二系統時脈訊號HC1上拉第二閘極訊號G(n)。第一下拉單元350係耦接於輸入單元310與共電壓端VSS,用來將第二驅動控制電壓Q(n)下拉至第一預設電壓Vss。第一下拉單元350包含第三開關單元M3及第四開關單元M4。第三開關單元M3具有耦接於第二開關單元M2之第二端的第一端,用來接收第三閘極訊號G(n+2)的控制端,及耦接於共電壓端VSS的第二端。第四開關單元M4係用以根據第二閘極訊號G(n)下拉第三開關單元M3之控制端至第二預設電壓V2。
在第三實施例中,第一預設電壓Vss係一低電位,第二預設電壓V2可為低於第一預設電壓Vss的偏負電位,用以下拉第三開關單元M3之控制端的電位,且第二預設電壓V2可視為一直流位準。
當第N級閘極驅動電路300進行傳輸時,第四開關單元M4會先被第二閘極訊號G(n)開啟,而後第三開關單元M3再被第三閘極訊號G(n+2)開啟。當第四開關單元M4先被第二閘極訊號G(n)開啟時,第三開關單元M3的控制端的電壓將被下拉至第二預設電壓V2,因而關閉第三開關單元M3,使第二驅動控制電壓Q(n)不致發生經由第三開關單元M3至共電壓端VSS漏電的情形,確保第N條閘極線360所收到的訊號具有正確的波形。之後當第三開關單元M3之控制端再被第三閘極訊號G(n+2)開啟時,此時第二閘極訊號G(n)將切換至低位準,因此第四開關單元M4會被關閉,而將第二驅動控制電壓Q(n)下拉至第一預設電壓Vss,據以將上拉單元330關閉。
第一控制單元410係用以產生第一控制訊號K(n),第一控制單元410包含第五開關單元M5、第六開關單元M6、第七開關單元M7及第八開關單元M8。第五開關單元M5具有用來接收第一時脈訊號CLK1的第一端,及用來輸出第一控制訊號K(n)的第二端。第六開關單元M6具有耦接於第五開關單元M5之第二端的第一端,用來接收第二驅動控制電壓Q(n)的控制端,及耦接於共電壓端VSS的第二端。第七開關單元M7具有用來接收第一時脈訊號CLK1的第一端,用來接收第一時脈訊號CLK1的控制端,及耦接於第五開關單元M5之控制端的第二端。第八開關單元M8具有耦接於第五開關單元M5之控制端的第一端,用來接收第二驅動控制電壓Q(n)的控制端,及耦接於共電壓端VSS的第二端。
第一輔助下拉單元420包含第九開關單元M9及第十開關單元M10。第九開關單元M9具有耦接於第二開關單元M2之第二端的第一端,耦接於第五開關單元M5之第二端的控制端,及耦接至共電壓端VSS或第N條閘極線360的第二端。第十開關單元M10具有耦接於第N條閘極線360的第一端,耦接於第五開關單元M5之第二端的控制端,及耦接於共電壓端VSS的第二端。
當第二驅動控制電壓Q(n)係為低位準且第一時脈訊號CLK1係為高位準時,第六開關單元M6及第八開關單元M8會被關閉,且第五開關單元M5及第七開關單元M7會被開啟,因此第五開關單元M5之第二端的第一控制訊號K(n)係高位準,而開啟了第一輔助下拉單元420中的第九開關單元M9及第十開關單元M10,以將第二驅動控制電壓Q(n)及第二閘極訊號G(n)皆下拉至第一預設電壓Vss,因而加速關閉上拉單元330。
當第二驅動控制電壓Q(n)係為高位準且第一時脈訊號CLK1係為低位準時,第六開關單元M6及第八開關單元M8會被開啟,且第五開關單元M5及第七開關單元M7會被關閉,因此第五開關單元M5之第二端的第一控制訊號K(n)會被拉至第一預設電壓Vss而呈現低位準,而關閉第一輔助下拉單元420中的第九開關單元M9及第十開關單元M10,使第二驅動控制電壓Q(n)不致發生經由第九開關單元M9至共電壓端VSS漏電的情形,且第二閘極訊號G(n)也不致發生經由第十開關單元M10至共電壓端VSS漏電的情形,確保第N條閘極線360所收到的訊號具有正確的波形。
儲能單元380具有耦接於第二開關單元M2之第二端的第一端,及耦接於第N條閘極線360的第二端,用來根據第二驅動控制電壓Q(n)執行一充電程序或一放電程序。例如,當第一閘極訊號G(n-1)係為高位準且第二開關單元M2係為開啟時,第二驅動控制電壓Q(n)會被拉至高位準而對儲能單元380充電。
在第三實施例中,當第二驅動控制電壓Q(n)為第N級閘極驅動電路300的驅動控制電壓時,第一驅動控制電壓Q(n-1)可為第N-1級閘極驅動電路的驅動控制電壓,第二閘極訊號G(n)可為第N級閘極驅動電路300的閘極訊號,第一閘極訊號G(n-1)可為第N-1級閘極驅動電路的閘極訊號,且第三閘極訊號G(n+2)可為第N+2級閘極驅動電路的閘極訊號。
請參考第4圖,第4圖係為本發明第四實施例第N級閘極驅動電路400之示意圖。如第4圖所示,第N級閘極驅動電路400與第N級閘極驅動電路300的差別在於,第N級閘極驅動電路400另包含第二控制單元430及第二輔助下拉單元440。第二控制單元430係用以產生第二控制訊號P(n),第二控制單元430包含第十一開關單元M11、第十二開關單元M12、第十三開關單元M13及第十四開關單元M14。第十一開關單元M11具有用來接收第二時脈訊號CLK2的第一端,及用來輸出第二控制訊號P(n)的第二端。第十二開關單元M12具有耦接於第十一開關單元M11之第二端的第一端,用來接收第二驅動控制電壓Q(n)的控制端,及耦接於共電壓端VSS的第二端。第十三開關單元M13具有用來接收第二時脈訊號CLK2的第一端,用來接收第二時脈訊號CLK2的控制端,及耦接於第十一開關單元M11之控制端的第二端。第十四開關單元M14具有耦接於第十三開關單元M13之第二端的第一端,用來接收第二驅動控制電壓Q(n)的控制端,及耦接於共電壓端VSS的第二端。
第二輔助下拉單元440包含第十五開關單元M15及第十六開關單元M16。第十五開關單元M15具有耦接於第二開關單元M2之第二端的第一端,耦接於第十一開關單元M11之第二端的控制端,及耦接於共電壓端VSS或第N條閘極線360的第二端。第十六開關單元M16具有耦接於第N條閘極線360的第一端,耦接於第十一開關單元M11之第二端的控制端,及耦接於共電壓端VSS的第二端。
當第二驅動控制電壓Q(n)係為低位準且第二時脈訊號CLK2係為高位準時,第十二開關單元M12及第十四開關單元M14會被關閉,且第十一開關單元M11及第十三開關單元M13會被開啟,因此第十一開關單元M11之第二端的第二控制訊號P(n)係高位準,而開啟了第二輔助下拉單元440中的第十五開關單元M15及第十六開關單元M16,以將第二驅動控制電壓Q(n)及第二閘極訊號G(n)皆下拉至第一預設電壓Vss,因而加速關閉上拉單元330。
當第二驅動控制電壓Q(n)係為高位準且第二時脈訊號CLK2係為低位準時,第十二開關單元M12及第十四開關單元M14會被開啟,且第十一開關單元M11及第十三開關單元M13會被關閉,因此第十一開關單元M11之第二端的第二控制訊號P(n)會被拉至第一預設電壓Vss而呈現低位準,而關閉第二輔助下拉單元440中的第十五開關單元M15及第十六開關單元M16,使第二閘極驅動電壓Q(n)不致發生經由第十五開關單元M15至共電壓端VSS漏電的情形,且第二閘極訊號G(n)也不致發生經由第十六開關單元M16至共電壓端VSS漏電的情形,確保第N條閘極線360所收到的訊號具有正確的波形。
當第二驅動控制電壓Q(n)係為低位準時,第二時脈訊號CLK2與第一時脈訊號CLK1在邏輯上係為反相,因此在第N級閘極驅動電路400中,可交替地透過第一控制單元410控制第一輔助下拉單元420,及透過第二控制單元430控制第二輔助下拉單元440,將第二驅動控制電壓Q(n)及第二閘極訊號G(n)皆下拉至第一預設電壓Vss,故可避免單獨地長期使用第一控制單元410及第一輔助下拉單元420,而對第五開關單元M5、第六開關單元M6、第七開關單元M7、第八開關單元M8、第九開關單元M9及第十開關單元M10造成電荷堆積現象,導致開啟第五開關單元M5、第六開關單元M6、第七開關單元M7、第八開關單元M8、第九開關單元M9及第十開關單元M10時需要更大的電壓。
在第四實施例中,當第二驅動控制電壓Q(n)為第N級閘極驅動電路400的驅動控制電壓時,第一驅動控制電壓Q(n-1)可為第N-1級閘極驅動電路的驅動控制電壓,第二閘極訊號G(n)可為第N級閘極驅動電路400的閘極訊號,第一閘極訊號G(n-1)可為第N-1級閘極驅動電路的閘極訊號,且第三閘極訊號G(n+2)可為第N+2級閘極驅動電路的閘極訊號。
請參考第5圖,第5圖係為本發明第五實施例第N級閘極驅動電路500之示意圖。如第5圖所示,第N級閘極驅動電路500與第N級閘極驅動電路300的差別在於,第N級閘極驅動電路500另包含一第二下拉單元390,第二下拉單元390包含第十七開關單元M17及第十八開關單元M18。第十七開關單元M17具有耦接於第N條閘極線360之第一端,用來接收第三閘極訊號G(n+2)的控制端,及耦接於共電壓端VSS的第二端。第十八開關單元M18具有耦接於第十七開關單元M17之控制端的第一端,用來接收第二閘極訊號G(n)的控制端,及用來接收第二預設電壓V2的第二端。
透過第五實施例中第二下拉單元390的設置,當第N級閘極驅動電路500進行傳輸時,第十八開關單元M18會先被第二閘極訊號G(n)開啟,而後第十七開關單元M17再被第三閘極訊號G(n+2)開啟。當第十八開關單元M18先被第二閘極訊號G(n)開啟時,第十七開關單元M17的控制端的電壓將被下拉至第二預設電壓V2,因而關閉第十七開關單元M17,使第二閘極訊號G(n)不致發生經由第十七開關單元M17至共電壓端VSS漏電的情形,確保第N條閘極線360所收到的訊號具有正確的波形。之後當第十七開關單元M17之控制端再被第三閘極訊號G(n+2)開啟時,此時第二閘極訊號G(n)將切換至低位準,因此第十八開關單元M18會被關閉,而將第二閘極訊號G(n)快速下拉至第一預設電壓Vss,據以將上拉單元330快速關閉。
在第五實施例中,當第二驅動控制電壓Q(n)為第N級閘極驅動電路500的驅動控制電壓時,第一驅動控制電壓Q(n-1)可為第N-1級閘極驅動電路的驅動控制電壓,第二閘極訊號G(n)可為第N級閘極驅動電路500的閘極訊號,第一閘極訊號G(n-1)可為第N-1級閘極驅動電路的閘極訊號,且第三閘極訊號G(n+2)可為第N+2級閘極驅動電路的閘極訊號。
請參考第6圖,第6圖係為本發明第六實施例第N級閘極驅動電路600之示意圖。如第6圖所示,第N級閘極驅動電路600與第N級閘極驅動電路400的差別在於,第N級閘極驅動電路600另包含一第二下拉單元390,第二下拉單元390包含第十七開關單元M17及第十八開關單元M18。第十七開關單元M17具有耦接於第N條閘極線360之第一端,用來接收第三閘極訊號G(n+2)的控制端,及耦接於共電壓端VSS的第二端。第十八開關單元M18具有耦接於第十七開關單元M17之控制端的第一端,用來接收第二閘極訊號G(n)的控制端,及用來接收第二預設電壓V2的第二端。
透過第六實施例中第二下拉單元390的設置,當第N級閘極驅動電路600進行傳輸時,第十八開關單元M18會先被第二閘極訊號G(n)開啟,而後第十七開關單元M17再被第三閘極訊號G(n+2)開啟。當第十八開關單元M18先被第二閘極訊號G(n)開啟時,第十七開關單元M17的控制端的電壓將被下拉至第二預設電壓V2,因而關閉第十七開關單元M17,使第二閘極訊號G(n)不致發生經由第十七開關單元M17至共電壓端VSS漏電的情形,確保第N條閘極線360所收到的訊號具有正確的波形。之後當第十七開關單元M17之控制端再被第三閘極訊號G(n+2)開啟時,此時第二閘極訊號G(n)將切換至低位準,因此第十八開關單元M18會被關閉,而將第二閘極訊號G(n)快速下拉至第一預設電壓Vss,據以將上拉單元330快速關閉。
在第六實施例中,當第二驅動控制電壓Q(n)為第N級閘極驅動電路600的驅動控制電壓時,第一驅動控制電壓Q(n-1)可為第N-1級閘極驅動電路的驅動控制電壓,第二閘極訊號G(n)可為第N級閘極驅動電路600的閘極訊號,第一閘極訊號G(n-1)可為第N-1級閘極驅動電路的閘極訊號,且第三閘極訊號G(n+2)可為第N+2級閘極驅動電路的閘極訊號。
透過本發明第一實施例、第二實施例中下拉單元50的設置,可在當第N級閘極驅動電路100、200的傳輸方式係先由第N級閘極驅動電路100、200輸出訊號至第N條閘極線60,再使第N+1級的閘極驅動電路輸出訊號至第N+1條閘極線時,先開啟第二開關單元M2,而將第一開關單元M1的控制端的電壓下拉至第二預設電壓V2,因而關閉第一開關單元M1,使閘極驅動電壓Q不致發生經由第一開關單元至共電壓端VSS漏電的情形,確保第N條閘極線60所收到的訊號具有正確的波形。之後再開啟第一開關單元M1且關閉第二開關單元M2,而將驅動控制電壓Q下拉至第一預設電壓Vss,據以將上拉單元30及進位單元40關閉。此外,透過本發明第一實施例、第二實施例中下拉單元50的設置,亦可在當第N級閘極驅動電路100、200的傳輸方式係先由第N級閘極驅動電路100、200輸出訊號至第N條閘極線60,再使第N-1級的閘極驅動電路輸出訊號至第N-1條閘極線時,先開啟第三開關單元M3且關閉第四開關單元M4,使驅動控制電壓Q會被下拉至第一預設電壓Vss,據以將上拉單元30及進位單元40關閉。之後再開啟第四開關單元M4,將第三開關單元M3的控制端的電壓下拉至第二預設電壓V2,而關閉第三開關單元M3,使閘極驅動電壓Q不致發生經由第三開關單元M3至共電壓端VSS漏電的情形,確保第N條閘極線60所收到的訊號具有正確的波形。
又,透過本發明第三實施例、第四實施例、第五實施例、第六實施例中第一下拉單元350的設置,可在第N級閘極驅動電路300、400、500、600進行傳輸時,先開啟第四開關單元M4,而將第三開關單元M3的控制端的電壓下拉至第二預設電壓V2,因而關閉第三開關單元M3,使第二驅動控制電壓Q(n)不致發生經由第三開關單元M3至共電壓端VSS漏電的情形,確保第N條閘極線360所收到的訊號具有正確的波形。之後再開啟第三開關單元M3且將第二閘極訊號G(n)切換至低位準,因此第四開關單元M4會被關閉,而將第二驅動控制電壓Q(n)下拉至第一預設電壓Vss,據以將上拉單元330關閉。
因此,在本發明第一實施例至第六實施例中,第N級閘極驅動電路100、200、300、400、500、600於操作時將不會產生漏電路徑,且當工作環境的溫度升高時,第N級閘極驅動電路100、200、300、400、500、600也不會因漏電過大而無法持續進行傳輸。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10...第一輸入單元
20...第二輸入單元
30、330...上拉單元
40...進位單元
50...下拉單元
60、360...第N條閘極線
80、380...儲能單元
100、200、300、400、500、600...第N級閘極驅動電路
110、410...第一控制單元
120、420...第一輔助下拉單元
130、430...第二控制單元
140、440...第二輔助下拉單元
310...輸入單元
350...第一下拉單元
390...第二下拉單元
HC_n...系統時脈訊號
HC4...第一系統時脈訊號
HC1...第二系統時脈訊號
N...閘極訊號
K、K(n)...第一控制訊號
P、P(n)...第二控制訊號
ST(N-1)...第一啟始脈波訊號
ST(N+1)...第二啟始脈波訊號
STN...第三啟始脈波訊號
ST(N+2)...第四啟始脈波訊號
ST(N-2)...第五啟始脈波訊號
CLK1...第一時脈訊號
CLK2...第二時脈訊號
Vss...第一預設電壓
V2...第二預設電壓
Q...驅動控制電壓
Q(n-1)...第一驅動控制電壓
Q(n)...第二驅動控制電壓
VSS...共電壓端
M1...第一開關單元
M2...第二開關單元
M3...第三開關單元
M4...第四開關單元
M5...第五開關單元
M6...第六開關單元
M7...第七開關單元
M8...第八開關單元
M9...第九開關單元
M10...第十開關單元
M11...第十一開關單元
M12...第十二開關單元
M13...第十三開關單元
M14...第十四開關單元
M15...第十五開關單元
M16...第十六開關單元
M17...第十七開關單元
M18...第十八開關單元
G(n-1)...第一閘極訊號
G(n)...第二閘極訊號
G(n+2)...第三閘極訊號
第1圖係為本發明第一實施例第N級閘極驅動電路之示意圖。
第2圖係為本發明第二實施例第N級閘極驅動電路之示意圖。
第3圖係為本發明第三實施例第N級閘極驅動電路之示意圖。
第4圖係為本發明第四實施例第N級閘極驅動電路之示意圖。
第5圖係為本發明第五實施例第N級閘極驅動電路之示意圖。
第6圖係為本發明第六實施例第N級閘極驅動電路之示意圖。
10...第一輸入單元
20...第二輸入單元
30...上拉單元
40...進位單元
50...下拉單元
60...第N條閘極線
80...儲能單元
100...第N級閘極驅動電路
110...第一控制單元
120...第一輔助下拉單元
HC_n...系統時脈訊號
N...閘極訊號
K...第一控制訊號
ST(N-1)...第一啟始脈波訊號
ST(N+1)...第二啟始脈波訊號
STN...第三啟始脈波訊號
ST(N+2)...第四啟始脈波訊號
ST(N-2)...第五啟始脈波訊號
CLK1...第一時脈訊號
CLK2...第二時脈訊號
Vss...第一預設電壓
V2...第二預設電壓
Q...驅動控制電壓
VSS...共電壓端
M1...第一開關單元
M2...第二開關單元
M3...第三開關單元
M4...第四開關單元
M5...第五開關單元
M6...第六開關單元
M7...第七開關單元
M8...第八開關單元
M9...第九開關單元
M10...第十開關單元
Claims (25)
- 一種閘極驅動電路(gate driver on array,GOA),包含:一第一輸入單元,用來接收一第一啟始脈波訊號,以輸出一驅動控制電壓;一第二輸入單元,用來接收一第二啟始脈波訊號,以輸出該驅動控制電壓;一上拉單元,具有一耦接於該第一輸入單元及該第二輸入單元的控制端,一用以接收一系統時脈訊號的第一端,及一耦接於一閘極線的第二端,該上拉單元係用來根據該驅動控制電壓與該系統時脈訊號上拉一閘極訊號;一進位單元,具有一耦接於該第一輸入單元及該第二輸入單元的控制端,一用以接收該系統時脈訊號的第一端,及一用來根據該驅動控制電壓與該系統時脈訊號以輸出一第三啟始脈波訊號的第二端;及一下拉單元,耦接於該第一輸入單元、該第二輸入單元與一共電壓端,用來將該驅動控制電壓下拉至一第一預設電壓,該下拉單元包含:一第一開關單元,具有一耦接於該第一輸入單元及該第二輸入單元的第一端,一用來接收一第四啟始脈波訊號的控制端,及一耦接於該共電壓端的第二端;一第二開關單元,用以根據該第三啟始脈波訊號下拉該第一開關單元之控制端至一第二預設電壓,該第二預 設電壓係為低於該第一預設電壓的一偏負電位;一第三開關單元,具有一耦接於該第一輸入單元及該第二輸入單元的第一端,一用來接收一第五啟始脈波訊號的控制端,及一耦接於該共電壓端的第二端;及一第四開關單元,用以根據該第三啟始脈波訊號下拉該第三開關單元之控制端至該第二預設電壓。
- 如請求項1所述之閘極驅動電路,另包含一第一控制單元,用以產生一第一控制訊號,該第一控制單元包含:一第五開關單元,具有一用來接收一第一時脈訊號的第一端,一控制端,及一用來輸出該第一控制訊號的第二端;一第六開關單元,具有一耦接於該第五開關單元之第二端的第一端,一用來接收該驅動控制電壓控制端,及一耦接於該共電壓端的第二端;一第七開關單元,具有一用來接收該第一時脈訊號的一第一端,一用來接收該第一時脈訊號的控制端,及一耦接於該第五開關單元之控制端的第二端;及一第八開關單元,具有一耦接於該第五開關單元之控制端的第一端,一用來接收該驅動控制電壓的控制端,及一耦接於該共電壓端的第二端。
- 如請求項2所述之閘極驅動電路,另包含一第一輔助下拉單元,該第一輔助下拉單元包含: 一第九開關單元,具有一耦接於該第一輸入單元及該第二輸入單元的第一端,一耦接於該第五開關單元之第二端的控制端,及一耦接至該共電壓端或該閘極線的第二端;及一第十開關單元,具有一耦接於該閘極線的第一端,一耦接於該第五開關單元之第二端的控制端,及一耦接於該共電壓端的第二端。
- 如請求項2或3所述之閘極驅動電路,另包含一第二控制單元,用以產生一第二控制訊號,該第二控制單元包含:一第十一開關單元,具有一用來接收一第二時脈訊號的第一端,一控制端,及一用來輸出該第二控制訊號的第二端;一第十二開關單元,具有一耦接於該第十一開關單元之第二端的第一端,一用來接收該驅動控制電壓的控制端,及一耦接於該共電壓端的第二端;一第十三開關單元,具有一用來接收該第二時脈訊號的第一端,一用來接收該第二時脈訊號的控制端,及一耦接於該第十一開關單元之控制端的第二端;及一第十四開關單元,具有一耦接於該第十三開關單元之第二端的第一端,一用來接收該驅動控制電壓的控制端,及一耦接於該共電壓端的第二端;其中當該驅動控制電壓係為低位準時,該第二時脈訊號與該第一時脈訊號在邏輯上係為反相。
- 如請求項4所述之閘極驅動電路,另包含一第二輔助下拉單元,該第二輔助下拉單元包含:一第十五開關單元,具有一耦接於該第一輸入單元及該第二輸入單元的第一端,一耦接於該第十一開關單元之第二端的控制端,及一耦接於該共電壓端或該閘極線的第二端;及一第十六開關單元,具有一耦接於該閘極線的第一端,一耦接於該第十一開關單元之第二端的控制端,及一耦接於該共電壓端的第二端。
- 如請求項1所述之閘極驅動電路,另包含一儲能單元,具有一耦接於該第一輸入單元與該第二輸入單元的第一端,及一耦接於該閘極線的第二端,用來根據該驅動控制電壓執行一充電程序或一放電程序。
- 如請求項1所述之閘極驅動電路,其中該第二開關單元具有一耦接於該第一開關單元之控制端的第一端,一用來接收該第三啟始脈波訊號的控制端,及一用來接收該第二預設電壓的第二端;該第四開關單元具有一耦接於該第三開關單元之控制端的第一端,一用來接收該第三啟始脈波訊號的控制端,及一用來接收該第二預設電壓的第二端。
- 一種閘極驅動電路產生閘極訊號之方法,該閘極驅動電路包含一第一輸入單元,一第二輸入單元,一上拉單元,一進位單元 及一下拉單元,該下拉單元包含一第一開關單元,一第二開關單元,一第三開關單元及一第四開關單元,該方法包含:使用該第一輸入單元接收一第一啟始脈波訊號及使用該第二輸入單元接收一第二啟始脈波訊號,並輸出一驅動控制電壓;該上拉單元根據該驅動控制電壓與一系統時脈訊號上拉該閘極訊號;該進位單元根據該驅動控制電壓與該系統時脈訊號以輸出一第三啟始脈波訊號;當該第三啟始脈波訊號開啟該第二開關單元時,將該第一開關單元的控制端的電壓下拉至一第二預設電壓;當一第四啟始脈波訊號開啟該第一開關單元時,關閉該第二開關單元,並開啟該第一開關單元以將該驅動控制電壓下拉至一第一預設電壓,其中該第二預設電壓係為低於該第一預設電壓的一偏負電位;當一第五啟始脈波訊號開啟該第三開關單元時,將該驅動控制電壓下拉至該第一預設電壓;及當該第三啟始脈波訊號開啟該第四開關單元時,將該第三開關單元的控制端的電壓下拉至該第二預設電壓,以關閉該第三開關單元。
- 如請求項8所述之方法,其中該閘極驅動電路另包含一第一輔助下拉單元及一第一控制單元,該方法另包含: 當該驅動控制電壓係為低位準且一第一時脈訊號係為高位準時,該第一控制單元開啟該第一輔助下拉單元,以將該驅動控制電壓及該閘極訊號下拉至該第一預設電壓;及當該驅動控制電壓係為高位準且該第一時脈訊號係為低位準時,該第一控制單元關閉該第一輔助下拉單元。
- 如請求項9所述之方法,其中該閘極驅動電路另包含一第二輔助下拉單元及一第二控制單元,該方法另包含:當該驅動控制電壓係為低位準且一第二時脈訊號係為高位準時,該第二控制單元開啟該第二輔助下拉單元,以將該驅動控制電壓及該閘極訊號下拉至該第一預設電壓;及當該驅動控制電壓係為高位準且該第二時脈訊號係為低位準時,該第二控制單元關閉該第二輔助下拉單元;其中當該驅動控制電壓係為低位準時,該第二時脈訊號與該第一時脈訊號在邏輯上係為反相。
- 如請求項8所述之方法,另包含使用該第二預設電壓下拉該第一開關單元及該第三開關單元之控制端的電位。
- 如請求項8所述之方法,其中該閘極驅動電路另包含一儲能單元,該方法另包含:將該第一啟始脈波訊號及該第二啟始脈波訊號設為高位準,以對該儲能單元充電。
- 一種閘極驅動電路,包含:一輸入單元,包含:一第一開關單元,具有一用以接收一第一驅動控制電壓的控制端,一耦接於一第一系統時脈訊號的第一端,及一第二端;及一第二開關單元,具有一耦接於該第一開關單元之第二端的控制端,一用以接收一第一閘極訊號的第一端,及一用以輸出一第二驅動控制電壓的第二端;一上拉單元,具有一耦接於該第二開關單元之第二端的控制端,一用以接收一第二系統時脈訊號的第一端,及一耦接於一閘極線的第二端,該上拉單元係用來根據該第二驅動控制電壓與該第二系統時脈訊號上拉一第二閘極訊號;及一第一下拉單元,耦接於該輸入單元與一共電壓端,用來將該第二驅動控制電壓下拉至一第一預設電壓,該第一下拉單元包含:一第三開關單元,具有一耦接於該第二開關單元之第二端的第一端,一用來接收一第三閘極訊號的控制端,及一耦接於該共電壓端的第二端;及一第四開關單元,用以根據該第二閘極訊號下拉該第三開關單元之控制端至一第二預設電壓,該第二預設電壓係為低於該第一預設電壓的一偏負電位。
- 如請求項13所述之閘極驅動電路,另包含一第一控制單元,用以產生一第一控制訊號,該第一控制單元包含:一第五開關單元,具有一用來接收一第一時脈訊號的第一端,一控制端,及一用來輸出該第一控制訊號的第二端;一第六開關單元,具有一耦接於該第五開關單元之第二端的第一端,一用來接收該第二驅動控制電壓的控制端,及一耦接於該共電壓端的第二端;一第七開關單元,具有一用來接收該第一時脈訊號的第一端,一用來接收該第一時脈訊號的控制端,及一耦接於該第五開關單元之控制端的第二端;及一第八開關單元,具有一耦接於該第五開關單元之控制端的第一端,一用來接收該第二驅動控制電壓的控制端,及一耦接於該共電壓端的第二端。
- 如請求項14所述之閘極驅動電路,另包含一第一輔助下拉單元,該第一輔助下拉單元包含:一第九開關單元,具有一耦接於該輸入單元的第一端,一耦接於該第五開關單元之第二端的控制端,及一耦接至該共電壓端或該閘極線的第二端;及一第十開關單元,具有一耦接於該閘極線的第一端,一耦接於該第五開關單元之第二端的控制端,及一耦接於該共電壓端的第二端。
- 如請求項14或15所述之閘極驅動電路,另包含一第二控制單元,用以產生一第二控制訊號,該第二控制單元包含:一第十一開關單元,具有一用來接收一第二時脈訊號的第一端,一控制端,及一用來輸出該第二控制訊號的第二端;一第十二開關單元,具有一耦接於該第十一開關單元之第二端的第一端,一用來接收該第二驅動控制電壓的控制端,及一耦接於該共電壓端的第二端;一第十三開關單元,具有一用來接收該第二時脈訊號的第一端,一用來接收該第二時脈訊號的控制端,及一耦接於該第十一開關單元之控制端的第二端;及一第十四開關單元,具有一耦接於該第十三開關單元之第二端的第一端,一用來接收該第二驅動控制電壓的控制端,及一耦接於該共電壓端的第二端;其中當該第二驅動控制電壓係為低位準時,該第二時脈訊號與該第一時脈訊號在邏輯上係為反相。
- 如請求項16所述之閘極驅動電路,另包含一第二輔助下拉單元,該第二輔助下拉單元包含:一第十五開關單元,具有一耦接於該輸入單元的第一端,一耦接於該第十一開關單元之第二端的控制端,及一耦接於該共電壓端或該閘極線的第二端;及一第十六開關單元,具有一耦接於該閘極線的第一端,一耦接於該第十一開關單元之第二端的控制端,及一耦接於該共 電壓端的第二端。
- 如請求項13所述之閘極驅動電路,另包含一儲能單元,具有一耦接於該輸入單元的第一端,及一耦接於該閘極線的第二端,用來根據該第二驅動控制電壓執行一充電程序或一放電程序。
- 如請求項13所述之閘極驅動電路,另包含一第二下拉單元,包含:一第十七開關單元,具有一耦接於該閘極線之第一端,一用來接收該第三閘極訊號的控制端,及一耦接於該共電壓端的第二端;及一第十八開關單元,具有一耦接於該第十七開關單元之控制端的第一端,一用來接收該第二閘極訊號的控制端,及一用來接收該第二預設電壓的第二端。
- 如請求項13所述之閘極驅動電路,其中該第四開關單元具有一耦接於該第三開關單元之控制端的第一端,一用來接收該第二閘極訊號的控制端,及一用來接收該第二預設電壓的第二端。
- 一種閘極驅動電路產生閘極訊號之方法,該閘極驅動電路包含一輸入單元,一上拉單元及一下拉單元,該輸入單元包含一第 一開關單元及一第二開關單元,該下拉單元包含一第三開關單元及一第四開關單元,該方法包含:當一第一驅動控制電壓開啟該第一開關單元時,將一第一系統時脈訊號傳至該第二開關單元的控制端;當該第一系統時脈訊號開啟該第二開關單元時,將一第一閘極訊號輸出為一第二驅動控制電壓;當該第二驅動控制電壓開啟該上拉單元時,使用一第二系統時脈訊號上拉一第二閘極訊號;當該第二閘極訊號開啟該第四開關單元時,將該第三開關單元的控制端的電壓下拉至一第二預設電壓;及當一第三閘極訊號開啟該第三開關單元時,關閉該第四開關單元,並開啟該第三開關單元以將該第二驅動控制電壓下拉至一第一預設電壓,該第二預設電壓係為低於該第一預設電壓的一偏負電位。
- 如請求項21所述之方法,其中該閘極驅動電路另包含一第一輔助下拉單元及一第一控制單元,該方法另包含:當該第二驅動控制電壓係為低位準且一第一時脈訊號係為高位準時,該第一控制單元開啟該第一輔助下拉單元,以將該第二驅動控制電壓及該第二閘極訊號下拉至該第一預設電壓;及當該第二驅動控制電壓係為高位準且該第一時脈訊號係為低位準時,該第一控制單元關閉該第一輔助下拉單元。
- 如請求項22所述之方法,其中該閘極驅動電路另包含一第二輔助下拉單元及一第二控制單元,該方法另包含:當該第二驅動控制電壓係為低位準且一第二時脈訊號係為高位準時,該第二控制單元開啟該第二輔助下拉單元,以將該第二驅動控制電壓及該第二閘極訊號下拉至該第一預設電壓;及當該第二驅動控制電壓係為高位準且該第二時脈訊號係為低位準時,該第二控制單元關閉該第二輔助下拉單元;其中當該第二驅動控制電壓係為低位準時,該第二時脈訊號與該第一時脈訊號在邏輯上係為反相。
- 如請求項21所述之方法,另包含使用該第二預設電壓下拉該第三開關單元之控制端的電位。
- 如請求項21所述之方法,其中該閘極驅動電路另包含一儲能單元,該方法另包含:將該第二驅動控制電壓設為高位準,以對該儲能單元充電。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100149789A TWI425473B (zh) | 2011-12-29 | 2011-12-29 | 閘極驅動電路 |
CN 201210067721 CN102592561B (zh) | 2011-12-29 | 2012-03-12 | 栅极驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100149789A TWI425473B (zh) | 2011-12-29 | 2011-12-29 | 閘極驅動電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201327521A TW201327521A (zh) | 2013-07-01 |
TWI425473B true TWI425473B (zh) | 2014-02-01 |
Family
ID=46481111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100149789A TWI425473B (zh) | 2011-12-29 | 2011-12-29 | 閘極驅動電路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102592561B (zh) |
TW (1) | TWI425473B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI490847B (zh) | 2013-04-26 | 2015-07-01 | Chunghwa Picture Tubes Ltd | 閘極驅動電路 |
CN103337232B (zh) * | 2013-05-25 | 2015-11-18 | 福建华映显示科技有限公司 | 闸极驱动电路 |
CN103680386B (zh) | 2013-12-18 | 2016-03-09 | 深圳市华星光电技术有限公司 | 用于平板显示的goa电路及显示装置 |
CN103714780B (zh) | 2013-12-24 | 2015-07-15 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
CN103730089B (zh) * | 2013-12-26 | 2015-11-25 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
CN103714781B (zh) | 2013-12-30 | 2016-03-30 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
TWI552137B (zh) * | 2014-05-14 | 2016-10-01 | 友達光電股份有限公司 | 閘極驅動電路及其移位暫存器 |
CN104078022B (zh) * | 2014-07-17 | 2016-03-09 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
DE102014219468A1 (de) * | 2014-09-25 | 2016-03-31 | Siemens Aktiengesellschaft | Schaltungsanordnung mit einem mindestens einen binären Eingang aufweisenden Steuergerät und zugehöriges Betriebsverfahren |
CN104376824A (zh) * | 2014-11-13 | 2015-02-25 | 深圳市华星光电技术有限公司 | 用于液晶显示的goa电路及液晶显示装置 |
CN104732945B (zh) * | 2015-04-09 | 2017-06-30 | 京东方科技集团股份有限公司 | 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板 |
TWI587190B (zh) * | 2015-11-04 | 2017-06-11 | 友達光電股份有限公司 | 觸控顯示裝置及其移位暫存器 |
CN105869566B (zh) * | 2016-06-21 | 2019-12-03 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN106128409B (zh) * | 2016-09-21 | 2018-11-27 | 深圳市华星光电技术有限公司 | 扫描驱动电路及显示装置 |
CN106782365B (zh) * | 2016-12-15 | 2019-05-03 | 武汉华星光电技术有限公司 | 一种栅极驱动电路及驱动方法、显示装置 |
CN108417170A (zh) * | 2017-02-09 | 2018-08-17 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
US20180277232A1 (en) * | 2017-03-27 | 2018-09-27 | Int Tech Co., Ltd. | Shift register |
CN109493783B (zh) * | 2018-12-21 | 2020-10-13 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201015522A (en) * | 2008-10-08 | 2010-04-16 | Au Optronics Corp | Gate driving circuit having a low leakage current control mechanism |
TW201117557A (en) * | 2009-11-13 | 2011-05-16 | Au Optronics Corp | Shift register with low power consumption |
TW201121241A (en) * | 2009-12-11 | 2011-06-16 | Au Optronics Corp | Shift register circuit |
TW201141063A (en) * | 2010-05-10 | 2011-11-16 | Au Optronics Corp | Shift register circuit |
TW201145243A (en) * | 2010-06-03 | 2011-12-16 | Hydis Tech Co Ltd | Display driving circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
CN101364446B (zh) * | 2008-09-24 | 2010-08-18 | 友达光电股份有限公司 | 移位缓存器 |
CN101510443A (zh) * | 2009-04-08 | 2009-08-19 | 友达光电股份有限公司 | 能降低耦合效应的移位寄存器 |
CN101822997B (zh) * | 2010-04-29 | 2012-03-21 | 杭州森发环保科技有限公司 | 含氯代烃有机废气净化催化剂的制备方法 |
CN101976580B (zh) * | 2010-10-12 | 2015-06-03 | 友达光电股份有限公司 | 可增加驱动能力的第n级移位寄存器及其方法 |
TWI406503B (zh) * | 2010-12-30 | 2013-08-21 | Au Optronics Corp | 移位暫存器電路 |
-
2011
- 2011-12-29 TW TW100149789A patent/TWI425473B/zh active
-
2012
- 2012-03-12 CN CN 201210067721 patent/CN102592561B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201015522A (en) * | 2008-10-08 | 2010-04-16 | Au Optronics Corp | Gate driving circuit having a low leakage current control mechanism |
TW201117557A (en) * | 2009-11-13 | 2011-05-16 | Au Optronics Corp | Shift register with low power consumption |
TW201121241A (en) * | 2009-12-11 | 2011-06-16 | Au Optronics Corp | Shift register circuit |
TW201141063A (en) * | 2010-05-10 | 2011-11-16 | Au Optronics Corp | Shift register circuit |
TW201145243A (en) * | 2010-06-03 | 2011-12-16 | Hydis Tech Co Ltd | Display driving circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201327521A (zh) | 2013-07-01 |
CN102592561A (zh) | 2012-07-18 |
CN102592561B (zh) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI425473B (zh) | 閘極驅動電路 | |
TWI437823B (zh) | 移位暫存器電路 | |
TWI425771B (zh) | 移位暫存器電路 | |
CN108010495B (zh) | 一种goa电路 | |
KR101143531B1 (ko) | 액정 디스플레이 게이트 구동 장치 | |
TWI402814B (zh) | 可抑制臨界電壓漂移之閘極驅動電路 | |
TWI404332B (zh) | 移位暫存器電路 | |
TWI437822B (zh) | 移位暫存器電路 | |
TWI427591B (zh) | 閘極驅動電路 | |
TWI493872B (zh) | 移位暫存器 | |
TWI413050B (zh) | 高可靠度閘極驅動電路 | |
TWI406503B (zh) | 移位暫存器電路 | |
JP4083581B2 (ja) | シフトレジスタ及びこれを利用した液晶表示装置 | |
US20150002504A1 (en) | Shift register | |
JP2008146079A (ja) | ゲート駆動回路及びそれを使用する液晶表示装置 | |
KR20080013280A (ko) | 게이트 구동회로 및 이를 포함하는 표시 장치 | |
CN102426817B (zh) | 移位寄存器电路 | |
US10332471B2 (en) | Pulse generation device, array substrate, display device, drive circuit and driving method | |
TWI411232B (zh) | 移位暫存器電路 | |
JP2009258733A (ja) | 液晶ディスプレーの駆動方法及び駆動装置 | |
US8497832B2 (en) | Shift register with image retention release and method for image retention release | |
KR20180057975A (ko) | 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법 | |
US10825412B2 (en) | Liquid crystal panel including GOA circuit and driving method thereof | |
TW201832209A (zh) | 移位暫存電路 | |
TWI419468B (zh) | 移位暫存器電路 |