JP2008146079A - ゲート駆動回路及びそれを使用する液晶表示装置 - Google Patents

Abstract

【課題】ゲート駆動回路に接続される信号配線を減らす液晶表示装置を提供する。
【解決手段】本発明の液晶表示装置は、タイミングコントローラと、レベルシフタと、第１及び第２ゲート駆動回路１３０，１４０とを含む。タイミングコントローラは、外部入力信号に応答して出力イネーブル信号、ゲートクロック、及び１つの開始信号を生成する。レベルシフタは、出力イネーブル信号及びゲートクロックに応答してゲートクロックパルスＣＫＶ１，ＣＫＶ２及びゲートクロックバーパルスＣＫＶＢ１，ＣＫＶＢ２を生成し、開始信号及びゲートクロックに応答して１つの開始パルスＳＴＶＰを生成する。第１及び第２ゲート駆動回路は、開始パルスに応答してゲートクロックパルス又はゲートクロックバーパルスを複数のゲートラインＧＬ１、…、ＧＬｎにゲート駆動信号として出力する。
【選択図】図４

Description

本発明は、液晶表示装置に関し、特に、ゲート駆動回路及びそれを使用する液晶表示装置に関する。

一般に、液晶表示装置は、映像を表示するための液晶パネルと、液晶パネルを駆動するデータ駆動部及びゲート駆動部と、を備える。液晶パネルは、複数のゲートライン、複数のデータライン、及び複数の画素を含み、画素は、薄膜トランジスタ及び液晶キャパシタからなる。データ駆動部は、データラインにデータ信号を出力し、ゲート駆動部は、ゲートラインにゲート駆動信号を出力する。

ゲート駆動部は、同一工程で薄膜トランジスタと同時に液晶パネル上に形成され、データ駆動部は、チップ状に形成されて液晶パネルの周辺領域に接続される。ゲート駆動部は、複数のステージからなるシフトレジスタを含み、ステージのそれぞれは対応するゲートラインに接続されてゲート駆動信号を出力する。

ゲート駆動部の複数のステージは、複数のゲートラインにゲート駆動信号を順次出力するために、互いに連続的に接続される。すなわち、現ステージの入力端子は、前のステージの出力端子に接続され、次のステージの出力端子は、現ステージの制御端子に接続される。複数のステージのうちの最初のステージには、開始信号が入力される。このようなゲート駆動部は、液晶パネルの左右両側に形成され、左側のゲート駆動回路が奇数番目のゲートラインを駆動し、右側のゲート駆動回路が偶数番目のゲートラインを駆動するシングル駆動方式で駆動する。

シングル（Ｓｉｎｇｌｅ）駆動方式の液晶表示装置では、ゲートライン遅延（Ｇａｔｅ Ｌｉｎｅ Ｄｅｌａｙ）により、左右両側のゲート駆動回路から出力されたゲート駆動信号がゲートラインの端部に近づくほどずれるという現象が生じる。これは、画素の充電時間の不足を招き、これにより横線視認現象が発生する。シングル駆動方式における画素充電時間の不足の問題を解決するために、液晶パネルの左右両側に同一のゲート駆動回路を形成して、左右両側から同一のゲート駆動信号をゲートラインに供給するデュアル（Ｄｕａｌ）駆動方式が提案されている。

しかし、従来のデュアル駆動方式の液晶表示装置は、シングル駆動方式に比べてゲート駆動回路に接続される信号配線が２倍に増え、液晶パネルの集積化のための空間の確保が要求される。液晶パネルの集積化のための空間の変化は、液晶パネルのサイズの変化を意味し、これは既存の液晶パネル製造工程に使用される設備の変化を要求するので、液晶パネルの製造コストを上昇させるという問題を発生させる。

そこで、本発明は、このような従来技術の問題を解決するためになされたもので、デュアルゲート駆動回路の開始パルスとダミーステージの出力信号を共有することにより、ゲート駆動回路に接続される信号配線を減らすゲート駆動回路及びそれを使用する液晶表示装置を提供することを目的とする。

上記の目的を達成するために、本発明によるゲート駆動回路は、出力端子が対応するゲートラインにそれぞれ接続されており、１つの開始パルスに応答してゲートクロックパルス又はゲートクロックバーパルスを前記各ゲートラインにゲート駆動信号として出力するように、互いに従属的に接続された複数のステージを有する回路部と、外部から伝達された前記開始パルスを、前記複数のステージのうち、最初の奇数番目のステージ及び最初の偶数番目のステージの入力端子に供給する開始パルス配線が形成された配線部と、を含む。

ここで、前記複数のステージのうち一の奇数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの一方をゲート駆動信号として出力し、前記一の奇数番目のステージの次の奇数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの他方をゲート駆動信号として出力し、前記複数のステージのうち一の偶数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの一方をゲート駆動信号として出力し、前記一の偶数番目のステージの次の偶数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの他方をゲート駆動信号として出力することが好ましい。

また、前記奇数番目のステージは、入力端子が前の奇数番目のステージのキャリー端子に接続され、制御端子が次の奇数番目のステージの出力端子に接続され、前記偶数番目のステージは、入力端子が前の偶数番目のステージのキャリー端子に接続され、制御端子が次の偶数番目のステージの出力端子に接続されることが好ましい。

また、前記奇数番目のステージは、キャリー端子が最後の奇数番目のステージの制御端子に接続される第１ダミーステージを含み、前記偶数番目のステージは、キャリー端子が最後の偶数番目のステージの制御端子に接続される第２ダミーステージを含む。

また、前記配線部は、前記第１ダミーステージの出力端子と他の複数の奇数番目のステージのリセット端子を接続する第１リセット配線と、前記第２ダミーステージの出力端子と他の複数の偶数番目のステージのリセット端子を接続する第２リセット配線と、を含む。

また、前記配線部は、前記第２ダミーステージの出力端子と他の複数のステージのリセット端子を接続するリセット配線を含み、前記第２ダミーステージは、前記出力端子からリセット信号を前記リセット配線に供給できる。

また、前記第２ダミーステージは、前記リセット信号を供給するプルアップトランジスタを含み、前記第２ダミーステージのプルアップトランジスタは、前記他の複数のステージのプルアップトランジスタよりもサイズが大きいことが好ましい。

本発明による液晶表示装置は、外部入力信号に応答して出力イネーブル信号、ゲートクロック、及び１つの開始信号を生成するタイミングコントローラと、前記出力イネーブル信号及び前記ゲートクロックに応答してゲートクロックパルス及びゲートクロックバーパルスを生成し、前記開始信号及び前記ゲートクロックに応答して１つの開始パルスを生成するレベルシフタと、前記１つの開始パルスに応答して前記ゲートクロックパルス又は前記ゲートクロックバーパルスを複数のゲートラインにゲート駆動信号として出力する第１及び第２ゲート駆動回路と、を含む。

ここで、前記第１及び第２ゲート駆動回路は、前記ゲートラインが形成された液晶パネルに集積され、前記ゲートラインの両端にそれぞれ形成されて前記ゲートラインをデュアル駆動することが好ましい。

また、前記第１及び第２ゲート駆動回路は、互いに従属的に接続された複数のステージを含み、前記複数のステージは、出力端子が前記複数のゲートラインにそれぞれ対応して接続されることが好ましい。

また、本発明による液晶表示装置は、前記レベルシフタにゲートオン電圧及びゲートオフ電圧を供給する電源供給部をさらに含み、前記レベルシフタは、前記ゲートクロックパルス、前記ゲートクロックバーパルス、及び前記開始パルスを前記ゲートオン電圧レベル及び前記ゲートオフ電圧レベルで出力することが好ましい。

また、前記レベルシフタは、前記出力イネーブル信号及び前記ゲートクロックを論理演算し、電圧レベルを増幅させることにより、前記ゲートクロックパルスを出力する第１レベルシフト部と、前記出力イネーブル信号及び前記ゲートクロックを論理演算し、位相を反転させ、電圧レベルを増幅させることにより、前記ゲートクロックバーパルスを出力する第２レベルシフト部と、を含む。

また、前記第１レベルシフト部は、前記出力イネーブル信号及び前記ゲートクロックをＯＲ演算する論理演算部と、前記論理演算部の出力の位相を反転させて増幅する駆動インバータと、前記駆動インバータの出力に応答して前記ゲートオン電圧レベル及び前記ゲートオフ電圧レベルの前記ゲートクロックパルスを生成するフルスイングインバータと、を含む。

また、前記第２レベルシフト部は、前記出力イネーブル信号及び前記ゲートクロックをＯＲ演算する論理演算部と、前記論理演算部の出力の位相を反転させて出力する反転インバータと、前記反転インバータの出力の位相を反転させて増幅する駆動インバータと、前記駆動インバータの出力に応答して前記ゲートオン電圧レベル及び前記ゲートオフ電圧レベルの前記ゲートクロックバーパルスを生成するフルスイングインバータと、を含む。

本発明の液晶表示装置は、デュアルゲート駆動回路の開始パルスとダミーステージの出力信号を共有することにより、ゲート駆動回路に接続される信号配線を減らし、信号配線のための集積空間を縮小することができる。信号配線のための集積空間の縮小は、既存の液晶パネル及び液晶パネル製造工程に使用されていた設備などをそのまま使用できるようにするので、液晶パネルの製造コストを低減するという効果がある。

以下、添付の図面を参照して本発明の好ましい実施形態について詳細に説明する。

図１は、本発明の一実施形態による液晶表示装置を示すブロック図である。図１に示すように、本発明の一実施形態による液晶表示装置１００は、液晶パネル１１０と、データ駆動回路１２０と、第１ゲート駆動回路１３０と、第２ゲート駆動回路１４０と、第１レベルシフタ１５０と、第２レベルシフタ１６０と、タイミングコントローラ１７０と、電源供給部１８０と、を含む。

液晶パネル１１０は、薄膜トランジスタ基板１１２、カラーフィルタ基板（図示せず）、及び薄膜トランジスタ基板１１２とカラーフィルタ基板との間に介在する液晶（図示せず）を含む。

薄膜トランジスタ基板１１２は、表示領域ＤＡと、第１周辺領域ＰＡ１と、第２周辺領域ＰＡ２と、を含む。表示領域ＤＡには、ゲートラインＧＬ１、…、ＧＬｎ、データラインＤＬ１、…、ＤＬｍ、及びゲートラインＧＬ１、…、ＧＬｎとデータラインＤＬ１、…、ＤＬｍにそれぞれ接続される複数の画素が形成される。第１周辺領域ＰＡ１には、ゲートラインＧＬ１、…、ＧＬｎを駆動する第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０が形成される。第２周辺領域ＰＡ２には、データラインＤＬ１、…、ＤＬｍを駆動するデータ駆動回路１２０が実装される。ここで、第１周辺領域ＰＡ１は、ゲートラインＧＬ１、…、ＧＬｎの両端部に隣接する領域であり、第２周辺領域ＰＡ２は、データラインＤＬ１、…、ＤＬｍの一端部に隣接する領域である。

各画素、例えば１つの画素は、ゲートラインＧＬ１及びデータラインＤＬ１に接続される薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続される液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔと、を含む。薄膜トランジスタＴＦＴのゲート及びソースは、ゲートラインＧＬ１及びデータラインＤＬ１にそれぞれ接続され、ドレインは、液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔに接続される。液晶キャパシタＣｌｃは、画素電極及び共通電極を二端子とし、二端子間で誘電体として機能する液晶から形成される。

カラーフィルタ基板は、光漏れを防止するためのブラックマトリクスと、色を実現するためのカラーフィルタと、共通電極と、を含む。液晶は、誘電率異方性を有する物質であり、共通電極と画素電極に印加された電圧の差により回転して光の透過率を調節する。

第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０は、ゲートラインＧＬ１、…、ＧＬｎを介して、液晶パネル１１０の一方側及び他方側である第１周辺領域ＰＡ１に集積されて形成され、その出力がゲートラインＧＬ１、…、ＧＬｎのそれぞれに接続される。第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０は、ゲートラインＧＬ１、…、ＧＬｎの両端からゲート駆動信号を順次供給して、ゲートラインＧＬ１、…、ＧＬｎをデュアル駆動する。

データ駆動回路１２０は、タイミングコントローラ１７０からデータ制御信号及びデータを受信し、データに該当するアナログ駆動電圧を選択して、データラインＤＬ１、…、ＤＬｍに階調表示電圧として供給する。データ駆動回路１２０は、集積化されたチップで実現され、薄膜トランジスタ基板１１２の第２周辺領域ＰＡ２に実装される。データ駆動回路１２０は、第２周辺領域ＰＡ２に接続されるフレキシブルプリント基板１０２を介してタイミングコントローラ１７０と電源供給部１８０に接続される。

一方、本実施形態では、データ駆動回路１２０が薄膜トランジスタ基板１１２にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式で実装される場合を例示したが、これに限定されるものではなく、データ駆動回路１２０がＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方式で実装されてもよく、第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０のように直接薄膜トランジスタ基板１１２に集積化されて形成されてもよい。

第１レベルシフタ１５０及び第２レベルシフタ１６０は、タイミングコントローラ１７０からゲート制御信号が供給され、電源供給部１８０から駆動電圧が供給され、ゲート駆動回路１３０，１４０を駆動させる信号を生成し、これを第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０にそれぞれ供給する。

タイミングコントローラ１７０は、外部からデータ及び入力制御信号が入力され、ゲート制御信号及びデータ制御信号を生成して、第１レベルシフタ１５０及び第２レベルシフタ１６０並びにデータ駆動回路１２０に供給する。ここで、データは、ＲＧＢ画像信号であり、入力制御信号は、垂直同期信号、水平同期信号、メインクロック、及びデータイネーブル信号を含む。

電源供給部１８０は、外部から供給された電源電圧を利用してアナログ駆動電圧、共通電圧ＶＣＯＭ、及びゲート駆動電圧を生成する。電源供給部１８０は、アナログ駆動電圧をデータ駆動回路１２０に供給し、共通電圧ＶＣＯＭを液晶パネル１１０の共通電極に供給し、ゲート駆動電圧を第１レベルシフタ１５０及び第２レベルシフタ１６０に供給する。

タイミングコントローラ１７０、第１レベルシフタ１５０、第２レベルシフタ１６０、及び電源供給部１８０は、コントロールプリント基板１０４に実装される。コントロールプリント基板１０４は、フレキシブルプリント基板１０２を介して薄膜トランジスタ基板１１２の第２周辺領域ＰＡ２に接続される。液晶パネル１１０に形成された第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０は、データ駆動回路１２０を介してタイミングコントローラ１７０及び電源供給部１８０に接続されるか、又はフレキシブルプリント基板１０２を介して直接的にタイミングコントローラ１７０及び電源供給部１８０に接続される。

図２は、図１に示す第１及び第２レベルシフタの入出力信号の関係を示す図である。図２に示すように、第１レベルシフタ１５０及び第２レベルシフタ１６０には、それぞれ電源供給部１８０からゲート駆動電圧であるゲートオン電圧ＶＯＮとゲートオフ電圧ＶＯＦＦが供給される。

また、第１レベルシフタ１５０には、タイミングコントローラ１７０からゲート制御信号である出力イネーブル信号ＯＥ、第１ゲートクロックＣＰＶ１、及びゲートスタート信号ＳＴＶが供給される。第２レベルシフタ１６０には、タイミングコントローラ１７０からゲート制御信号である出力イネーブル信号ＯＥ、第２ゲートクロックＣＰＶ２、及びゲートスタート信号ＳＴＶが供給される。ここで、第２ゲートクロックＣＰＶ２は、第１ゲートクロックＣＰＶ１の位相が遅延したクロックである。第１ゲートクロックＣＰＶ１及び第２ゲートクロックＣＰＶ２の位相差は、隣接するゲートラインに供給されるゲート駆動信号が重なる区間である。また、ゲートスタート信号ＳＴＶは、１つのフレームの開始を通知する信号である。

第１レベルシフタ１５０は、ゲート制御信号に応答して、ゲートオン電圧ＶＯＮレベル及びゲートオフ電圧ＶＯＦＦレベルの開始パルスＳＴＶＰ、第１ゲートクロックパルスＣＫＶ１、並びに第１ゲートクロックバーパルスＣＫＶＢ１を生成する。第２レベルシフタ１６０は、ゲート制御信号に応答して、ゲートオン電圧ＶＯＮレベル及びゲートオフ電圧ＶＯＦＦレベルの開始パルスＳＴＶＰ、第２ゲートクロックパルスＣＫＶ２、並びに第２ゲートクロックバーパルスＣＫＶＢ２を生成する。ここで、開始パルスＳＴＶＰは、第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０を駆動させ、１つのフレームの最初のゲート駆動信号を生成させる。また、第１ゲートクロックバーパルスＣＫＶＢ１及び第２ゲートクロックバーパルスＣＫＶＢ２は、それぞれ第１ゲートクロックパルスＣＫＶ１及び第２ゲートクロックパルスＣＫＶ２の位相に反転する位相を有するパルスであり、ゲートラインの駆動速度を速くするのに使用される。

第１レベルシフタ１５０は、生成された開始パルスＳＴＶＰ、第１ゲートクロックパルスＣＫＶ１、及び第１ゲートクロックバーパルスＣＫＶＢ１を、データ駆動回路１２０を介して、第１ゲート駆動回路１３０に供給する。第２レベルシフタ１６０は、生成された開始パルスＳＴＶＰ、第２ゲートクロックパルスＣＫＶ２、及びゲートクロックバーパルスＣＫＶＢ２を、データ駆動回路１２０を介して、第２ゲート駆動回路１４０に供給する。

本実施形態による第１レベルシフタ１５０及び第２レベルシフタ１６０は、従来とは異なり、１つの同一の開始パルスＳＴＶＰを生成して、第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０にそれぞれ供給する。第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０は、開始パルスＳＴＶＰが入力されると、ゲート駆動信号を生成してゲートラインへの供給を開始する。

図３は、図２に示す第１レベルシフタの一例を示す回路図である。図３に示すように、第１レベルシフタ１５０は、第１レベルシフト部１５２、第２レベルシフト部１５４、及び第３レベルシフト部１５６を含む。

第１レベルシフト部１５２は、出力イネーブル信号ＯＥ及び第１ゲートクロックＣＰＶ１を論理演算し、電圧レベルを増幅させることにより、第１ゲート駆動回路１３０に供給する第１ゲートクロックパルスＣＫＶ１を生成する。このために、第１レベルシフト部１５２は、論理演算部ＬＧ１、駆動インバータＩＮＶ１、及びフルスイングインバータ１５３を含む。

論理演算部ＬＧ１は、出力イネーブル信号ＯＥ及び第１ゲートクロックＣＰＶ１をＯＲ演算する。駆動インバータＩＮＶ１は、論理演算部ＬＧ１の出力の位相を反転させてフルスイングインバータ１５３の駆動レベルに増幅する。フルスイングインバータ１５３は、駆動インバータＩＮＶ１の出力に応答して、ゲートオン電圧ＶＯＮレベル及びゲートオフ電圧ＶＯＦＦレベルの第１ゲートクロックパルスＣＫＶ１を生成する。

第２レベルシフト部１５４は、出力イネーブル信号ＯＥ及び第１ゲートクロックＣＰＶ１を論理演算し、電圧レベルを増幅させることにより、第１ゲート駆動回路１３０に供給する第１ゲートクロックバーパルスＣＫＶＢ１を生成する。このために、第２レベルシフト部１５４は、論理演算部ＬＧ２、反転インバータＩＮＶ２、駆動インバータＩＮＶ３、及びフルスイングインバータ１５５を含む。ここで、第１ゲートクロックバーパルスＣＫＶＢ１は、第１ゲートクロックパルスＣＫＶ１の位相が反転したクロックである。

論理演算部ＬＧ２は、出力イネーブル信号ＯＥ及び第１ゲートクロックＣＰＶ１をＯＲ演算する。反転インバータＩＮＶ２は、論理演算部ＬＧ２の出力の位相を反転させて出力する。駆動インバータＩＮＶ３は、反転インバータＩＮＶ２の出力の位相を反転させてフルスイングインバータ１５５の駆動レベルに増幅する。フルスイングインバータ１５５は、駆動インバータＩＮＶ３の出力に応答して、ゲートオン電圧ＶＯＮレベル及びゲートオフ電圧ＶＯＦＦレベルの第１ゲートクロックバーパルスＣＫＶＢ１を生成する。

第３レベルシフト部１５６は、出力イネーブル信号ＯＥ及びゲートスタート信号ＳＴＶが入力されて、ゲートオン電圧ＶＯＮレベル及びゲートオフ電圧ＶＯＦＦレベルの開始パルスＳＴＶＰを生成する。ここで、開始パルスＳＴＶＰは、ゲートスタート信号ＳＴＶと同一の周期及びパルス幅を有し、ゲートオン電圧ＶＯＮレベル及びゲートオフ電圧ＶＯＦＦレベルの電圧を有する。

一方、第２レベルシフタ１６０は、前述した第１レベルシフタ１５０の構成から当業者が容易に実施できるので、第２レベルシフタ１６０の詳細な説明は省略する。

図４は、図１に示す第１及び第２ゲート駆動回路の構成を示すブロック図である。図４に示すように、第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０は、ゲートラインＧＬ１、…、ＧＬｎを両側からデュアル駆動できるように、表示領域ＤＡの両側に隣接して配置される。第１ゲート駆動回路１３０及び第２ゲート駆動回路１４０は、ゲートラインＧＬ１、…、ＧＬｎを基準に対称の構造を有する。

第１ゲート駆動回路１３０は、データ駆動回路１２０から供給された各種信号を回路部１３２に伝達する配線部１３４と、配線部１３４から伝達された各種信号に応答してゲート駆動信号を順次出力する回路部１３２と、を含む。

回路部１３２は、互いに従属的に接続された複数のステージＳＴＡＧＥ１、…、ＳＴＡＧＥｎ＋２を含むシフトレジスタから構成される。第１ステージＳＴＡＧＥ１〜第ｎステージＳＴＡＧＥｎは、第１ゲートラインＧＬ１〜第ｎゲートラインＧＬｎに電気的に接続されてゲート駆動信号を順次出力する。第ｎ＋１ステージＳＴＡＧＥｎ＋１及び第ｎ＋２ステージＳＴＡＧＥｎ＋２は、ダミーステージである。ここで、ｎは偶数である。

複数のステージＳＴＡＧＥ１、…、ＳＴＡＧＥｎ＋２は、それぞれ第１クロック端子ＣＫ１、第２クロック端子ＣＫ２、入力端子ＩＮ、制御端子ＣＴ、出力端子ＯＵＴ、リセット端子ＲＥ、キャリー端子ＣＲ、及び接地電圧端子ＶＳＳを含む。

複数のステージＳＴＡＧＥ１、…、ＳＴＡＧＥｎ＋２のうち、奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１の第１クロック端子ＣＫ１及び第２クロック端子ＣＫ２には、第１ゲートクロックパルスＣＫＶ１又は第１ゲートクロックバーパルスＣＫＶＢ１が供給される。より具体的には、奇数番目のステージのうち、ＳＴＡＧＥ１、ＳＴＡＧＥ５、…、ＳＴＡＧＥｎ−１ステージは、第１クロック端子ＣＫ１に第１ゲートクロックパルスＣＫＶ１が供給され、第２クロック端子ＣＫ２に第１ゲートクロックバーパルスＣＫＶＢ１が供給される。奇数番目のステージのうち、ＳＴＡＧＥ３、ＳＴＡＧＥ７、…、ＳＴＡＧＥｎ＋１ステージは、第１クロック端子ＣＫ１に第１ゲートクロックバーパルスＣＫＶＢ１が供給され、第２クロック端子ＣＫ２に第１ゲートクロックパルスＣＫＶ１が供給される。

奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１の入力端子ＩＮは前の奇数番目のステージのキャリー端子ＣＲに接続されて、前の奇数番目のステージのキャリー信号が供給され、制御端子ＣＴは次の奇数番目のステージの出力端子ＯＵＴに接続されて、次の奇数番目のステージの出力信号が供給される。最初の奇数番目のステージＳＴＡＧＥ１は、前のステージが存在しないので、入力端子ＩＮに開始パルスＳＴＶＰが供給される。キャリー端子ＣＲから出力されるキャリー信号は、次の奇数番目のステージを駆動させる役割を果たす。

第ｎ−１ステージＳＴＡＧＥｎ−１の制御端子ＣＴにキャリー信号を供給するダミーステージＳＴＡＧＥｎ＋１の制御端子ＣＴには、開始パルスＳＴＶＰが供給されることが好ましい。奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１の接地電圧端子ＶＳＳには、ゲートオフ電圧ＶＯＦＦが供給され、リセット端子ＲＥには第ｎ＋１ステージＳＴＡＧＥｎ＋１の出力信号が供給される。

また、ＳＴＡＧＥ１、ＳＴＡＧＥ５、…、ＳＴＡＧＥｎ−１ステージの出力端子ＯＵＴは、第１ゲートクロックパルスＣＫＶ１をゲート駆動信号として出力し、ＳＴＡＧＥ１、ＳＴＡＧＥ５、…、ＳＴＡＧＥｎ−１ステージのキャリー端子ＣＲは、第１ゲートクロックパルスＣＫＶ１をキャリー信号として出力する。ＳＴＡＧＥ３、ＳＴＡＧＥ７、…、ＳＴＡＧＥｎ＋１ステージの出力端子ＯＵＴは、第１ゲートクロックバーパルスＣＫＶＢ１をゲート駆動信号として出力し、ＳＴＡＧＥ３、ＳＴＡＧＥ７、…、ＳＴＡＧＥｎ＋１ステージのキャリー端子ＣＲは、第１ゲートクロックバーパルスＣＫＶＢ１をキャリー信号として出力する。

複数のステージＳＴＡＧＥ１、…、ＳＴＡＧＥｎ＋２のうち、偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２の第１クロック端子ＣＫ１及び第２クロック端子ＣＫ２には、第２ゲートクロックパルスＣＫＶ２又は第２ゲートクロックバーパルスＣＫＶＢ２が供給される。より具体的には、偶数番目のステージのうち、ＳＴＡＧＥ２、ＳＴＡＧＥ６、…、ＳＴＡＧＥｎステージは、第１クロック端子ＣＫ１に第２ゲートクロックパルスＣＫＶ２が供給され、第２クロック端子ＣＫ２に第２ゲートクロックバーパルスＣＫＶＢ２が供給される。偶数番目のステージのうち、ＳＴＡＧＥ４、ＳＴＡＧＥ８、…、ＳＴＡＧＥｎ＋２ステージは、第１クロック端子ＣＫ１に第２ゲートクロックバーパルスＣＫＶＢ２が供給され、第２クロック端子ＣＫ２に第２ゲートクロックパルスＣＫＶ２が供給される。

偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２の入力端子ＩＮは、前の偶数番目のステージのキャリー端子ＣＲに接続されて、前の偶数番目のステージのキャリー信号が供給され、偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２の制御端子ＣＴは、次の偶数番目のステージの出力端子ＯＵＴに接続されて、次の偶数番目のステージの出力信号が供給される。最初の偶数番目のステージＳＴＡＧＥ２は、前のステージが存在しないので、入力端子ＩＮに開始パルスＳＴＶＰが供給される。キャリー端子ＣＲから出力されるキャリー信号は、次の偶数番目のステージを駆動させる役割を果たす。

第ｎステージＳＴＡＧＥｎの制御端子ＣＴにキャリー信号を供給するダミーステージＳＴＡＧＥｎ＋２の制御端子ＣＴには、開始パルスＳＴＶＰが供給されることが好ましい。偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２の接地電圧端子ＶＳＳにはゲートオフ電圧ＶＯＦＦが供給され、リセット端子ＲＥには第ｎ＋２ステージＳＴＡＧＥｎ＋２の出力信号が供給される。

また、ＳＴＡＧＥ２、ＳＴＡＧＥ６、…、ＳＴＡＧＥｎステージの出力端子ＯＵＴは、第２ゲートクロックパルスＣＫＶ２をゲート駆動信号として出力し、ＳＴＡＧＥ２、ＳＴＡＧＥ６、…、ＳＴＡＧＥｎステージのキャリー端子ＣＲは、第２ゲートクロックパルスＣＫＶ２をキャリー信号として出力する。ＳＴＡＧＥ４、ＳＴＡＧＥ８、…、ＳＴＡＧＥｎ＋２ステージの出力端子ＯＵＴは、第２ゲートクロックバーパルスＣＫＶＢ２をゲート駆動信号として出力し、ＳＴＡＧＥ４、ＳＴＡＧＥ８、…、ＳＴＡＧＥｎ＋２ステージのキャリー端子ＣＲは、第２ゲートクロックバーパルスＣＫＶＢ２をキャリー信号として出力する。

すなわち、第１ゲート駆動回路１３０では、奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１が、第１ゲートクロックパルスＣＫＶ１と第１ゲートクロックバーパルスＣＫＶＢ１に同期して動作し、偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２が、第２ゲートクロックパルスＣＫＶ２と第２ゲートクロックバーパルスＣＫＶＢ２に同期して動作する構造を有する。

第１ゲート駆動回路１３０の複数のステージＳＴＡＧＥ１、…、ＳＴＡＧＥｎ＋２の出力端子ＯＵＴは、表示領域ＤＡに形成されたゲートラインＧＬ１、…、ＧＬｎにそれぞれ対応して接続され、ゲート駆動信号をゲートラインＧＬ１、…、ＧＬｎに順次供給してゲートラインＧＬ１、…、ＧＬｎを順次駆動する。

配線部１３４は、回路部１３２に隣接して形成される。配線部１３４は、互いに平行に延びた開始パルス配線ＳＬ１、第１ゲートクロックパルス配線ＳＬ２、第１ゲートクロックバーパルス配線ＳＬ３、第２ゲートクロックパルス配線ＳＬ４、第２ゲートクロックバーパルス配線ＳＬ５、接地電圧配線ＳＬ６、第１リセット配線ＳＬ７、及び第２リセット配線ＳＬ８を含む。

開始パルス配線ＳＬ１は、第１レベルシフタ１５０から伝達された開始パルスＳＴＶＰを第１ステージＳＴＡＧＥ１及び第２ステージＳＴＡＧＥ２の入力端子ＩＮと第ｎ＋１ステージＳＴＡＧＥｎ＋１及び第ｎ＋２ステージＳＴＡＧＥｎ＋２の制御端子ＣＴに供給する。第１ゲートクロックパルス配線ＳＬ２は、第１レベルシフタ１５０から伝達された第１ゲートクロックパルスＣＫＶ１を、奇数番目のステージのうち、ＳＴＡＧＥ１、ＳＴＡＧＥ５、…、ＳＴＡＧＥｎ−１ステージの第１クロック端子ＣＫ１に供給し、ＳＴＡＧＥ３、ＳＴＡＧＥ７、…、ＳＴＡＧＥｎ＋１ステージの第２クロック端子ＣＫ２に供給する。

第１ゲートクロックバーパルス配線ＳＬ３は、第１レベルシフタ１５０から伝達された第１ゲートクロックバーパルスＣＫＶＢ１を、奇数番目のステージのうち、ＳＴＡＧＥ３、ＳＴＡＧＥ７、…、ＳＴＡＧＥｎ＋１ステージの第１クロック端子ＣＫ１に供給し、ＳＴＡＧＥ１、ＳＴＡＧＥ５、…、ＳＴＡＧＥｎ−１ステージの第２クロック端子ＣＫ２に供給する。第２ゲートクロックパルス配線ＳＬ４は、第２レベルシフタ１６０から伝達された第２ゲートクロックパルスＣＫＶ２を、偶数番目のステージのうち、ＳＴＡＧＥ２、ＳＴＡＧＥ６、…、ＳＴＡＧＥｎステージの第１クロック端子ＣＫ１に供給し、ＳＴＡＧＥ４、ＳＴＡＧＥ８、…、ＳＴＡＧＥｎ＋２ステージの第２クロック端子ＣＫ２に供給する。

第２ゲートクロックバーパルス配線ＳＬ５は、第２レベルシフタ１６０から伝達された第２ゲートクロックバーパルスＣＫＶＢ２を、偶数番目のステージのうち、ＳＴＡＧＥ４、ＳＴＡＧＥ８、…、ＳＴＡＧＥｎ＋２の第１クロック端子ＣＫ１に供給し、ＳＴＡＧＥ２、ＳＴＡＧＥ６、…、ＳＴＡＧＥｎステージの第２クロック端子ＣＫ２に供給する。接地電圧配線ＳＬ６は、電源供給部１８０から伝達されたゲートオフ電圧ＶＯＦＦを第１ステージＳＴＡＧＥ１〜第ｎ＋２ステージＳＴＡＧＥｎ＋２の接地電圧端子ＶＳＳに供給する。

第１リセット配線ＳＬ７は、第ｎ＋１ステージＳＴＡＧＥｎ＋１の出力端子ＯＵＴの出力信号を奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１のリセット端子ＲＥに供給する。第２リセット配線ＳＬ８は、第ｎ＋２ステージＳＴＡＧＥｎ＋２の出力端子ＯＵＴの出力信号を偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２のリセット端子ＲＥに供給する。

第２ゲート駆動回路１４０は、前述した第１ゲート駆動回路１３０の構成から当業者が容易に実施できるので、第２ゲート駆動回路１４０の詳細な説明は省略する。

図５は、図４に示す第１ステージの一例を示す回路図である。図５に示すように、第１ステージＳＴＡＧＥ１は、プルアップ部１３２ａ、プルダウン部１３２ｂ、駆動部１３２ｃ、ホールド部１３２ｄ、スイッチ部１３２ｅ、及びキャリー部１３２ｆを含む。

プルアップ部１３２ａは、第１クロック端子ＣＫ１から供給される第１ゲートクロックパルスＣＫＶ１をプルアップして出力端子ＯＵＴからゲート駆動信号ＧＯ１として出力する。プルアップ部１３２ａは、ゲートが第１ノードＮ１に接続され、ドレインが第１クロック端子ＣＫ１に接続され、ソースが出力端子ＯＵＴに接続される第１トランジスタＮＴ１を含む。

プルダウン部１３２ｂは、第３ステージからのゲート駆動信号ＧＯ３に応答して、プルアップされたゲート駆動信号ＧＯ１を接地電圧端子ＶＳＳから供給されたゲートオフ電圧ＶＯＦＦにプルダウンする。プルダウン部１３２ｂは、ゲートが制御端子ＣＴに接続され、ドレインが出力端子ＯＵＴに接続され、ソースが接地電圧端子ＶＳＳに接続された第２トランジスタＮＴ２を含む。

駆動部１３２ｃは、入力端子ＩＮから供給される開始パルスＳＴＶＰに応答してプルアップ部１３２ａをターンオンさせ、第３ステージのゲート駆動信号ＧＯ３に応答してプルアップ部１３２ａをターンオフさせる。このために、駆動部１３２ｃは、バッファ部、充電部、及び放電部を含む。

バッファ部は、ゲート及びドレインが入力端子ＩＮに共通接続され、ソースが第１ノードＮ１に接続される第３トランジスタＮＴ３を含む。充電部は、第１電極が第１ノードＮ１に接続され、第２電極が第２ノードに接続された第１キャパシタＣ１を含む。放電部は、ゲートが制御端子ＣＴに接続され、ドレインが第１ノードＮ１に接続され、ソースが接地電圧端子ＶＳＳに接続される第４トランジスタＮＴ４を含む。

入力端子ＩＮに開始パルスＳＴＶＰが入力されると、これに応答して第３トランジスタＮＴ３がターンオンし、開始パルスＳＴＶＰが第１キャパシタＣ１に充電される。第１キャパシタＣ１に第１トランジスタＮＴ１の閾値電圧以上の電荷が充電されると、第１トランジスタＮＴ１がターンオンして、第１クロック端子ＣＫ１に供給される第１ゲートクロックパルスＣＫＶ１を出力端子ＯＵＴに出力する。

ここで、第１ノードＮ１の電位は、第２ノードＮ２の突然の電位の変化による第１キャパシタＣ１のカップリング（Ｃｏｕｐｌｉｎｇ）により、第２ノードＮ２の電位変化量だけブートストラップ（Ｂｏｏｔ Ｓｔｒａｐ）される。従って、第１トランジスタＮＴ１は、ドレインに印加された第１ゲートクロックパルスＣＫＶ１を出力端子ＯＵＴに容易に出力できる。出力端子ＯＵＴに出力された第１ゲートクロックパルスＣＫＶ１は、ゲートラインに供給されるゲート駆動信号ＧＯ１となる。ここで、開始パルスＳＴＶＰは、最初のゲート駆動信号を生成するために第１トランジスタＮＴ１を予備的に充電する信号として使用される。

その後、制御端子ＣＴから入力される第３ステージの出力信号であるゲート駆動信号ＧＯ３に応答して第４トランジスタＮＴ４がターンオンすると、第１キャパシタＣ１に充電された電荷は、接地電圧端子ＶＳＳから供給されるゲートオフ電圧ＶＯＦＦレベルまで放電される。

ホールド部１３２ｄは、ゲート駆動信号ＧＯ１をゲートオフ電圧ＶＯＦＦレベル状態にホールドする第５トランジスタＮＴ５及び第６トランジスタＮＴ６を含む。第５トランジスタＮＴ５は、ゲートが第３ノードＮ３に接続され、ドレインが第２ノードＮ２に接続され、ソースが接地電圧端子ＶＳＳに接続される。第６トランジスタＮ６は、ゲートが第２クロック端子ＣＫ２に接続され、ドレインが第２ノードＮ２に接続され、ソースが接地電圧端子ＶＳＳに接続される。

スイッチ部１３２ｅは、第７トランジスタＮＴ７、第８トランジスタＮＴ８、第９トランジスタＮＴ９、及び第１０トランジスタＮＴ１０と、第２キャパシタＣ２及び第３キャパシタＣ３とを含み、ホールド部１３２ｄの駆動を制御する。第７トランジスタＮＴ７は、ゲート及びドレインが第１クロック端子ＣＫ１に接続され、ソースは第９トランジスタＮＴ９のドレインと第８トランジスタＮＴ８のゲートに共通接続される。第８トランジスタＮＴ８は、ドレインが第１クロック端子ＣＫ１に接続され、ゲートは第２キャパシタＣ２を介してドレインに接続され、ソースが第３ノードＮ３に接続され、ゲートとソースとは第３キャパシタＣ３を介して互いに接続される。第９トランジスタＮＴ９は、ドレインが第７トランジスタＮＴ７のソースに接続され、ゲートが第２ノードＮ２に接続され、ソースは接地電圧端子ＶＳＳに接続される。第１０トランジスタＮＴ１０は、ドレインが第３ノードＮ３に接続され、ゲートは第２ノードＮ２に接続され、ソースは接地電圧端子ＶＳＳに接続される。

出力端子ＯＵＴにハイ状態のゲートクロックパルスＣＫＶ１がゲート駆動信号ＧＯ１として出力されると、第２ノードＮ２の電位はハイ状態に上昇する。第２ノードＮ２の電位がハイ状態に上昇すると、第９トランジスタＮＴ９及び第１０トランジスタＮＴ１０はターンオン状態に切り替えられる。ここで、第１クロック端子ＣＫ１から供給される第１ゲートクロックパルスＣＫＶ１によって、第７トランジスタＮＴ７及び第８トランジスタＮＴ８がターンオンした状態に切り替えられても、第７トランジスタＮＴ７及び第８トランジスタＮＴ８から出力された信号は、第９トランジスタＮＴ９及び第１０トランジスタＮＴ１０を介してゲートオフ電圧ＶＯＦＦまで放電される。従って、ハイ状態のゲート駆動信号ＧＯ１が出力される間、第３ノードＮ３の電位はロー状態に維持されるので、第５トランジスタＮＴ５はターンオフ状態を維持する。

その後、制御端子ＣＴから入力された第３ステージの駆動信号ＧＯ３に応答して、ゲート駆動信号ＧＯ１が接地電圧端子ＶＳＳから放電され、第２ノードＮ２の電位はロー状態に徐々に下降する。従って、第９トランジスタＮＴ９及び第１０トランジスタＮＴ１０はターンオフ状態に切り替えられ、第７トランジスタＮＴ７及び第８トランジスタＮＴ８から出力された信号によって、第３ノードＮ３の電位はハイ状態に上昇する。第３ノードＮ３の電位が上昇することによって第５トランジスタＮＴ５がターンオンし、第２ノードＮ２の電位は、第５トランジスタＮＴ５を介してゲートオフ電圧ＶＯＦＦまで放電される。

この状態で、第２クロック端子ＣＫ２に供給される第１ゲートクロックバーパルスＣＫＶＢ１によって、第６トランジスタＮＴ６がターンオンすると、第２ノードＮ２の電位は接地電圧端子ＶＳＳから完全に放電される。

その結果、ホールド部１３２ｄの第５トランジスタＮＴ５及び第６トランジスタＮＴ６は、第２ノードＮ２の電位をゲートオフ電圧ＶＯＦＦ状態にホールドする。スイッチ部１３２ｅは、第５トランジスタＮＴ５がターンオンする時点を決定する。

キャリー部１３２ｆは、ドレインが第１クロック端子ＣＫ１に接続され、ゲートが第１ノードＮ１に接続され、ソースがキャリー端子ＣＲに接続された第１１トランジスタＮＴ１１と、第１１トランジスタＮＴ１１のゲートとソースとの間に接続される第４キャパシタＣ４とを含む。第１１トランジスタＮＴ１１は、第１ノードＮ１の電位が上昇することによってターンオンし、ドレインに入力された第１ゲートクロックパルスＣＫＶ１をキャリー信号ＣＡｓｉｇ１として出力する。第４キャパシタＣ４は、第１キャパシタＣ１と同様に、開始パルスＳＴＶＰを充電して第１１トランジスタＮＴ１１をターンオンする機能を果たす。キャリー信号ＣＡｓｉｇ１は、次のステージである第３ステージの入力端子ＩＮに供給され、第３ステージの駆動のための開始パルスＳＴＶＰとして使用される。

一方、第１ステージＳＴＡＧＥ１は、リップル防止部１３２ｇとリセット部１３２ｈとをさらに含む。リップル防止部１３２ｇは、既にゲートオフ電圧ＶＯＦＦ状態に維持されたゲート駆動信号ＧＯ１が、入力端子ＩＮから入力されるノイズによってリップルされることを防止する。このために、リップル防止部１３２ｇは、第１２トランジスタＮＴ１２と、第１３トランジスタＮＴ１３とを含む。第１２トランジスタＮＴ１２は、ドレインが入力端子ＩＮに接続され、ゲートが第２クロック端子ＣＫ２に接続され、ソースが第１ノードＮ１に接続される。第１３トランジスタＮＴ１３は、ドレインが第１ノードＮ１に接続され、ゲートが第１クロック端子ＣＫ１に接続され、ソースが第２ノードＮ２に接続される。

リセット部１３２ｈは、ドレインが第１ノードＮ１に接続され、ゲートがリセット端子ＲＥに接続され、ソースが接地電圧端子ＶＳＳに接続された第１４トランジスタＮＴ１４を含む。第１４トランジスタＮＴ１４は、リセット端子ＲＥから入力された第ｎ＋１ステージＳＴＡＧＥｎ＋１の出力信号ＧＯｎ＋１に応答して、第１ノードＮ１をゲートオフ電圧ＶＯＦＦまで放電させる。第ｎ＋１ステージＳＴＡＧＥｎ＋１の出力は１フレームの最後を意味するので、リセット部１３２ｈは、１フレームが終わる時点に全ての奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ−１の第１ノードＮ１を同時に放電させる役割を果たす。

すなわち、リセット部１３２ｈは、奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ−１からゲート駆動信号が順次出力され、その後、第ｎ＋１ステージＳＴＡＧＥｎ＋１の出力信号によって奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１の第１４トランジスタＮＴ１４をターンオンさせることにより、奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１の第１ノードＮ１をゲートオフ電圧ＶＯＦＦ状態にリセットする。従って、その後、回路部１３２の奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１は初期化した状態で再び動作を始めることができる。

一方、図４に示す第２〜第ｎ＋２ステージは前述した第１ステージの構成から当業者が容易に実施できるので、第２〜第ｎ＋２ステージの詳細な説明は省略する。

図６及び図７は、本発明の一実施形態による液晶表示装置と従来の液晶表示装置の開始パルスによるゲート駆動回路の動作を比較するためのシミュレーショングラフである。

まず、図６を参照して、従来の液晶表示装置の開始パルスによるゲート駆動回路の動作を説明する。図６に示すように、従来の液晶表示装置のゲート駆動回路は、最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥを駆動させる第１開始パルスＳＴＶＰ１と、最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥを駆動させる第２開始パルスＳＴＶＰ２とにより駆動が開始される。

第２開始パルスＳＴＶＰ２は、第１開始パルスＳＴＶＰ１が最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥの入力端子に供給された後、最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥの入力端子に供給される。より具体的には、１つのゲートラインに供給されるゲートオン電圧ＶＯＮがハイレバル状態を維持する時間をｔＯＮとすると、第２開始パルスＳＴＶＰ２は、第１開始パルスＳＴＶＰ１が供給されてｔＯＮ／２が経過した後に供給される。これは、隣接するゲートラインに供給されるゲート駆動信号を重ねてゲートライン遅延による充電率の不足を補償するためである。

一方、第１開始パルスＳＴＶＰ１及び第２開始パルスＳＴＶＰ２は、最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥ及び最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥのプルアップ部１３２ａである第１トランジスタを予めターンオンさせる予備信号Ｎ１ｓｉｇ，Ｎ２ｓｉｇとして使用されるだけであり、最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥ及び最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥから出力されるゲート駆動信号ＧＯ１，ＧＯ２のタイミングに影響を及ぼさない。これは、最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥ及び最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥから出力されるゲート駆動信号ＧＯ１，ＧＯ２は、第１ゲートクロックパルスＣＫＶ１及び第２ゲートクロックパルスＣＫＶ２にそれぞれ同期して出力されるためである。

次に、図７を参照して、本発明の一実施形態による液晶表示装置の開始パルスによるゲート駆動回路の動作を説明する。図７に示すように、本発明の一実施形態による液晶表示装置のゲート駆動回路は、１つの開始パルスＳＴＶＰにより最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥと最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥを駆動させる。

ここで、開始パルスＳＴＶＰは、従来の第１開始パルスＳＴＶＰ１と同一のパルスでもよい。好ましくは、開始パルスＳＴＶＰのライジング時点は、従来の第１開始パルスＳＴＶＰ１のライジング時点と同一であり、フォーリング時点は最初の偶数番目のステージの入力端子に第２ゲートクロックパルスＣＫＶ２が入力される前であることが好ましい。

より具体的には、開始パルスＳＴＶＰは、最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥの入力端子と、最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥの入力端子に同時に供給される。最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥは、供給される開始パルスＳＴＶＰを最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥの第１キャパシタに充電させ、最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥの第１トランジスタを予めターンオンさせる予備信号Ｎ１ｓｉｇを生成し、第１ゲートクロックパルスＣＫＶ１に同期してゲート駆動信号ＧＯ１を出力する。最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥは、供給される開始パルスＳＴＶＰを最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥの第１キャパシタに充電させ、最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥの第１トランジスタを予めターンオンさせる予備信号Ｎ２ｓｉｇを生成し、第２ゲートクロックパルスＣＫＶ２に同期してゲート駆動信号ＧＯ２を出力する。

ここで、最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥの第１キャパシタは、最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥの第１キャパシタに開始パルスＳＴＶＰが充電される時点に充電を開始し、第１トランジスタをターンオンさせる予備信号Ｎ２ｓｉｇを生成する。すなわち、最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥの第１キャパシタは、最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥの第１キャパシタが予備信号を生成するために充電する時間を含み、第２ゲートクロックパルスＣＫＶ２がハイ状態で入力されるまで充電を継続する。そして、最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥは、第２ゲートクロックパルスＣＫＶ２がハイ状態で入力されると、これをゲート駆動信号ＧＯ２として出力する。

従って、本発明の一実施形態による液晶表示装置は、最初の奇数番目のステージ１ＳＴ ＯＤＤ ＳＴＡＧＥと最初の偶数番目のステージ１ＳＴ ＥＶＥＮ ＳＴＡＧＥとが１つの開始パルスＳＴＶＰを共有して動作できる。これにより、従来の第１及び第２開始パルスを供給するための配線の集積空間が１／２に減る。

図８は、図１に示す第１及び第２ゲート駆動回路の他の構成を示すブロック図である。図８に示すように、第１ゲート駆動回路１３０は、データ駆動回路１２０から供給された各種信号を伝達する配線部１３４と、配線部１３４から伝達された各種信号に応答してゲート駆動信号を順次出力する回路部１３２とを含む。

回路部１３２は、互いに従属的に接続された複数のステージＳＴＡＧＥ１、…、ＳＴＡＧＥｎ＋２を含む。複数のステージＳＴＡＧＥ１、…、ＳＴＡＧＥｎ＋２は、リセット端子ＲＥに第ｎ＋２ステージＳＴＡＧＥｎ＋２の出力信号が供給される。

配線部１３４は、互いに平行に延びた開始パルス配線ＳＬ１、第１ゲートクロックパルス配線ＳＬ２、第１ゲートクロックバーパルス配線ＳＬ３、第２ゲートクロックパルス配線ＳＬ４、第２ゲートクロックバーパルス配線ＳＬ５、接地電圧配線ＳＬ６、及びリセット配線ＳＬ７を含む。リセット配線ＳＬ７は、第ｎ＋２ステージＳＴＡＧＥｎ＋２の出力端子ＯＵＴの出力信号を、複数のステージＳＴＡＧＥ１、…、ＳＴＡＧＥｎ＋２のリセット端子ＲＥに供給する。

すなわち、本発明の他の実施形態による第１ゲート駆動回路１３０は、奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１と偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２とが１つのリセット信号を共有する構造を有する。第２ゲート駆動回路１４０は、前述した第１ゲート駆動回路１３０と同一の構成を有するので、第２ゲート駆動回路１４０の詳細な説明は省略する。

図９及び図１０は、本発明の他の実施形態による液晶表示装置と従来の液晶表示装置とのゲート駆動回路の動作を比較するためのシミュレーショングラフである。

図９に示すように、従来の液晶表示装置のゲート駆動回路は、第ｎ＋１ステージＳＴＡＧＥｎ＋１の出力信号である第１リセット信号ＲＳＴ１により奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１がリセットされ、第ｎ＋２ステージＳＴＡＧＥｎ＋２の出力信号である第２リセット信号ＲＳＴ２により偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２がリセットされる。

図１０に示すように、本発明の他の実施形態による液晶表示装置のゲート駆動回路は、第ｎ＋２ステージＳＴＡＧＥｎ＋２の出力信号である１つのリセット信号ＲＳＴにより奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１と偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２とが同時にリセットされる。

リセット信号ＲＳＴは、１フレームの最後を通知する信号であり、複数のステージの第１４トランジスタＴ１４をターンオンさせて第１ノードＮ１を放電させる役割を果たす。従って、奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１のリセット端子ＲＥに第ｎ＋２ステージの出力信号をリセット信号ＲＳＴとして供給し、奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１をリセットしても、タイミング上の問題が発生しない。

従って、本発明の他の実施形態による液晶表示装置は、奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１と偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２とが１つのリセット信号ＲＳＴを共有して動作できる。これにより、従来の第１及び第２リセット信号を供給するための配線の集積空間が１／２に減る。

一方、図８に示す第１及び第２ゲート駆動回路の第ｎ＋２ステージＳＴＡＧＥｎ＋２は、第１ステージＳＴＡＧＥ１〜第ｎ＋１ステージＳＴＡＧＥｎ＋１の第１トランジスタＮＴ１よりも容量が大きいトランジスタをプルアップ部１３２ａとして用いることが好ましい。これは、第ｎ＋２ステージＳＴＡＧＥｎ＋２のプルアップ部１３２ａは、第１〜第ｎ＋２ステージＳＴＡＧＥ１、…、ＳＴＡＧＥｎ＋２のリセット部１３２ｈを構成する全てのトランジスタＮＴ１４を同時に駆動させ、ゲートラインに供給されるゲートオフ電圧ＶＯＦＦを安定化させる役割を果たすためである。

第ｎ＋２ステージＳＴＡＧＥｎ＋２のプルアップ部１３２ａを構成する第１トランジスタＮＴ１は、第１ステージＳＴＡＧＥ１〜第ｎ＋１ステージＳＴＡＧＥｎ＋１のプルアップ部１３２ａを構成するトランジスタの約２〜２．５倍のサイズを有することが好ましい。より好ましくは、第ｎ＋２ステージＳＴＡＧＥｎ＋２のプルアップ部１３２ａを構成する第１トランジスタＮＴ１は、第１ステージＳＴＡＧＥ１〜第ｎ＋１ステージＳＴＡＧＥｎ＋１のプルアップ部１３２ａを構成するトランジスタの２．３倍のサイズを有する。

図１１は、前述した第ｎ＋２ステージＳＴＡＧＥｎ＋２の出力波形を示すシミュレーショングラフである。図１１に示すように、第ｎ＋２ステージＳＴＡＧＥｎ＋２の出力信号である１つのリセット信号ＲＳＴにより、奇数番目のステージＳＴＡＧＥ１、ＳＴＡＧＥ３、…、ＳＴＡＧＥｎ＋１と偶数番目のステージＳＴＡＧＥ２、ＳＴＡＧＥ４、…、ＳＴＡＧＥｎ＋２とが同時にリセットされる。リセット信号ＲＳＴは、第１ステージＳＴＡＧＥ１〜第ｎ＋１ステージＳＴＡＧＥｎ＋１のプルアップ部を構成するトランジスタの約２．５倍のサイズのトランジスタで構成されたプルアップ部により生成されるので、第１ステージＳＴＡＧＥ１〜第ｎ＋１ステージＳＴＡＧＥｎ＋１のプルアップ部により生成されたゲート駆動回路より大きな駆動能力を有する信号であることが分かる。

以上の本発明の詳細な説明では本発明の好ましい実施形態に基づいて説明したが、当該技術分野の習熟した当業者又は当該技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び技術領域から外れない範囲内で本発明を多様に修正及び変更できることを理解するであろう。

従って、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により定められるべきである。

本発明の一実施形態による液晶表示装置を示すブロック図である。 図１に示す第１及び第２レベルシフタの入出力信号の関係を示す図である。 図２に示す第１レベルシフタの一例を示す回路図である。 図１に示す第１及び第２ゲート駆動回路の構成を示すブロック図である。 図４に示す第１ステージの一例を示す回路図である。 従来の液晶表示装置の開始パルスによるゲート駆動回路の動作を示すシミュレーショングラフである。 本発明の一実施形態による液晶表示装置の開始パルスによるゲート駆動回路の動作を示すシミュレーショングラフである。 図１に示す第１及び第２ゲート駆動回路の他の構成を示すブロック図である。 従来の液晶表示装置のゲート駆動回路の動作を示すシミュレーショングラフである。 本発明の他の実施形態による液晶表示装置のゲート駆動回路の動作を示すシミュレーショングラフである。 図８に示す第１及び第２ゲート駆動回路の第ｎ＋２ステージの出力波形を示すシミュレーショングラフである。

符号の説明

１００ 液晶表示装置、
１１０ 液晶パネル、
１２０ データ駆動回路、
１３０ 第１ゲート駆動回路、
１４０ 第２ゲート駆動回路、
１５０ 第１レベルシフタ、
１６０ 第２レベルシフタ、
１７０ タイミングコントローラ、
１８０ 電源供給部。

Claims (20)

1. 出力端子が対応するゲートラインにそれぞれ接続されており、１つの開始パルスに応答してゲートクロックパルス又はゲートクロックバーパルスを前記各ゲートラインにゲート駆動信号として出力するように、互いに従属的に接続された複数のステージを有する回路部と、
   外部から伝達された前記開始パルスを、前記複数のステージのうち、最初の奇数番目のステージ及び最初の偶数番目のステージの入力端子に供給する開始パルス配線が形成された配線部と、を含むことを特徴とするゲート駆動回路。
2. 前記複数のステージのうち一の奇数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの一方をゲート駆動信号として出力し、前記一の奇数番目のステージの次の奇数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの他方をゲート駆動信号として出力し、
   前記複数のステージのうち一の偶数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの一方をゲート駆動信号として出力し、前記一の偶数番目のステージの次の偶数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの他方をゲート駆動信号として出力する、請求項１に記載のゲート駆動回路。
3. 前記奇数番目のステージは、入力端子が前の奇数番目のステージのキャリー端子に接続され、制御端子が次の奇数番目のステージの出力端子に接続され、
   前記偶数番目のステージは、入力端子が前の偶数番目のステージのキャリー端子に接続され、制御端子が次の偶数番目のステージの出力端子に接続される、請求項２に記載のゲート駆動回路。
4. 前記奇数番目のステージは、キャリー端子が最後の奇数番目のステージの制御端子に接続される第１ダミーステージを含み、
   前記偶数番目のステージは、キャリー端子が最後の偶数番目のステージの制御端子に接続される第２ダミーステージを含む、請求項３に記載のゲート駆動回路。
5. 前記配線部は、
   前記第１ダミーステージの出力端子と他の複数の奇数番目のステージのリセット端子を接続する第１リセット配線と、
   前記第２ダミーステージの出力端子と他の複数の偶数番目のステージのリセット端子を接続する第２リセット配線と、を含む、請求項４に記載のゲート駆動回路。
6. 前記配線部は、前記第２ダミーステージの出力端子と他の複数のステージのリセット端子を接続するリセット配線を含み、
   前記第２ダミーステージは、前記出力端子からリセット信号を前記リセット配線に供給する、請求項４に記載のゲート駆動回路。
7. 前記第２ダミーステージは、前記リセット信号を供給するプルアップトランジスタを含み、
   前記第２ダミーステージのプルアップトランジスタは、前記他の複数のステージのプルアップトランジスタよりもサイズが大きい、請求項６に記載のゲート駆動回路。
8. 外部入力信号に応答して出力イネーブル信号、ゲートクロック、及び１つの開始信号を生成するタイミングコントローラと、
   前記出力イネーブル信号及び前記ゲートクロックに応答してゲートクロックパルス及びゲートクロックバーパルスを生成し、前記開始信号及び前記ゲートクロックに応答して１つの開始パルスを生成するレベルシフタと、
   前記１つの開始パルスに応答して前記ゲートクロックパルス又は前記ゲートクロックバーパルスを複数のゲートラインにゲート駆動信号として出力する第１及び第２ゲート駆動回路と、を含むことを特徴とする液晶表示装置。
9. 前記第１及び第２ゲート駆動回路は、前記ゲートラインが形成された液晶パネルに集積され、前記ゲートラインの両端にそれぞれ形成されて前記ゲートラインをデュアル駆動する、請求項８に記載の液晶表示装置。
10. 前記第１及び第２ゲート駆動回路は、互いに従属的に接続された複数のステージを含み、
    前記複数のステージは、出力端子が前記複数のゲートラインにそれぞれ対応して接続される、請求項９に記載の液晶表示装置。
11. 前記複数のステージのうち一の奇数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの一方をゲート駆動信号として出力し、前記一の奇数番目のステージの次の奇数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの他方をゲート駆動信号として出力し、
    前記複数のステージのうち一の偶数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの一方をゲート駆動信号として出力し、前記一の偶数番目のステージの次の偶数番目のステージは、前記ゲートクロックパルス及び前記ゲートクロックバーパルスの他方をゲート駆動信号として出力する、請求項１０に記載の液晶表示装置。
12. 前記奇数番目のステージは、入力端子が前の奇数番目のステージのキャリー端子に接続され、制御端子が次の奇数番目のステージの出力端子に接続され、
    前記偶数番目のステージは、入力端子が前の偶数番目のステージのキャリー端子に接続され、制御端子が次の偶数番目のステージの出力端子に接続される、請求項１１に記載の液晶表示装置。
13. 前記奇数番目のステージは、キャリー端子が最後の奇数番目のステージの制御端子に接続される第１ダミーステージを含み、
    前記偶数番目のステージは、キャリー端子が最後の偶数番目のステージの制御端子に接続される第２ダミーステージを含む、請求項１２に記載の液晶表示装置。
14. 前記第１ダミーステージの出力端子は、他の複数の奇数番目のステージのリセット端子に接続され、
    前記第２ダミーステージの出力端子は、他の複数の偶数番目のステージのリセット端子に接続される、請求項１３に記載の液晶表示装置。
15. 前記第２ダミーステージの出力端子は、他の複数のステージのリセット端子に接続される、請求項１３に記載の液晶表示装置。
16. 前記第２ダミーステージは、前記他の複数のステージのリセット端子に接続されるプルアップトランジスタを含み、
    前記第２ダミーステージのプルアップトランジスタは、前記他の複数のステージのプルアップトランジスタよりもサイズが大きい、請求項１５に記載の液晶表示装置。
17. 前記レベルシフタにゲートオン電圧及びゲートオフ電圧を供給する電源供給部をさらに含み、
    前記レベルシフタは、前記ゲートクロックパルス、前記ゲートクロックバーパルス、及び前記開始パルスを前記ゲートオン電圧レベル及び前記ゲートオフ電圧レベルで出力する、請求項９に記載の液晶表示装置。
18. 前記レベルシフタは、
    前記出力イネーブル信号及び前記ゲートクロックを論理演算し、電圧レベルを増幅させることにより、前記ゲートクロックパルスを出力する第１レベルシフト部と、
    前記出力イネーブル信号及び前記ゲートクロックを論理演算し、位相を反転させ、電圧レベルを増幅させることにより、前記ゲートクロックバーパルスを出力する第２レベルシフト部と、を含む、請求項１７に記載の液晶表示装置。
19. 前記第１レベルシフト部は、
    前記出力イネーブル信号及び前記ゲートクロックをＯＲ演算する論理演算部と、
    前記論理演算部の出力の位相を反転させて増幅する駆動インバータと、
    前記駆動インバータの出力に応答して前記ゲートオン電圧レベル及び前記ゲートオフ電圧レベルの前記ゲートクロックパルスを生成するフルスイングインバータと、を含む、請求項１８に記載の液晶表示装置。
20. 前記第２レベルシフト部は、
    前記出力イネーブル信号及び前記ゲートクロックをＯＲ演算する論理演算部と、
    前記論理演算部の出力の位相を反転させて出力する反転インバータと、
    前記反転インバータの出力の位相を反転させて増幅する駆動インバータと、
    前記駆動インバータの出力に応答して前記ゲートオン電圧レベル及び前記ゲートオフ電圧レベルの前記ゲートクロックバーパルスを生成するフルスイングインバータと、を含む、請求項１８に記載の液晶表示装置。