CN111429843B - 显示基板、显示装置 - Google Patents

显示基板、显示装置 Download PDF

Info

Publication number
CN111429843B
CN111429843B CN202010360547.8A CN202010360547A CN111429843B CN 111429843 B CN111429843 B CN 111429843B CN 202010360547 A CN202010360547 A CN 202010360547A CN 111429843 B CN111429843 B CN 111429843B
Authority
CN
China
Prior art keywords
transistor
pole
pixel unit
double
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010360547.8A
Other languages
English (en)
Other versions
CN111429843A (zh
Inventor
郭永林
范鸿梅
魏昕宇
庞玉乾
张锴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010360547.8A priority Critical patent/CN111429843B/zh
Publication of CN111429843A publication Critical patent/CN111429843A/zh
Priority to US17/628,942 priority patent/US20220262882A1/en
Priority to PCT/CN2021/079653 priority patent/WO2021218390A1/zh
Application granted granted Critical
Publication of CN111429843B publication Critical patent/CN111429843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开实施例提供了一种显示基板，属于显示技术领域，可至少部分解决现有的显示基板中的部分双栅晶体管的状态不稳定，从而影响显示效果的问题。本公开实施例的显示基板包括基底和设于基底上的多个排成阵列的像素单元；每个像素单元包括定压端和双栅晶体管；每个双栅晶体管的有源区位于两个栅极间的部分为中间部；除最靠近第一侧的像素单元外，其它每个像素单元还包括补偿结构；补偿结构与其所在像素单元的一个定压端连接，并补偿在靠近第一侧的方向上与其所在像素单元相邻的像素单元的至少一个双栅晶体管；补偿结构与其补偿的双栅晶体管的中间部具有交叠且绝缘；最靠近第二侧的像素单元冗余像素单元。本公开实施例还提供了一种显示装置。

Description

显示基板、显示装置
技术领域
本公开实施例涉及显示技术领域，特别涉及显示基板、显示装置。
背景技术
每个像素单元中通常设有多个晶体管，用于传递信号以实现显示功能。而当某晶体管的状态不稳定时，可能导致经过其传输的信号有变化，进而影响像素单元的显示效果。
发明内容
本公开实施例提供一种显示基板、显示装置，其可至少部分解决现有的显示基板中的部分双栅晶体管的状态不稳定，从而影响显示效果的技术问题。
第一方面，本公开实施例提供一种显示基板，包括基底和设于基底上的多个排成阵列的像素单元，所述阵列具有相对的第一侧和第二侧；其中，
每个所述像素单元包括至少一个定压端和至少一个双栅晶体管；每个所述双栅晶体管包括两个间隔设置的栅极，所述双栅晶体管的有源区位于两个栅极间的部分为中间部；
除最靠近第一侧的所述像素单元外，其它每个所述像素单元还包括补偿结构；所述补偿结构与其所在像素单元的一个定压端连接，并补偿在靠近第一侧的方向上与其所在像素单元相邻的像素单元的至少一个双栅晶体管；
所述补偿结构与其补偿的双栅晶体管的中间部具有交叠且绝缘；所述补偿结构和其补偿的双栅晶体管的两个栅极，相对于基底均位于该双栅晶体管的有源区的同一侧；
最靠近第二侧的所述像素单元为冗余像素单元，所述冗余像素单元不用于进行显示。
在一些实施例中，每个所述像素单元还包括第一定压端、第二定压端，以及串联在所述第一定压端、第二定压端间的驱动晶体管、发光器件；
所述驱动晶体管用于根据其栅极的电压控制经过其的电流；
所述冗余像素单元的发光器件无发光功能。
在一些实施例中，所述发光器件为有机发光二极管。
在一些实施例中，所述补偿结构与其所在像素单元的第一定压端连接。
在一些实施例中，所述补偿结构与其所在像素单元的第二定压端连接。
在一些实施例中，每个所述像素单元包括第一双栅晶体管；所述第一双栅晶体管的第一极连接驱动晶体管的栅极；所述第一双栅晶体管用于将数据电压传输至驱动晶体管的栅极
除所述冗余像素单元外，其它每个所述像素单元的第一双栅晶体管均被补偿结构补偿。
在一些实施例中，所述第一双栅晶体管的第二极连接驱动晶体管的第二极。
在一些实施例中，每个所述像素单元还包括数据端、栅极线端、控制端、开关晶体管、第一控制晶体管、第二控制晶体管、存储电容；
所述第一控制晶体管的栅极连接控制端，第一极连接第一定压端，第二极连接驱动晶体管的第一极；
所述第二控制晶体管的栅极连接控制端，第一极连接驱动晶体管的第二极，第二极连接发光器件的第一极；
所述发光器件的第二极连接第二定压端；
所述开关晶体管的栅极连接栅极线端，第一极连接驱动晶体管的第一极，第二极连接数据端；
所述第一双栅晶体管的栅极连接栅极线端；
所述存储电容的第一极连接第一定压端，第二极连接驱动晶体管的栅极。
在一些实施例中，每个所述像素单元还包括初始信号端、重置端、第一重置晶体管、第二重置晶体管；
所述第一重置晶体管的栅极连接重置端，第一极连接驱动晶体管的栅极，第二极连接初始信号端；
所述第二重置晶体管的栅极连接重置端，第一极连接发光器件的第一极，第二极连接初始信号端。
在一些实施例中，所述阵列中的多个像素单元排成行和列；
每行所述像素单元连接一条栅极线，每列所述像素单元连接一条数据线；
从所述第一侧指向第二侧的方向平行于行方向；
最靠近第二侧的一列所述像素单元为冗余像素单元。
第二方面，本公开实施例提供一种显示装置，其包括：
上述的任意一种显示基板。
在一些实施例中，所述显示装置还包括：
设于所述显示基板的出光侧的边框；
所述边框在显示基板上的正投影覆盖冗余像素单元，且与除所述冗余像素单元外的其它像素单元无交叠。
附图说明
附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见，在附图中：
图1为本公开实施例提供的一种显示基板的俯视结构示意图；
图2为相关技术中一种双栅晶体管的俯视结构示意图；
图3为图2中沿AA’的剖面结构示意图；
图4为本公开实施例提供的一种显示基板中部分像素单元中双栅晶体管和补偿结构的局部俯视结构示意图；
图5为图4中沿BB’的剖面结构示意图；
图6为本公开实施例提供的一种显示基板中的像素单元的等价电路结构示意图；
图7为本公开实施例提供的一种显示基板中的像素单元的驱动时序示意图；
图8为本公开实施例提供的一种显示基板中部分像素单元处的局部俯视结构示意图；
本公开实施例中，部分附图标记的意义如下：
1、像素单元；2、补偿结构；51、栅极；52、有源区；521、中间部；531、源极；532、漏极；8、基底；81、栅绝缘层；82、第一层间绝缘层；83、第二层间绝缘层；89、过孔；91、栅极线；92、数据线；TD、驱动晶体管；TK、开关晶体管；TC1、第一控制晶体管；TC2、第二控制晶体管；TR1、第一重置晶体管；TR2、第二重置晶体管；TS、第一双栅晶体管；CST、存储电容；DATA、数据端；GATE、栅极线端；EM、控制端；RESET、重置端；VINT、初始信号端；VDD、第一定压端；VSS、第二定压端。
具体实施方式
为使本领域的技术人员更好地理解本公开实施例的技术方案，下面结合附图对本公开实施例提供的显示基板、显示装置进行详细描述。
在下文中将参考附图更充分地描述本公开实施例，但是所示的实施例可以以不同形式来体现，且不应当被解释为限于本公开阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
本公开实施例可借助本公开的理想示意图而参考平面图和/或截面图进行描述。因此，可根据制造技术和/或容限来修改示例图示。
在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。
除非另外限定，否则本公开所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本公开明确如此限定。
本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不是旨在限制性的。
第一方面，本公开实施例提供一种显示基板。
本公开实施例的显示基板是用于显示装置中以实现显示功能的基板，例如，该显示基板可为有机发光二极管(OLED)显示的阵列基板。
本公开实施例的显示基板包括基底8和设于基底8上的多个排成阵列的像素单元1，阵列具有相对的第一侧和第二侧。
其中，每个像素单元1包括至少一个定压端和至少一个双栅晶体管；每个双栅晶体管包括两个间隔设置的栅极，双栅晶体管的有源区52位于两个栅极51间的部分为中间部521。
除最靠近第一侧的像素单元1外，其它每个像素单元1还包括补偿结构2；补偿结构2与其所在像素单元1的一个定压端连接，并补偿在靠近第一侧的方向上与其所在像素单元1相邻的像素单元1的至少一个双栅晶体管；
补偿结构2与其补偿的双栅晶体管的中间部521具有交叠且绝缘；补偿结构2和其补偿的双栅晶体管的两个栅极51，相对于基底8均位于该双栅晶体管的有源区52的同一侧；
最靠近第二侧的像素单元1为冗余像素单元11，冗余像素单元11不用于进行显示。
参照图1，显示基板边框多个设于基底8上的像素单元1。每个像素单元1是一个可独立控制自身显示内容的最小单元，像素单元1也称为“子像素”或“像素”。而多个像素单元1排成阵列，从而可共同显示出所需的画面。
其中，以上阵列具有相对的第一侧和第二侧，例如为图1中的左侧和右侧。
在每个像素单元1中具有用于实现显示的像素电路，而像素电路中则包括多个晶体管缘间，且这些晶体管中有至少一个是双栅极形式的晶体管(双栅晶体管)。
参照图2、图3，双栅晶体管具有有源区52，有源区52两端分别与源极531、漏极532连接(也就是晶体管的第一极和第二极)。双栅晶体管还包括两个间隔设置的栅极51，当然，这两个栅极51应当是相互电连接的，故始终具有相同的信号。由此，有源区52位于源极531和漏极532间的部分(沟道)与两个栅极均叠置，且通过栅绝缘层81隔开而相互绝缘，同时，有源区52也有一部分是对应两个栅极51之间的间隔的，该部分称为双栅晶体管的中间部521。
参照图1、图4，除最靠近第一侧的像素单元1(如图1中最左侧的一列像素单元1)外，其它每个像素单元1还具有“补偿结构2”，该补偿结构2与其所在像素单元1的一个定压端连接，故在工作时带固定电压。
同时，参照图1、图4，每个像素单元1的补偿结构2还延伸至在第一侧方向上与该像素单元1相邻的像素单元1中(如图1中每个像素单元1的补偿结构2延伸至其左侧的像素单元1中)，并补偿其中的双栅晶体管。
参照图4、图5，以上补偿结构2补偿双栅晶体管是指，补偿结构2与被补偿的双栅晶体管的有源区52的中间部521(两个栅极51之间的部分)有叠置，且二者之间也保持相互绝缘(如通过绝缘层隔开而绝缘)。
另外，补偿结构2和其补偿的双栅晶体管的栅极51，应位于该双栅晶体管的有源区52相对基底8的同一侧(即外界光线可能射入的一侧，图4中为有源区52的上侧)，如均在有源区52靠近基底8一侧，或均在有源区52远离基底8一侧。
其中，图3、图4中以双栅晶体管为顶栅型为例进行说明，即栅极51位于有源区52远离基底8一侧；因此，图4中的补偿结构2也应位于有源区52远离基底8一侧，且从外界射入的光应来自有源区52远离基底8一侧(即图4中从上向下射入)。同时，显示基板中还具有第一层间绝缘层81、第二层间绝缘层82等其它结构，后续再详细描述。
当然，若双栅晶体管为底栅型，或者其它结构的形式有所不同，也是可行的。
其中，参照图4，以上补偿结构2具体可以在于像素单元1的某个定压端连接后，向第一侧(如左侧)的方向延伸而进入在第一侧相邻的像素单元1中，并于对应的第一晶体管的有源区52的中间部521交叠设置。
当然，补偿结构2从引线的何处伸出，以及沿什么路径进入在第一侧的方向相邻的像素单元1等具体实现方式都是多样的，故在此不再详细描述。
其中，为了清楚，故在图4中仅示出了补偿结构2和被补偿的双栅晶体管，但这并不表示像素单元1仅具有图示的结构。
双栅晶体管具有比常规晶体管更好的电学性能，例如，双栅晶体管的漏电流通常更低。
但是，双栅晶体管的有源区52位于两个栅极51之间的部分(中间部521)没有对应栅极，故其可能被外界射入的光线照射到，影响双栅晶体管的性能，进而影响显示。
而通过设置以上与栅极51位于有源区52同一侧的补偿结构2，则相当于用补偿结构2遮挡了有源区52的中间部521，以避免其被照射。
同时，以上补偿结构2与双栅晶体管的中间部521存在重叠，故二者相当于形成了一个电容，故补偿结构2中电压的变化会通过感应使中间部521的电压变化，这也会影响显示。为此，补偿结构2应连接定压端而使其中的电压固定，也就相当于使以上电容的一端电压固定，从而以上电容可起到稳定双栅晶体管的中间部521的电压的作用，改善显示效果。
参照图1，在以上阵列的最靠近第二侧的位置(如图1中最右侧的一列)为冗余像素单元11(Dummy Pixel)，而冗余像素单元11实际并不用于进行显示。
当然，本公开实施例的显示基板中，除冗余像素单元11外的其它像素单元1都应当是能用于显示的像素单元1(常规像素单元12)。
也就是说，在实际用于进行显示的常规像素单元12的阵列的第二侧(如图1中的右侧)，还可留出一列像素单元的位置，用于设置一列冗余像素单元11，该列冗余像素单元11可起到保护常规像素单元12、便于布图设计等作用，但并不用于实际进行显示。
其中，冗余像素单元11不用于实际进行显示的具体实现方式是多样的。
例如，若像素单元1用有机发光二极管(OLED)作为发光器件进行显示，则可以是冗余像素单元11的有机发光二极管缺少阴极、发光层、阳极中的一者或多者而无法发光；或者，也可以是冗余像素单元11的像素界定层(PDL)没有开口，从而其发光层与阴极、阳极中的一者不接触而无法发光。
再如，也可以是冗余像素单元11与常规像素单元12相比，缺少一个或多个结构(如晶体管、引线等)，或者是引线在部分位置断路，从而其电路无法实现显示功能。
当然，应当理解，按照以上两种方式，相对常规像素单元12，冗余像素单元11缺少部分结构，以使其失去显示功能(因补偿结构2与显示功能无直接关系，故冗余像素单元11必然具有补偿结构2)；但对冗余像素单元11和常规像素单元12中都具的结构，则冗余像素单元11中该结构的相对位置、形状、尺寸、所在层等，均应与常规像素单元12中的相应结构相同。
具体的，作为本公开实施例的一种方式，冗余像素单元11可仅有一个定压端和补偿结构2(但此时其仍然视为一个像素单元1)。
再如，也可以是不向冗余像素单元11输入部分(如数据电压)，从而其无法显示，其具体可以是冗余像素单元11不连接相应的信号端口(如驱动芯片的端口)，也可以是相应信号端口不输出信号，
再如，也可以是冗余像素单元11被其它附加的结构遮挡，从而其虽然可发光，但不会被用户看到，从而不会实际进行显示。
参照图1，由于每个像素单元1的补偿结构2都是对其第一侧(如左侧)的像素单元1的双栅晶体管进行补偿，故绝大多数实际用于显示的常规像素单元12的双栅晶体管都可受到补偿。
但是，最第二侧(如最右侧)的常规像素单元12的第二侧没有常规像素单元，故其中的双栅晶体管也不会受到其它常规像素单元12中的补偿结构2的补偿。这样，在一些相关技术中，若没有冗余像素单元，则会导致最第二侧(如最右侧)的常规像素单元12与其它的常规像素单元12存在不同，即最第二侧(如最右侧)的常规像素单元12的双栅晶体管的中间部521不被遮挡且无法形成电容，从而最第二侧(如最右侧)的常规像素单元12的显示效果也会与其它的常规像素单元12不同，进而产生显示不良(如在最右侧出现暗线)。
而本公开实施例中，通过设置冗余像素单元11(其中当然具有补偿结构2)对最靠近第二侧(如图1中的右侧)的常规像素单元12中的双栅晶体管进行补偿，使所有位置的常规像素单元12中的双栅晶体管的中间部521都形成可被遮挡并形成相同的电容，故其传递信号的性能也相同，避免常规像素单元12的显示效果有不同，即避免显示不良；而冗余像素单元11根本不进行显示，故虽然其中的双栅晶体管不被补偿，但也不会影响显示效果。
在一些实施例中，阵列中的多个像素单元1排成行和列；
每行像素单元1连接一条栅极线91，每列像素单元1连接一条数据线92；
从第一侧指向第二侧的方向平行于行方向；
最靠近第二侧的一列像素单元1为冗余像素单元11。
具体的，参照图1，以上多个像素单元1可按照行、列的方式排成阵列，且以上第一侧和第二侧为沿行方向上的两侧(如图1中的左侧和右侧)，故冗余像素单元11就是最靠近第二侧的一列像素单元1(如图1中最右侧的一列像素单元1)。
进一步的，此时显示基板中的栅极线91可以是沿行方向延伸的，而数据线92则沿列方向延伸。从而每行像素单元1连接一条栅极线91(如像素单元1的栅极线端GATE连接一条栅极线91)，每列像素单元1连接一条数据线92(如像素单元1的数据端DATA连接一条数据线92)。
当然，应当理解，以上行、列只是两个相对的交叉方向，其与显示基板的放置位置、所处状态等没有必然的联系。
在一些实施例中，每个像素单元1还包括第一定压端VDD、第二定压端VSS，以及串联在第一定压端VDD、第二定压端VSS间的驱动晶体管TD、发光器件EL；
驱动晶体管TD用于根据其栅极的电压控制经过其的电流；
冗余像素单元11的发光器件EL无发光功能。
参照图6，每个像素单元1中可设有串联在第一定压端VDD、第二定压端VSS间的驱动晶体管TD和发光器件EL。其中，第一定压端VDD和第二定压端VSS用于提供让发光器件EL发光的工作电压，例如第一定压端VDD提供高电压，第二定压端VSS提供低电压。由此，通过控制驱动晶体管TD的栅极的电压，即可控制流过驱动晶体管TD的电流，进而控制发光器件EL的发光亮度，以使像素单元1显示所需内容。
当然，此时冗余像素单元11中的发光器件EL应没有发光的功能。
在一些实施例中，发光器件EL为有机发光二极管。
进一步的，以上发光器件EL具体可为有机发光二极管(OLED)的形式，即显示基板可为有机发光二极管显示的阵列基板。
在一些实施例中，补偿结构2与其所在像素单元1的第一定压端VDD连接。
在一些实施例中，补偿结构2与其所在像素单元1的第二定压端VSS连接。
作为本公开实施例的一种方式，补偿结构2可连接以上第一定压端VDD或第二定压端VSS以获得固定的电压，即补偿结构2可以是与第一定压端VDD或第二定压端VSS连接的。
当然，如果补偿结构2连接像素单元1中的其它定压端，也是可行的。
在一些实施例中，每个像素单元1包括第一双栅晶体管TS；第一双栅晶体管TS的第一极连接驱动晶体管TD的栅极；第一双栅晶体管TS用于将数据电压传输至驱动晶体管TD的栅极。
除冗余像素单元11外，其它每个像素单元1的第一双栅晶体管TS均被补偿结构2补偿。
参照图6，每个像素单元1至少有一个一端连接驱动晶体管TD的栅极的晶体管是双栅晶体管(第一双栅晶体管TS)，且该第一双栅晶体管TS用于将数据电压(来自数据线端DATA)传输至驱动晶体管TD的栅极，以控制驱动晶体管TD中的电流，也就是控制显示。
而以上第一双栅晶体管TS，必然受到补偿结构2(即其第二侧的像素单元1的补偿结构2)的补偿(即第一双栅晶体管TS的中间部521与补偿结构2有重叠且相互绝缘)。
因为以上第一双栅晶体管TS直接影响驱动晶体管TD的栅极的电压，也就是直接影响显示，故这些晶体管若为双栅晶体管时，更需要进行补偿。
当然，应当理解，像素单元1中也可有其它的晶体管(例如第一重置晶体管TR1)为双栅晶体管，而这些双栅晶体管可受到补偿结构2补偿，也可不被补偿。
在一些实施例中，第一双栅晶体管TS的第二极连接驱动晶体管TD的第二极。
参照图6，以上被补偿的第一双栅晶体管TS可连接在驱动晶体管TD的第二极和栅极之间，而这些样的晶体管更容易影响像素单元1的显示效果，更需要被补偿以稳定其状态。
在一些实施例中，每个像素单元1还包括数据端DATA、栅极线端GATE、控制端EM、开关晶体管TK、第一控制晶体管TC1、第二控制晶体管TC2、存储电容CST；
第一控制晶体管TC1的栅极连接控制端EM，第一极连接第一定压端VDD，第二极连接驱动晶体管TD的第一极；
第二控制晶体管TC2的栅极连接控制端EM，第一极连接驱动晶体管TD的第二极，第二极连接发光器件EL的第一极；
发光器件EL的第二极连接第二定压端VSS；
开关晶体管TK的栅极连接栅极线端GATE，第一极连接驱动晶体管TD的第一极，第二极连接数据端DATA；
第一双栅晶体管TS的栅极(两个栅极)连接栅极线端GATE；
存储电容CST的第一极连接第一定压端VDD，第二极连接驱动晶体管TD的栅极。
更具体的，参照图6，以上第一双栅晶体管TS可通过驱动晶体管TD、开关晶体管TK与数据端DATA相连，以向驱动晶体管TD的栅极写入数据电压。
在一些实施例中，每个像素单元1还包括初始信号端VINT、重置端RESET、第一重置晶体管TR1、第二重置晶体管TR2；
第一重置晶体管TR1的栅极连接重置端RESET，第一极连接驱动晶体管TD的栅极，第二极连接初始信号端VINT；
第二重置晶体管TR2的栅极连接重置端RESET，第一极连接发光器件EL的第一极，第二极连接初始信号端VINT。
本公开实施例的显示基板中的像素单元1的一种具体形式可参照图6，其中第一双栅晶体管TS与补偿结构2叠置，且补偿结构2连接定压端(如另一像素单元1中的第一定压端VDD或第二定压端VSS)，从而相当于第一双栅晶体管TS的中间部521与定压端之间连接有一个电容(图6中虚线的电容)。
例如，以上形式的每个像素单元1的驱动过程中，持续向第一定压端VDD提供高电压，持续向第二定压端VSS提供低电压，且可持续向初始信号端提供初始电压；而参照图7，其驱动过程具体可包括：
S101、重置阶段：向栅极线端GATE(连接栅极线91)提供关断信号，向重置端RESET提供导通信号，向控制端EM提供导通信号。
其中，导通信号是指被加载在晶体管栅极上时，能让晶体管导通的信号；而关断信号是指被加载在晶体管栅极上时，能让晶体管关断的信号。
本公开实施例中，以晶体管为P型晶体管为例进行说明，故其中导通信号为低电压，关断信号为高电压。
当然，应当理解，若对N型晶体管，则导通信号为高电压，关断信号为低电压。
由此，本阶段中，驱动晶体管TD的栅极、第二极均被重置为初始信号端VINT的信号(如也是初始电压)；而驱动晶体管TD的第一极则为第一定压端VDD的高电压信号。
S102、写入阶段：向栅极线端GATE提供导通信号，向重置端RESET提供关断信号，向控制端EM提供关断信号，向数据端DATA(连接数据线92)提供数据电压。
本阶段中，针对本像素单元1的数据电压经开关晶体管TK、驱动晶体管TD、第一双栅晶体管TS被写入到驱动晶体管TD的栅极，故驱动晶体管TD的栅极电压为与数据电压和驱动晶体管TD的阈值电压Vth均相关的值，而存储电容CST则一端为第一定压端VDD的高电压，另一端为驱动晶体管TD的栅极的电压。
S103、发光阶段：向栅极线端GATE提供关断信号，向重置端RESET提供关断信号，向控制端EM提供导通信号。
本阶段中，存储电容CST与驱动晶体管TD栅极连接的一端(第二极)处于浮接状态，故存储电容CST两端保持之前的电压差，从而可消除驱动晶体管TD的阈值电压漂移，以准确的控制流过驱动晶体管TD的电流，使发光器件EL(如有机发光二极管)按照与数据电压对应的强度持续发光进行显示，直到下一帧中的重置阶段到来。
其中，经过模拟计算可知，对每个像素单元1，在一定的数据电压下，当其第一双栅晶体管TS被补偿结构2补偿时，本阶段流过驱动晶体管TD的电流I＝4.76pA；而若第一双栅晶体管TS没有被补偿结构2补偿，则本阶段流过驱动晶体管TD的电流I’＝3.16pA。
可见，以上I’明显比I更小，也就是说，第一双栅晶体管TS没有被补偿结构2补偿时，流过驱动晶体管TD的电流会减小，进而使发光器件EL的亮度降低，影响显示效果。
示例性的，以上像素单元1中各结构的具体布图形式可参照图8。
其中，双栅晶体管(第一双栅晶体管TS)的两个栅极51位于图中像素单元1的边界(图中大虚线框)右上侧的台阶结构的下方，而两个栅极51之间的有源区52的中间部521具有“拐弯”的形状，补偿结构2则从右侧进入像素单元1中，并与中间部521交叠；具体的，该补偿结构2通过过孔89与连接第一定压端VDD的引线相连。
从层叠关系上看，参照图4、图8，各晶体管的有源区可直接设于基底8上，并被栅绝缘层81覆盖。
栅极线91、栅极线端GATE、各晶体管的栅极、存储电容CST的第一极(同时也是驱动晶体管TD的栅极)则设于栅绝缘层81上，并被第一层间绝缘层82覆盖。
而存储电容CST的第二极、补偿结构2则设于第一层间绝缘层82上，并被第二层间绝缘层83覆盖。
而各晶体管的源极和漏极(第一极和第二极)、数据线92、数据线端DATA、第一定压端VDD则设于第二层间绝缘层83上。
由此，第一定压端VDD与补偿结构2通过第二层间绝缘层83中的过孔89连接；而其它位于不同层的结构，若需要连接，则也可通过相应的绝缘层中的过孔连接。
以上布图设计避免了不必要的交叠，从而允许方便的将补偿结构2引入相邻的像素单元1。
当然，应当理解，以上布图设计只是示例性的，像素单元1各结构的位置、尺寸、形状、所在层、连接方式等，也均可为不同的形式。
当然，应当理解，本公开实施例的显示基板中，像素单元1的具体形式是多样的，其中的晶体管数量、连接方式等可不同；且晶体管中为双栅结构的晶体管也可有不同，且被补偿结构2补偿的双栅晶体管也可有不同。
第二方面，本公开实施例提供一种显示装置，其包括：
上述的任意一种显示基板。
也就是说，可将以上显示基板与其它的器件(如对盒基板、外壳、驱动电路、电源等)组合起来，形成具有完整显示功能的显示装置。
在一些实施例中，显示装置还包括：
设于显示基板的出光侧的边框；
边框在显示基板上的正投影覆盖冗余像素单元，且与除冗余像素单元外的其它像素单元无交叠。
通常而言，显示装置可具有在出光侧(显示侧)可见的边框，边框为外壳的一部分，围绕显示区设置。本公开实施例中，以上冗余像素单元不能实际进行显示，故其可被边框遮挡，同时边框使其它的像素单元(常规像素单元)暴露，故不影响实际的显示效果。
本公开已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本公开的范围的情况下，可进行各种形式和细节上的改变。

Claims (9)

1.一种显示基板，包括基底和设于基底上的多个排成阵列的像素单元，所述阵列具有相对的第一侧和第二侧；其中，
每个所述像素单元包括至少一个定压端和至少一个双栅晶体管；每个所述双栅晶体管包括两个间隔设置的栅极，所述双栅晶体管的有源区位于两个栅极间的部分为中间部；
除最靠近第一侧的所述像素单元外，其它每个所述像素单元还包括补偿结构；所述补偿结构与其所在像素单元的一个定压端连接，并补偿在靠近第一侧的方向上与其所在像素单元相邻的像素单元的至少一个双栅晶体管；
所述补偿结构与其补偿的双栅晶体管的中间部具有交叠且绝缘；所述补偿结构和其补偿的双栅晶体管的两个栅极，相对于基底均位于该双栅晶体管的有源区的同一侧；
最靠近第二侧的所述像素单元为冗余像素单元，所述冗余像素单元不用于进行显示；
每个所述像素单元还包括第一定压端、第二定压端，以及串联在所述第一定压端、第二定压端间的驱动晶体管、发光器件；
所述驱动晶体管用于根据其栅极的电压控制经过其的电流；
所述冗余像素单元的发光器件无发光功能；
所述补偿结构与其所在像素单元的第一定压端连接，或者，所述补偿结构与其所在像素单元的第二定压端连接。
2.根据权利要求1所述的显示基板，其中，
所述发光器件为有机发光二极管。
3.根据权利要求1所述的显示基板，其中，
每个所述像素单元包括第一双栅晶体管；所述第一双栅晶体管的第一极连接驱动晶体管的栅极；所述第一双栅晶体管用于将数据电压传输至驱动晶体管的栅极；
除所述冗余像素单元外，其它每个所述像素单元的第一双栅晶体管均被补偿结构补偿。
4.根据权利要求3所述的显示基板，其中，
所述第一双栅晶体管的第二极连接驱动晶体管的第二极。
5.根据权利要求4所述的显示基板，其中，每个所述像素单元还包括数据端、栅极线端、控制端、开关晶体管、第一控制晶体管、第二控制晶体管、存储电容；
所述第一控制晶体管的栅极连接控制端，第一极连接第一定压端，第二极连接驱动晶体管的第一极；
所述第二控制晶体管的栅极连接控制端，第一极连接驱动晶体管的第二极，第二极连接发光器件的第一极；
所述发光器件的第二极连接第二定压端；
所述开关晶体管的栅极连接栅极线端，第一极连接驱动晶体管的第一极，第二极连接数据端；
所述第一双栅晶体管的栅极连接栅极线端；
所述存储电容的第一极连接第一定压端，第二极连接驱动晶体管的栅极。
6.根据权利要求5所述的显示基板，其中，每个所述像素单元还包括初始信号端、重置端、第一重置晶体管、第二重置晶体管；
所述第一重置晶体管的栅极连接重置端，第一极连接驱动晶体管的栅极，第二极连接初始信号端；
所述第二重置晶体管的栅极连接重置端，第一极连接发光器件的第一极，第二极连接初始信号端。
7.根据权利要求1所述的显示基板，其中，
所述阵列中的多个像素单元排成行和列；
每行所述像素单元连接一条栅极线，每列所述像素单元连接一条数据线；
从所述第一侧指向第二侧的方向平行于行方向；
最靠近第二侧的一列所述像素单元为冗余像素单元。
8.一种显示装置，其包括：
权利要求1至7中任意一项所述的显示基板。
9.根据权利要求8所述的显示装置，其中，还包括：
设于所述显示基板的出光侧的边框；
所述边框在显示基板上的正投影覆盖冗余像素单元，且与除所述冗余像素单元外的其它像素单元无交叠。
CN202010360547.8A 2020-04-30 2020-04-30 显示基板、显示装置 Active CN111429843B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010360547.8A CN111429843B (zh) 2020-04-30 2020-04-30 显示基板、显示装置
US17/628,942 US20220262882A1 (en) 2020-04-30 2021-03-09 Display substrate and display device
PCT/CN2021/079653 WO2021218390A1 (zh) 2020-04-30 2021-03-09 显示基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010360547.8A CN111429843B (zh) 2020-04-30 2020-04-30 显示基板、显示装置

Publications (2)

Publication Number Publication Date
CN111429843A CN111429843A (zh) 2020-07-17
CN111429843B true CN111429843B (zh) 2021-09-24

Family

ID=71555016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010360547.8A Active CN111429843B (zh) 2020-04-30 2020-04-30 显示基板、显示装置

Country Status (3)

Country Link
US (1) US20220262882A1 (zh)
CN (1) CN111429843B (zh)
WO (1) WO2021218390A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111429843B (zh) * 2020-04-30 2021-09-24 京东方科技集团股份有限公司 显示基板、显示装置
CN113763883B (zh) 2020-05-29 2022-12-02 京东方科技集团股份有限公司 显示基板及显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228336A (ja) * 2002-01-31 2003-08-15 Toshiba Corp 平面表示装置
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP4419603B2 (ja) * 2004-02-25 2010-02-24 日本電気株式会社 液晶表示装置の駆動方法
JP5084111B2 (ja) * 2005-03-31 2012-11-28 三洋電機株式会社 表示装置及び表示装置の駆動方法
TWI271868B (en) * 2005-07-08 2007-01-21 Au Optronics Corp A pixel circuit of the display panel
KR100740133B1 (ko) * 2006-07-31 2007-07-16 삼성에스디아이 주식회사 발광 표시 장치
US20080211760A1 (en) * 2006-12-11 2008-09-04 Seung-Soo Baek Liquid Crystal Display and Gate Driving Circuit Thereof
KR101430526B1 (ko) * 2006-12-28 2014-08-19 삼성디스플레이 주식회사 표시 기판 및 이를 갖는 표시 장치
CN100565634C (zh) * 2008-09-12 2009-12-02 友达光电股份有限公司 平面显示器的显示驱动电路以及栅极控制线驱动方法
TWI433104B (zh) * 2011-06-30 2014-04-01 Hannstar Display Corp 雙閘線單元面板之測試線路及雙閘線單元面板之色彩顯示方法
CN202267803U (zh) * 2011-07-21 2012-06-06 北京京东方光电科技有限公司 一种阵列基板及显示设备
KR102372775B1 (ko) * 2015-01-26 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
CN105573549B (zh) * 2015-12-08 2018-12-25 上海天马微电子有限公司 阵列基板、触控屏和触控显示装置及其制作方法
KR102551789B1 (ko) * 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
KR20180017280A (ko) * 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180057101A (ko) * 2016-11-21 2018-05-30 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시패널
US10211270B2 (en) * 2016-11-30 2019-02-19 Lg Display Co., Ltd. Thin film transistor and display panel using the same having serially connected gates
KR102552959B1 (ko) * 2016-12-19 2023-07-11 엘지디스플레이 주식회사 표시 장치
CN106875893B (zh) * 2017-03-07 2019-03-15 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
CN107591124B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
CN107861302B (zh) * 2017-10-25 2020-06-23 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN109712566B (zh) * 2017-11-07 2019-10-22 深圳天德钰电子有限公司 用于驱动像素驱动电路的驱动控制系统及显示装置
CN108564922B (zh) * 2018-03-28 2020-06-23 昆山国显光电有限公司 像素驱动电路和显示屏
CN110391267B (zh) * 2018-04-19 2022-01-18 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN109767718B (zh) * 2019-03-29 2022-03-01 昆山国显光电有限公司 一种驱动背板及显示装置
CN110085170B (zh) * 2019-04-29 2022-01-07 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板
CN110164380B (zh) * 2019-05-14 2021-06-25 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及oled显示装置
CN111429843B (zh) * 2020-04-30 2021-09-24 京东方科技集团股份有限公司 显示基板、显示装置

Also Published As

Publication number Publication date
US20220262882A1 (en) 2022-08-18
WO2021218390A1 (zh) 2021-11-04
CN111429843A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
US11968862B2 (en) Display substrate and display device
CN112289267A (zh) 像素电路和显示面板
US7170504B2 (en) Display apparatus where voltage supply region and control circuit therein are stacked
US20220320196A1 (en) Display substrate and display device
CN111429843B (zh) 显示基板、显示装置
EP3678120B1 (en) Pixel driving circuit, pixel structure and manufacturing method
CN115152030B (zh) 显示面板及显示装置
CN113053982A (zh) 显示面板、显示装置
US20220254855A1 (en) Display panel and display device
KR20230157517A (ko) 디스플레이 패널 및 디스플레이 설비
US20240135879A1 (en) Display substrate and display apparatus
US20230180554A1 (en) Light emitting display device and manufacturing method thereof
CN116403531A (zh) 显示面板和显示装置
CN114284317A (zh) 显示面板
CN115176304A (zh) 像素驱动电路及其驱动方法、显示面板
CN114207696A (zh) 显示面板及其制作方法、显示装置
US20230351969A1 (en) Pixel circuit and driving method thereof, display substrate and display device
GB2536148A (en) Displays with silicon and semiconducting oxide thin-film transistors
US20230290310A1 (en) Display panel
US11508805B2 (en) Display panel and display device including the same
US20230196991A1 (en) Display panel and display device
US11721286B2 (en) Pixel circuit and driving method thereof, display substrate and display device
CN116600597A (zh) 一种显示面板及显示装置
CN114974129A (zh) 显示面板
JP2024071349A (ja) 表示パネル及び表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant