CN101976580B - 可增加驱动能力的第n级移位寄存器及其方法 - Google Patents

可增加驱动能力的第n级移位寄存器及其方法 Download PDF

Info

Publication number
CN101976580B
CN101976580B CN201010506355.XA CN201010506355A CN101976580B CN 101976580 B CN101976580 B CN 101976580B CN 201010506355 A CN201010506355 A CN 201010506355A CN 101976580 B CN101976580 B CN 101976580B
Authority
CN
China
Prior art keywords
node
current potential
coupled
shift register
grade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010506355.XA
Other languages
English (en)
Other versions
CN101976580A (zh
Inventor
杨欲忠
陈勇志
林致颖
徐国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN201010506355.XA priority Critical patent/CN101976580B/zh
Publication of CN101976580A publication Critical patent/CN101976580A/zh
Application granted granted Critical
Publication of CN101976580B publication Critical patent/CN101976580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

可增加驱动能力的第n级移位寄存器包含一下拉电路、一上拉电路、一驱动电路、一第一电容及一关键下拉电路。该上拉电路利用一第n-2级移位寄存器的输出信号,第一次上拉该第n级移位寄存器的第一节点的电位,一第n-1级移位寄存器的输出信号或一第一高频时钟信号,第二次上拉该第一节点的电位,且该第一电容用以根据一第二高频时钟信号,第三次上拉该第一节点的电位,该第一节点的电位用以驱动该驱动电路。

Description

可増加驱动能力的第η级移位寄存器及其方法
技术领域
[0001] 本发明是有关于一种移位寄存器,尤指一种可增加驱动能力以及降低动态功率消耗的移位寄存器。
背景技术
[0002] 先前技术将移位寄存器制作在玻璃基板上,所采用的制程为非晶硅或多晶硅制程技术,由于其材质的载子迀移率低,在一定的操作电压下,需要设计较大的薄膜晶体管,才能有效驱动面板的扫描线。然而越大的薄膜晶体管所产生的寄生电容效应也越大,造成驱动电路上的动态功率消耗也大幅上升。因此将移位寄存器作在基板上,虽然可以节省栅极驱动芯片的成本,但却增加动态功率的消耗。
[0003] 先前技术是利用移位寄存器的上拉电路拉升移位寄存器的输出级晶体管的栅极的电位。当输出级晶体管接收高频时钟信号时,栅极的电位会因为在移位寄存器的输出级晶体管的栅极与源极之间的耦接电容的关系更往上拉升。但在先前技术中,输出级晶体管的栅极的电位在被耦接电容拉升之前,受限于上拉电路的缘故,只能充电至Vra-Vth(Vra为时钟信号的高电压电平,Vth为输出级晶体管的阀值电压)无法充电至更高电位。因此,先前技术仅能增加部分输出级晶体管的驱动能力。
发明内容
[0004] 本发明的一实施例提供一种可增加驱动能力的第η级移位寄存器。该第η级移位寄存器包含一下拉电路、一上拉电路、一驱动电路、一第一电容及一关键下拉电路。该下拉电路用以利用一第一节点的电位及至少一低频时钟信号,将该第一节点的电位下拉至该第η级移位寄存器的输出节点的电位以及该第η级移位寄存器的输出节点的电位下拉至一参考低电位;该上拉电路耦接于该下拉电路,用以使用一第η-2级移位寄存器的输出信号,第一次上拉该第一节点的电位,和一第η-1级移位寄存器的输出信号或一第一高频时钟信号,第二次上拉该第一节点的电位;该驱动电路耦接于该上拉电路,用以根据一第二高频时钟信号,改变该第η级移位寄存器的输出节点的电位;该第一电容用以根据该第二高频时钟信号,通过该驱动电路提升该第一节点的电位;及该关键下拉电路耦接于该驱动电路,用以使用一第η+2级移位寄存器的输出信号,将该第一节点的电位和该第η级移位寄存器的输出节点的电位下拉至该参考低电位。
[0005] 本发明的另一实施例提供一种增加移位寄存器驱动能力的方法。该方法包含使用一第η-2级移位寄存器的输出信号,将一第η级的一第一节点充电至一第一电位,和一第二节点充电至一第二电位;使用一第η-1级移位寄存器的输出信号或一第一高频时钟信号,将该第二节点提升至一第三电位,其中该第三电位大于该第一电位;使用该第三电位和该第一电位,将该第一节点充电至一第四电位;及使用一第二高频时钟信号的高电位,将该第一节点提升至一第五电位以及将该第η级移位寄存器的输出节点充电至该高电位。
[0006] 本发明所提供的一种可增加驱动能力的第η级移位寄存器及增加移位寄存器驱动能力的方法,是利用一上拉电路二次拉升用以驱动一驱动电路的第一节点的电位,然后再利用一高频时钟信号及一第一电容第三次拉升该第一节点的电位。因此,该第一节点的电位有三阶段的抬升,以增加该驱动电路的驱动电流。而当该驱动电路有更大的驱动电流后,可将该驱动电路的通道宽度缩小,如此该驱动电路的寄生电容也跟着缩小,因而降低该驱动电路的动态功率消耗。
附图说明
[0007]图1为本发明的一实施例说明可增加驱动能力的第η级移位寄存器的示意图。
[0008] 图2是说明第一高频时钟信号、第二高频时钟信号、第三高频时钟信号和第四高频时钟信号之间的关系的示意图。
[0009]图3Α是说明第一次上拉第一节点的电路动作的示意图。
[0010] 图3Β是说明第η-2级移位寄存器的输出信号、第η_1级移位寄存器的输出信号、第η级移位寄存器的输出节点的电位、第η+2级移位寄存器的输出信号、第二高频时钟信号、第一节点和第二节点的电位的示意图。
[0011] 图4Α是说明第二次上拉第一节点的电路动作的示意图。
[0012] 图4Β是说明图3Β的第二时段的示意图。
[0013] 图5Α是说明第三次上拉第一节点的电路动作的示意图。
[0014] 图5Β是说明图3Β的第三时段的示意图。
[0015] 图6Α是说明第η+2级移位寄存器的输出信号由低电位转态至高电位时,关键下拉电路的电路动作的示意图。
[0016] 图6Β是说明图3Β的第四时段的示意图。
[0017] 图7为本发明的另一实施例说明可增加驱动能力的第η级移位寄存器的示意图。
[0018] 图8为本发明的另一实施例说明增加移位寄存器驱动能力的方法的流程图。
[0019][主要元件标号说明]
[0020] 100、700第η级移位寄存器 102、7024下拉电路
[0021] 104上拉电路 106驱动电路
[0022] 108第一电容 110关键下拉电路
[0023] 7022下拉控制电路 1022第一下拉控制电路
[0024] 1024第二下拉控制电路 1026第一下拉电路
[0025] 1028第二下拉电路 1042第一晶体管
[0026] 1044第二晶体管 1046第三晶体管
[0027] 1048第四晶体管 1050第二电容
[0028] 1102第六晶体管 1104第七晶体管
[0029] Q (η)第一节点 S (η)第二节点
[0030] G(n)输出节点 VSS参考低电位
[0031] G(n-2)、G(n-l)、G(n+2)输出信号
[0032] HCl第一高频时钟信号 HC2第二高频时钟信号
[0033] HC3第三高频时钟信号 HC4第四高频时钟信号
[0034] Tl第一时段 T2第二时段
[0035] T3第三时段 Τ4第四时段
[0036] P (η)第一下拉控制信号 K (η)第二下拉控制信号
[0037] LCl第一低频时钟信号 LC2第二低频时钟信号
[0038] 800-814 步骤
具体实施方式
[0039] 请参照图1,图1为本发明的一实施例说明可增加驱动能力的第η级移位寄存器100的示意图。第η级移位寄存器100包含下拉电路102、上拉电路104、驱动电路106、第一电容108及关键下拉电路110。下拉电路102利用第一节点Q(n)的电位及第一低频时钟信号LCl、第二低频时钟信号LC2,将第一节点Q (η)的电位下拉至第η级移位寄存器100的输出节点G(n)的电位以及将第η级移位寄存器100的输出节点G(n)的电位下拉至参考低电位VSS。上拉电路104耦接于下拉电路102,利用第η-2级移位寄存器的输出信号G (η-2),第一次上拉第一节点Q (η)的电位,和第η_1级移位寄存器的输出信号G (n_l),第二次上拉第一节点Q(n)的电位。驱动电路106耦接于上拉电路104与下拉电路102,用以根据第二高频时钟信号HC2,改变第η级移位寄存器的输出节点G(η)的电位。第一电容108用以根据第二高频时钟信号HC2,第三次上拉第一节点Q(η)的电位。关键下拉电路110耦接于驱动电路106、上拉电路104与下拉电路102,用以使用第η+2级移位寄存器的输出信号G(η+2),将第一节点Q(η)的电位和第η级移位寄存器的输出节点G(η)的电位下拉至参考低电位VSS。
[0040] 上拉电路104包含第一晶体管1042、第二晶体管1044、第三晶体管1046、第四晶体管1048及第二电容1050。第一晶体管1042具有第一端,用以接收第η_2级移位寄存器的输出信号G (η-2),第二端耦接于第一端,及第三端耦接于第二节点S (η)。第二晶体管1044具有第一端,用以接收第η-2级移位寄存器的输出信号G (η-2),第二端耦接于第一端,及第三端耦接于第一节点Q (η)。第三晶体管1046具有第一端,用以接收第η-1级移位寄存器的输出信号G (η-1),第二端耦接于第二节点S (η),及第三端。第四晶体管1048具有第一端,耦接于第二节点S (η),第二端親接于第一端,及第三端親接于第一节点Q (η)。第二电容1050具有第一端,耦接于第二节点S(η),及第二端耦接于第三晶体管1046的第三端。第一晶体管1042、第二晶体管1044、第三晶体管1046及第四晶体管1048为一玻璃基板上的薄膜晶体管。
[0041] 下拉电路102包含第一下拉控制电路1022、第二下拉控制电路1024、第一下拉电路1026及第二下拉电路1028。第一下拉控制电路1022根据第一节点Q (η)的电位和第一低频时钟信号LCl,产生第一下拉控制信号P (η)。第二下拉控制电路1024根据第一节点Q (η)的电位和第二低频时钟信号LC2,产生第二下拉控制信号K (η)。第一下拉电路1026耦接于第一下拉控制电路1022、第一节点Q (η)及第η级移位寄存器的输出节点G (η),用以根据第一下拉控制信号P (η),将第一节点Q (η)的电位下拉至第η级移位寄存器的输出节点G (η)的电位,以及将第η级移位寄存器的输出节点G (η)的电位下拉至参考低电位VSS。第二下拉电路1028耦接于第二下拉控制电路1024、第一节点Q(n)及第η级移位寄存器的输出节点G (η),用以根据第二下拉控制信号K (η),将第一节点Q (η)的电位下拉至第η级移位寄存器的输出节点G(n)的电位,以及将第η级移位寄存器的输出节点G(n)的电位下拉至参考低电位VSS。另外,第一低频时钟信号LCl和第二低频时钟信号LC2互为反向信号。
[0042] 请参照图2,图2是说明第一高频时钟信号HCl、第二高频时钟信号HC2、第三高频时钟信号HC3和第四高频时钟信号HC4之间的关系的示意图。驱动电路106用以根据第二高频时钟信号HC2,产生第η级移位寄存器的输出信号,亦即第η级移位寄存器的输出节点G (η)的电位;第11-1级移位寄存器的驱动电路用以根据第一高频时钟信号HCl,产生第η-1级移位寄存器的输出信号G(n-l);第η-2级移位寄存器的驱动电路用以根据第四高频时钟信号HC4,产生第η-2级移位寄存器的输出信号G (η-2);第η_3级移位寄存器的驱动电路用以根据第三高频时钟信号HC3,产生第η-3级移位寄存器的输出信号G (η-3)。第四高频时钟信号HC4和第二高频时钟信号HC2互为反向信号,且用以让奇数级移位寄存器的驱动电路产生输出信号,以及第一高频时钟信号HCl和第三高频时钟信号HC3亦互为反向信号,且用以让偶数级移位寄存器的驱动电路产生输出信号。但第四高频时钟信号HC4和第二高频时钟信号HC2亦能用以让偶数级移位寄存器的驱动电路产生输出信号,以及第一高频时钟信号HCl和第三高频时钟信号HC3亦能用以让奇数级移位寄存器的驱动电路产生输出信号。
[0043] 请参照图3Α和图3Β,图3Α是说明第一次上拉第一节点Q(n)的电路动作的示意图,图3B是说明第η-2级移位寄存器的输出信号G(n-2)、第n_l级移位寄存器的输出信号G(η-1)、第η级移位寄存器的输出节点G(η)的电位、第η+2级移位寄存器的输出信号G(n+2)、第二高频时钟信号HC2、第一节点Q(n)和第二节点S(n)的电位的示意图。如图3A所示,当第η-2级移位寄存器的输出信号G(η-2)由低电位转态至高电位时,第一晶体管1042、第四晶体管1048和第二晶体管1044导通,此时输出信号G(η-2)对第一节点Q(η)第一次充电至第一电位Vl (亦即第一次上拉第一节点Q(n)的电位),且输出信号G(η-2)亦对第二节点S(n)充电至第二电位V2。如图3B的第一时段Tl所示,可看出第一节点Q(n)的电位被第一次上拉。
[0044] 请参照图4A和图4B,图4A是说明第二次上拉第一节点Q(n)的电路动作的示意图,图4B是说明图3B的第二时段T2的示意图。如图4A所示,当第n_l级移位寄存器的输出信号G (η-1)由低电位转态至高电位时,第三晶体管1046导通(因为第η_2级移位寄存器的输出信号G(n-2)仍为高电位,所以第一晶体管1042、第四晶体管1048和第二晶体管1044维持导通),此时输出信号G (η-1)通过第三晶体管1046以及与第三晶体管1046耦接的第二电容1050提高第二节点S(η)的电位至第三电位V3,其中第三电位V3大于第二电位Vlo此时第二节点S(n)的第三电位V3通过第四晶体管1048对第一节点Q(n)第二次充电至第四电位V4(亦即第二次上拉第一节点Q(n)的电位)。如图4B的T2区间所示,可看出第一节点Q(ri)的电位被第二次上拉。
[0045] 请参照图5A和图5B,图5A是说明第三次上拉第一节点Q(n)的电路动作的示意图,图5B是说明图3B的第三时段T3的示意图。如图5B所示,当第二高频时钟信号HC2由低电位转态至高电位时,驱动电路106因第一节点Q(n)被拉高的电位而导通,所以第η级移位寄存器的输出节点G (η)的电位被第二高频时钟信号HC2充电至高电位,且第二高频时钟信号HC2通过第一电容108将第一节点Q(n)拉升至第五电位V5(亦即第三次上拉第一节点Q(n)的电位)。如图5B所示,可看出第一节点Q(n)的电位被第三次上拉,以及第η级移位寄存器的输出节点G(n)的电位由低电位转为高电位。另外,当第二高频时钟信号HC2由高电位转态至低电位时,第η级移位寄存器的输出节点G (η)的电位亦会由高电位转态至低电位。
[0046] 请参照图6A和图6B,图6A是说明第η+2级移位寄存器的输出信号G(η+2)由低电位转态至高电位时,关键下拉电路I1的电路动作的示意图,图6Β是说明图3Β的第四时段Τ4的示意图。当输出信号G(n+2)由低电位转态至高电位时,关键下拉电路110所包含的第六晶体管1102及第七晶体管1104被开启,因此输出节点G(n)的电位经由第六晶体管1102放电至参考低电位VSS、第一节点Q(n)的电位经由第七晶体管1104放电至参考低电位VSS及将第二节点S(n)的电位经由第四晶体管1048及第七晶体管1104放电至参考低电位VSS。
[0047] 另外,由图2可知,第η-1级移位寄存器的输出信号G(η_1)和第一高频时钟信号HCl的时序相同。因此,本发明的另一实施例是将第η-1级移位寄存器的输出信号G (η-1)由第一高频时钟信号HCl取代,其余的操作原理皆和第η级移位寄存器100相同,在此不再赘述。
[0048] 另外,请参照图7,图7为本发明的另一实施例说明可增加驱动能力的第η级移位寄存器700的示意图。第η级移位寄存器700和第η级移位寄存器100的差异在于仅包含一下拉控制电路7022与一下拉电路7024。第η级移位寄存器700的其余的操作原理皆和第η级移位寄存器100相同,在此不再赘述。
[0049] 请参照图8,图8为本发明的另一实施例说明增加移位寄存器驱动能力的方法的流程图。图8的方法是利用图1的第η级移位寄存器100说明详细步骤如下:
[0050] 步骤800:开始;
[0051] 步骤802:使用第η-2级移位寄存器的输出信号G (η-2),将第η级的第一节点Q (η)的电位充电至第一电位VI,和第二节点S (η)的电位充电至第二电位V2 ;
[0052] 步骤804:使用第η-1级移位寄存器的输出信号G (η_1)或第一高频时钟信号HCl,将第二节点S(n)的电位提升至第三电位V3,其中第三电位V3大于第一电位Vl ;
[0053] 步骤806:使用第三电位V3和第一电位VI,将第一节点Q(n)的电位充电至第四电位V4 ;
[0054] 步骤808:根据第二高频时钟信号HC2的高电位,拉升第η级移位寄存器的输出节点G(n)的电位,且第二高频时钟信号HC2的高电位亦将第一节点Q(n)的电位拉升至第五电位V5 ;
[0055] 步骤810:根据第二高频时钟信号HC2的低电位,将输出节点G(n)的电位放电至第二高频时钟信号HC2的低电位;
[0056] 步骤812:使用第η+2级移位寄存器的输出信号G(n+2)开启第六晶体管1102及第七晶体管1104,以将输出节点G(n)的电位、第一节点Q(n)的电位及第二节点S(n)的电位放电至参考低电位VSS ;
[0057] 步骤814:结束。
[0058] 在步骤802中,是利用第η-2级移位寄存器的输出信号G (η-2)开启第η级移位寄存器的第一晶体管1042及第二晶体管1044,以将第一节点Q(n)的电位充电至第一电位Vl和第二节点S(n)的电位充电至第二电位V2。在步骤804中,是利用该第η-1级移位寄存器的输出信号G(n-l)或第一高频时钟信号HC1,通过一第二电容1050将第二节点S(n)的电位提升至第三电位V3,其中第三电位V3大于第一电位VI。在步骤806中,是利用第三电位V3和第一电位Vl开启第四晶体管1048,以将第一节点Q (η)的电位拉升至第四电位V4。在步骤808中,是利用第二高频时钟信号HC2的高电位通过第一电容108将第一节点Q (η)的电位提升至第五电位V5。在步骤812中,是利用开启的第六晶体管1102将输出节点G(n)的电位放电至参考低电位VSS、开启的第七晶体管1104将第一节点Q(n)的电位放电至参考低电位VSS以及经由第四晶体管1048及第七晶体管1104将第二节点S(n)的电位放电至参考低电位VSS。
[0059] 综上所述,本发明所提供的可增加驱动能力的第η级移位寄存器及增加移位寄存器驱动能力的方法,是利用上拉电路二次拉升用以驱动驱动电路的第一节点的电位,然后再利用高频时钟信号及第一电容第三次拉升第一节点的电位。因此,用以驱动驱动电路的第一节点的电位有三阶段的抬升,以增加驱动电路的驱动电流。而当驱动电路的驱动能力上升后,驱动电路有更大的驱动电流,因此可以将驱动电路的通道宽度缩小,如此寄生电容也跟着缩小,因而降低动态功率消耗。
[0060] 以上所述仅为本发明的较佳实施例,凡依本发明权利要求范围所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (10)

1.一种可增加驱动能力的第η级移位寄存器,包含: 一下拉电路,耦接于一第一节点,用以利用该第一节点的电位及至少一低频时钟信号,将该第一节点的电位下拉至该第η级移位寄存器的输出节点的电位以及该第η级移位寄存器的输出节点的电位下拉至一参考低电位; 一上拉电路,耦接于该下拉电路,用以使用一第η-2级移位寄存器的输出信号,第一次上拉该第一节点的电位,和一第η-1级移位寄存器的输出信号或一第一高频时钟信号,第二次上拉该第一节点的电位到更高的电位; 一驱动电路,耦接于该上拉电路,用以根据一第二高频时钟信号,改变该第η级移位寄存器的输出节点的电位; 一第一电容,耦接于该上拉电路和输出节点之间,用以根据该第二高频时钟信号,通过该驱动电路第三次上拉该第一节点的电位,从而增加该驱动电路的驱动电流;及 一关键下拉电路,耦接于该驱动电路,用以使用一第η+2级移位寄存器的输出信号,将该第一节点的电位和该第η级移位寄存器的输出节点的电位下拉至该参考低电位, 该上拉电路包含: 一第一晶体管,具有一第一端,用以接收该第η-2级移位寄存器的输出信号,一第二端,耦接于该第一端,及一第三端,耦接于一第二节点; 一第二晶体管,具有一第一端,用以接收该第η-2级移位寄存器的输出信号,一第二端,耦接于该第一端,及一第三端,耦接于该第一节点; 一第三晶体管,具有一第一端,用以接收该第η-1级移位寄存器的输出信号或一第一高频时钟信号,一第二端,耦接于该第二节点,及一第三端; 一第四晶体管,具有一第一端,耦接于该第二节点,一第二端,耦接于该第一端,及一第三端,耦接于该第一节点;及 一第二电容,具有一第一端,耦接于该第二节点,及一第二端,耦接于该第三晶体管的AA- ~^上山弟二父而; 该关键下拉电路包含: 一第六晶体管,具有一第一端,用以接收该第η+2级移位寄存器的输出信号,一第二端,耦接于该参考低电位,及一第三端,耦接于该输出节点; 一第七晶体管,具有一第一端,用以接收该第η+2级移位寄存器的输出信号,一第二端,耦接于该参考低电位,及一第三端,耦接于该第一节点。
2.根据权利要求1所述的第η级移位寄存器,其中该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管为一玻璃基板上的薄膜晶体管。
3.根据权利要求1所述的第η级移位寄存器,其中该驱动电路用以根据该第二高频时钟信号,产生该第η级移位寄存器的输出信号;该第η-1级移位寄存器的驱动电路用以根据一第一高频时钟信号,产生该第η-1级移位寄存器的输出信号;该第η-2级移位寄存器的驱动电路用以根据一第四高频时钟信号,产生该第η-2级移位寄存器的输出信号;及该第η-3级移位寄存器的驱动电路用以根据一第三高频时钟信号,产生该第η-3级移位寄存器的输出信号;其中该第四高频时钟信号和该第二高频时钟信号互为反向信号以及该第一高频时钟信号和该第三高频时钟信号亦互为反向信号。
4.一种增加第η级移位寄存器驱动能力的方法,所述第η级移位寄存器包含: 一下拉电路,耦接于一第一节点,用以利用该第一节点的电位及至少一低频时钟信号,将该第一节点的电位下拉至该第η级移位寄存器的输出节点的电位以及该第η级移位寄存器的输出节点的电位下拉至一参考低电位; 一上拉电路,耦接于该下拉电路,用以使用一第η-2级移位寄存器的输出信号,第一次上拉该第一节点的电位,和一第η-1级移位寄存器的输出信号或一第一高频时钟信号,第二次上拉该第一节点的电位; 一驱动电路,耦接于该上拉电路,用以根据一第二高频时钟信号,改变该第η级移位寄存器的输出节点的电位; 一第一电容,耦接于该上拉电路和输出节点之间,用以根据该第二高频时钟信号,通过该驱动电路第三次上拉该第一节点的电位,从而增加该驱动电路的驱动电流;及 一关键下拉电路,耦接于该驱动电路,用以使用一第η+2级移位寄存器的输出信号,将该第一节点的电位和该第η级移位寄存器的输出节点的电位下拉至该参考低电位, 其中该上拉电路包含: 一第一晶体管,具有一第一端,用以接收该第η-2级移位寄存器的输出信号,一第二端,耦接于该第一端,及一第三端,耦接于一第二节点; 一第二晶体管,具有一第一端,用以接收该第η-2级移位寄存器的输出信号,一第二端,耦接于该第一端,及一第三端,耦接于该第一节点; 一第三晶体管,具有一第一端,用以接收该第η-1级移位寄存器的输出信号或一第一高频时钟信号,一第二端,耦接于该第二节点,及一第三端; 一第四晶体管,具有一第一端,耦接于该第二节点,一第二端,耦接于该第一端,及一第三端,耦接于该第一节点;及 一第二电容,具有一第一端,耦接于该第二节点,及一第二端,耦接于该第三晶体管的AA- ~^上山弟二父而, 其中该关键下拉电路包含: 一第六晶体管,具有一第一端,用以接收该第η+2级移位寄存器的输出信号,一第二端,耦接于该参考低电位,及一第三端,耦接于该输出节点; 一第七晶体管,具有一第一端,用以接收该第η+2级移位寄存器的输出信号,一第二端,耦接于该参考低电位,及一第三端,耦接于该第一节点; 所述方法包含: 使用一第η-2级移位寄存器的输出信号,将该第η级的该第一节点充电至一第一电位,和该第二节点充电至一第二电位; 使用一第η-1级移位寄存器的输出信号或一第一高频时钟信号,将该第二节点提升至一第三电位,其中该第三电位大于该第一电位; 使用该第三电位和该第一电位,将该第一节点充电至一第四电位;及使用一第二高频时钟信号的高电位,将该第一节点提升至一第五电位以及将该第η级移位寄存器的输出节点充电至该高电位。
5.根据权利要求4所述的方法,其中使用该第η-2级移位寄存器的输出信号,将该第η级的该第一节点充电至该第一电位,和该第二节点充电至该第二电位是使用该第η-2级移位寄存器的输出信号开启该第η级移位寄存器的该第一晶体管及该第二晶体管,以将该第一节点充电至该第一电位和该第二节点充电至该第二电位。
6.根据权利要求4所述的方法,其中使用该第η-1级移位寄存器的输出信号,将该第二节点提升至该第三电位是使用该第η-1级移位寄存器的输出信号,通过该第二电容将该第二节点提升至该第三电位。
7.根据权利要求4所述的方法,其中使用该第三电位和该第一电位,将该第一节点充电至该第四电位是使用该第三电位和该第一电位开启该第四晶体管,以将该第一节点充电至该第四电位。
8.根据权利要求4所述的方法,其中使用该高电位,将该第一节点提升至该第五电位以及将该第η级移位寄存器的输出节点充电至该高电位是通过该第一电容将该第一节点提升至该第五电位以及将该第η级移位寄存器的输出节点充电至该高电位。
9.根据权利要求4所述的方法,还包含: 根据该第二高频时钟信号的低电位,将该输出节点放电至该第二高频时钟信号的低电位。
10.根据权利要求4所述的方法,还包含: 使用该第η+2级移位寄存器的输出信号开启该第六晶体管及该第七晶体管,以将该输出节点放电至该参考低电位、该第一节点放电至该参考低电位及将该第二节点经由该第四晶体管及该第七晶体管放电至该参考低电位。
CN201010506355.XA 2010-10-12 2010-10-12 可增加驱动能力的第n级移位寄存器及其方法 Active CN101976580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010506355.XA CN101976580B (zh) 2010-10-12 2010-10-12 可增加驱动能力的第n级移位寄存器及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010506355.XA CN101976580B (zh) 2010-10-12 2010-10-12 可增加驱动能力的第n级移位寄存器及其方法

Publications (2)

Publication Number Publication Date
CN101976580A CN101976580A (zh) 2011-02-16
CN101976580B true CN101976580B (zh) 2015-06-03

Family

ID=43576456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010506355.XA Active CN101976580B (zh) 2010-10-12 2010-10-12 可增加驱动能力的第n级移位寄存器及其方法

Country Status (1)

Country Link
CN (1) CN101976580B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708776B (zh) * 2011-06-13 2014-12-24 京东方科技集团股份有限公司 移位寄存器、液晶显示器栅极驱动装置及液晶显示器
TWI425473B (zh) * 2011-12-29 2014-02-01 Au Optronics Corp 閘極驅動電路
TWI460702B (zh) * 2012-07-19 2014-11-11 Au Optronics Corp 顯示裝置及其移位暫存電路
TWI473059B (zh) * 2013-05-28 2015-02-11 Au Optronics Corp 移位暫存器電路
TWI533606B (zh) * 2013-06-14 2016-05-11 友達光電股份有限公司 移位暫存器電路
CN103680451B (zh) * 2013-12-18 2015-12-30 深圳市华星光电技术有限公司 用于液晶显示的goa电路及显示装置
CN104167191B (zh) * 2014-07-04 2016-08-17 深圳市华星光电技术有限公司 用于平板显示的互补型goa电路
TWI541779B (zh) * 2014-07-18 2016-07-11 友達光電股份有限公司 移位暫存器及移位暫存器的驅動方法
TWI523021B (zh) * 2014-10-31 2016-02-21 友達光電股份有限公司 移位暫存器
CN104505033A (zh) * 2014-12-18 2015-04-08 深圳市华星光电技术有限公司 栅极驱动电路、阵列基板及显示装置
TWI695383B (zh) * 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置
CN105390115B (zh) * 2015-12-24 2018-10-16 深圳市华星光电技术有限公司 液晶显示设备及goa电路
CN105427819B (zh) * 2015-12-24 2017-06-27 深圳市华星光电技术有限公司 栅极驱动架构及其阵列基板
TWI571057B (zh) * 2016-03-23 2017-02-11 友達光電股份有限公司 移位暫存電路
CN107492361A (zh) * 2017-09-26 2017-12-19 惠科股份有限公司 移位暂存电路及其应用的显示面板
CN108766356B (zh) * 2018-05-18 2020-07-07 北京大学深圳研究生院 集成栅极驱动电路及显示设备
CN108806597B (zh) * 2018-08-30 2020-08-18 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109637423A (zh) * 2019-01-21 2019-04-16 深圳市华星光电半导体显示技术有限公司 Goa器件及栅极驱动电路
TWI699744B (zh) * 2019-07-16 2020-07-21 友達光電股份有限公司 驅動方法、移位暫存器、以及相關的顯示裝置
CN111028815A (zh) * 2020-01-09 2020-04-17 中航华东光电有限公司 辅助控制电路、栅极驱动电压控制方法以及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1240043A (zh) * 1996-12-09 1999-12-29 汤姆森多媒体公司 双向移位寄存器
CN1993726A (zh) * 2004-07-31 2007-07-04 皇家飞利浦电子股份有限公司 移位寄存器电路
EP1918938A2 (en) * 2006-10-31 2008-05-07 Samsung Electronics Co., Ltd. Gate driving circuit, display apparatus having the same, and method thereof
CN101369460A (zh) * 2008-10-15 2009-02-18 友达光电股份有限公司 移位缓存器
CN101504829A (zh) * 2009-03-23 2009-08-12 友达光电股份有限公司 具有双向稳压功能的液晶显示装置及移位寄存器
CN101552040A (zh) * 2009-04-28 2009-10-07 友达光电股份有限公司 液晶显示器的移位寄存器
TW200951968A (en) * 2008-06-06 2009-12-16 Au Optronics Corp Shift register
CN101777386A (zh) * 2010-01-06 2010-07-14 友达光电股份有限公司 移位寄存器电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1240043A (zh) * 1996-12-09 1999-12-29 汤姆森多媒体公司 双向移位寄存器
CN1993726A (zh) * 2004-07-31 2007-07-04 皇家飞利浦电子股份有限公司 移位寄存器电路
EP1918938A2 (en) * 2006-10-31 2008-05-07 Samsung Electronics Co., Ltd. Gate driving circuit, display apparatus having the same, and method thereof
TW200951968A (en) * 2008-06-06 2009-12-16 Au Optronics Corp Shift register
CN101369460A (zh) * 2008-10-15 2009-02-18 友达光电股份有限公司 移位缓存器
CN101504829A (zh) * 2009-03-23 2009-08-12 友达光电股份有限公司 具有双向稳压功能的液晶显示装置及移位寄存器
CN101552040A (zh) * 2009-04-28 2009-10-07 友达光电股份有限公司 液晶显示器的移位寄存器
CN101777386A (zh) * 2010-01-06 2010-07-14 友达光电股份有限公司 移位寄存器电路

Also Published As

Publication number Publication date
CN101976580A (zh) 2011-02-16

Similar Documents

Publication Publication Date Title
US9640276B2 (en) Shift register unit and gate driving circuit
CN203773916U (zh) 移位寄存器单元、移位寄存器和显示装置
KR102054408B1 (ko) 액정 디스플레이 디바이스를 위한 goa 회로
KR101937064B1 (ko) 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로
JP6387453B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
CN103985341B (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
JP6329691B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
CN103928009B (zh) 用于窄边框液晶显示器的栅极驱动器
CN105304011B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106297719B (zh) Goa驱动电路及液晶显示装置
CN102651186B (zh) 移位寄存器及栅线驱动装置
EP3217387A1 (en) Shift register unit, gate driving circuit and display device
KR101493186B1 (ko) 시프트 레지스터 유닛, 시프트 레지스터 및 디스플레이 장치
US9887013B2 (en) Shift register unit, shift register, and display apparatus
CN102779494B (zh) 一种栅极驱动电路、方法及液晶显示器
RU2667458C1 (ru) Схема goa и жидкокристаллический дисплей
CN104021769B (zh) 一种移位寄存器、栅线集成驱动电路及显示屏
CN104318886B (zh) 一种goa单元及驱动方法,goa电路和显示装置
CN103151011B (zh) 一种移位寄存器单元及栅极驱动电路
CN104464600B (zh) 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN102915698B (zh) 移位寄存器单元、栅极驱动电路和显示装置
JP6328153B2 (ja) シフトレジスタ、表示装置、ゲート駆動回路及び駆動方法
WO2017020472A1 (zh) 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
CN202677790U (zh) 移位寄存器单元、移位寄存器和显示装置
WO2016150053A1 (zh) 移位寄存器、栅极驱动电路、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model