TWI541779B - 移位暫存器及移位暫存器的驅動方法 - Google Patents

移位暫存器及移位暫存器的驅動方法 Download PDF

Info

Publication number
TWI541779B
TWI541779B TW103124818A TW103124818A TWI541779B TW I541779 B TWI541779 B TW I541779B TW 103124818 A TW103124818 A TW 103124818A TW 103124818 A TW103124818 A TW 103124818A TW I541779 B TWI541779 B TW I541779B
Authority
TW
Taiwan
Prior art keywords
switch
shift register
circuit
voltage level
register circuit
Prior art date
Application number
TW103124818A
Other languages
English (en)
Other versions
TW201604851A (zh
Inventor
林煒力
董哲維
陳嘉亨
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW103124818A priority Critical patent/TWI541779B/zh
Priority to CN201410443295.XA priority patent/CN104167166B/zh
Priority to US14/803,126 priority patent/US9626890B2/en
Publication of TW201604851A publication Critical patent/TW201604851A/zh
Application granted granted Critical
Publication of TWI541779B publication Critical patent/TWI541779B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Description

移位暫存器及移位暫存器的驅動方法
本發明係有關於一種移位暫存器，尤關於一種可移位暫存器的電路結構。
一般而言，顯示面板包含有複數個畫素、閘極驅動電路以及源極驅動電路。閘極驅動電路包含複數級移位暫存電路，用來提供複數個閘極驅動訊號，以控制畫素之開啟與關閉。源極驅動電路則用以寫入資料訊號至被開啟的畫素。
第1圖為先前技術之移位暫存電路100的電路圖。移位暫存電路100包含開關T1A、T1B、T1E、T1G、T1H、T1K、T1L、T1M、T1N。開關T1A的第一端接收時脈訊號CK，開關T1A的第二端為移位暫存電路100的輸出端ON，用以輸出移位暫存電路100的掃描訊號GN，開關T1A的控制端電性耦接於移位暫存電路100的節點QN。開關T1B的第一端接收前M級(例如為前1級)移位暫存電路輸出的掃描訊號GN-1，開關T1B的第二端電性耦接於節點QN，開關T1B的控制端電性耦接於開關T1B的第一端。開關T1E的第一端電性耦接於節點QN，開關T1E的第二端電性耦接於系統電壓端VSS，開關T1E的控制端接收後N級(例如為後2級)移位暫存電路的掃描訊號GN+2。開關T1G的第一端接收閘極高電壓位準VGH，開關T1G的控制端電性耦接於開關T1G的第一端。開關T1H的第一端電性耦接於開關T1G的第一端，開關T1H的控制端電性耦接於開關T1G的第二端。開關T1K的第一端電性耦接於開關T1G的第二端，開關T1K的第二端電性耦接於系統電壓端 VSS，開關T1K的控制端電性耦接於節點QN。開關T1L的第一端電性耦接於開關T1H的第二端，開關T1L的第二端電性耦接於系統電壓端VSS，開關T1L的控制端電性耦接於節點QN。開關T1M的第一端電性耦接於節點QN，開關T1M的第二端電性耦接於開關T1A的第二端，開關T1M的控制端電性耦接於開關T1H的第二端。開關T1N的第一端電性耦接於開關T1A的第二端ON，開關T1N的第二端電性耦接於系統電壓端VSS，開關T1N的控制端電性耦接於開關T1H的第二端。系統電壓端VSS可用以提供閘極低電壓位準VGL。
第2圖為移位暫存電路100的操作時序圖，於時段T1中，掃描訊號GN-1提升至閘極高電壓位準VGH，掃描訊號GN+2維持在閘極低電壓位準VGL，而時脈訊號CK處於閘極低電壓位準VGL。此時開關T1B被導通，使得節點QN的電壓位準也跟著被上拉到閘極高電壓位準VGH，因而導通了開關T1A，使得掃描訊號GN的電壓位準被控制在與時脈訊號CK相同的閘極低電壓位準VGL。此時開關T1G、T1K和T1L皆呈被導通狀態，然而開關T1K的驅動能力較開關T1G為大，因此開關T1H的控制端被維持在閘極低電壓位準VGL而被截止，開關T1H的第二端之電壓位準則被導通的開關T1L同樣維持在閘極低電壓位準VGL，導致開關T1M和T1N被截止。開關T1E亦被截止。
於時段T2期間，掃描訊號GN-1回到閘極低電壓位準VGL，掃描訊號GN+2維持在閘極低電壓位準VGL，而時脈訊號CK變為閘極高電壓位準VGH。此時開關T1B被截止，而開關T1A仍被導通並將掃描訊號GN的電壓位準上拉至與時脈訊號CK相同的閘極高電壓位準VGH。節點QN的電壓位準則因為電容C1的耦合效應(coupling effect)而被提升至約兩倍的閘極高電壓位準VGH(即2VGH)。開關T1G、T1K和T1L仍被導通，而開關T1H、T1M、T1N和T1E則仍皆被截止。此外在時段T2期間，節點QN的高電壓位準雖然可將掃描訊號GN的電壓位準迅速上拉至閘極高電壓位準VGH，然而卻也使得開關T1B的汲極-源極電壓差Vds和T1E的汲極-源極電壓差Vds變為接近兩 倍的閘極高電壓位準2VGH，如此高的汲極-源極電壓差Vds常會導致較大的漏電流，而致使節點QN的電壓位準被下拉，因而減弱開關T1A上拉掃描訊號GN的驅動能力。
於時段T3期間，掃描訊號GN-1和GN+2皆維持在閘極低電壓位準VGL，而時脈訊號CK變為閘極低電壓位準VGL，開關T1B仍被截止，而開關T1A持續導通並將掃描訊號GN的電壓位準下拉至與時脈訊號CK相同的閘極低電壓位準VGL。開關T1G、T1K和T1L仍被導通，而開關T1H、T1M、T1N和T1E則仍皆被截止。
於時段T4期間，掃描訊號GN-1維持在閘極低電壓位準VGL，掃描訊號GN+2變為閘極高電壓位準VGH，而時脈訊號CK仍為閘極低電壓位準VGL。開關T1B仍被截止，而開關T1E被導通，使得節點QN的電壓位準被下拉到閘極低電壓位準VGL。開關T1A、T1K和T1L因此而被截止，開關T1G仍持續導通，並因此導通開關T1H、T1M和T1N，使得節點QN和掃描訊號GN的電壓位準皆被穩定的維持在閘極低電壓位準VGL。
隨著現今顯示面板的解析度越來越高，顯示面板的源極驅動器傳輸一個位元的畫素資訊所需的時間也跟著被縮短，但由於上述移位暫存電路100在第2圖之時段T2期間，開關T1A上拉掃描訊號GN的驅動能力會因為開關T1B和T1E產生的漏電流而減弱，因此容易導致掃描號GN的電壓位準轉變不夠快，而容易產生顯示面板的錯充或誤判。
本發明之一實施例提供一種移位暫存器。移位暫存器包括多級移位暫存電路，每一移位暫存電路包含第一開關、輸入電路、下拉電路及下拉穩壓電路。第一開關具有第一端、第二端及控制端，第一開關的第一端用以接收時脈訊號，第一開關的第二端用以輸出該級移位暫存電路的第一掃描訊號，第一開關的控制端電性耦於接該級移位暫存電路的節點。輸入電路包含第二開關及接收電路。第二開關具有第一端、第二端及控制端，第二開 關的第二端電性耦接於該級移位暫存電路的節點，第二開關的控制端電性耦接於多級移位暫存電路中一前M級移位暫存電路的節點，M為一正整數。接收電路係電性耦接第二開關的第一端，用以接收並根據前M級移位暫存電路輸出之訊號控制第二開關的第一端的電壓位準。下拉電路係電性耦接於該級移位暫存電路的節點，用以根據多級移位暫存電路中後N級移位暫存電路輸出之訊號下拉該級移位暫存電路的節點之電壓位準，N為一正整數。下拉穩壓電路係電性耦接於該級移位暫存電路的節點及第一開關的第二端，用以依據該級移位暫存電路的節點之電壓位準，下拉該級移位暫存電路的節點及第一開關的第二端之電壓位準。
本發明之另一實施例提供一種移位暫存器。移位暫存器一種移位暫存器，包括多級移位暫存電路，每一移位暫存電路包含輸入電路、第一開關、下拉電路及下拉穩壓電路。輸入電路係用以接收並根據多級移位暫存電路中前M級移位暫存電路輸出之訊號上拉該級移位暫存電路的節點之電壓位準，M為一正整數。第一開關具有第一端、第二端及控制端，第一開關的第一端用以接收時脈訊號，第一開關的第二端係用以輸出該級移位暫存電路的第一掃描訊號，第一開關的控制端電性耦接該級移位暫存電路的節點。下拉電路包含第二開關及下拉控制電路。第二開關具有第一端、第二端及控制端，第二開關的第一端電性耦接於該級移位暫存電路的節點，第二開關的第二端電性耦接於第一開關的第二端。下拉控制電路係用以接收時脈訊號及多級移位暫存電路中後N級移位暫存電路輸出之訊號，並且根據時脈訊號及後N級移位暫存電路輸出之訊號，在第一掃描訊號具有高電壓位準時，上拉第二開關的控制端之電壓位準，並在後N級移位暫存電路輸出之訊號具有高電壓位準時，上拉第二開關的控制端之電壓位準，以下拉該級移位暫存電路的節點之電壓位準，N為一正整數。第一下拉穩壓電路係電性耦接於該級移位暫存電路的節點、第一開關的第二端、後N級移位暫存電路的節點，用以依據該級移位暫存電路的節點及後N級移位暫存電路的節點之電壓位準，下 拉該級移位暫存電路的節點及第一開關的第二端之電壓位準。
本發明之另一實施例提供一種移位暫存器的驅動方法。移位暫存器包括多級移位暫存電路，每一移位暫存電路包含輸入電路、第一開關、電容、下拉電路及下拉穩壓電路。第一開關具有第一端、第二端及控制端，第一開關的控制端電性耦接於輸入電路，電容具有第一端及第二端，電容的第一端電性耦接於第一開關的控制端，及電容的第二端電性耦接於第一開關的第二端，下拉電路包含下拉控制電路及第二開關。第二開關具有第一端、第二端及控制端，第二開關的第一端電性耦接於第一開關的控制端，第二開關的第二端電性耦接於第一開關的第二端，第二開關的控制端電性耦接於下拉控制電路。下拉穩壓電路電性耦接於第一開關的第二端及第一開關的控制端。上述移位暫存器的驅動方法包含：使輸入電路接收多級移位暫存電路中前M級移位暫存電路輸出之具有第一高電壓位準之掃描訊號，以使輸入電路上拉第一開關的控制端之電壓位準，M為一正整數；使第一開關的第一端及下拉控制電路接收時脈訊號，其中時脈訊號具有第一高電壓位準，以使第一開關的第二端輸出具有第一高電壓位準之掃描訊號，使電容將第一開關的控制端之電壓位準耦合至第二高電壓位準，其中第二高電壓位準高於第一高電壓位準，並使下拉控制電路上拉第二開關的控制端之電壓位準，以減少自第一開關的控制端流經第二開關的漏電流；使時脈訊號具有低電壓位準，以使第一開關的第二端之電壓位準下拉至低電壓位準，並使電容下拉第一開關的控制端之電壓位準。
100、200、400、500、700、800‧‧‧移位暫存電路
300、600、900‧‧‧移位暫存器
200_1至200_5‧‧‧移位暫存電路
500_1至500_5‧‧‧移位暫存電路
800_1至800_5‧‧‧移位暫存電路
210、510、810‧‧‧上拉電路
220、520‧‧‧下拉電路
230、530、830、840‧‧‧下拉穩壓電路
C1、C2‧‧‧電容
T1A、T1B、T1E、T1G、T1H‧‧‧開關
T1K至T1N‧‧‧開關
T2A至T2C、T2E、T2G、T2H‧‧‧開關
T2K至T2N‧‧‧開關
T4D、T7D‧‧‧開關
T5A、T5B、T5E、T5F‧‧‧開關
T5G至T5O‧‧‧開關
T8B、T8B‧‧‧開關
T8G至T8X‧‧‧開關
CK‧‧‧時脈訊號
QN、QN-1、QN+2、FN‧‧‧節點
ON‧‧‧輸出端
GN、GN+1、GN+2‧‧‧掃描訊號
STN、STN+1、STN+2‧‧‧掃描訊號
VGH‧‧‧閘極高電壓位準
VSS‧‧‧系統電壓端
HC1至HC4‧‧‧時脈訊號
O1、O2、O3、O4、O5‧‧‧輸出端
Q1、Q2、Q3、Q4、Q5‧‧‧節點
G1、G2、G3、G4、G5‧‧‧掃描訊號
T1至T4‧‧‧時段
TP‧‧‧週期
Vds_1、Vds_2、Vds_3‧‧‧汲極-源極電壓
Vg‧‧‧閘極電壓
Id‧‧‧驅動電流
1000‧‧‧驅動方法
S1000至S1340‧‧‧步驟
第1圖為先前技術之移位暫存電路的電路圖。
第2圖為第1圖之移位暫存器的時序圖。
第3圖為本發明一實施例之移位暫存電路的電路圖。
第4圖為本發明一實施例之移位暫存器的示意圖。
第5圖為第4圖之移位暫存器的時序圖。
第6圖為本發明另一實施例之移位暫存電路的電路圖。
第7圖為本發明另一實施例之移位暫存電路的電路圖。
第8圖為本發明另一實施例之移位暫存器的示意圖。
第9圖為第8圖之移位暫存器的時序圖。
第10圖為一般電晶體之驅動電流對電壓之關係圖。
第11圖為本發明另一實施例之移位暫存電路的電路圖。
第12圖為本發明另一實施例之移位暫存電路的電路圖。
第13圖為本發明另一實施例之移位暫存器的示意圖。
第14圖為第13圖之移位暫存器的時序圖。
第15圖為本發明一實施例之移位暫存器之驅動方法的流程圖
第3圖為本發明之移位暫存電路200的電路圖，第4圖為本發明之移位暫存器300的電路圖，移位暫存器300包含多級移位暫存電路200_1至200_5，且每一級移位暫存電路200_1至200_5的架構皆與移位暫存電路200的架構相同。
移位暫存電路200包含開關T2A、輸入電路210、下拉電路220及下拉穩壓電路230。開關T2A具有第一端，第二端及控制端，開關T2A的第一端用以接收時脈訊號CK，開關T2A的第二端為移位暫存電路200的輸出端ON，用以輸出移位暫存電路200的掃描訊號GN，開關T2A的控制端電性耦接於移位暫存電路200的節點QN。輸入電路210包含開關T2B及接收電路212。開關T2B具有第一端、第二端及控制端，開關T2B的第二端電性耦接於移位暫存電路200的節點QN，開關T2B的控制端電性耦接於前M級(例如為前1級，M可以為正整數)移位暫存電路的節點QN-1；以第4圖的移位暫存器300為例，移位暫存電路200_2的前M級(例如為前1級)移位暫存電路即為移位暫存電路200_1，因此移位暫存電路200_2中開關T2B的控制端即 係電性耦接於移位暫存電路200_1的節點Q1。接收電路212係電性耦接開關T2B的第一端，用以接收前M級(例如為前1級)移位暫存電路輸出之掃描訊號GN-1，並根據掃描訊號GN-1控制開關T2B的第一端的電壓位準。下拉電路220係電性耦接於移位暫存電路200的節點QN，並用以根據後N級(例如為後2級，N可以為正整數，通常而言N等於M+1)移位暫存電路輸出之掃描訊號GN+2下拉移位暫存電路200的節點QN之電壓位準；以第4圖的移位暫存器300為例，移位暫存電路200_2的後N級(例如為後2級)移位暫存電路即為移位暫存電路200_4，因此移位暫存電路200_2的下拉電路即係根據移位暫存電路200_4輸出之掃描訊號G4下拉移位暫存電路200_2的節點Q2之電壓位準。下拉穩壓電路230係電性耦接於移位暫存電路200的節點QN及開關T2A的第二端，下拉穩壓電路230係用以依據移位暫存電路200的節點QN之電壓位準，下拉移位暫存電路200的節點QN及開關T2A的第二端之電壓位準。在本發明之一實施例中，移位暫存電路200還包含電容C1，電容C1係電性連接於開關T2A的控制端及開關T2A的第二端之間。
在第3圖中，移位暫存電路200的接收電路212包含開關T2C。開關T2C的第一端係接收前M級(例如為前1級)移位暫存電路輸出之掃描訊號GN-1，開關T2C的第二端電性耦接於開關T2B的第一端，且開關T2C的控制端電性耦接於開關T2C的第一端。移位暫存電路200的下拉電路220包含開關T2E。開關T2E的第一端電性耦接於移位暫存電路200的節點QN，開關T2E的第二端電性耦接於系統電壓端VSS，且開關T2E的控制端係接收後N級(例如為後2級)移位暫存電路輸出之掃描訊號GN+2。而系統電壓端VSS可用以提供閘極低電壓位準VGL。
移位暫存電路200的下拉穩壓電路230包含開關T2G、T2H、T2K、T2L、T2M及T2N。開關T2G的第一端接收閘極高電壓位準VGH，開關T2G的控制端電性耦接於開關T2G的第一端。開關T2H的第一端電性耦接於開關T2G的第一端，開關T2H的控制端電性耦接於開關T2G的第二端。 開關T2K的第一端電性耦接於開關T2G的第二端，開關T2K的第二端電性耦接於系統電壓端VSS，開關T2K的控制端電性耦接於移位暫存電路200的節點QN。開關T2L的第一端電性耦接於開關T2H的第二端，開關T2L的第二端電性耦接於系統電壓端VSS，開關T2L的控制端電性耦接於移位暫存電路200的節點QN。開關T2M的第一端電性耦接於移位暫存電路200的節點QN，開關T2M的第二端電性耦接於開關T2A的第二端，開關T2M的控制端電性耦接於開關T2H的第二端。開關T2N的第一端電性耦接於開關T2A的第二端，開關T2N的第二端電性耦接於系統電壓端VSS，開關T2N的控制端電性耦接於開關T2H的第二端。
移位暫存器300可用於顯示面板的閘極驅動器，而移位暫存器300中多級的移位暫存電路即可用來提供複數個閘極訊號，以控制顯示面板的畫素之開啟與關閉。在第4圖中，移位暫存電路200_1至200_5會分別由其輸出端O1至O5將閘極驅動訊號G1至G5輸出至對應的閘極線(或稱掃描線)，以依序地開啟顯示面板各列的畫素。移位暫存電路200_2至200_5會分別接收其前一級移位暫存電路200_1至200_4的閘極驅動訊號G1至G4，而移位暫存電路200_1則會接收第一起始訊號SP。此外，移位暫存電路200_2至移位暫存電路200_5分別電性耦接至前一級移位暫存電路200_1至移位暫存電路200_4的節點Q1至Q4，而移位暫存電路200_1則會接收第二起始訊號SP_Q。移位暫存電路200_1至移位暫存電路200_3分別電性耦接至後N級(例如為後2級)移位暫存電路200_3至移位暫存電路200_5的輸出端O3至O5。於一實施例中，移位暫存電路200_1會優先發出其閘極驅動訊號G1，然後移位暫存電路200_2、200_3、200_4會跟著依序發出其閘極驅動訊號G2、G3、G4，而200_5則是五個移位暫存電路200_1至200_5當中最後發出閘極驅動訊號G5的移位暫存器。
此外，移位暫存電路200_1至200_5會分別接收時脈訊號HC1、HC2、HC3、HC4及HC1。其中時脈訊號HC1、HC2、HC3和HC4的電壓位 準會在閘極高電壓位準VGH及閘極低電壓位準VGL之間切換。此外，每一個時脈訊號HC1至HC4會每隔一個週期由閘極低電壓位準VGL被提升至閘極高電壓位準VGH，且時脈訊號HC1至HC4不同時為閘極高電壓位準VGH。以第5圖為例，時脈訊號HC1、HC2、HC3及HC4的周期為TP，且分別在時段T1、T2、T3及T4依序變為閘極高電壓位準VGH。於本發明之一實施例中，時脈訊號HC2係落後時脈訊號HC1四分之一個週期TP，時脈訊號HC3係落後時脈訊號HC1二分之一個週期TP，而時脈訊號HC4則落後時脈訊號HC1四分之三個週期TP，然而本發明之時脈訊號間的相位關係並不以此為限。
再者，在本發明的一實施例中，移位暫存電路300係依據四個時脈訊號HC1至HC4進行操作，而可稱為四相(four phase)移位暫存電路，因此移位暫存電路300的第N個移位暫存器所接收的時脈訊號，會與第(N+4)個移位暫存器所接收的時脈訊號相同，其中N為正整數。例如，第一個移位暫存電路200_1係接收時脈訊號HC1，而第五個移位暫存電路200_5所接收的時脈訊號也是時脈訊號HC1。然而本發明並不以此為限，於相關領域熟悉者當可依其需要而將移位暫存電路300擴充至八相或其他倍數個相位，而皆應屬本發明之範圍。
第5圖為第4圖之移位暫存電路300中，移位暫存電路200_2之操作時序圖。於時段T1期間，時脈訊號HC2(其為第3圖的時脈訊號CK)為閘極低電壓位準VGL，掃描訊號G1為閘極高電壓位準VGH，閘極驅動訊號G4為閘極低電壓位準VGL，而移位暫存電路200_1的節點Q1具有兩倍的閘極高電壓位準VGH，亦即2VGH。此時開關T2C被導通，且由於移位暫存電路200_1的節點Q1具有較高的電壓位準，因此開關T2B的控制端及第二端之間的壓差較大，而可將節點Q2的電壓位準上拉到更接近閘極高電壓位準VGH。開關T2A因而被導通，使得掃描訊號G2的電壓位準被控制在與時脈訊號HC2相同的閘極低電壓位準VGL。此時開關T2G、T2K和T2L皆被導 通，然而開關T2K的驅動能力較開關T2G為大，因此開關T2H的控制端被維持在閘極低電壓位準VGL而被截止，開關T2H的第二端之電壓位準則被導通的開關T2L同樣維持在閘極低電壓位準VGL，導致開關T2M和T2N被截止，開關T2E亦被截止。
於時段T2期間，掃描訊號G1回到閘極低電壓位準VGL，掃描訊號G4維持在閘極低電壓位準VGL，時脈訊號HC2變為閘極高電壓位準VGH，而移位暫存電路200_1的節點Q1具有閘極高電壓位準VGH。此時開關T2C被截止，開關T2B的第一端與控制端皆為閘極高電壓位準VGH，使得開關T2B被截止，而開關T2A仍被導通並將掃描訊號G2的電壓位準上拉至與時脈訊號HC2相同的閘極高電壓位準VGH。節點Q2的電壓位準則因為電容C1的耦合效應(coupling effect)而被提升至約兩倍的閘極高電壓位準VGH(即2VGH)。開關T2G、T2K和T2L仍被導通，而開關T2H、T2M、T2N和T2E則仍皆被截止。
此外在時段T2期間，由於開關T2B及T2C皆為截止狀態，因此開關T2B的第一端並無可供電流通過的路徑，而導致開關T2B的第一端仍會先維持在閘極高電壓位準VGH，而開關T2B的汲極-源極電壓差Vds則約為一倍高電壓位準VGH。如此一來，便可減少先前技術中，因為開關的汲極-源極電壓差Vds過大(約兩倍高電壓位準2VGH)導致在節點QN上出現的漏電流，也因此可改善因為漏電流而導致開關驅動能力降低的問題。
此外，由於移位暫存電路200_1的節點Q1仍為閘極高電壓位準，因此開關T2B的控制端之電壓位準與開關T2B的第二端之電壓位準亦相同，而亦可避免因為開關T2B的閘極-源極電壓差Vgs負偏過大而使漏電流增加。
於時段T3期間，掃描訊號G1和G4皆維持在閘極低電壓位準VGL，時脈訊號HC2變為閘極低電壓位準VGL，而移位暫存電路200_1的節點Q1具有閘極低電壓位準VGL。此時開關T2B和T2C皆被截止，而開關T2A持續導通並將掃描訊號G2的電壓位準下拉至與時脈訊號HC2相同的閘 極低電壓位準VGL。開關T2G、T2K和T2L仍被導通，而開關T2H、T2M、T2N和T2E則仍皆被截止。
於時段T4期間，掃描訊號G1維持在閘極低電壓位準VGL，掃描訊號G4變為閘極高電壓位準VGH，時脈訊號HC2仍為閘極低電壓位準VGL，而移位暫存電路200_1的節點Q1仍具有閘極低電壓位準VGL。開關T2B及T2C仍被截止，而開關T2E被導通，使得節點Q2的電壓位準被下拉到閘極低電壓位準VGL。開關T2A、T2K和T2L因此被截止，開關T2G仍持續導通，並因此導通開關T2H、T2M和T2N，使得節點Q2和掃描訊號G2的電壓位準皆被穩定地維持在閘極低電壓位準VGL。
從上述實施例中可以得知，移位暫存電路200_2的接收電路212及開關T2B可根據前M級(例如為前1級)移位暫存電路200_1的節點Q1之電壓位準及前M級(例如為前1級)移位暫存電路200_1輸出的掃描訊號G1，減少開關T2B的第一端與開關T2B的第二端之間的電位差，並使開關T2B的控制端之電壓位準與開關T2B的第一端之電壓位準相等，以減少於移位暫存電路200_2的節點Q2上之漏電流，並確保移位暫存器300所輸出的閘極驅動訊號之波形的正確性，並避免顯示面板的錯充或誤判。
另外，利用本發明之移位暫存器作為顯示面板的閘極驅動器時，其所輸出的掃描訊號可能會受到顯示面板的負載影響，使得波形無法迅速變換而產生誤差。第6圖為本發明一實施例之移位暫存電路400。移位暫存電路400與移位暫存電路200的差別在於移位暫存電路400另包含開關T4D。開關T4D具有第一端、第二端及控制端，開關T4D的第一端用以接收時脈訊號CK，開關T4D的第二端用以輸出掃描訊號STN，及開關T4D的控制端電性耦接於移位暫存電路400的節點QN。由於開關T4D的連線架構與開關T2A相同，因此掃描訊號STN及掃描訊號GN具有相同的時序及電壓位準，掃描訊號GN輸出用以作為顯示面板的掃描訊號，而掃描訊號STN並未做為顯示面板的掃描訊號，因此波型變化較為準確。如此一來，移位暫存電路400的接收 電路212即可接收前M級(例如為前1級)移位暫存電路輸出之掃描訊號GN-1或STN-1，並根據掃描訊號GN-1或STN-1控制開關T2B的第一端的電壓位準；而移位暫存電路400的下拉電路220則可根據後N級(例如為後2級)移位暫存電路輸出之掃描訊號GN+2或STN+2下拉移位暫存電路400的節點QN之電壓位準。
第7圖為本發明之移位暫存電路500的電路圖，第8圖為本發明之移位暫存器600的電路圖，移位暫存器600包含多級移位暫存電路500_1至500_5，且每一級移位暫存電路的架構皆與移位暫存電路500的架構相同。移位暫存電路500包含開關T5A、輸入電路510、下拉電路520及下拉穩壓電路530。開關T5A具有第一端，第二端及控制端，開關T5A的第一端用以接收時脈訊號CK，開關T5A的第二端為移位暫存電路500的輸出端ON，用以輸出移位暫存電路500的掃描訊號GN，開關T5A的控制端電性耦接於移位暫存電路500的節點QN。輸入電路510係用以接收前M級(例如為前1級)移位暫存電路輸出之掃描訊號GN-1，並根據掃描訊號GN-1上拉移位暫存電路500的節點QN之電壓位準。以第8圖的移位暫存器600為例，移位暫存電路500_2的前M級(例如為前1級)移位暫存電路即為移位暫存電路500_1，因此移位暫存電路500_2的輸入電路係用以接收移位暫存電路500_1所輸出的掃描訊號G1。下拉電路520包含開關T5E和下拉控制電路522。開關T5E具有第一端、第二端及控制端FN，開關T5E的第一端電性耦接於移位暫存電路500的節點QN，開關T5E的第二端電性耦接於開關T5A的第二端。下拉控制電路522電性耦接於開關T5E的控制端FN，並用以接收時脈訊號CK及後N級(例如為後2級)移位暫存電路輸出之掃描訊號GN+2；以第8圖的移位暫存器600為例，移位暫存電路500_2的後N級(例如為後2級)移位暫存電路即為移位暫存電路500_4，因此移位暫存電路500_2的下拉控制電路係接收移位暫存電路500_4所輸出的掃描訊號G4。此外，下拉控制電路522可接收時脈訊號CK及後N級(例如為後2級)移位暫存電路輸出之掃描訊號GN+2， 並且根據時脈訊號CK及後N級(例如為後2級)移位暫存電路輸出之掃描訊號GN+2，在掃描訊號GN具有閘極高電壓位準VGH時，上拉開關T5E的控制端FN之電壓位準，並在掃描訊號GN+2具有閘極高電壓位準VGH時，上拉開關T5E的控制端FN之電壓位準，以下拉開關T5A的第二端之電壓位準。下拉穩壓電路530係電性耦接於移位暫存電路500的節點QN、開關T5A的第二端，及後N級(例如為後2級)移位暫存電路的節點QN+2，下拉穩壓電路530係用以依據移位暫存電路500的節點QN之電壓位準，下拉移位暫存電路500的節點QN及開關T5A的第二端之電壓位準。在本發明之一實施例中，移位暫存電路500還包含電容C1，電容C1係電性連接於開關T5A的控制端及開關T5A的第二端之間。
在第7圖中，輸入電路520包含開關T5B。開關T5B具有第一端、第二端及控制端，開關T5B的第一端接收前M級(例如為前1級)移位暫存電路輸出之掃描訊號GN-1，開關T5B的二端電性耦接於移位暫存電路500的節點QN，開關T5B的控制端電性耦接於開關T5B的第一端。此外，移位暫存電路500的下拉控制電路522包含電容C2及開關T5F。電容C2具有第一端及第二端，電容C2的第一端用以接收時脈訊號CK，及電容C2的第二端電性耦接於開關T5E的控制端FN。開關T5F具有第一端、第二端及控制端，開關T5F的第一端接收後N級(例如為後2級)移位暫存電路輸出之掃描訊號GN+2，開關T5F的第二端電性耦接於電容C2的第二端，及開關T5F的控制端電性耦接於開關T5F的第一端。
移位暫存電路500的下拉穩壓電路530包含開關T5G、T5H、T5I、T5J、T5K、T5L、T5M、T5N及T5O。開關T5G的第一端接收閘極高電壓位準VGH，開關T5G的控制端電性耦接於開關T5G的第一端。開關T5H的第一端電性耦接於開關T5G的第一端，開關T5H的控制端電性耦接於開關T5G的第二端。開關T5I的第一端電性耦接於開關T5G的第二端，開關T5I的第二端電性耦接於系統電壓端VSS，及開關T5I的控制端電性耦接於後N級(例 如為後2級)移位暫存電路的節點QN+2。開關T5J的第一端電性耦接於開關T5H的第二端，開關T5J的第二端電性耦接於系統電壓端VSS，及開關T5J的控制端電性耦接於後N級(例如為後2級)移位暫存電路的節點QN+2。開關T5K的第一端電性耦接於開關T5G的第二端，開關T5K的第二端電性耦接於系統電壓端VSS，開關T5K的控制端電性耦接於移位暫存電路500的節點QN。開關T5L的第一端電性耦接於開關T5H的第二端，開關T5L的第二端電性耦接於系統電壓端VSS，開關T5L的控制端電性耦接於移位暫存電路500的節點QN。開關T5M的第一端電性耦接於移位暫存電路500的節點QN，開關T5M的第二端電性耦接於開關T5A的第二端，開關T5M的控制端電性耦接於開關T5H的第二端。開關T5N的第一端電性耦接於開關T5A的第二端，開關T5N的第二端電性耦接於系統電壓端VSS，開關T5N的控制端電性耦接於開關T5H的第二端。開關T5O的第一端電性耦接於開關T5E的控制端FN，開關T5O的第二端電性耦接於系統電壓端VSS，及開關T5O的控制端電性耦接於開關T5H的第二端。
移位暫存器600可用於顯示面板的閘極驅動器，而移位暫存器600中多級的移位暫存電路即可用來提供複數個閘極訊號，以控制顯示面板的畫素之開啟與關閉。在第8圖中，移位暫存電路500_1至500_5會分別由其輸出端O1至O5將掃描訊號G1至G5輸出至對應的閘極線(或稱掃描線)，以依序地開啟顯示面板各列的畫素。移位暫存電路500_2至500_5會分別接收其前一級移位暫存電路500_1至500_4的掃描訊號G1至G4，而移位暫存電路500_1則會接收第一起始訊號SP。此外，移位暫存電路500_1至移位暫存電路500_3分別電性耦接至後N級(例如為後2級)移位暫存電路500_3至移位暫存電路500_5的節點Q3至Q5以及輸出端O3至O5。於一實施例中，移位暫存電路500_1會優先發出其閘極驅動訊號G1，然後移位暫存電路500_2、500_3、500_4會跟著依序發出其閘極驅動訊號G2、G3、G4，而500_5則是五個移位暫存電路500_1至500_5當中最慢發出閘極驅動訊號G5的移位暫存 器。
此外，移位暫存電路500_1至500_5會分別接收時脈訊號HC1、HC2、HC3、HC4及HC1。其中時脈訊號HC1、HC2、HC3和HC4的電壓位準會在閘極高電壓位準VGH及閘極低電壓位準VGL之間切換。此外，每一個時脈訊號HC1至HC4會每隔一個週期由閘極低電壓位準VGL被提升至閘極高電壓位準VGH，且時脈訊號HC1至HC4不同時為閘極高電壓位準VGH。以第9圖為例，時脈訊號HC1、HC2、HC3及HC4的周期為TP，且分別在時段T1、T2、T3及T4依序地為閘極高電壓位準VGH。於本發明之一實施例中，時脈訊號HC2係落後時脈訊號HC1四分之一個週期TP，時脈訊號HC3係落後時脈訊號HC1二分之一個週期TP，而時脈訊號HC4則落後時脈訊號HC1四分之三個週期TP，然而本發明之時脈訊號間的相位關係並不以此為限。
第9圖為第8圖之移位暫存電路600中，移位暫存電路500_2之操作時序圖。於時段T1期間，時脈訊號HC2為閘極低電壓位準VGL，掃描訊號G1為閘極高電壓位準VGH，閘極驅動訊號G4為閘極低電壓位準VGL，而移位暫存電路500_4的節點Q4為閘極低電壓位準VGL。此時移位暫存電路500_2的開關T5B被導通，而將移位暫存電路500_2的節點Q2的電壓位準上拉到閘極高電壓位準VGH。開關T5A因而被導通，使得掃描訊號G2的電壓位準被控制在與時脈訊號HC2相同的閘極低電壓位準VGL。此時開關T5G、T5K和T5L皆被導通，然而T5K的驅動能力較開關T5G為大，因此開關T5H的控制端被維持在閘極低電壓位準VGL而被截止，開關T5H的第二端之電壓位準則被導通的開關T5L同樣維持在閘極低電壓位準VGL，導致開關T5M、T5N級T5O皆被截止。另外，開關T5E、T5F、T5I及T5J也皆為截止狀態。
於時段T2期間，掃描訊號G1回到閘極低電壓位準VGL，掃描訊號G4維持在閘極低電壓位準VGL，時脈訊號HC2變為閘極高電壓位準 VGH，而移位暫存電路500_4的節點Q4仍為閘極低電壓位準VGL。此時開關T5B被截止，而T5A仍被導通並將掃描訊號G2的電壓位準上拉至與時脈訊號HC2相同的閘極高電壓位準VGH。節點Q2的電壓位準則因為電容C1的耦合效應(coupling effect)而被提升至約兩倍的閘極高電壓位準VGH(即2VGH)。開關T5G、T5K和T5L仍被導通，而開關T5H、T5I、T5J、T5M、T5N及T5O則仍皆被截止。開關T5F被截止。
此外在時段T2期間，由於時脈訊號HC2為閘極高電壓位準，因此開關T5E的控制端FN與開關T5E的第二端具有相同的電壓位準而處於截止狀態，且由於開關T5E的第二端係電性耦接於其輸出端O2，因此開關T5E的汲極-源極電壓差Vds約為一倍高電壓位準VGH。第10圖為電晶體開關之驅動電流Id對閘極電壓Vg和汲極-源極電壓Vds的關係圖。在第10圖中，汲極-源極電壓Vds_1、Vds_2及Vds_3的大小關係為Vds_1>Vds_2>Vds_1，因此從第10圖可得知，即便在閘極-源極電壓Vgs接近零時，較大的汲極-源極電壓差Vds仍可能會造成較大的漏電流。因此透過降低開關T5E的汲極-源極電壓差Vds，即可改善先前技術中因為開關的汲極-源極電壓差Vds過大(約兩倍高電壓位準2VGH)而導致在節點QN上出現的漏電流，以及因為漏電流而導致開關驅動能力降低的問題。此外，由於開關T5E的控制端FN與開關T5E的第二端具有相同的電壓位準，因此亦可避免因為開關的閘極-源極電壓差Vgs負偏過大而使漏電流增加。
於時段T3期間，掃描訊號G1和G4皆維持在閘極低電壓位準VGL，時脈訊號HC2變為閘極低電壓位準VGL，而移位暫存電路500_4的節點Q4變為閘極高電壓位準VGH。此時開關T5B被截止，而開關T5A持續導通並將掃描訊號G2的電壓位準下拉至與時脈訊號HC2相同的閘極低電壓位準VGL。開關T5G、T5I、T5J、T5K和T5L被導通，而開關T5H、T5M、T5N及T5O則仍皆被截止。而開關T5E和T5F亦為截止狀態。
於時段T4期間，掃描訊號G1維持在閘極低電壓位準VGL，掃描 訊號G4變為閘極高電壓位準VGH，時脈訊號HC2仍為閘極低電壓位準VGL，而移位暫存電路500_4的節點Q4變為兩倍閘極高電壓位準2VGH。開關T5B仍被截止，而開關T5E和T5F被導通，使得節點Q2的電壓位準被下拉到閘極低電壓位準VGL。開關T5A、T5K和T5L因此被截止，開關T5G仍持續導通，然而因為開關T5I及T5J仍為導通狀態，因此開關T5G與開關T5H的第二端之電壓位準皆被下拉至閘極低電壓位準VGL，使得開關T5H、T5M、T5N及T5O仍皆為截止狀態，因此開關T5E的控制端FN之電壓位準不會被下拉，而使開關T5E能穩定地導通並將節點Q2的電壓位準維持在閘極低電壓位準。
從上述實施例中可以得知，移位暫存電路500_2的下拉控制電路522可在移位暫存電路500_2輸出的掃描訊號G2為閘極高電壓位準VGH時，將開關T5E的控制端FN之電壓位準提升至與開關T5E的第二端之電壓位準相同準而維持在截止狀態，且移位暫存電路500_2中開關T5E的第二端係電性耦接於其輸出端O2，因此可減少開關T5E的汲極-源極電壓差Vds，進而減少於移位暫存電路500_2的節點Q2上之漏電流，以確保移位暫存器600所輸出的閘極驅動訊號之波形的正確性，並避免顯示面板的錯充或誤判。
另外，利用本發明之移位暫存器作為顯示面板的閘極驅動器時，其所輸出的掃描訊號可能會受到顯示面板的負載影響，使得波形無法迅速變換而產生誤差。第11圖為本發明一實施例之移位暫存電路700。相較於移位暫存電路500，移位暫存電路700另包含開關T7D。開關T7D具有第一端、第二端及控制端，開關T7D的第一端用以接收時脈訊號CK，開關T7D的第二端用以輸出掃描訊號STN，及開關T7D的控制端電性耦接於移位暫存電路700的節點QN。由於開關T7D的連線架構與開關T5A相同，因此掃描訊號STN及掃描訊號GN亦具有相同的時序及電壓位準，且掃描訊號STN並未做為顯示面板的掃描訊號，波型變化較為準確。如此一來，移位暫存電路700的輸入電路510即可接收前M級(例如為前1級)移位暫存電路輸出之掃描訊號 GN-1或掃描訊號STN-1，而下拉控制電路522即可用以接收後N級(例如為後2級)移位暫存電路輸出之掃描訊號GN+2或STN+2。
第12圖說明本發明的一實施例之移位暫存電路800。移位暫存電路800的開關T5A及下拉電路520分別與移位暫存電路500的開關T5A及下拉電路520具有相同的電路架構。另外，移位暫存電路800還包含輸入電路810、第一下拉穩壓電路830及第二下拉穩壓電路840。輸入電路810包含開關T8B及接收電路812。開關T8B的第二端電性耦接於移位暫存電路800的節點QN，開關T8B的控制端電性耦接於前M級(例如為前1級)移位暫存電路的節點QN-1。接收電路812則係用以接收前M級(例如為前1級)移位暫存電路輸出之掃描訊號GN-1，及在掃描訊號GN具有高電壓位準VGH時，減少開關T8B的第一端與移位暫存電路800的節點QN之間的電位差，並使開關T8B的控制端之電壓位準與開關T8B的第一端之電壓位準相等，以減少於移位暫存電路800的節點QN上之漏電流。第一下拉穩壓電路830及第二下拉穩壓電路840具有相同的電路架構，其皆係電性耦接於移位暫存電路800的節點QN、開關T5E的控制端FN、開關T5A的第二端ON、後N級(例如為後2級)移位暫存電路的節點QN+2並分別接收致能訊號LC1和LC2，用以依據致能訊號LC1或LC2、移位暫存電路800的節點QN及後N級(例如為後2級)移位暫存電路的節點QN+2之電壓位準，下拉移位暫存電路800的節點QN、開關T5E的控制端FN及開關T5A的第二端ON之電壓位準。
在本發明之一實施例中，接收電路812包含開關T8C，開關T8C的第一端接收前M級(例如為前1級)移位暫存電路輸出之掃描訊號GN-1，開關T8C的第二端電性耦接於開關T8B的第一端，而開關T8C的控制端電性耦接於開關T8C的第一端。第一下拉穩壓電路830包含開關T8G、T8H、T8I、T8J、T8K、T8L、T8M、T8N及T8O。開關T8G的第一端接收致能訊號LC1，開關T8G的控制端電性耦接於開關T8G的第一端。開關T8H的第一端電性耦接於開關T8G的第一端，開關T8H的控制端電性耦接於開關T8G的第二 端。開關T8I的第一端電性耦接於開關T8G的第二端，開關T8I的第二端電性耦接於系統電壓端VSS，及開關T8I的控制端電性耦接於後N級(例如為後2級)移位暫存電路的節點QN+2。開關T8J的第一端電性耦接於開關T8H的第二端，開關T8J的第二端電性耦接於系統電壓端VSS，及開關T8J的控制端電性耦接於後N級(例如為後2級)移位暫存電路的節點QN+2。開關T8K的第一端電性耦接於開關T8G的第二端，開關T8K的第二端電性耦接於系統電壓端VSS，開關T8K的控制端電性耦接於移位暫存電路800的節點QN。開關T8L的第一端電性耦接於開關T5H的第二端，開關T8L的第二端電性耦接於系統電壓端VSS，開關T8L的控制端電性耦接於移位暫存電路800的節點QN。開關T8M的第一端電性耦接於移位暫存電路800的節點QN，開關T8M的第二端電性耦接於開關T5A的第二端，開關T8M的控制端電性耦接於開關T8H的第二端。開關T8N的第一端電性耦接於開關T5A的第二端，開關T8N的第二端電性耦接於系統電壓端VSS，開關T8N的控制端電性耦接於開關T8H的第二端。開關T8O的第一端電性耦接於開關T5E的控制端FN，開關T8O的第二端電性耦接於系統電壓端VSS，及開關T8O的控制端電性耦接於開關T8H的第二端。第二下拉穩壓電路840包含開關T8P、T8Q、T8R、T8S、T8T、T8U、T8V、T8W及T8X。開關T8P的第一端接收致能訊號LC2，開關T8P的控制端電性耦接於開關T8P的第一端。開關T8Q的第一端電性耦接於開關T8P的第一端，開關T8Q的控制端電性耦接於開關T8P的第二端。開關T8R的第一端電性耦接於開關T8P的第二端，開關T8R的第二端電性耦接於系統電壓端VSS，及開關T8R的控制端電性耦接於後N級(例如為後2級)移位暫存電路的節點QN+2。開關T8S的第一端電性耦接於開關T8Q的第二端，開關T8S的第二端電性耦接於系統電壓端VSS，及開關T8S的控制端電性耦接於後N級(例如為後2級)移位暫存電路的節點QN+2。開關T8T的第一端電性耦接於開關T8P的第二端，開關T8T的第二端電性耦接於系統電壓端VSS，開關T8T的控制端電性耦接於移位暫存電路800的節點QN。開關T8U的第一 端電性耦接於開關T8Q的第二端，開關T8U的第二端電性耦接於系統電壓端VSS，開關T8U的控制端電性耦接於移位暫存電路800的節點QN。開關T8V的第一端電性耦接於移位暫存電路800的節點QN，開關T8V的第二端電性耦接於開關T5A的第二端，開關T8V的控制端電性耦接於開關T8Q的第二端。開關T8W的第一端電性耦接於開關T5A的第二端，開關T8W的第二端電性耦接於系統電壓端VSS，開關T8W的控制端電性耦接於開關T8Q的第二端。開關T8X的第一端電性耦接於開關T5E的控制端FN，開關T8X的第二端電性耦接於系統電壓端VSS，及開關T8X的控制端電性耦接於開關T8Q的第二端。
於本發明之一實施例中，致能訊號LC1和LC2為低頻訊號，其電壓位準會每隔一個週期Tf於閘極低電壓位準VGL及閘極高電壓位準VGH之間切換，當致能訊號LC1處於閘極低電壓位準VGL時，致能訊號LC2則會處於閘極高電壓位準VGH；而當致能訊號LC1處於閘極高電壓位準VGH時，致能訊號LC2則處於閘極低電壓位準VGL。亦即，第一下拉穩壓電路830和第二下拉穩壓電路840可以輪流運作以完成下拉移位暫存電路800的節點QN、開關T5E的控制端FN及開關T5A的第二端ON之電壓位準的功能。如此一來，即可避免下拉穩壓電路中的電晶體開關因為長時間的固定偏壓導致特性偏移而使驅動能力下降。
第13圖為本發明之移位暫存器900的電路圖。移位暫存器900可用於顯示面板的閘極驅動器，而移位暫存器900中多級的移位暫存器即可用來提供複數個閘極訊號，以控制顯示面板的畫素之開啟與關閉。在第13圖中，移位暫存電路800_1至800_5會分別由其輸出端O1至O5將掃描訊號G1至G5輸出至對應的閘極線(或稱掃描線)，以依序地開啟顯示面板各列的畫素。移位暫存電路800_2至800_5會分別接收其前M級(例如為前1級)移位暫存電路800_1至800_4的掃描訊號G1至G4，而移位暫存電路800_1則會接收第一起始訊號SP。移位暫存電路800_2至移位暫存電路800_5分別電性 耦接至前M級(例如為前1級)移位暫存電路800_1至移位暫存電路800_4的節點Q1至Q4。而移位暫存電路800_1則會接收第二起始訊號SP_Q。此外，移位暫存電路800_1至移位暫存電路800_3分別電性耦接至後N級(例如為後2級)移位暫存電路800_3至移位暫存電路800_5的節點Q3至Q5以及輸出端O3至O5。於一實施例中，移位暫存電路800_1會優先發出其閘極驅動訊號G1，然後移位暫存電路800_2、800_3、800_4會跟著依序發出其閘極驅動訊號G2、G3、G4，而800_5則是五個移位暫存電路800_1至800_5當中最慢發出閘極驅動訊號G5的移位暫存器。
此外，移位暫存電路800_1至800_5會分別接收時脈訊號HC1、HC2、HC3、HC4及HC1。其中時脈訊號HC1、HC2、HC3和HC4的電壓位準會在閘極高電壓位準VGH及閘極低電壓位準VGL之間切換。此外，每一個時脈訊號HC1至HC4會每隔一個週期由閘極低電壓位準VGL被提升至閘極高電壓位準VGH，且時脈訊號HC1至HC4不同時為閘極高電壓位準VGH。以第14圖為例，時脈訊號HC1、HC2、HC3及HC4的周期為TP，且分別在時段T1、T2、T3及T4依序地為閘極高電壓位準VGH。於本發明之一實施例中，時脈訊號HC2係落後時脈訊號HC1四分之一個週期TP，時脈訊號HC3係落後時脈訊號HC1二分之一個週期TP，而時脈訊號HC4則落後時脈訊號HC1四分之三個週期TP，然而本發明之時脈訊號間的相位關係並不以此為限。
第14圖為第13圖之移位暫存電路900中移位暫存電路800_2之操作時序圖。在第14圖的實施例中，致能訊號LC1係維持在閘極高電壓位準VGH，而致能訊號LC2皆為閘極低電壓位準VGL，亦即，移位暫存電路800_2係利用第一下拉穩壓電路830來將下拉其節點Q2、掃描訊號GN及開關T5E的控制端FN的電壓位準。然而如同前面所說明的，致能訊號LC1和LC2可以每隔一個週期Tf於閘極低電壓位準VGL及閘極高電壓位準VGH之間切換，而當致能訊號LC1係維持在閘極低電壓位準VGL，且致能訊號LC2係 為閘極高電壓位準VGH時，移位暫存電路800_2即可利用第二下拉穩壓電路840來將下拉其節點Q2、掃描訊號GN及開關T5E的控制端FN的電壓位準。由於其操作原理並無不同，因此以下僅就致能訊號LC1係在閘極高電壓位準VGH且致能訊號LC2係在閘極低電壓位準VGL的情況下說明。
於第14圖的時段T1期間，時脈訊號HC2為閘極低電壓位準VGL，掃描訊號G1為閘極高電壓位準VGH，閘極驅動訊號G4為閘極低電壓位準VGL，移位暫存電路800_1的節點Q1具有兩倍的閘極高電壓位準VGH，亦即2VGH，而移位暫存電路800_4的節點Q4為閘極低電壓位準VGL。此時開關T8C被導通，且由於移位暫存電路800_1的節點Q1具有較高的電壓位準，因此開關T8B的控制端及第二端之間的壓差較大，而可將節點Q2的電壓位準上拉到閘極更接近高電壓位準VGH。開關T5A因而被導通，使得掃描訊號G2的電壓位準被控制在與時脈訊號HC2相同的閘極低電壓位準VGL。此時開關T8G、T8K和T8L皆被導通，然而T8K的驅動能力較開關T8G為大，因此開關T8H的控制端被維持在閘極低電壓位準VGL而被截止，開關T8H的第二端之電壓位準則被導通的開關T8L同樣維持在閘極低電壓位準VGL，導致開關T8M、T8N級T8O皆被截止。另外，開關T5E、T5F、T8I及T8J也皆為截止狀態。
於時段T2期間，掃描訊號G1回到閘極低電壓位準VGL，掃描訊號G4維持在閘極低電壓位準VGL，時脈訊號HC2變為閘極高電壓位準VGH，移位暫存電路800_1的節點Q1具有閘極高電壓位準VGH，而移位暫存電路800_4的節點Q4仍為閘極低電壓位準VGL。此時開關T8C被截止，開關T8B的控制端與開關T8B的第一端具有相同的電壓位準，因此亦為截止狀態。T5A仍被導通並將掃描訊號G2的電壓位準上拉至與時脈訊號HC2相同的閘極高電壓位準VGH。節點Q2的電壓位準則因為電容C1的耦合效應(coupling effect)而被提升至約兩倍的閘極高電壓位準VGH(即2VGH)。開關T8G、T8K和T8L仍被導通，而開關T8H、T8I、T8J、T8M、T8N及T8O則 仍皆被截止。開關T5F被截止。此外在時段T2期間，由於時脈訊號HC2為閘極高電壓位準，因此開關T5E的控制端FN與開關T5E的第二端具有相同的電壓位準而處於截止狀態，且由於開關T5E的第二端係電性耦接於輸出端O2，因此開關T5E的汲極-源極電壓差Vds約為一倍高電壓位準VGH。另外，由於開關T8B及T8C皆為截止狀態，因此開關T8B的第一端是仍會先維持在閘極高電壓位準VGH，而開關T8B的汲極-源極電壓差Vds則約為一倍高電壓位準VGH。如此一來，便可減少先前技術中，因為開關的汲極-源極電壓差Vds過大導致在節點QN上經由開關T5E及T8B所流出的漏電流，也因此可改善因為漏電流而導致開關驅動能力降低的問題。此外，由於開關T5E的控制端FN與開關T5E的第二端具有相同的電壓位準，而開關T8B的控制端之電壓位準與開關T8B的第一端之電壓位準亦相同，因此可避免因為開關的閘極-源極電壓差Vgs負偏過大而使漏電流增加。
於時段T3期間，掃描訊號G1和G4皆維持在閘極低電壓位準VGL，時脈訊號HC2變為閘極低電壓位準VGL，移位暫存電路800_1的節點Q1具有閘極低電壓位準VGL，而移位暫存電路800_4的節點Q4變為閘極高電壓位準VGH。此時開關T8B被截止，而開關T5A持續導通並將掃描訊號G2的電壓位準下拉至與時脈訊號HC2相同的閘極低電壓位準VGL。開關T8G、T8I、T8J、T8K和T8L被導通，而開關T8H、T8M、T8N及T8O則仍皆被截止。而開關T5E和T5F亦為截止狀態。
於時段T4期間，掃描訊號G1維持在閘極低電壓位準VGL，掃描訊號G4變為閘極高電壓位準VGH，時脈訊號HC2仍為閘極低電壓位準VGL，移位暫存電路800_1的節點Q1仍具有閘極低電壓位準VGL，而移位暫存電路800_4的節點Q4變為兩倍閘極高電壓位準2VGH。開關T8C和T8B仍被截止，而開關T5E和T5F被導通，使得節點Q2的電壓位準被下拉到閘極低電壓位準VGL。開關T5A、T8K和T8L因此被截止，開關T8G仍持續導通，然而因為開關T8I及T8J仍為導通狀態，因此開關T8G與開關T8H的 第二端之電壓位準皆被下拉至閘極低電壓位準VGL，使得開關T8H、T8M、T8N及T8O仍皆為截止狀態，因此開關T5E的控制端FN之電壓位準不會被下拉，而使開關T5E能穩定地導通並將節點Q2的電壓位準維持在閘極低電壓位準。
從上述實施例中可以得知，移位暫存電路800_2的下拉控制電路522可在移位暫存電路800_2輸出的掃描訊號G2為閘極高電壓位準VGH時，將開關T5E的控制端FN之電壓位準提升至與開關T5E的第二端之電壓位準相同準而維持在截止狀態，且開關T5E的第二端係電性耦接於輸出端O2，因此可減少開關T5E的汲極-源極電壓差Vds，進而減少於移位暫存電路500_2的節點Q2上之漏電流。此外，移位暫存電路800_2的接收電路812及開關T8B可根據前M級(例如為前1級)移位暫存電路800_1的節點Q1之電壓位準及前M級(例如為前1級)移位暫存電路800_1輸出的掃描訊號G1，減少開關T8B之的第一端與移位暫存電路800_2的節點Q2之間的電位差，並使開關T8B的控制端之電壓位準與開關T8B的第一端之電壓位準相等，以減少於移位暫存電路800_2的節點Q2上之漏電流。如此一來便可確保移位暫存器900所輸出的閘極驅動訊號之波形的正確性，並避免顯示面板的錯充或誤判。
第15圖為本發明一實施例之移位暫存器600的驅動方法1000。移位暫存器600包含多級移位暫存電路500_1至500_5，且每級移位暫存電路500_1至500_5皆與第7圖中的移位暫存電路500具有相同架構。移位暫存器600的驅動方法包含以下步驟：S1000：使輸入電路510接收前M級(例如為前1級)移位暫存電路輸出之具有閘極高電壓位準VGH之掃描訊號GN-1，以使輸入電路510上拉開關T5A的控制端QN之電壓位準；S1100：使開關T5A的第一端及下拉控制電路522接收時脈訊號CK，其中時脈訊號CK具有第一高電壓位準；S1120：使開關T5A的第二端輸出具有第一高電壓位準VGH 之掃描訊號GN；S1140：使電容C1將開關T5A的控制端之電壓位準耦合至第二高電壓位準2VGH，其中第二高電壓位準2VGH高於第一高電壓位準VGH；S1160：使下拉控制電路522上拉開關T5E的控制端FN之電壓位準，以減少自開關T5A的控制端QN流經開關T5E的漏電流；S1200：使時脈訊號CK具有低電壓位準VGL；S1220：使開關T5A的第二端之電壓位準下拉至低電壓位準VGL；及S1240：使電容C1下拉開關T5A的控制端QN之電壓位準；及S1260：使電容C2下拉開關T5E的控制端FN之電壓位準至低電壓位準VGL。
此外，為能適時地將開關T5A的控制端QN之電壓位準下拉至低電壓位準VGL，移位暫存器600的驅動方法1000還可包含以下步驟：S1300：使下拉控制電路512接收後N級(例如為後2級)移位暫存電路輸出之具有第一高電壓位準VGH之掃描訊號GN+2；S1320：使下拉穩壓電路530停止將開關T5E的控制端FN之電壓位準下拉至低電壓位準VGL；S1340：使開關T5E下拉開關T5A的控制端QN之電壓位準。
從上述實施例可以得知，移位暫存器600的驅動方法1000，可以減少開關T5E的汲極-源極電壓差Vds，進而減少於移位暫存電路500的節點Q2上之漏電流。如此一來便可確保移位暫存器600所輸出的閘極驅動訊號之波形的正確性，並避免顯示面板的錯充或誤判。
綜上所述，本發明之實施例所提供之移位暫存器及其驅動方法，可在輸出閘級驅動訊號時，減少移位暫存電路內部開關的汲極-源極電壓差Vds，並使其閘極及源極電壓之電壓位準相等，以減少於移位暫存電路內部節 點上產生的漏電流，進而確保移位暫存器所輸出的閘極驅動訊號之波形的正確性，而能避免顯示面板的錯充或誤判。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
500‧‧‧移位暫存電路
510‧‧‧上拉電路
520‧‧‧下拉電路
530‧‧‧下拉穩壓電路
C1、C2‧‧‧電容
T5A、T5B、T5E、T5F‧‧‧開關
T5G至T5O‧‧‧開關
CK‧‧‧時脈訊號
QN、QN-1、QN+2、FN‧‧‧節點
ON‧‧‧輸出端
GN、GN+1、GN+2‧‧‧掃描訊號
VGH‧‧‧閘極高電壓位準
VSS‧‧‧系統電壓端

Claims (11)

  1. 一種移位暫存器，包括多級移位暫存電路，每一移位暫存電路包含：一第一開關，具有一第一端，一第二端及一控制端，該第一開關的該第一端用以接收一時脈訊號，該第一開關的該第二端用以輸出該級移位暫存電路的一第一掃描訊號，該第一開關的該控制端電性耦於接該級移位暫存電路的一節點；一輸入電路，包含：一第二開關，具有一第一端、一第二端及一控制端，該第二開關的該第二端電性耦接於該級移位暫存電路的該節點，該第二開關的該控制端電性耦接於該些移位暫存電路中一前M級移位暫存電路的一節點，M為一正整數；及一接收電路，電性耦接該第二開關的第一端，用以接收該前M級移位暫存電路輸出之一掃描訊號，並根據該掃描訊號控制該第二開關的第一端之電壓位準；一下拉電路，電性耦接於該級移位暫存電路的該節點，用以根據該些移位暫存電路中一後N級移位暫存電路輸出之一掃描訊號下拉該級移位暫存電路的該節點之電壓位準，N為一正整數；及一下拉穩壓電路，電性耦接於該級移位暫存電路的該節點及該第一開關的該第二端，用以依據該級移位暫存電路的該節點之電壓位準，下拉該級移位暫存電路的該節點及該第一開關的該第二端之電壓位準。
  2. 如請求項1所述之移位暫存器，其中每一移位暫存電路另包含：一第三開關，具有一第一端、一第二端及一控制端，該第三開關的該第一端用以接收該時脈訊號，該第三開關的該第二端用以輸出一第二掃描訊號，及該第三開關的該控制端電性耦接於該級移位暫存電路 的該節點；其中該接收電路接收該前M級移位暫存電路輸出之該掃描訊號係接收該前M級移位暫存電路輸出之一第一掃描訊號或該前M級移位暫存電路輸出之一第二掃描訊號，及該下拉電路用以根據該後N級移位暫存電路輸出之該掃描訊號下拉該級移位暫存電路的該節點之電壓位準係根據該後N級移位暫存電路輸出之一第一掃描訊號或該後N級移位暫存電路輸出之一第二掃描訊號下拉該級移位暫存電路的該節點之電壓位準。
  3. 如請求項1所述之移位暫存器，其中每一移位暫存電路之該下拉電路包含：一第四開關，具有一第一端、一第二端及一控制端，該第四開關的該第一端電性耦接於該級移位暫存電路的該節點，該第四開關的該第二端電性耦接於該第一開關的該第二端；一電容，具有一第一端及一第二端，該電容的該第一端用以接收該時脈訊號，及該電容的該第二端電性耦接於該第四開關的該控制端；及一第五開關，具有一第一端、一第二端及一控制端，該第五開關的該第一端接收該後N級移位暫存電路輸出之該掃描訊號，該第五開關的該第二端電性耦接於該電容的該第二端，及該第五開關的該控制端電性耦接於該第五開關的該第一端。
  4. 一種移位暫存器，包括多級移位暫存電路，每一移位暫存電路包含：一輸入電路，用以接收該些移位暫存電路中一前M級移位暫存電路輸出之一掃描訊號，並根據該訊號上拉該級移位暫存電路的一節點之電壓位準，M為一正整數；一第一開關，具有一第一端，一第二端及一控制端，該第一開關的該第一端用以接收一時脈訊號，該第一開關的該第二端用以輸出該級移位暫存電路的一第一掃描訊號，該第一開關的該控制端電性耦接該 級移位暫存電路的該節點；一下拉電路，包含：一第二開關，具有一第一端，一第二端及一控制端，該第二開關的該第一端電性耦接於該級移位暫存電路的該節點，該第二開關的該第二端電性耦接於該第一開關的該第二端；及一下拉控制電路，用以接收該時脈訊號及該些移位暫存電路中一後N級移位暫存電路輸出之一掃描訊號，並且根據該時脈訊號及該後N級移位暫存電路輸出之該掃描訊號，在該第一掃描訊號具有該高電壓位準時，上拉該第二開關的該控制端之電壓位準，並在該後N級移位暫存電路輸出之該掃描訊號具有該高電壓位準時，上拉該第二開關的該控制端之電壓位準，以下拉該級移位暫存電路的該節點之電壓位準，N為一正整數；及一第一下拉穩壓電路，電性耦接於該級移位暫存電路的該節點、該第一開關的該第二端、該後N級移位暫存電路的一節點，用以依據該級移位暫存電路的該節點及該後N級移位暫存電路的該節點之電壓位準，下拉該級移位暫存電路的該節點及該第一開關的該第二端之電壓位準。
  5. 如請求項4所述之移位暫存器，另包含：一第三開關，具有一第一端、一第二端及一控制端，該第三開關的該第一端用以接收該時脈訊號，該第三開關該的該第二端用以輸出一第二掃描訊號，及該第三開關的該控制端電性耦接於該級移位暫存電路的該節點；其中該輸入電路接收該前M級移位暫存電路輸出之該掃描訊號係該前M級移位暫存電路輸出的一第一掃描訊號或該前M級移位暫存電路輸出的一第二掃描訊號，及該下拉控制電路接收該後N級移位暫存電路輸出之該掃描訊號係為該後N級移位暫存電路輸出的一第一掃描 訊號或該後N級移位暫存電路輸出的一第二掃描訊號。
  6. 如請求項4所述之移位暫存器，其中該輸入電路包含：一第四開關，具有一第一端、一第二端及一控制端，該第四開關的該第二端電性耦接於該級移位暫存電路的該節點，該第四開關的該控制端電性耦接該前M級移位暫存電路的一節點；及一接收電路，用以接收該前M級移位暫存電路輸出之該掃描訊號及在該第一掃描訊號具有該高電壓位準時，減少該第四開關的該第一端與該級移位暫存電路的該節點之間的電位差，並使該第四開關的該控制端之電壓位準與該第四開關的該第一端之電壓位準相等，以減少於該級移位暫存電路的該節點上之一漏電流。
  7. 如請求項4所述之移位暫存器，其中該下拉控制電路包含：一電容，具有一第一端及一第二端，該電容的該第一端用以接收該時脈訊號，及該電容的該第二端電性耦接於該第二開關的該控制端；及一第五開關，具有一第一端、一第二端及一控制端，該第五開關的該第一端接收該後N級移位暫存電路輸出之該掃描訊號，該第五開關的該第二端電性耦接於該電容的該第二端，及該第五開關的該控制端電性耦接於該第五開關的該第一端。
  8. 如請求項4所述之移位暫存器，另包含：一第二下拉穩壓電路，電性耦接於該級移位暫存電路的該節點、該第一開關的該第二端、一第二致能訊號及該後N級移位暫存電路的該節點，用以依據該第二致能訊號、該節點及該後N級移位暫存電路的該節點之電壓位準，下拉該節點及該第一開關的該第二端之電壓位準；其中該第一下拉穩壓電路另接收一第一致能訊號(LC1)，並根據該第一致能訊號下拉該級移位暫存電路的該節點及該第一開關的該第二端之電壓位準，且該第一致能訊號及該第二致能訊號之電壓位準係為 互補。
  9. 如請求項4所述之移位暫存器，其中該第一下拉穩壓電路包含：一第六開關，具有一第一端、一第二端及一控制端，該第六開關的該第一端接收一第一致能訊號，及該第六開關的該控制端電性耦接於該第六開關的該第一端；一第七開關，具有一第一端、一第二端及一控制端，該第七開關的該第一端接收該第一致能訊號，及該第七開關的該控制端電性耦接於該第六開關的該第二端；一第八開關，具有一第一端、一第二端及一控制端，該第八開關的該第一端電性耦接於該第六開關的該第二端，該第八開關的該第二端電性耦接於一系統電壓端，及該第八開關的該控制端電性耦接於該後N級移位暫存電路的該節點；一第九開關，具有一第一端、一第二端及一控制端，該第九開關的該第一端電性耦接於該第七開關的該第二端，該第九開關的該第二端電性耦接於該系統電壓端，及該第九開關的該控制端電性耦接於該後N級移位暫存電路的該節點；及一第十開關，具有一第一端、一第二端及一控制端，該第十開關的該第一端電性耦接於該第二開關的該控制端，該十開關的該第二端電性耦接於該系統電壓端，及該第十開關的該控制端電性耦接於該第七開關的該第二端；其中該第八開關及該第九開關在該後N級移位暫存電路輸出之該掃描訊號具有該高電壓位準時，下拉該第七開關的該第二端之電壓位準，以避免該第十開關下拉該第二開關的該控制端之電壓位準。
  10. 一種移位暫存器的驅動方法，該移位暫存器包括多級移位暫存電路，每一移位暫存電路包含一輸入電路、一第一開關、一電容、一下拉電路及一下拉穩壓電路，該第一開關具有一第一端，一第二端及一控制 端，該第一開關的該控制端電性耦接於該輸入電路，該電容具有一第一端及一第二端，該電容的該第一端電性耦接於該第一開關的該控制端，及該電容的該第二端電性耦接於該第一開關的該第二端，該下拉電路包含一下拉控制電路及一第二開關，該第二開關具有一第一端，一第二端及一控制端，該第二開關的該第一端電性耦接於該第一開關的該控制端，該第二開關的該第二端電性耦接於該第一開關的該第二端，該第二開關的該控制端電性耦接於該下拉控制電路，該下拉穩壓電路電性耦接於該第一開關的該第二端及該第一開關的該控制端，該方法包含：使該輸入電路接收該些移位暫存電路中一前M級移位暫存電路輸出之具有一第一高電壓位準之一掃描訊號，以使該輸入電路上拉該第一開關的該控制端之電壓位準，M為一正整數；使該第一開關的該第一端及該下拉控制電路接收一時脈訊號，其中該時脈訊號具有該第一高電壓位準，以使：該第一開關的該第二端輸出具有該第一高電壓位準之一掃描訊號；該電容將該第一開關的該控制端之電壓位準耦合至一第二高電壓位準，其中該第二高電壓位準高於該第一高電壓位準；及該下拉控制電路上拉該第二開關的該控制端之電壓位準，以減少自該第一開關的該控制端流經該第二開關的一漏電流；及使該時脈訊號具有一低電壓位準，以使：該第一開關的該第二端之電壓位準下拉至該低電壓位準；及該電容下拉該第一開關的該控制端之電壓位準。
  11. 如請求項10所述之方法，其中每一移位暫存電路的該下拉穩壓電路另電性耦接於該第二開關的該控制端及該些移位暫存電路中一後N級移位暫存電路的一第一開關的一控制端，N為一正整數，該方法另包含：使該下拉控制電路接收該後N級移位暫存電路輸出之具有該第一高電壓位準之一掃描訊號，使該下拉穩壓電路停止將該第二開關的該控制 端之電壓位準下拉至該低電壓位準並且使該第二開關下拉該級移位暫存電路的該第一開關的該控制端之電壓位準。
TW103124818A 2014-07-18 2014-07-18 移位暫存器及移位暫存器的驅動方法 TWI541779B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103124818A TWI541779B (zh) 2014-07-18 2014-07-18 移位暫存器及移位暫存器的驅動方法
CN201410443295.XA CN104167166B (zh) 2014-07-18 2014-09-02 移位暂存器及移位暂存器的驱动方法
US14/803,126 US9626890B2 (en) 2014-07-18 2015-07-20 Shift register and method of driving shift register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103124818A TWI541779B (zh) 2014-07-18 2014-07-18 移位暫存器及移位暫存器的驅動方法

Publications (2)

Publication Number Publication Date
TW201604851A TW201604851A (zh) 2016-02-01
TWI541779B true TWI541779B (zh) 2016-07-11

Family

ID=51910950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124818A TWI541779B (zh) 2014-07-18 2014-07-18 移位暫存器及移位暫存器的驅動方法

Country Status (3)

Country Link
US (1) US9626890B2 (zh)
CN (1) CN104167166B (zh)
TW (1) TWI541779B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517575B (zh) * 2014-12-15 2017-04-12 深圳市华星光电技术有限公司 移位寄存器及级传栅极驱动电路
TWI695383B (zh) * 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置
KR102281753B1 (ko) * 2015-04-14 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
TWI556220B (zh) * 2015-06-25 2016-11-01 友達光電股份有限公司 移位暫存器及其輸出訊號下拉方法
CN105118459B (zh) * 2015-09-17 2017-09-26 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
TWI556222B (zh) * 2015-10-29 2016-11-01 友達光電股份有限公司 移位暫存器
CN105469760B (zh) * 2015-12-17 2017-12-29 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
TWI574276B (zh) * 2015-12-23 2017-03-11 友達光電股份有限公司 移位暫存器及其控制方法
US10177757B2 (en) * 2016-12-07 2019-01-08 Hamilton Sundstrand Corporation-Pcss Single event latchup mitigation with sample and hold
TWI625710B (zh) * 2017-04-28 2018-06-01 友達光電股份有限公司 閘極驅動電路與採用其之顯示裝置
TWI618042B (zh) * 2017-05-19 2018-03-11 友達光電股份有限公司 驅動電路及顯示面板
US10460671B2 (en) * 2017-07-04 2019-10-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Lltd Scanning driving circuit and display apparatus
TWI614757B (zh) * 2017-07-06 2018-02-11 友達光電股份有限公司 移位暫存器
US10283067B2 (en) 2017-08-01 2019-05-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA driving circuit and LCD
CN107424575A (zh) * 2017-08-01 2017-12-01 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及液晶面板
TWI623926B (zh) * 2017-08-15 2018-05-11 友達光電股份有限公司 閘極驅動電路
TWI616866B (zh) * 2017-09-12 2018-03-01 友達光電股份有限公司 驅動單元及驅動陣列
CN108231020A (zh) * 2017-12-26 2018-06-29 惠科股份有限公司 移位暂存电路及显示面板
CN108231021A (zh) * 2017-12-26 2018-06-29 惠科股份有限公司 移位暂存电路及显示面板
CN108922485B (zh) * 2018-07-17 2020-06-12 惠科股份有限公司 栅极驱动电路结构、显示面板、以及栅极驱动电路结构的驱动方法
TWI691943B (zh) * 2018-12-14 2020-04-21 友達光電股份有限公司 脈波產生電路
CN110097861A (zh) * 2019-05-20 2019-08-06 深圳市华星光电半导体显示技术有限公司 可降低漏电流的栅极驱动电路及其显示器
CN110189694B (zh) 2019-06-19 2022-04-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法以及栅极驱动电路
TWI726523B (zh) * 2019-12-06 2021-05-01 友達光電股份有限公司 驅動電路
CN111145823B (zh) * 2019-12-25 2022-04-05 武汉天马微电子有限公司 移位寄存器、栅极驱动电路、显示面板以及显示装置
TWI769910B (zh) * 2021-08-11 2022-07-01 友達光電股份有限公司 閘極驅動電路及包含其之顯示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI281673B (en) 2005-02-21 2007-05-21 Au Optronics Corp Shift registers, display panels using same, and improving methods for leakage current
JP5079350B2 (ja) * 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元
US7817771B2 (en) 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
TWI404332B (zh) * 2009-12-11 2013-08-01 Au Optronics Corp 移位暫存器電路
TWI384756B (zh) * 2009-12-22 2013-02-01 Au Optronics Corp 移位暫存器
US8537094B2 (en) * 2010-03-24 2013-09-17 Au Optronics Corporation Shift register with low power consumption and liquid crystal display having the same
TWI413972B (zh) * 2010-09-01 2013-11-01 Au Optronics Corp 移位暫存電路
CN101976580B (zh) * 2010-10-12 2015-06-03 友达光电股份有限公司 可增加驱动能力的第n级移位寄存器及其方法
TWI437822B (zh) * 2010-12-06 2014-05-11 Au Optronics Corp 移位暫存器電路
TWI426486B (zh) * 2010-12-16 2014-02-11 Au Optronics Corp 運用於電荷分享畫素的整合面板型閘極驅動電路
TWI437824B (zh) * 2010-12-29 2014-05-11 Au Optronics Corp 移位暫存器及其驅動方法
TWI493872B (zh) * 2012-07-05 2015-07-21 Au Optronics Corp 移位暫存器
CN102857207B (zh) * 2012-07-25 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN103594118B (zh) * 2012-08-17 2016-09-07 瀚宇彩晶股份有限公司 液晶显示器及其双向移位寄存装置
TWI519073B (zh) * 2013-05-28 2016-01-21 友達光電股份有限公司 移位暫存器電路及其操作方法
CN103489484B (zh) * 2013-09-22 2015-03-25 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103606359A (zh) * 2013-11-21 2014-02-26 友达光电股份有限公司 一种驱动电路及其移位寄存器
US9501989B2 (en) * 2014-04-29 2016-11-22 Shenzhen China Star Optoelectronics Technology Co. Gate driver for narrow bezel LCD

Also Published As

Publication number Publication date
TW201604851A (zh) 2016-02-01
US9626890B2 (en) 2017-04-18
CN104167166A (zh) 2014-11-26
CN104167166B (zh) 2017-04-05
US20160019828A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
TWI541779B (zh) 移位暫存器及移位暫存器的驅動方法
TWI514365B (zh) 閘極驅動電路及移位暫存器
TWI512703B (zh) 移位暫存電路及移位暫存器
JP5618821B2 (ja) 双方向シフトレジスタ及びこれを用いた画像表示装置
KR101301556B1 (ko) 쉬프트 레지스터 유닛, 게이트 구동 장치 및 액정 디스플레이
JP4959813B2 (ja) 半導体装置及び表示装置
EP3361479B1 (en) Display device comprising a shift register and operation method therefor
KR100847092B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
JP5485811B2 (ja) 双方向シフトレジスタ、及びこれを用いた画像表示装置
KR101022092B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
CN105405383A (zh) 移位寄存单元、移位寄存器及其驱动方法、显示装置
JP5527647B2 (ja) シフトレジスタ
WO2014054517A1 (ja) シフトレジスタ、それを備える表示装置、およびシフトレジスタの駆動方法
US10043585B2 (en) Shift register unit, gate drive device, display device, and control method
KR101639496B1 (ko) 시프트 레지스터, 게이트 구동 회로, 어레이 기판, 및 디스플레이 디바이스
US8564524B2 (en) Signal controlling circuit, and flat panel display thereof
TWI505276B (zh) 移位暫存電路及移位暫存器
KR102199930B1 (ko) 게이트 드라이버와 그의 제어 방법
CN105336291A (zh) 移位寄存器单元及其驱动方法与显示装置
TWI539434B (zh) 移位暫存器
US10447252B2 (en) Level shifter, and source driver, gate driver and display device including the same
CN109961745B (zh) 一种goa电路
TWI552137B (zh) 閘極驅動電路及其移位暫存器
KR101830302B1 (ko) 데이터 구동 증폭기
JP2011004309A (ja) 差動信号受信回路および表示装置