TWI514365B - 閘極驅動電路及移位暫存器 - Google Patents

閘極驅動電路及移位暫存器 Download PDF

Info

Publication number
TWI514365B
TWI514365B TW103113292A TW103113292A TWI514365B TW I514365 B TWI514365 B TW I514365B TW 103113292 A TW103113292 A TW 103113292A TW 103113292 A TW103113292 A TW 103113292A TW I514365 B TWI514365 B TW I514365B
Authority
TW
Taiwan
Prior art keywords
shift register
switch
node
clock signal
potential
Prior art date
Application number
TW103113292A
Other languages
English (en)
Other versions
TW201539420A (zh
Inventor
Pin Yu Chan
Chia En Wu
Kai Wei Hong
li wei Liu
Yung Chih Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW103113292A priority Critical patent/TWI514365B/zh
Priority to CN201410305305.3A priority patent/CN104112421B/zh
Priority to US14/454,729 priority patent/US9343178B2/en
Publication of TW201539420A publication Critical patent/TW201539420A/zh
Application granted granted Critical
Publication of TWI514365B publication Critical patent/TWI514365B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

閘極驅動電路及移位暫存器
本發明係關於一種閘極驅動電路及移位暫存器，尤指一種可抑制因電晶體之寄生電容的耦合效應(coupling effect)而產生突波的閘極驅動電路及移位暫存器。
一般而言，顯示面板包含有複數個畫素、閘極驅動電路以及源極驅動電路。閘極驅動電路包含複數級移位暫存器，用來提供複數個閘極驅動訊號，以控制畫素之開啟與關閉。源極驅動電路則用以寫入資料訊號至被開啟的畫素。
請參考第1圖及第2圖。第1圖為先前技術之移位暫存器100的電路圖。第2圖為第1圖之移位暫存器100的時序圖。移位暫存器100為一種雙向移位暫存器，其包含七個開關T1A至T1G。其中，開關T1A的第一端接收第一選擇控制訊號U2D，開關T1A的第二端耦接於節點QN ，而開關T1A的控制端則接收閘極驅動訊號GN-1 。開關T1B的第一端接收第二選擇控制訊號D2U，開關T1B的第二端耦接於節點QN ，而開關T1B的控制端則接收閘極驅動訊號GN+1 。其中閘極驅動訊號GN-1 為移位暫存器100之前一級移位暫存器的輸出，而閘極驅動訊號GN+1 為移位暫存器100之後一級移位暫存器的輸出。
開關T1C的第一端接收時脈訊號CK，開關T1C的控制端耦接於 節點QN ，而開關T1C的第二端耦接於移位暫存器100的輸出端Out以輸出閘極驅動訊號GN 。電容C1的第一端耦接於節點QN ，電容C1的第二端則耦接於輸出端Out。電容C2的第一端接收時脈訊號CK，電容C2的第二端則耦接於節點PN 。開關T1D的第一端耦接於節點PN ，開關T1D的第二端耦接於系統電壓端VSS，而開關T1D的控制端則耦接於節點QN 。其中系統電壓端VSS用以提供閘極低電位VGL。開關T1D根據節點QN 的電位控制節點PN 與閘極低電位VGL的電性連接。開關T1E和T1F的第一端分別耦接於節點QN 及移位暫存器100的輸出端Out，而開關T1E和T1F的第二端都耦接於系統電壓端VSS。此外，開關T1E和T1F的控制端耦接至節點PN ，並根據節點PN 的電位控制開關T1E和T1F的導通和截止。此外，開關T1G的第一端耦接至移位暫存器100的輸出端Out，開關T1G的第二端耦接於系統電壓端VSS，而開關T1G的控制端係接收另一時脈訊號XCK，且時脈訊號XCK和時脈訊號CK會在閘極高電位VGH及閘極低電位VGL之間切換。
以第一選擇控制訊號U2D為閘極高電位VGH，而第二選擇控制訊號D2U為閘極低電位VGL為例。於第2圖的時段T1期間，閘極驅動訊號GN-1 提升至閘極高電位VGH，開關T1A被導通而開關T1B被截止，節點QN 的電位也跟著被上拉到閘極高電位VGH。此時開關T1C、T1D和T1G也因為節點QN 和時脈訊號XCK為閘極高電位VGH而被導通，然而因為時脈訊號CK為閘極低電位VGL，因此移位暫存器100的閘極驅動訊號GN 和節點PN 的電位都維持在閘極低電位VGL，而開關T1E和T1F則因為節點PN 維持在閘極低電位VGL而被截止。
於第2圖的時段T2期間，閘極驅動訊號GN-1 下拉至閘極低電位VGL，時脈訊號CK為閘極高電位VGH，而時脈訊號XCK為閘極低電位VGL，此時開關T1A和開關T1B皆被截止，開關T1C仍為導通，因此移位 暫存器100的閘極驅動訊號GN 被上拉到閘極高電位VGH，而節點QN 的電位因為與開關T1C之寄生電容的耦合效應(coupling effect)而被提升至約兩倍的閘極高電位VGH。此時開關T1D被導通，節點PN 的電位因此維持在閘極低電位VGL，此時開關T1E和開關T1F皆被截止。
於第2圖的時段T3期間，閘極驅動訊號GN-1 仍維持在閘極低電位VGL，閘極驅動訊號GN+1 為閘極高電位VGH，時脈訊號CK為閘極低電位VGL，而時脈訊號XCK為閘極高電位VGH。此時開關T1A被截止，而開關T1B、T1G被導通，節點QN 的電位因導通的開關T1B而被下拉至與第二選擇控制訊號D2U相同的電位(即閘極低電位VGL)，而移位暫存器100的閘極驅動訊號GN 因導通的開關T1G而被下拉至閘極低電位VGL。因節點QN 的電位被下拉至閘極低電位VGL，故開關T1C、T1D被截止。此外，節點PN 的電位因時脈訊號CK而回復到閘極低電位VGL，進而使開關T1E和T1F皆被截止。
於第2圖的時段T4期間，閘極驅動訊號GN-1 和GN+1 仍維持在閘極低電位VGL，時脈訊號CK為閘極高電位VGL，而時脈訊號XCK為閘極低電位VGL，此時開關T1A、T1B、T1C、T1D和T1G都被截止。由於開關T1C之寄生電容的耦合效應，當時脈訊號CK的電位在閘極高電位VGH及閘極低電位VGL之間進行切換時，容易產生節點QN 電位上的突波(glitch)P。雖然此時節點QN 的電位可因導通的開關T1E和T1F而被下拉，但因突波P係在時脈訊號CK轉為閘極高電位VGH當下瞬間地產生，而開關T1E、T1F卻需要一段反應時間(response time)才能完全導通，故移位暫存器100的抑制突波P的效果並不好。在此情況下，容易導致移位暫存器100的閘極驅動訊號GN 的波形不正確，並使得由閘極驅動訊號GN 所驅動的畫素容易產生誤動作。
本發明之一實施例提供一種移位暫存器，包含第一輸入端、第二輸入端、第三輸入端、第一輸入訊號端、第二輸入訊號端、上拉電路、驅動電路、穩壓下拉控制電路及穩壓下拉電路。第一輸入端接收第一時脈訊號。第二輸入端接收第二時脈訊號。第三輸入端接收第三時脈訊號。第一輸入訊號端接收第一輸入訊號。第二輸入訊號端接收第二輸入訊號。上拉電路耦接於第一節點、第一輸入訊號端及第二輸入訊號端，用以根據第一輸入訊號、第二輸入訊號、第一選擇控制訊號及第二選擇控制訊號，上拉第一節點的電位。驅動電路耦接於第一輸入端、移位暫存器的輸出端及第一節點，用以根據第一節點之電位來控制第一輸入端與輸出端之間的電性連接。穩壓下拉控制電路包含第一開關、第二開關及第三開關。第一開關的第一端耦接於移位暫存器的第二節點，第一開關的第二端耦接於移位暫存器的系統電壓端，而第一開關的控制端耦接於第一節點。第二開關的第一端接收第一選擇控制訊號，第二開關的第二端耦接於第二節點，而第二開關的控制端耦接於第二輸入端。第三開關的第一端接收第二選擇控制訊號，第三開關的第二端耦接於第二節點，而第三開關的控制端耦接於第三輸入端。穩壓下拉電路耦接於第一節點、第二節點、輸出端及系統電壓端，用以依據第二節點的電位，控制第一節點與輸出端之間的電性連接以及輸出端與系統電壓端之間的電性連接。
本發明之另一實施例提供一種閘極驅動電路，包含多個移位暫存器，每一移位暫存器包含第一輸入端、第二輸入端、第三輸入端、第一節點、第二節點、第一輸入訊號端、第二輸入訊號端、系統電壓端、上拉電路、驅動電路、穩壓下拉控制電路及穩壓下拉電路。上拉電路耦接於第一節點、第一輸入訊號端及第二輸入訊號端，用以根據第一輸入訊號端之電位、第二輸入訊號端之電位、第一選擇控制訊號及第二選擇控制訊號，上拉第一節點之電位。驅動電路耦接於第一輸入端、移位暫存器的輸出端及第一節點，用以 根據第一節點之電位來控制第一輸入端與輸出端之電性連接。穩壓下拉控制電路包含第一開關、第二開關及第三開關。第一開關的第一端耦接於移位暫存器的第二節點，第一開關的第二端耦接於移位暫存器的系統電壓端，而第一開關的控制端耦接於第一節點。第二開關的第一端接收第一選擇控制訊號，第二開關的第二端耦接於第二節點，而第二開關的控制端耦接於第二輸入端。第三開關的第一端接收第二選擇控制訊號，第三開關的第二端耦接於第二節點，而第三開關的控制端耦接於第三輸入端。穩壓下拉電路耦接於第一節點、第二節點、輸出端及系統電壓端，用以依據第二節點的電位，控制第一節點與輸出端之間的電性連接以及輸出端與系統電壓端之間的電性連接。
100、300、300_5‧‧‧移位暫存器
300_1‧‧‧移位暫存器、第一移位暫存器
300_2‧‧‧移位暫存器、第二移位暫存器
300_3‧‧‧移位暫存器、第三移位暫存器
300_4‧‧‧移位暫存器、第四移位暫存器
310‧‧‧上拉電路
320‧‧‧驅動電路
330‧‧‧穩壓下拉控制電路
340‧‧‧穩壓下拉電路
400‧‧‧閘極驅動電路
C1‧‧‧電容、第一電容
C2‧‧‧電容、第二電容
CK、XCK‧‧‧時脈訊號
U2D‧‧‧選擇控制訊號、第一選擇控制訊號
D2U‧‧‧選擇控制訊號、第二選擇控制訊號
HC1‧‧‧時脈訊號、第一時脈訊號
HC2‧‧‧時脈訊號、第三時脈訊號
HC3‧‧‧時脈訊號、第四時脈訊號
HC4‧‧‧時脈訊號、第二時脈訊號
GN-1 、GN 、GN+1 、G1 至G5 ‧‧‧閘極驅動訊號
SIN1 ‧‧‧第一輸入訊號端
SIN2 ‧‧‧第二輸入訊號端
IN1‧‧‧第一輸入端
IN2‧‧‧第二輸入端
IN3‧‧‧第三輸入端
QN 、PN ‧‧‧節點
Out‧‧‧輸出端
SP‧‧‧起始訊號
T1A、T1B、T1C、T1D‧‧‧開關
T1E、T1F、T1G‧‧‧開關
T3A‧‧‧開關、第一選擇開關
T3B‧‧‧開關、第二選擇開關
T3C‧‧‧開關、第四開關
T3D‧‧‧開關、第一開關
T3E‧‧‧開關、第二開關
T3F‧‧‧開關、第三開關
T3H‧‧‧開關、第五開關
T3I‧‧‧開關、第六開關
T1、T2、T3、T4‧‧‧時段
D1 、D2 、D3 、D4 ‧‧‧時段
P‧‧‧突波
P1 、P2 、P3 、P4-1 、P4-2 ‧‧‧脈波
VGH‧‧‧閘極高電位
VGL‧‧‧閘極低電位
VSS‧‧‧系統電壓端
第1圖為先前技術之移位暫存器的電路圖。
第2圖為第1圖之移位暫存器的時序圖。
第3圖為本發明一實施例之移位暫存器的電路圖。
第4圖為本發明一實施例之閘極驅動電路的示意圖。
第5圖為第4圖之閘極驅動電路的時序圖。
請參考第3圖，第3圖為本發明一實施例之移位暫存器300的電路圖。移位暫存器300包含了第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第一輸入訊號端SIN1 、第二輸入訊號端SIN2 、輸出端Out、上拉電路310、驅動電路320、穩壓下拉控制電路330和穩壓下拉電路340。其中第一輸入端IN1、第二輸入端IN2和第三輸入端IN3分別用來接收時脈訊號HC1、HC4和HC2，第一輸入訊號端SIN1 係用來接收閘極驅動訊號GN-1 ，而第二輸入訊 號端SIN2 則係用來接收閘極驅動訊號GN+1 。換言之，閘極驅動訊號GN-1 及GN+1 分別作為移位暫存器300的輸入訊號。其中，閘極驅動訊號GN-1 為移位暫存器300之前一級移位暫存器的輸出，而閘極驅動訊號GN+1 為移位暫存器300之後一級移位暫存器的輸出。
上拉電路310耦接於第一節點QN 及第一輸入訊號端SIN1 ，用以根據閘極驅動訊號GN-1 和GN+1 其中至少一閘極驅動訊號及第一選擇控制訊號U2D和第二選擇控制訊號D2U其中至少一選擇控制訊號，來上拉第一節點QN 的電位。驅動電路320則耦接於第一輸入端IN1、輸出端Out及第一節點QN ，用以根據第一節點QN 之電位來控制第一輸入端IN1與輸出端Out之間的電性連接。穩壓下拉控制電路330耦接於第二輸入端IN2、第一節點QN 、第二節點PN 及系統電壓端VSS，並接收第一選擇控制訊號U2D和時脈訊號HC4，用以根據第一節點QN 的電位及時脈訊號HC4來控制第二節點PN 的電位。穩壓下拉電路340則耦接於第一節點QN 、第二節點PN 、輸出端Out及系統電壓端VSS，用以依據第二節點PN 的電位，將第一節點QN 與輸出端Out的電位下拉至閘極低電位VGL。
在本發明一實施例中，上拉電路310包含第一選擇開關T3A和第二選擇開關T3B，其中第一選擇開關T3A的第一端接收第一選擇控制訊號U2D，第一選擇開關T3A的第二端耦接至第一節點QN ，而第一選擇開關T3A的控制端耦接至第一輸入訊號端SIN1 。另外，第二選擇開關T3B的第一端接收第二選擇控制訊號D2U，第二選擇開關T3B的第二端耦接至第一節點QN ，而第二選擇開關T3B的控制端耦接至第一輸入訊號端SIN1 。驅動電路320可包含開關T3C和電容C1，其中開關T3C的第一端耦接於第一輸入端IN1，開關T3C的第二端耦接於輸出端Out，開關T3C的控制端耦接於第一節點QN ，而電容C1則耦接於第一節點QN 與輸出端Out之間。穩壓下拉控制電路 330可包含開關T3D、開關T3E和開關T3F，其中開關T3D的第一端耦接於第二節點PN ，開關T3D的第二端耦接系統電壓端VSS，而開關T3D的控制端耦接於第一節點QN 。開關T3E的第一端接收第一選擇控制訊號U2D，開關T3E的第二端耦接於第二節點PN ，而開關T3E的控制端耦接於第二輸入端IN2。再者，開關T3F的第一端接收第二選擇控制訊號D2U，開關T3F的第二端耦接於第二節點PN ，開關T3F的控制端耦接於第三輸入端IN3。且於同一實施例中，穩壓下拉電路340則包含開關T3H和開關T3I，其中開關T3H的第一端耦接於第一節點QN ，開關T3H的第二端耦接於輸出端Out，而開關T3H的控制端耦接於第二節點PN 。此外，開關T3I的第一端耦接於輸出端Out，開關T3I的第二端耦接系統電壓端VSS，而開關T3I的控制端耦接第二節點PN 。
移位暫存器300可用於顯示面板的閘極驅動電路，而閘極驅動電路可包含複數級的移位暫存器300，用來提供複數個閘極訊號，以控制顯示面板的畫素之開啟與關閉。請參考第4圖。第4圖為本發明一實施例之閘極驅動電路400的示意圖。閘極驅動電路400包括有多個移位暫存器(如300_1至300_5)。其中，每個移位暫存器300_1至300_5的電路架構與第3圖的移位暫存器300電路架構相同。移位暫存器300_1至300_5會分別由其輸出端Out將閘極驅動訊號G1 至G5 輸出至對應的閘極線(或稱掃描線)，以依序地開啟顯示面板各列的畫素。移位暫存器300_2至300_5的第一輸入訊號端SIN1 會分別接收其前一級移位暫存器300_1至300_4的閘極驅動訊號G1 至G4，而移位暫存器300_1的第一輸入訊號端SIN1 則接收起始訊號SP。另外，移位暫存器300_1至300_4的第二輸入訊號端SIN2 會分別接收其後一級移位暫存器300_2至300_5的閘極驅動訊號G2至G5 ，而移位暫存器300_5的第二輸入訊號端SIN2 則係接收其後一級移位暫存器的閘極驅動訊號。第一選擇控制訊號U2D和第二選擇控制訊號D2U則係用來決定移位暫存器300_1至300_5 輸出其閘極驅動訊號G1 至G5 至對應的閘極線的順序。當第一選擇控制訊號U2D維持在閘極高電位VGH而第二選擇控制訊號D2U維持在閘極低電位VGL時，移位暫存器300_1會優先發出其閘極驅動訊號G1 ，然後移位暫存器300_2、300_3、300_4會跟著依序發出其閘極驅動訊號G2 、G3 、G4 ，而300_5則是五個移位暫存器300_1至300_5當中最慢發出閘極驅動訊號G5 的移位暫存器；反之，若第一選擇控制訊號U2D係維持在閘極低電位VGL而第二選擇控制訊號D2U係維持在閘極高電位VGH，則此時移位暫存器300_5會優先發出其閘極驅動訊號G5 ，然後移位暫存器300_4、300_3、300_2會跟著依序發出其閘極驅動訊號G4 、G3 、G2 ，而300_1則是五個移位暫存器300_1至300_5當中最慢發出閘極驅動訊號G1 的移位暫存器。
此外，移位暫存器300_1和移位暫存器300_5的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3分別接收時脈訊號HC1、HC4及HC2。移位暫存器300_2的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3分別接收時脈訊號HC2、HC1及HC3。移位暫存器300_3的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3分別接收時脈訊號HC3、HC2及HC4。移位暫存器300_4的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3分別接收時脈訊號HC4、HC3及HC1。其中時脈訊號HC1、HC2、HC3和HC4的電位會在閘極高電位VGH及閘極低電位VGL之間切換。在本發明一實施例中，閘極高電位VGH為正20伏特，閘極低電位VGL為負8伏特，但本發明並不以此為限。
再者，閘極驅動電路400的第N個移位暫存器的三個輸入端IN1至IN3所接收的時脈訊號，會與第(N+4)個移位暫存器的三個輸入端IN1至IN3所接收的時脈訊號相同，其中N為正整數，例如，第一個移位暫存器300_1的第一輸入端IN1、第二輸入端IN2及第三輸入端IN3分別地接收時脈訊號 HC1、HC4及HC2，而第五個移位暫存器300_5的第一輸入端IN1、第二輸入端IN2及第三輸入端IN3所接收的時脈訊號也會是時脈訊號HC1、HC4及HC2。
請參考第5圖，第5圖為第4圖之閘極驅動電路400之一實施例的時序圖，其中亦包含時脈訊號HC1、HC2、HC3及HC4的時序圖。HC1、HC2、HC3及HC4具有相同週期而有不同的相位。時脈訊號HC1的脈波P1 與時脈訊號HC4的脈波P4-1 在時序上有時段D1 的重疊，且時脈訊號HC1的脈波P1 在時序上落後時脈訊號HC4的脈波P4-1 。時脈訊號HC1之脈波P1 與時脈訊號HC2之脈波P2 在時序上有時段D2 的重疊，且時脈訊號HC1之脈波P1 在時序上領先時脈訊號HC2之脈波P2 。時脈訊號HC2之脈波P2 與時脈訊號HC3之脈波P3 在時序上有時段D3 的重疊，且時脈訊號HC2之脈波P2 在時序上領先時脈訊號HC3之脈波P3 。時脈訊號HC3之脈波P3 與時脈訊號HC4之脈波P4-2 在時序上有時段D4 的重疊，且時脈訊號HC3之脈波P3 在時序上領先時脈訊號HC4之脈波P4-2 。於一實施例中，時段D1 至D4 至少為顯示面板的源極驅動器傳輸一個位元的畫素資訊所需的時間。
請參考第5圖，第5圖為第4圖之閘極驅動電路400之一實施例的時序圖，為能清楚地說明移位暫存器300的特色及優點，請同時參考第3圖。於第5圖之實施例中，第一選擇控制訊號U2D係固定在閘極高電位VGH，而第二選擇控制訊號D2U則係固定在閘極低電位VGL。
時段T1期間，時脈訊號HC1為閘極低電位VGL，時脈訊號HC2由閘極高電位VGH轉變為閘極低電位VGL，時脈訊號HC4則由閘極低電位VGL轉變為閘極高電位VGH，閘極驅動訊號GN-1 為閘極高電位VGH，而閘極驅動訊號GN+1 為閘極低電位VGL。此時上拉電路310的開關T3A被導通 而開關T3B被截止，節點QN 的電位被拉高至與第一選擇控制訊號U2D相同的閘極高電位VGH而使得驅動電路320的開關T3C被導通，閘極驅動訊號GN 被維持在與時脈訊號HC1相同的閘極低電位VGL，而穩壓下拉控制電路330的開關T3D亦被導通，因此節點PN 的電位被拉低至閘極低電位VGL，導致穩壓下拉電路340的開關T3H和T3I皆為截止狀態。此處須注意，於時段T1期間，穩壓下拉控制電路330的開關T3E雖因為時脈訊號HC4有部分時段為閘極高電位VGH而導致有部分時段被導通，但因為開關T3D比開關T3E有更強的下拉能力，因此節點PN 的電位仍維持在閘極低電位VGL。
時段T2期間，時脈訊號HC1為閘極高電位VGH，時脈訊號HC2由閘極低電位VGL轉變為閘極高電位VGH，時脈訊號HC4則由閘極高電位VGH轉變為閘極低電位VGL，閘極驅動訊號GN-1 為閘極低電位VGL，而閘極驅動訊號GN+1 亦為閘極低電位VGL。此時上拉電路310的開關T3A和開關T3B皆被截止而驅動電路320的開關T3C仍被導通，使得閘極驅動訊號GN 被上拉到與時脈訊號HC1相同的閘極高電位VGH，而節點QN 的電位因為與開關T3C之寄生電容的耦合效應而被提升至約兩倍的VGH。而穩壓下拉控制電路330的開關T3D仍被導通，因此節點PN 的電位被維持在閘極低電位VGL，導致穩壓下拉電路340的開關T3H和T3I皆為截止狀態。同樣的，於時段T2期間，穩壓下拉控制電路330的開關T3E雖因為時脈訊號HC4有部分時段為閘極高電位VGH而導致有部分時段被導通，但因為開關T3D比開關T3E有更強的下拉能力，因此節點PN 的電位仍維持在閘極低電位VGL。
時段T3期間，時脈訊號HC1為閘極低電位VGL，時脈訊號HC2由閘極高電位VGH轉變為閘極低電位VGL，時脈訊號HC4則由閘極低電位VGL轉變為閘極高電位VGH，閘極驅動訊號GN-1 為閘極低電位VGL，而閘極驅動訊號GN+1 為閘極高電位VGH。此時上拉電路310的開關T3A被截止， 而開關T3B被導通，使得節點QN 的電位和閘極驅動訊號GN 皆被下拉到與第二選擇控制訊號D2U相同的閘極低電位VGL。此時驅動電路320的開關T3C被截止，而穩壓下拉控制電路330的開關T3D亦被截止，開關T3E根據時脈訊號HC4的變化，於時段T3期間由被截止轉變為被導通，而開關T3F則根據時脈訊號HC2的變化，於時段T3期間由被導通轉變為被截止，因此在時段T3的末期，節點PN 的電位將被導通的開關T3E上拉至與第一選擇控制訊號U2D相同的閘極高電位VGH，而導致穩壓下拉電路340的開關T3H和T3I在時段T3的末期被導通。
時段T4期間，時脈訊號HC1為閘極高電位VGH，時脈訊號HC2由閘極低電位VGL轉變為閘極高電位VGH，時脈訊號HC4則由閘極高電位VGH轉變為閘極低電位VGL，閘極驅動訊號GN-1 為閘極低電位VGL，而閘極驅動訊號GN+1 為閘極低電位VGL。此時上拉電路310的開關T3A和開關T3B皆被截止，使得節點QN 的電位維持在閘極低電位VGL，因此驅動電路320的開關T3C仍被截止而閘極驅動訊號GN 則維持在閘極低電位VGL。然而於實際操作時，節點QN 容易因開關T3C之寄生電容C1的耦合效應，而在時脈訊號HC1的電位於閘極高電位VGH及閘極低電位VGL之間進行切換時產生突波(glitch)，此時因為穩壓下拉控制電路330的開關T3D仍被截止，而開關T3E則根據時脈訊號HC4的變化，於時段T3的末期到時段T4期間的初期都被導通，因此可以有效抑制此突波的現象，將節點QN 的電位穩定在閘極低電位VGL。
在本發明一實施例中，開關T3A至T3F、T3H及T3I可分別為N型電晶體(例如：N型薄膜電晶體或N型金屬氧化物半導體場效電晶體)，而每一開關的控制端為N型電晶體的閘極。藉此，可使用較少的光罩，以製造本發明實施例之移位暫存器，而簡化移位暫存器的製程。
此外，在上述說明中，時脈訊號HC1、HC2、HC3和HC4亦可分別稱為第一時脈訊號、第三時脈訊號、第四時脈訊號和第二時脈訊號。移位暫存器300_1亦可稱為第一移位暫存器。移位暫存器300_2亦可稱為第二移位暫存器。移位暫存器300_3亦可稱為第三移位暫存器。移位暫存器300_4亦可稱為第四移位暫存器。電容C1亦可稱為第一電容。開關T3A及T3B亦可分別稱為第一選擇開關及第二選擇開關，而開關T3C、T3D、T3H、T3I、T3E及T3F則亦可分別稱為第四開關、第一開關、第五開關、第六開關、第二開關及第三開關。
綜上所述，本發明的移位暫存器之穩壓下拉控制電路可根據第二輸入端和第三輸入端接收的兩個時脈訊號，提早在第一輸入端接收的時脈訊號變為閘極高電位之前，提供下拉節點QN 電位的路徑，而能有效且即時地抑制因驅動電路的開關之寄生電容的耦合效應而產生於節點QN 的突波。如此，即可確保移位暫存器所輸出的閘極驅動訊號之波形的正確性，以避免畫素因不正確的閘極驅動訊號而產生誤動作。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
300‧‧‧移位暫存器
310‧‧‧上拉電路
320‧‧‧驅動電路
330‧‧‧穩壓下拉控制電路
340‧‧‧穩壓下拉電路
C1‧‧‧電容、第一電容
U2D‧‧‧選擇控制訊號、第一選擇控制訊號
D2U‧‧‧選擇控制訊號、第二選擇控制訊號
HC1‧‧‧時脈訊號、第一時脈訊號
HC2‧‧‧時脈訊號、第三時脈訊號
HC4‧‧‧時脈訊號、第二時脈訊號
GN-1 、GN 、GN+1 ‧‧‧閘極驅動訊號
SIN1 ‧‧‧第一輸入訊號端
SIN2 ‧‧‧第二輸入訊號端
IN1‧‧‧第一輸入端
IN2‧‧‧第二輸入端
IN3‧‧‧第三輸入端
QN 、PN ‧‧‧節點
Out‧‧‧輸出端
T3A‧‧‧開關、第一選擇開關
T3B‧‧‧開關、第二選擇開關
T3C‧‧‧開關、第四開關
T3D‧‧‧開關、第一開關
T3E‧‧‧開關、第二開關
T3F‧‧‧開關、第三開關
T3H‧‧‧開關、第五開關
T3I‧‧‧開關、第六開關
VSS‧‧‧系統電壓端

Claims (15)

  1. 一種移位暫存器，包含：一第一輸入端，接收一第一時脈訊號；一第二輸入端，接收一第二時脈訊號；一第三輸入端，接收一第三時脈訊號；一第一輸入訊號端，接收一第一輸入訊號；一第二輸入訊號端，接收一第二輸入訊號；一上拉電路，耦接於一第一節點、該第一輸入訊號端及該第二輸入訊號端，用以根據該第一輸入訊號、該第二輸入訊號、一第一選擇控制訊號及一第二選擇控制訊號，上拉該第一節點的電位；一驅動電路，耦接於該第一輸入端、該移位暫存器的一輸出端及該第一節點，用以根據該第一節點之電位來控制該第一輸入端與該輸出端之間的電性連接；一穩壓下拉控制電路，包含：一第一開關，包含第一端、一第二端及一控制端，該第一開關的該第一端耦接於該移位暫存器的一第二節點，該第一開關的該第二端耦接於該移位暫存器的一系統電壓端，而該第一開關的該控制端耦接於該第一節點；一第二開關，包含第一端、一第二端及一控制端，該第二開關的該第一端接收該第一選擇控制訊號，該第二開關的該第二端耦接於該第二節點，而該第二開關的該控制端耦接於該第二輸入端；及一第三開關，該第三開關的一第一端接收該第二選擇控制訊號，該第三開關的一第二端耦接於該第二節點，而該第三開關的一控制端耦接於該第三輸入端；及 一穩壓下拉電路，耦接於該第一節點、該第二節點、該輸出端及該系統電壓端，用以依據該第二節點的電位，控制該第一節點與該輸出端之間的電性連接以及該輸出端與該系統電壓端之間的電性連接。
  2. 如請求項1所述之移位暫存器，其中該上拉電路包含：一第一選擇開關，具有一第一端、一第二端及一控制端，該第一選擇開關的該第一端接收該第一選擇控制訊號，該第一選擇開關的該第二端耦接至該第一節點，而該第一選擇開關的該控制端耦接至該第一輸入訊號端；及一第二選擇開關，具有一第一端、一第二端及一控制端，該第二選擇開關的該第一端接收一第二選擇控制訊號，該第二選擇開關的該第二端耦接於該第一節點，而該第二選擇開關的該控制端耦接至該第二輸入訊號端。
  3. 如請求項1所述之移位暫存器，其中該第一時脈訊號與該第二時脈訊號具有相同週期而有不同的相位，該第一時脈訊號之一脈波與該第二時脈訊號之一脈波在時序上部分地重疊，且該第一時脈訊號之該脈波在時序上落後該第二時脈訊號之該脈波；及其中該第一時脈訊號與該第三時脈訊號具有相同週期而有不同的相位，該第一時脈訊號之該脈波與該第三時脈訊號之一脈波在時序上部分地重疊，且該第一時脈訊號之該脈波在時序上領先該第三時脈訊號之該脈波。
  4. 如請求項1所述之移位暫存器，其中當該第一選擇控制訊號為閘極高電位、該第二選擇控制訊號為閘極低電位、該第一節點的電位為閘極低電位、該第二時脈訊號為閘極高電位且該第三時脈訊號為閘極低電位時： 該穩壓下拉控制電路將該第二節點的電位上拉至閘極高電位；及該穩壓下拉電路根據該第二節點的電位將該第一節點的電位及該輸出端的電位固定在閘極低電位，以避免因該第一時脈訊號的變化致使於該第一節點產生突波。
  5. 如請求項1所述之移位暫存器，其中該驅動電路包含：一第四開關，包含第一端、一第二端及一控制端，該第四開關的該第一端耦接於該第一輸入端，該第四開關的該第二端耦接於該輸出端，而該第四開關的該控制端耦接於該第一節點；及一電容，耦接於該第一節點與該輸出端之間。
  6. 如請求項1所述之移位暫存器，其中該穩壓下拉電路包含：一第五開關，具有一第一端、一第二端及一控制端，該第五開關的該第一端耦接於該第一節點，該第五開關的該第二端耦接於該輸出端，而該第五開關的該控制端耦接於該第二節點；及一第六開關，具有一第一端、一第二端及一控制端，該第六開關的該第一端耦接於該輸出端，該第六開關的該第二端耦接於該系統電壓端，而該第六開關的該控制端耦接該第二節點。
  7. 一種閘極驅動電路，包含多個移位暫存器，每一移位暫存器包含：一第一輸入端；一第二輸入端；一第三輸入端；一第一節點；一第二節點；一第一輸入訊號端； 一第二輸入訊號端；一系統電壓端；一上拉電路，耦接於該第一節點、該第一輸入訊號端及該第二輸入訊號端，用以根據該第一輸入訊號端之電位、該第二輸入訊號端之電位、一第一選擇控制訊號及一第二選擇控制訊號，上拉該第一節點之電位；一驅動電路，耦接於該第一輸入端、該移位暫存器的一輸出端及該第一節點，用以根據該第一節點之電位來控制該第一輸入端與該輸出端之電性連接；一穩壓下拉控制電路，包含：一第一開關，包含第一端、一第二端及一控制端，該第一開關的該第一端耦接於該移位暫存器的一第二節點，該第一開關的該第二端耦接於該移位暫存器的該系統電壓端，而該第一開關的該控制端耦接於該第一節點；一第二開關，包含第一端、一第二端及一控制端，該第二開關的該第一端接收該第一選擇控制訊號，該第二開關的該第二端耦接於該第二節點，而該第二開關的該控制端耦接於該第二輸入端；及一第三開關，包含第一端、一第二端及一控制端，該第三開關的該第一端接收該第二選擇控制訊號，該第三開關的該第二端耦接於該第二節點，而該第三開關的該控制端耦接於該第三輸入端；及一穩壓下拉電路，耦接於該第一節點、該第二節點、該輸出端及該系統電壓端，用以依據該第二節點的電位，控制該第一節點與該輸出端之間的電性連接以及該輸出端與該系統電壓端之間的電性連接。
  8. 如請求項7所述之閘極驅動電路，其中該上拉電路包含：一第一選擇開關，具有一第一端、一第二端及一控制端，該第一選擇開關的該第一端接收該第一選擇控制訊號，該第一選擇開關的該第二端耦接至該第一節點，而該第一選擇開關的該控制端耦接至該第一輸入訊號端；及一第二選擇開關，具有一第一端、一第二端及一控制端，該第二選擇開關的該第一端接收一第二選擇控制訊號，該第二選擇開關的該第二端耦接於該第一節點，而該第二選擇開關的該控制端接收一第二輸入訊號。
  9. 如請求項7所述之閘極驅動電路，其中該驅動電路包含：一第四開關，包含第一端、一第二端及一控制端，該第四開關的該第一端耦接於該第一輸入端，該第四開關的該第二端耦接於該移位暫存器的輸出端，而該第四開關的該控制端耦接於該第一節點；及一電容，耦接於該第一節點與該輸出端之間。
  10. 如請求項7所述之閘極驅動電路，其中該些移位暫存器包含一第一移位暫存器、一第二移位暫存器、一第三移位暫存器及一第四移位暫存器；其中該第一移位暫存器的該一第一輸入端接收一第一時脈訊號，該第一移位暫存器的該第二輸入端接收一第二時脈訊號，該第一移位暫存器的該第三輸入端接收一第三時脈訊號，而該第一移位暫存器的該第二輸入訊號端耦接至該第二移位暫存器的該輸出端；其中該第二移位暫存器的該一第一輸入端接收該第三時脈訊號，該第二移位暫存器的該第二輸入端接收該第一時脈訊號，該第二移位暫存器的該第三輸入端接收一第四時脈訊號，該第二移位暫存器的第一輸入訊號端耦接至該第一移位暫存器的該輸出端，而該第二移位暫 存器的該第二輸入訊號端耦接至該第三移位暫存器的該輸出端；其中該第三移位暫存器的該一第一輸入端接收該第四時脈訊號，該第三移位暫存器的該第二輸入端接收該第三時脈訊號，該第三移位暫存器的該第三輸入端接收該第二時脈訊號，該第三移位暫存器的第一輸入訊號端耦接至該第二移位暫存器的該輸出端，而該第三移位暫存器的該第二輸入訊號端耦接至該第四移位暫存器的該輸出端；及其中該第四移位暫存器的該一第一輸入端接收該第二時脈訊號，該第四移位暫存器的該第二輸入端接收該第四時脈訊號，該第四移位暫存器的該第三輸入端接收該第一時脈訊號，而該第四移位暫存器的第一輸入訊號端耦接至該第三移位暫存器的該輸出端。
  11. 如請求項10所述之閘極驅動電路，其中該第一時脈訊號與該第二時脈訊號具有相同週期而有不同的相位，該第一時脈訊號之一脈波與該第二時脈訊號之一第一脈波在時序上部分地重疊，且該第一時脈訊號之該脈波在時序上落後該第二時脈訊號之該第一脈波；其中該第一時脈訊號與該第三時脈訊號具有相同週期而有不同的相位，該第一時脈訊號之該脈波與該第三時脈訊號之一脈波在時序上部分地重疊，且該第一時脈訊號之該脈波在時序上領先該第三時脈訊號之該脈波；其中該第三時脈訊號與該第四時脈訊號具有相同週期而有不同的相位，該第三時脈訊號之該脈波與該第四時脈訊號之一脈波在時序上部分地重疊，且該第三時脈訊號之該脈波在時序上領先該第四時脈訊號之該脈波；及其中該第四時脈訊號與該第二時脈訊號具有相同週期而有不同的相位，該第四時脈訊號之該脈波與該第二時脈訊號之一第二脈波在時序上部分地重疊，且該第四時脈訊號之該脈波在時序上領先該第二時脈 訊號之該第二脈波。
  12. 如請求項10所述之閘極驅動電路，其中當該第一選擇控制訊號為閘極高電位、該第二選擇控制訊號為閘極低電位、該第一移位暫存器的該第一節點的電位為閘極低電位、該第二時脈訊號為閘極高電位且該第三時脈訊號為閘極低電位時：該第一移位暫存器的該穩壓下拉控制電路將該第一移位暫存器的該第二節點的電位上拉至閘極高電位；及該第一移位暫存器的該穩壓下拉電路根據該第一移位暫存器的該第二節點的電位將該第一移位暫存器的該第一節點的電位及該第一移位暫存器的該輸出端的電位固定在閘極低電位，以避免因該第一時脈訊號的變化致使於該第一移位暫存器的該第一節點產生突波。
  13. 如請求項10所述之閘極驅動電路，其中當該第一選擇控制訊號為閘極高電位、該第二選擇控制訊號為閘極低電位、該第二移位暫存器的該第一節點的電位為閘極低電位、該第一時脈訊號為閘極高電位且該第四時脈訊號為閘極低電位時：該第二移位暫存器的該穩壓下拉控制電路將該第二移位暫存器的該第二節點的電位上拉至閘極高電位；及該第二移位暫存器的該穩壓下拉電路根據該第二移位暫存器的該第二節點的電位將該第二移位暫存器的該第一節點的電位及該第二移位暫存器的該輸出端的電位固定在閘極低電位，以避免因該第三時脈訊號的變化致使於該第二移位暫存器的該第一節點產生突波。
  14. 如請求項10所述之閘極驅動電路，其中當該第一選擇控制訊號為閘極高電位、該第二選擇控制訊號為閘極低電位、該第三移位暫存器的該第一 節點的電位為閘極低電位、該第三時脈訊號為閘極高電位且該第二時脈訊號為閘極低電位時：該第三移位暫存器的該穩壓下拉控制電路將該第三移位暫存器的該第二節點的電位上拉至閘極高電位；及該第三移位暫存器的該穩壓下拉電路根據該第三移位暫存器的該第二節點的電位將該第三移位暫存器的該第一節點的電位及該第三移位暫存器的該輸出端的電位固定在閘極低電位，以避免因該第四時脈訊號的變化致使於該第三移位暫存器的該第一節點產生突波。
  15. 如請求項10所述之閘極驅動電路，其中當該第一選擇控制訊號為閘極高電位、該第二選擇控制訊號為閘極低電位、該第四移位暫存器的該第一節點的電位為閘極低電位、該第四時脈訊號為閘極高電位且該第一時脈訊號為閘極低電位時：該第四移位暫存器的該穩壓下拉控制電路將該第四移位暫存器的該第二節點的電位上拉至閘極高電位；及該第四移位暫存器的該穩壓下拉電路根據該第四移位暫存器的該第二節點的電位將該第四移位暫存器的該第一節點的電位及該第四移位暫存器的該輸出端的電位固定在閘極低電位，以避免因該第二時脈訊號的變化致使於該第四移位暫存器的該第一節點產生突波。
TW103113292A 2014-04-10 2014-04-10 閘極驅動電路及移位暫存器 TWI514365B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103113292A TWI514365B (zh) 2014-04-10 2014-04-10 閘極驅動電路及移位暫存器
CN201410305305.3A CN104112421B (zh) 2014-04-10 2014-06-30 栅极驱动电路及移位寄存器
US14/454,729 US9343178B2 (en) 2014-04-10 2014-08-08 Gate driver and shift register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103113292A TWI514365B (zh) 2014-04-10 2014-04-10 閘極驅動電路及移位暫存器

Publications (2)

Publication Number Publication Date
TW201539420A TW201539420A (zh) 2015-10-16
TWI514365B true TWI514365B (zh) 2015-12-21

Family

ID=51709187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113292A TWI514365B (zh) 2014-04-10 2014-04-10 閘極驅動電路及移位暫存器

Country Status (3)

Country Link
US (1) US9343178B2 (zh)
CN (1) CN104112421B (zh)
TW (1) TWI514365B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563487B (en) * 2015-12-24 2016-12-21 Au Optronics Corp Shift register circuit
CN113674676A (zh) * 2021-01-06 2021-11-19 友达光电股份有限公司 显示面板

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091572B (zh) * 2014-06-17 2016-04-06 京东方科技集团股份有限公司 双下拉控制模块、移位寄存单元、栅极驱动器和显示面板
CN104091574B (zh) * 2014-06-25 2016-03-02 京东方科技集团股份有限公司 移位寄存器、阵列基板、显示装置及其驱动方法
CN104240766A (zh) * 2014-09-26 2014-12-24 合肥京东方光电科技有限公司 移位寄存器单元及栅极驱动装置
TWI556250B (zh) * 2014-10-09 2016-11-01 群創光電股份有限公司 顯示器面板與雙向移位暫存器電路
CN104575429A (zh) * 2015-01-30 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN104766573B (zh) * 2015-03-10 2017-05-10 昆山龙腾光电有限公司 一种栅极驱动电路及显示装置
TWI566229B (zh) * 2015-06-03 2017-01-11 友達光電股份有限公司 顯示裝置之時序控制器及其操作方法
CN105047155B (zh) * 2015-08-17 2017-07-07 深圳市华星光电技术有限公司 液晶显示装置及其goa扫描电路
CN105139822B (zh) * 2015-09-30 2017-11-10 上海中航光电子有限公司 移位寄存器及其驱动方法，栅极驱动电路
TWI556222B (zh) * 2015-10-29 2016-11-01 友達光電股份有限公司 移位暫存器
CN105206246B (zh) * 2015-10-31 2018-05-11 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
TWI571848B (zh) * 2015-11-06 2017-02-21 友達光電股份有限公司 閘極驅動電路
TWI575492B (zh) * 2016-02-26 2017-03-21 友達光電股份有限公司 閘極驅動電路
TWI588812B (zh) * 2016-03-23 2017-06-21 友達光電股份有限公司 移位暫存器及其感測顯示裝置
CN106782365B (zh) * 2016-12-15 2019-05-03 武汉华星光电技术有限公司 一种栅极驱动电路及驱动方法、显示装置
TWI607450B (zh) * 2016-12-30 2017-12-01 友達光電股份有限公司 移位暫存器與採用其之閘極驅動電路
TWI611413B (zh) * 2016-12-30 2018-01-11 友達光電股份有限公司 移位暫存器電路
TWI617966B (zh) * 2017-04-17 2018-03-11 友達光電股份有限公司 觸控面板
TWI614757B (zh) * 2017-07-06 2018-02-11 友達光電股份有限公司 移位暫存器
CN109935197B (zh) * 2018-02-14 2021-02-26 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
TWI649733B (zh) * 2018-02-26 2019-02-01 友達光電股份有限公司 顯示裝置及其閘極驅動器
US10839764B2 (en) * 2018-07-24 2020-11-17 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA circuit and display device
TWI691943B (zh) * 2018-12-14 2020-04-21 友達光電股份有限公司 脈波產生電路
CN109861675B (zh) * 2019-01-09 2023-05-02 莫冰 数字信号毛刺消除电路
TWI681400B (zh) * 2019-03-11 2020-01-01 友達光電股份有限公司 移位暫存電路及閘極驅動器
CN110379352B (zh) * 2019-08-07 2022-02-01 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN110767256A (zh) 2019-11-11 2020-02-07 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备
TWI718867B (zh) * 2020-02-06 2021-02-11 友達光電股份有限公司 閘極驅動電路
TWI776682B (zh) * 2021-09-17 2022-09-01 友達光電股份有限公司 閘極驅動電路
CN114038385B (zh) * 2021-11-30 2022-07-26 长沙惠科光电有限公司 栅极驱动器及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201023156A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Shift register with pre-pull-down circuit
TW201035980A (en) * 2009-03-24 2010-10-01 Au Optronics Corp Shift register capable of reducing coupling effect
TW201103030A (en) * 2009-07-01 2011-01-16 Au Optronics Corp Shift registers
US20120082287A1 (en) * 2009-05-20 2012-04-05 Sharp Kabushiki Kaisha Shift register
TW201228236A (en) * 2010-12-30 2012-07-01 Au Optronics Corp Shift register circuit
TW201246170A (en) * 2011-05-06 2012-11-16 Darfon Electronics Corp LCD driving circuit
TW201342337A (zh) * 2012-04-06 2013-10-16 Innocom Tech Shenzhen Co Ltd 影像顯示系統與雙向移位暫存器電路
TW201351883A (zh) * 2009-12-30 2013-12-16 Au Optronics Corp 移位暫存器電路
TW201405396A (zh) * 2012-07-18 2014-02-01 Au Optronics Corp 用於光感應觸控面板的移位暫存器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912000B2 (ja) * 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
CN101604551B (zh) * 2008-06-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
US20100067646A1 (en) * 2008-09-17 2010-03-18 Au Optronics Corporation Shift register with embedded bidirectional scanning function
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
CN101510443A (zh) * 2009-04-08 2009-08-19 友达光电股份有限公司 能降低耦合效应的移位寄存器
CN101609719B (zh) * 2009-07-22 2011-12-28 友达光电股份有限公司 显示装置的移位寄存器
TWI420450B (zh) 2010-12-23 2013-12-21 Au Optronics Corp 移位暫存器的時脈訊號供應方法與電路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR101354365B1 (ko) * 2011-12-30 2014-01-23 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN103208263B (zh) * 2013-03-14 2015-03-04 京东方科技集团股份有限公司 移位寄存器、显示装置、栅极驱动电路及驱动方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201023156A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Shift register with pre-pull-down circuit
TW201035980A (en) * 2009-03-24 2010-10-01 Au Optronics Corp Shift register capable of reducing coupling effect
US20120082287A1 (en) * 2009-05-20 2012-04-05 Sharp Kabushiki Kaisha Shift register
TW201103030A (en) * 2009-07-01 2011-01-16 Au Optronics Corp Shift registers
TW201351883A (zh) * 2009-12-30 2013-12-16 Au Optronics Corp 移位暫存器電路
TW201228236A (en) * 2010-12-30 2012-07-01 Au Optronics Corp Shift register circuit
TW201246170A (en) * 2011-05-06 2012-11-16 Darfon Electronics Corp LCD driving circuit
TW201342337A (zh) * 2012-04-06 2013-10-16 Innocom Tech Shenzhen Co Ltd 影像顯示系統與雙向移位暫存器電路
TW201405396A (zh) * 2012-07-18 2014-02-01 Au Optronics Corp 用於光感應觸控面板的移位暫存器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563487B (en) * 2015-12-24 2016-12-21 Au Optronics Corp Shift register circuit
CN113674676A (zh) * 2021-01-06 2021-11-19 友达光电股份有限公司 显示面板
TWI763235B (zh) * 2021-01-06 2022-05-01 友達光電股份有限公司 顯示面板
CN113674676B (zh) * 2021-01-06 2023-09-08 友达光电股份有限公司 显示面板

Also Published As

Publication number Publication date
CN104112421A (zh) 2014-10-22
US20150294734A1 (en) 2015-10-15
CN104112421B (zh) 2016-05-04
US9343178B2 (en) 2016-05-17
TW201539420A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
TWI514365B (zh) 閘極驅動電路及移位暫存器
TWI512703B (zh) 移位暫存電路及移位暫存器
US9626890B2 (en) Shift register and method of driving shift register
KR100847091B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
JP5485811B2 (ja) 双方向シフトレジスタ、及びこれを用いた画像表示装置
JP5669453B2 (ja) 双方向シフトレジスタ、及びこれを用いた画像表示装置
JP5618821B2 (ja) 双方向シフトレジスタ及びこれを用いた画像表示装置
JP5404807B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP4912186B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
US9911503B2 (en) Shift register unit, gate drive circuit, and display device
KR101568258B1 (ko) 쉬프트 레지스터
US10043585B2 (en) Shift register unit, gate drive device, display device, and control method
KR102199930B1 (ko) 게이트 드라이버와 그의 제어 방법
JP2007317288A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2010152967A (ja) シフトレジスタ回路
TWI505276B (zh) 移位暫存電路及移位暫存器
JP6320632B2 (ja) シフトレジスタ
JP2008287753A (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR20100081481A (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
CN109064961B (zh) 显示面板goa电路
TWI552137B (zh) 閘極驅動電路及其移位暫存器
US10116225B1 (en) Gate line drive circuit and display device having the same
KR101377463B1 (ko) 노이즈 제거회로와, 이를 구비한 게이트 구동회로 및 표시장치
JP5184673B2 (ja) シフトレジスタ回路
KR20150131455A (ko) 게이트 구동 회로