TWI505276B - 移位暫存電路及移位暫存器 - Google Patents
移位暫存電路及移位暫存器 Download PDFInfo
- Publication number
- TWI505276B TWI505276B TW103104773A TW103104773A TWI505276B TW I505276 B TWI505276 B TW I505276B TW 103104773 A TW103104773 A TW 103104773A TW 103104773 A TW103104773 A TW 103104773A TW I505276 B TWI505276 B TW I505276B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock signal
- shift register
- input
- signal
- input end
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本發明係關於一種移位暫存電路及移位暫存器，尤指一種可減輕電晶體之寄生電容的耦合效應(coupling effect)及正偏壓應力(positive bias stress；PBS)效應的移位暫存電路及移位暫存器。
一般而言，顯示面板包含有複數個畫素、閘極驅動電路以及源極驅動電路。閘極驅動電路包含複數級移位暫存器，用來提供複數個閘極驅動訊號，以控制畫素之開啟與關閉。源極驅動電路則用以寫入資料訊號至被開啟的畫素。此外，目前顯示面板常採用閘極驅動電路基板技術(gate driveron array；GOA)，以提供畫素所需的閘極驅動訊號。與傳統的閘極驅動器不同的，採用GOA的電路因其製程可合併於顯示面板的薄膜電晶體陣列(TFT array)的製程，故可降低面板的生產成本。
請參考第1圖及第2圖。第1圖為先前技術之移位暫存器100的電路圖。第2圖為第1圖之移位暫存器100的時序圖。移位暫存器100包含四個開關T1a至T1d。其中，開關T1a和T1c分別接收輸入訊號GN-1
及GN+1
，而其中輸入訊號GN-1
及GN+1
係來自於前一級和後一級移位暫存器的輸出端。開關T1b的第一端接收時脈訊號CK，開關T1b的控制端耦接於節點QN
，而開關T1b的第二端耦接於移位暫存器100的輸出端以輸出輸出訊號GN
。開關T1c和T1d的第一端分別耦接於節點QN
及移位暫存器100的輸出端，而開關T1c和T1d的第二端都耦接於系統電壓端VSS。其中系統電壓端VSS的電位
可與閘極低電位VGL相同。此外，輸入訊號GN+1
被傳送到開關T1c和T1d的控制端，以控制開關T1c和T1d的開啟和關閉。此外，另一時脈訊號XCK係用以控制前一級和後一級移位暫存器的操作，而時脈訊號XCK和時脈訊號CK會在閘極高電位VGH及閘極低電位VGL之間切換。
在時段TA
期間，開關T1a因輸入訊號GN-1
處於閘極高電位VGH而被開啟，而導致節點QN
的電位被上拉至閘極高電位VGH，並導致開關T1b的開啟。此外，開關T1c及T1d因輸入訊號GN+1
處於閘極低電位VGL而被關閉。因開關T1b被開啟且時脈訊號CK處於閘極低電位VGL，故移位暫存器100的輸出端所輸出的輸出訊號GN
會處於閘極低電位VGL。
在時段TB
期間，開關T1a、T1c及T1d因輸入訊號GN-1
及GN+1
都處於閘極低電位VGL而被關閉，而導致節點QN
處於浮接狀態。此外，由於時脈訊號CK的電位為閘極高電位VGH，並由於開關T1b之寄生電容的耦合效應，而使得節點QN
的電位被提升至約兩倍的VGH，並使得輸出訊號GN
的電位為閘極高電位VGH。
在時段TC
期間，開關T1a因輸入訊號GN-1
處於閘極低電位VGL而被關閉，而開關T1c及T1d因輸入訊號GN+1
處於閘極高電位VGH而被開啟。節點QN
的電位因開關T1c被開啟而被下拉至閘極低電位VGL，而輸出訊號GN
的電位則因開關T1d被開啟也被下拉至閘極低電位VGL。
然而，因開關T1b之寄生電容(parasitic capacitor)的耦合效應(coupling effect)，在前一級移位暫存器的輸出端所輸出的輸入訊號GN-1
尚未再次地由閘極低電位VGL被上拉至閘極高電位VGH之前，由於時脈訊號CK的電位仍會在閘極高電位VGH及閘極低電位VGL之間進行切換，故容易在
節點QN
產生突波(glitch)，並進而導致移位暫存器100的輸出訊號GN
的波形不正確。此外，因開關T1c及T1d以閘極低電位VGL作為其低準位訊號，故開關T1c及T1d容易產生正偏壓應力(positive bias stress；PBS)效應，而使得開關T1c及T1d在長時間的操作後其臨界電壓會產生正偏移，而導致開關T1c及T1d驅動能力下降。
本發明之一實施例提供一種移位暫存器。所述的移位暫存器包含訊號端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、輸出端、上拉電路、第一開關、第一下拉電路以及第二下拉電路。訊號端接收輸入訊號。第一輸入端接收第一時脈訊號。第二輸入端接收第二時脈訊號。第三輸入端接收第三時脈訊號。第四輸入端接收第四時脈訊號。上拉電路與訊號端及第一輸入端耦接，並用以依據第一時脈訊號，控制訊號端與節點之間的電性連接。第一開關與第二輸入端、節點及輸出端耦接，並用以依據節點之電位，控制第二輸入端與輸出端之間的電性連接。第一下拉電路與第三輸入端、輸出端及第四輸入端耦接，並用以依據第三時脈訊號，控制輸出端與第四輸入端之間的電性連接。第二下拉電路與節點及第一輸入端耦接，並用以依據第四時脈訊號或第五時脈訊號，控制節點與第一輸入端之間的電性連接。
本發明之一實施例提供一種移位暫存電路。所述的移位暫存電路包含多個移位暫存器。每一移位暫存器訊號端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、輸出端、上拉電路、第一開關、第一下拉電路、第二下拉電路以及第三下拉電路。上拉電路與訊號端、節點及第一輸入端耦接，並用以依據第一輸入端之電位，控制訊號端與節點之間的電性連接。第一開關與第二輸入端、節點及輸出端耦接，並用以依據節點之電位，控制第二輸入端與輸出端之間的電性連接。第一下拉電路與第三輸入端、輸出端及
第四輸入端耦接，並用以依據第三輸入端的電位，控制輸出端與第四輸入端之間的電性連接。第二下拉電路與節點、第一輸入端及第四輸入端耦接，並用以依據第四輸入端之電位，控制節點與第一輸入端之間的電性連接。第三下拉電路與節點、第三輸入端及第四輸入端耦接，並用以依據第三輸入端之電位，控制節點與第四輸入端之間的電性連接。其中第一輸入端、第二輸入端、第三輸入端及第四輸入端分別接收不同的時脈訊號。
本發明之一實施例提供一種移位暫存電路。所述的移位暫存電路包含多個移位暫存器。每一移位暫存器訊號端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、輸出端、上拉電路、第一開關、第一下拉電路以及第二下拉電路。上拉電路與訊號端、節點及第一輸入端耦接，並用以依據第一輸入端之電位，控制訊號端與節點之間的電性連接。第一開關與第二輸入端、節點及輸出端耦接，並用以依據節點之電位，控制第二輸入端與輸出端之間的電性連接。第一下拉電路與第三輸入端、輸出端及第四輸入端耦接，並用以依據第三輸入端的電位，控制輸出端與第四輸入端之間的電性連接。第二下拉電路與節點、第一輸入端及第五輸入端耦接，並用以依據第五輸入端之電位，控制節點與第一輸入端之間的電性連接。其中第一輸入端、第二輸入端、第三輸入端、第四輸入端及第五輸入端分別接收不同的時脈訊號。
透過本發明實施例之移位暫存器，由於各下拉電路的開關皆以時脈訊號作為其低準位訊號，故可在各下拉電路的開關因長時間的操作而受到正偏壓應力(PBS)效應的影響下，對下拉電路的開關施以周期性的逆偏壓應力(NBS)效應，以對臨界電壓(Vth)產生復原效果，改善驅動能力下降問題。此外，第二下拉電路的開關可適時地輕微地開啟或完全地開啟，故可抑制因第一開關之寄生電容的耦合效應而產生於第一開關之控制端的突波。
100、300、300_5、500_5‧‧‧移位暫存器
300_1、500_1‧‧‧移位暫存器、第一移位暫存器
300_2、500_2‧‧‧移位暫存器、第二移位暫存器
300_3、500_3‧‧‧移位暫存器、第三移位暫存器
300_4、500_4‧‧‧移位暫存器、第四移位暫存器
310‧‧‧上拉電路
320‧‧‧第一開關
330‧‧‧第一下拉電路
340、540‧‧‧第二下拉電路
350‧‧‧第三下拉電路
400、700‧‧‧移位暫存電路
C1‧‧‧電容、第一電容
C2‧‧‧電容、第二電容
CK、XCK‧‧‧時脈訊號
CK1‧‧‧時脈訊號、第二時脈訊號
CK_1‧‧‧時脈訊號、第六時脈訊號
CK2‧‧‧時脈訊號、第五時脈訊號
CK_2‧‧‧時脈訊號、第三時脈訊號
CK3‧‧‧時脈訊號、第四時脈訊號
CK_3‧‧‧時脈訊號、第七時脈訊號
CK4‧‧‧時脈訊號、第八時脈訊號
CK_4‧‧‧時脈訊號、第一時脈訊號
GN
‧‧‧輸出訊號
GN-1
、G1
至G5
‧‧‧輸入訊號
GN+1
‧‧‧輸入訊號、輸出訊號
IN‧‧‧訊號端
IN1‧‧‧第一輸入端
IN2‧‧‧第二輸入端
IN3‧‧‧第三輸入端
IN4‧‧‧第四輸入端
IN5‧‧‧第五輸入端
QN
‧‧‧節點
QN+1
‧‧‧後一級移位暫存器的節點
Out‧‧‧輸出端
SP‧‧‧起始訊號
T1a、T1e‧‧‧開關
T1b‧‧‧開關、第一開關
T1c‧‧‧開關、第三開關
T1d‧‧‧開關、第二開關
T1‧‧‧時段、第一時段
T2、T4、T6、TA
、TB
、TC
‧‧‧時段
T3‧‧‧時段、第二時段
T5‧‧‧時段、第三時段
T7‧‧‧時段、第四時段
TP
‧‧‧週期
VGH‧‧‧閘極高電位
2VGH‧‧‧兩倍的閘極高電位
VGL‧‧‧閘極低電位
VGL1‧‧‧第一閘極低電位
VGL2‧‧‧第二閘極低電位
VSS‧‧‧系統電壓端
第1圖為先前技術之移位暫存器的電路圖。
第2圖為第1圖之移位暫存器的時序圖。
第3圖為本發明一實施例之移位暫存器的電路圖。
第4圖為本發明一實施例之移位暫存電路的示意圖。
第5圖為第4圖之移位暫存電路的時序圖。
第6圖為本發明另一實施例之移位暫存器的電路圖。
第7圖為本發明另一實施例之移位暫存電路的示意圖。
請參考第3圖，第3圖為本發明一實施例之移位暫存器300的電路圖。移位暫存器300包含訊號端IN、第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4、輸出端Out、上拉電路310、開關T1b、第一下拉電路330、第二下拉電路340以及第三下拉電路350。第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收不同的時脈訊號CK_4、CK1、CK_2及CK3，而訊號端IN用以接收前一級移位暫存器的輸出端所輸出的輸入訊號GN-1
。
上拉電路310與訊號端IN、節點QN
及第一輸入端IN1耦接，並用以依據第一輸入端IN1之電位，控制訊號端IN與節點QN
之間的電性連接。開關T1b與第二輸入端IN2、節點QN
及輸出端Out耦接，並用以依據節點QN
之電位，控制第二輸入端IN2與輸出端Out之間的電性連接。第一下拉電路330與第三輸入端IN3、輸出端Out及第四輸入端IN4耦接，並用以依據第三輸入端IN3的電位，控制輸出端Out與第四輸入端IN4之間的電性連接。第二下拉電路340與節點QN
、第一輸入端IN1及第四輸入端IN4耦接，並用
以依據第四輸入端IN4之電位，控制節點QN
與第一輸入端IN1之間的電性連接。第三下拉電路350與節點QN
、第三輸入端IN3及第四輸入端IN4耦接，並用以依據第三輸入端IN3之電位，控制節點QN
與第四輸入端IN4之間的電性連接。其中第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收不同的時脈訊號CK_4、CK1、CK_2及CK3。
在本發明一實施例中，上拉電路310包含開關T1a，其中開關T1a的第一端耦接至訊號端IN，開關T1a的第二端耦接至節點QN
，而開關T1a的控制端耦接至第一輸入端IN1。開關T1a依據時脈訊號CK_4，控制訊號端IN與節點QN
之間的電性連接。再者，第一下拉電路330可包含電容C1及開關T1d，其中電容C1耦接於節點QN
及輸出端Out之間。開關T1d的第一端耦接至輸出端Out，開關T1d的第二端耦接至第四輸入端IN4，而開關T1d的控制端耦接至第三輸入端IN3。開關T1d依據時脈訊號CK_2，控制輸出端Out與第四輸入端IN4之間的電性連接。另外，第二下拉電路340包含開關T1e，其中開關T1e的第一端耦接至節點QN
，開關T1e的第二端耦接至第一輸入端IN1，而開關T1e的控制端耦接至第四輸入端IN4。開關T1e依據時脈訊號CK3，控制節點QN
與第一輸入端IN1之間的電性連接。此外，第三下拉電路350可包含電容C2及開關T1c，其中電容C2耦接於節點QN
及第三輸入端IN3之間。開關T1c的第一端耦接至節點QN
，開關T1c的第二端耦接至第四時輸入端IN4，而開關T1c的控制端耦接至第三輸入端IN3。T1c依據時脈訊號CK_2，控制節點QN
與第四輸入端IN4之間的電性連接。由於開關T1c及T1d以時脈訊號CK3作為其低準位訊號，且開關T1e以時脈訊號CK_4作為其低準位訊號，故可在開關T1c、T1d及T1e因長時間的操作而受到正偏壓應力(positive bias stress；PBS)效應的影響下，對開關T1c、T1d及T1e施以周期性的逆偏壓應力(negative bias stress；NBS)效應，故開關T1c、T1d及T1e的臨界電壓會有回復效果，也因此開關T1c、T1d及T1e的驅動能
力可被改善。
移位暫存器300可用於顯示面板的閘極驅動器，而閘極驅動電路可包含複數級的移位暫存器300，用來提供複數個閘極訊號，以控制顯示面板的畫素之開啟與關閉。請參考第4圖及第5圖。第4圖為本發明一實施例之移位暫存電路400的示意圖，而第5圖為第4圖之移位暫存電路400的時序圖。移位暫存電路400包括有多個移位暫存器(如300_1至300_5)。其中，每個移位暫存器300_1至300_5的電路架構與第3圖的移位暫存器300電路架構相同。移位暫存器300_1至300_5會分別由輸出端Out將輸出訊號G1
至G5
輸出至對應的閘極線(或稱掃描線)，以依序地開啟與顯示面板的不同閘極線耦接的畫素。移位暫存器300_2至300_5的訊號端IN會分別接收其前一級移位暫存器300_1至300_4的輸出訊號G1
至G4
，而移位暫存器300_1的訊號端IN則是接收起始訊號SP。此外，移位暫存器300_1和移位暫存器300_5的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收時脈訊號CK_4、CK1、CK_2及CK3；移位暫存器300_2的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收時脈訊號CK_1、CK2、CK_3及CK4；移位暫存器300_3的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收時脈訊號CK_2、CK3、CK_4及CK1；而移位暫存器300_4的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收時脈訊號CK_3、CK4、CK_1及CK2。其中時脈訊號CK1、CK2、CK3和CK4的電位會在閘極高電位VGH及第一閘極低電位VGL1之間切換，時脈訊號CK_1、CK_2、CK_3和CK_4的電位會在閘極高電位VGH及第二閘極低電位VGL2之間切換，而第二閘極低電位VGL2會低於第一閘極低電位VGL1。在本發明一實施例中，閘極高電位VGH為正20伏特，第一閘極低電位VGL1為負10伏特，而第二閘極低電位VGL2為負13伏特，但本發明並不以此為限。
此外，每一個時脈訊號CK1至CK4會每隔一個週期TP
由第一閘極低電位VGL1被提升至閘極高電位VGH，而每一個時脈訊號CK_1至CK_4會每隔一個週期TP
由第二閘極低電位VGL2被提升至閘極高電位VGH。時脈訊號CK1與CK_1具有相似的時序，時脈訊號CK2與CK_2具有相似的時序，時脈訊號CK3與CK_3具有相似的時序，而時脈訊號CK4與CK_4具有相似的時序。詳言之，時脈訊號CK1由第一閘極低電位VGL1被提升至閘極高電位VGH的時間點以及由閘極高電位VGH被降至第一閘極低電位VGL1的時間點，會與時脈訊號CK_1由第二閘極低電位VGL2被提升至閘極高電位VGH的時間點以及由閘極高電位VGH被降至第二閘極低電位VGL2的時間點一致。相似地，時脈訊號CK2由第一閘極低電位VGL1被提升至閘極高電位VGH的時間點以及由閘極高電位VGH被降至第一閘極低電位VGL1的時間點，會與時脈訊號CK_2由第二閘極低電位VGL2被提升至閘極高電位VGH的時間點以及由閘極高電位VGH被降至第二閘極低電位VGL2的時間點一致。時脈訊號CK3由第一閘極低電位VGL1被提升至閘極高電位VGH的時間點以及由閘極高電位VGH被降至第一閘極低電位VGL1的時間點，會與時脈訊號CK_3由第二閘極低電位VGL2被提升至閘極高電位VGH的時間點以及由閘極高電位VGH被降至第二閘極低電位VGL2的時間點一致。時脈訊號CK4由第一閘極低電位VGL1被提升至閘極高電位VGH的時間點以及由閘極高電位VGH被降至第一閘極低電位VGL1的時間點，會與時脈訊號CK_4由第二閘極低電位VGL2被提升至閘極高電位VGH的時間點以及由閘極高電位VGH被降至第二閘極低電位VGL2的時間點一致。
再者，時脈訊號CK1至CK4不同時為閘極高電位VGH，且時脈訊號CK1至CK4不同時為閘極高電位VGH。以第5圖為例，時脈訊號CK4、CK1、CK2及CK3分別在時段T1、T3、T5及T7依序地為閘極高電位VGH，
且時脈訊號CK_4、CK_1、CK_2及CK_3分別在時段T1、T3、T5及T7依序地為閘極高電位VGH。
另外，由於移位暫存電路400係依據八個時脈訊號CK1至CK4及CK_1至CK_4進行操作，故移位暫存電路400可稱為八相(eight phase)移位暫存電路。移位暫存電路400的第N個移位暫存器的四個輸入端IN1至IN4所接收的時脈訊號，會與第(N+4)個移位暫存器的四個輸入端IN1至IN4所接收的時脈訊號相同，其中N為正整數。例如，第一個移位暫存器300_1的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別地接收時脈訊號CK_4、CK1、CK_2及CK3，而第五個移位暫存器300_5的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4所接收的時脈訊號也會是時脈訊號CK_4、CK1、CK_2及CK3。
為能清楚地說明移位暫存器300的特色及優點，請再參考第3圖及第5圖。在時段T1期間，移位暫存器300所接收的輸入訊號GN-1
和時脈訊號CK_4為閘極高電位VGH，而使得上拉電路310的開關T1a被開啟，並導致節點QN
的電位為閘極高電位VGH。此外，因時脈訊號CK3及CK_2分別處於第一閘極低電位VGL1及第二閘極低電位VGL2，且時脈訊號CK_4為閘極高電位VGH，而使得開關T1e、T1c和T1d被關閉。此外，由於時脈訊號CK1處於第一閘極低電位VGL1，且開關T1b被開啟，故輸出訊號GN
的電位會是第一閘極低電位VGL1。此外，因時脈訊號CK3為第一閘極低電位VGL1，而時脈訊號CK_4為閘極高電位VGH，故開關T1e的閘極-源極之間的壓差會為極大的負值，而使得開關T1e會被緊密地關閉。
在時段T2期間，移位暫存器300所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得
上拉電路310的開關T1a被關閉。此外，因時脈訊號CK3及CK_2分別處於第一閘極低電位VGL1及第二閘極低電位VGL2，而使得開關T1e、T1c和T1d被關閉。因此，節點QN
的電位會因節點QN
處於浮接(floating)狀態而維持在閘極高電位VGH。此外，因時脈訊號CK1的電位仍為第一閘極低電位VGL1，故輸出訊號GN
的電位會維持在第一閘極低電位VGL1。
在時段T3期間，移位暫存器300所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK_2處於第二閘極低電位VGL2，而使得開關T1c和T1d被關閉。再者，因時脈訊號CK1處於閘極高電位VGH，且開關T1b被開啟，而使得輸出訊號GN
的電位被提升至閘極高電位VGH。另外，節點QN
的電位因開關T1b的寄生電容的耦合效應以及電容C1的耦合效應，而被提升至閘極高電位VGH的兩倍(即2VGH)。此外，因時脈訊號CK3為第一閘極低電位VGL1，而時脈訊號CK_4為第二閘極低電位VGL2，故開關T1e的閘極-源極之間的壓差會為正值(約3伏特)，且因節點QN
的電位為2VGH，故開關T1e會被輕微地開啟，而有電流從節點QN
經過開關T1e而流至第一輸入端IN1。
在時段T4期間，移位暫存器300所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK_2的電位為第二閘極低電位VGL2，而使得開關T1c和T1d被關閉。另外，因時脈訊號CK1被下拉至第一閘極低電位VGL1，而使得節點QN
的電位因開關T1b的寄生電容的耦合效應而從兩倍的閘極高電位2VGH下拉至閘極高電位VGH。再者，因時脈訊號CK1處於第一閘極低電位VGL1，且節點QN
的電位為閘極高電位VGH，故開關T1b會被開啟，而使得輸出訊號GN
的電位被下拉至第一閘極
低電位VGL1。另外，因時脈訊號CK3為第一閘極低電位VGL1，而時脈訊號CK_4為第二閘極低電位VGL2，故開關T1e的閘極-源極之間的壓差會為正值(約3伏特)，且因節點QN
的電位為VGH，故開關T1e會被輕微地開啟，而有電流從節點QN
經過開關T1e而流至第一輸入端IN1。
在時段T5期間，移位暫存器300所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK_2的電位為閘極高電位VGH，而使得開關T1c和T1d被開啟，並使得節點QN
的電位被下拉至第一閘極低電位VGL1，且使輸出訊號GN
的電位維持在第一閘極低電位VGL1。再者，因節點QN
的電位為第一閘極低電位VGL1，故開關T1b會被關閉。另外，因時脈訊號CK3為第一閘極低電位VGL1，而時脈訊號CK_4為第二閘極低電位VGL2，故開關T1e的閘極-源極之間的壓差會為正值(約3伏特)，故開關T1e會被輕微地開啟。又因節點QN
的電位為第一閘極低電位VGL1高於第一輸入端IN1的第二閘極低電位VGL2，而有極輕微的電流從節點QN
經過開關T1e而流至第一輸入端IN1。
在時段T6期間，移位暫存器300所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK_2的電位為第二閘極低電位VGL2，而使得開關T1c和T1d被關閉。另外，因時脈訊號CK_2的電位從閘極高電位VGH被下拉至第二閘極低電位VGL2，故節點QN
的電位會因電容C2的耦合效應而稍微地下降。開關T1b則因節點QN
的電位低於第一閘極低電位VGL1而被關閉，而輸出訊號GN
的電位仍維持在第一閘極低電位VGL1。另外，因時脈訊號CK3為第一閘極低電位VGL1，而時脈訊號CK_4為第二閘極低電位VGL2，故開關T1e的閘極-源極之間的壓差會為正
值(約3伏特)，而使得開關T1e會被輕微地開啟。
在時段T7期間，移位暫存器300所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK_2處於第二閘極低電位VGL2，而使得開關T1c和T1d被關閉。再者，因時脈訊號CK3處於閘極高電位VGH，故開關T1e會被完全地開啟，而使得節點QN
的電位會被下拉至第二閘極低電位VGL2。輸出訊號GN
的電位則仍維持在第一閘極低電位VGL1。此外，後一級移位暫存器的節點QN+1
之電位的波形以及輸出訊號GN+1
的波形會分別與節點QN
之電位的波形及輸出訊號GN
的波形類似，在此即不再贅述。
由上述說明可知，在時段T3至T6的期間，移位暫存器300中的開關T1e會被輕微地開啟，而在時段T7的期間，開關T1e會被完全地開啟。因此，在前一級移位暫存器的輸出端所輸出的輸入訊號GN-1
尚未再次地由第一閘極低電位VGL1被上拉至閘極高電位VGH之前，儘管時脈訊號CK1仍會在閘極高電位VGH及第一閘極低電位VGL1之間進行切換，但因開關T1e的作用，而可有效地避免移位暫存器300的節點QN
處的突波，故可確保移位暫存器300能輸出具有正確波形的輸出訊號GN
。
在本發明一實施例中，移位暫存器300的第三下拉電路350可被省略，而第二下拉電路340的開關T1e的控制端改以接收時脈訊號CK2。請參考第6圖，第6圖為本發明另一實施例之移位暫存器500的電路圖。移位暫存器500包含訊號端IN、第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4、第五輸入端IN5、輸出端Out、上拉電路310、開關T1b、第一下拉電路330以及第二下拉電路540。第一輸入端IN1、第二輸入
端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收不同的時脈訊號CK_4、CK1、CK_2、CK3及CK2，而訊號端IN用以接收前一級移位暫存器的輸出端所輸出的輸入訊號GN-1
。
移位暫存器500的上拉電路310、開關T1b及第一下拉電路330的功用及操作方式與移位暫存器300的上拉電路310、開關T1b及第一下拉電路330相同，故不再贅述。此外，移位暫存器500的第二下拉電路540與節點QN、第一輸入端IN1及第五輸入端IN5耦接，並用以依據第五輸入端IN5之電位，控制節點QN
與第一輸入端IN1之間的電性連接。在本發明一實施例中，第二下拉電路540包含開關T1e。開關T1e的第一端耦接至節點QN
，開關T1e的第二端耦接至第一輸入端IN1，而開關T1e的控制端耦接至第五輸入端IN5。開關T1e依據時脈訊號CK2，控制節點QN
與第一輸入端IN1之間的電性連接。由於開關T1d及T1e分別以時脈訊號CK3和CK_4作為其低準位訊號，故可在開關T1d及T1e因長時間的操作而受到正偏壓應力(PBS)效應的影響下，對開關T1d及T1e施以周期性的逆偏壓應力(NBS)效應，故開關T1d及T1e的臨界電壓會有回復效果，也因此開關T1d及T1e的驅動能力可被改善。
移位暫存器500可用於顯示面板的閘極驅動器，而閘極驅動電路可包含複數級的移位暫存器500，用來提供複數個閘極訊號，以控制顯示面板的畫素之開啟與關閉。請參考第7圖及第5圖。第7圖為本發明一實施例之移位暫存電路700的示意圖。移位暫存電路700包括有多個移位暫存器(如500_1至500_5)。其中，每個移位暫存器500_1至500_5的電路架構與第6圖的移位暫存器500電路架構相同。移位暫存器500_1至500_5會分別由輸出端Out將輸出訊號G1
至G5
輸出至對應的閘極線(或稱掃描線)，以依序地開啟與顯示面板的不同閘極線耦接的畫素。移位暫存器500_2至500_5的訊號
端IN會分別接收其前一級移位暫存器500_1至500_4的輸出訊號G1
至G4
，而移位暫存器500_1的訊號端IN則是接收起始訊號SP。此外，移位暫存器500_1和移位暫存器500_5的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈訊號CK_4、CK1、CK_2、CK3及CK2。移位暫存器500_2的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈訊號CK_1、CK2、CK_3、CK4及CK3。移位暫存器500_3的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈訊號CK_2、CK3、CK_4、CK1及CK4。移位暫存器500_4的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈訊號CK_3、CK4、CK_1、CK2及CK1。
由於移位暫存電路700係依據八個時脈訊號CK1至CK4及CK_1至CK_4進行操作，故移位暫存電路700也是一種八相移位暫存電路。移位暫存電路700的第N個移位暫存器的五個輸入端IN1至IN5所接收的時脈訊號，會與第(N+4)個移位暫存器的五個輸入端IN1至IN5所接收的時脈訊號相同，其中N為正整數。例如，第一個移位暫存器500_1的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈訊號CK_4、CK1、CK_2、CK3及CK2，而第五個移位暫存器500_5的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5所接收的時脈訊號也會是時脈訊號CK_4、CK1、CK_2、CK3及CK2。
請再參考第6圖及第5圖。在時段T1期間，移位暫存器500所接收的輸入訊號GN-1
和時脈訊號CK_4為閘極高電位VGH，而使得上拉電路310的開關T1a被開啟，並導致節點QN
的電位為閘極高電位VGH。此外，
因時脈訊號CK3及CK_2分別處於第一閘極低電位VGL1及第二閘極低電位VGL2，而使得開關T1d被關閉。再者，因時脈訊號CK_4為閘極高電位VGH，而時脈訊號CK2的電位為第一閘極低電位VGL1，故開關T1e的閘極-源極之間的壓差會為極大的負值，而使得開關T1e會被緊密地關閉。此外，由於時脈訊號CK1處於第一閘極低電位VGL1，且開關T1b被開啟，故輸出訊號GN
的電位會是第一閘極低電位VGL1。
在時段T2期間，移位暫存器500所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK3及CK_2分別處於第一閘極低電位VGL1及第二閘極低電位VGL2，而使得開關T1d被關閉。再者，因時脈訊號CK2的電位為第一閘極低電位VGL1，故開關T1e會被關閉。因此，節點QN
的電位會因節點QN
處於浮接狀態而維持在閘極高電位VGH。此外，因時脈訊號CK1的電位仍為第一閘極低電位VGL1，故輸出訊號GN
的電位會維持在第一閘極低電位VGL1。
在時段T3期間，移位暫存器500所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK_2處於第二閘極低電位VGL2，而使得開關T1d被關閉。再者，因時脈訊號CK1處於閘極高電位VGH，且開關T1b被開啟，而使得輸出訊號GN
的電位被提升至閘極高電位VGH。另外，節點QN
的電位因開關T1b的寄生電容的耦合效應以及電容C1的耦合效應，而被提升至閘極高電位VGH的兩倍(即2VGH)。此外，因時脈訊號CK2為第一閘極低電位VGL1，而時脈訊號CK_4為第二閘極低電位VGL2，故開關T1e的閘極-源極之間的壓差會為正值(約3伏特)，且因節點QN
的電位為2VGH，故開關T1e會被輕微地開啟，而有電流從節點QN
經過
開關T1e而流至第一輸入端IN1。
在時段T4期間，移位暫存器500所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK_2的電位為第二閘極低電位VGL2，而使得開關T1d被關閉。另外，因時脈訊號CK1被下拉至第一閘極低電位VGL1，而使得節點QN
的電位因開關T1b的寄生電容的耦合效應而從兩倍的閘極高電位2VGH下拉至閘極高電位VGH。再者，因時脈訊號CK1處於第一閘極低電位VGL1，且節點QN
的電位為閘極高電位VGH，故開關T1b會被開啟，而使得輸出訊號GN
的電位被下拉至第一閘極低電位VGL1。另外，因時脈訊號CK2為第一閘極低電位VGL1，而時脈訊號CK_4為第二閘極低電位VGL2，故開關T1e的閘極-源極之間的壓差會為正值(約3伏特)，且因節點QN
的電位為VGH，故開關T1e會被輕微地開啟，而有電流從節點QN
經過開關T1e而流至第一輸入端IN1。
在時段T5期間，移位暫存器500所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK和CK_2的電位為閘極高電位VGH，而使得開關T1d和T1e被開啟，並使得節點QN
的電位被下拉至第二閘極低電位VGL2，且使輸出訊號GN
的電位維持在第一閘極低電位VGL1附近。再者，因節點QN
的電位為第二閘極低電位VGL2，故開關T1b會被關閉。
在時段T6期間，移位暫存器500所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK_2的電位為第二閘
極低電位VGL2，而使得開關T1d被關閉。另外，因時脈訊號CK2為第一閘極低電位VGL1，而時脈訊號CK_4為第二閘極低電位VGL2，故開關T1e的閘極-源極之間的壓差會為正值(約3伏特)，而使得開關T1e會被輕微地開啟，而使得節點QN
的電位維持在第二閘極低電位VGL2，輸出訊號GN
的電位則維持在第一閘極低電位VGL1附近。
在時段T7期間，移位暫存器500所接收的輸入訊號GN-1
和時脈訊號CK_4分別為第一閘極低電位VGL1及第二閘極低電位VGL2，而使得上拉電路310的開關T1a被關閉。此外，因時脈訊號CK_2處於第二閘極低電位VGL2，而使得開關T1d被關閉。再者，因時脈訊號CK2為第一閘極低電位VGL1，而時脈訊號CK_4為第二閘極低電位VGL2，故開關T1e的閘極-源極之間的壓差會為正值(約3伏特)，而使得開關T1e會被輕微地開啟，而使得節點QN
的電位維持在第二閘極低電位VGL2，輸出訊號GN
的電位則維持在第一閘極低電位VGL1附近。此外，後一級移位暫存器的節點QN+1
之電位的波形以及輸出訊號GN+1
的波形會分別與節點QN
之電位的波形及輸出訊號GN
的波形類似，在此即不再贅述。
由上述說明可知，在時段T3、T4、T6及T7的期間，移位暫存器500中的開關T1e會被輕微地開啟，而在時段T5的期間，開關T1e會被完全地開啟。因此，在前一級移位暫存器的輸出端所輸出的輸入訊號GN-1
尚未再次地由第一閘極低電位VGL1被上拉至閘極高電位VGH之前，儘管時脈訊號CK1仍會在閘極高電位VGH及第一閘極低電位VGL1之間進行切換，但因開關T1e的作用，而可有效地避免移位暫存器500的節點QN
處的突波，故可確保移位暫存器500能輸出具有正確波形的輸出訊號GN
。
此外，在上述說明中，時脈訊號CK1、CK_1、CK2、CK_2、CK3、
CK_3、CK4、CK_4亦可分別稱為第二時脈訊號、第六時脈訊號、第五時脈訊號、第三時脈訊號、第四時脈訊號、第七時脈訊號、第八時脈訊號及第一時脈訊號。移位暫存器300_1和500_1亦可稱為第一移位暫存器。移位暫存器300_2和500_2亦可稱為第二移位暫存器。移位暫存器300_3和500_3亦可稱為第三移位暫存器。移位暫存器300_4和500_4亦可稱為第四移位暫存器。電容C1亦可稱為第一電容，而電容C2亦可稱為第二電容。開關T1b、T1c及T1d亦可分別稱為第一開關、第三開關及第二開關。此外，時段T1、T3、T5及T7亦可分別稱為第一時段、第二時段、第三時段及第四時段。另外，圖式中的GN+1
在先前技術中係指移位暫存器100的「輸入訊號」，而在本發明實施例中則是指後一級移位暫存器的「輸出訊號，特予以說明。
綜上所述，透過本發明實施例之移位暫存器，由於各下拉電路的開關皆以時脈訊號作為其低準位訊號，故可在各下拉電路的開關因長時間的操作而受到正偏壓應力(PBS)效應的影響下，對下拉電路的開關施以周期性的逆偏壓應力(NBS)效應，以對臨界電壓(Vth)產生復原效果，改善驅動能力下降問題。此外，第二下拉電路的開關可適時地輕微地開啟或完全地開啟，故可抑制因第一開關之寄生電容的耦合效應而產生於第一開關之控制端的突波。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
300‧‧‧移位暫存器
310‧‧‧上拉電路
320‧‧‧第一開關
330‧‧‧第一下拉電路
340‧‧‧第二下拉電路
350‧‧‧第三下拉電路
C1‧‧‧電容、第一電容
C2‧‧‧電容、第二電容
CK1‧‧‧時脈訊號、第二時脈訊號
CK_2‧‧‧時脈訊號、第三時脈訊號
CK3‧‧‧時脈訊號、第四時脈訊號
CK_4‧‧‧時脈訊號、第一時脈訊號
GN
‧‧‧輸出訊號
GN-1
‧‧‧輸入訊號
IN‧‧‧訊號端
IN1‧‧‧第一輸入端
IN2‧‧‧第二輸入端
IN3‧‧‧第三輸入端
IN4‧‧‧第四輸入端
QN
‧‧‧節點
Out‧‧‧輸出端
T1a‧‧‧開關
T1b‧‧‧開關、第一開關
T1c‧‧‧開關、第三開關
T1d‧‧‧開關、第二開關
Claims (16)
- 一種移位暫存器，包含：一訊號端，接收一輸入訊號；一第一輸入端，接收一第一時脈訊號；一第二輸入端，接收一第二時脈訊號；一第三輸入端，接收一第三時脈訊號；一第四輸入端，接收一第四時脈訊號；一輸出端；一上拉電路，與該訊號端及該第一輸入端耦接，並用以依據該第一時脈訊號，控制該訊號端與一節點之間的電性連接；一第一開關，與該第二輸入端、該節點及該輸出端耦接，並用以依據該節點之電位，控制該第二輸入端與該輸出端之間的電性連接；一第一下拉電路，與該第三輸入端、該輸出端及該第四輸入端耦接，並用以依據該第三時脈訊號，控制該輸出端與該第四輸入端之間的電性連接；以及一第二下拉電路，與該節點及該第一輸入端耦接，並用以依據該第四時脈訊號或一第五時脈訊號，控制該節點與該第一輸入端之間的電性連接。
- 如請求項1所述之移位暫存器，其中該第一下拉電路包含：一第一電容，耦接於該節點及該輸出端之間；以及一第二開關，該第二開關的一第一端耦接該輸出端，該第二開關的一第二端耦接至該第四輸入端，而該第二開關的一控制端耦接該第三輸入端。
- 如請求項1所述之移位暫存器，其中該第二下拉電路依據該四時脈訊號控制該節點與該第一輸入端之間的電性連接。
- 如請求項3所述之移位暫存器，另包含：一第三下拉電路，與該節點、該第三輸入端及該第四輸入端耦接，並用以依據該第三時脈訊號，控制該節點與該第四輸入端之間的電性連接。
- 如請求項4所述之移位暫存器，其中該第三下拉電路包含：一第二電容，耦接於該節點及該第三輸入端之間；以及一第三開關，該第三開關的一第一端耦接該節點，該第三開關的一第二端耦接該第四輸入端，而該第三開關的一控制端耦接該第三輸入端。
- 如請求項1所述之移位暫存器，其中該第一時脈訊號、該第二時脈訊號、該第三時脈訊號及該第四時脈訊號分別在一第一時段、一第二時段、一第三時段及一第四時段為一閘極高電位，而該第一時段、該第二時段、該第三時段及該第四時段在時間軸上的順序依序為該第一時段、該第二時段、該第三時段及該第四時段，且該第一時脈訊號、該第二時脈訊號、該第三時脈訊號及該第四時脈訊號不同時為該高閘極電位。
- 如請求項6所述之移位暫存器，更包含一第五輸入端，用以接收該五時脈訊號，其中該第二下拉電路另耦接至該第五輸入端，以依據該五時脈訊號控制該節點與該第一輸入端之間的電性連接，而該第五時脈訊號在該第三時段為該高閘極電位。
- 如請求項6或7所述之移位暫存器，其中該第二時脈訊號及該第四時脈 訊號在該閘極高電位及一第一閘極低電位之間切換，該第一時脈訊號及該第三時脈訊號在該高閘極電位及一第二閘極低電位之間切換，而該第一閘極低電位高於該第二閘極低電位。
- 一種移位暫存電路，包含多個移位暫存器，每一移位暫存器包含：一訊號端；一第一輸入端；一第二輸入端；一第三輸入端；一第四輸入端；一輸出端；一上拉電路，與該訊號端、一節點及該第一輸入端耦接，並用以依據該第一輸入端之電位，控制該訊號端與該節點之間的電性連接；一第一開關，與該第二輸入端、該節點及該輸出端耦接，並用以依據該節點之電位，控制該第二輸入端與該輸出端之間的電性連接；一第一下拉電路，與該第三輸入端、該輸出端及該第四輸入端耦接，並用以依據該第三輸入端的電位，控制該輸出端與該第四輸入端之間的電性連接；一第二下拉電路，與該節點、該第一輸入端及該第四輸入端耦接，並用以依據該第四輸入端之電位，控制該節點與該第一輸入端之間的電性連接；以及一第三下拉電路，與該節點、該第三輸入端及該第四輸入端耦接，並用以依據該第三輸入端之電位，控制該節點與該第四輸入端之間的電性連接；其中該第一輸入端、該第二輸入端、該第三輸入端及該第四輸入端分別接收不同的時脈訊號。
- 如請求項9所述之移位暫存電路，其中該些移位暫存器包含一第一移位暫存器、一第二移位暫存器、一第三移位暫存器及一第四移位暫存器；其中該第一移位暫存器的該訊號端接收一起始訊號，該第一移位暫存器的該第一輸入端接收一第一時脈訊號，該第一移位暫存器的該第二輸入端接收一第二時脈訊號，該第一移位暫存器的該第三輸入端接收一第三時脈訊號，而該第一移位暫存器的該第四輸入端接收一第四時脈訊號；其中該第二移位暫存器的該訊號端耦接該第一移位暫存器的該輸出端，該第二移位暫存器的該第一輸入端接收一第六時脈訊號，該第二移位暫存器的該第二輸入端接收一第五時脈訊號，該第二移位暫存器的該第三輸入端接收一第七時脈訊號，而該第二移位暫存器的該第四輸入端接收一第八時脈訊號；其中該第三移位暫存器的該訊號端耦接該第二移位暫存器的該輸出端，該第三移位暫存器的該第一輸入端接收該第三時脈訊號，該第三移位暫存器的該第二輸入端接收該第四時脈訊號，該第三移位暫存器的該第三輸入端接收該第一時脈訊號，而該第三移位暫存器的該第四輸入端接收該第二時脈訊號；以及其中該第四移位暫存器的該訊號端耦接該第三移位暫存器的該輸出端，該第四移位暫存器的該第一輸入端接收該第七時脈訊號，該第四移位暫存器的該第二輸入端接收該第八時脈訊號，該第四移位暫存器的該第三輸入端接收該第六時脈訊號，而該第四移位暫存器的該第四輸入端接收該第五時脈訊號。
- 如請求項9所述之移位暫存電路，其中該第三下拉電路包含：一第二電容，耦接於該節點及該第三輸入端之間；以及 一第三開關，該第三開關的一第一端耦接該節點，該第三開關的一第二端耦接該第四輸入端，而該第三開關的一控制端耦接該第三輸入端。
- 一種移位暫存電路，包含多個移位暫存器，而每一移位暫存器包含：一訊號端；一第一輸入端；一第二輸入端；一第三輸入端；一第四輸入端；一第五輸入端；一輸出端；一上拉電路，與該訊號端、一節點及該第一輸入端耦接，並用以依據該第一輸入端之電位，控制該訊號端與該節點之間的電性連接；一第一開關，與該第二輸入端、該節點及該輸出端耦接，並用以依據該節點之電位，控制該第二輸入端與該輸出端之間的電性連接；一第一下拉電路，與該第三輸入端、該輸出端及該第四輸入端耦接，並用以依據該第三輸入端的電位，控制該輸出端與該第四輸入端之間的電性連接；以及一第二下拉電路，與該節點、該第一輸入端及該第五輸入端耦接，並用以依據該第五輸入端之電位，控制該節點與該第一輸入端之間的電性連接；其中該第一輸入端、該第二輸入端、該第三輸入端、該第四輸入端及該第五輸入端分別接收不同的時脈訊號。
- 如請求項12所述之移位暫存電路，其中該些移位暫存器包含一第一移位暫存器、一第二移位暫存器、一第三移位暫存器及一第四移位暫存器； 其中該第一移位暫存器的該訊號端接收一起始訊號，該第一移位暫存器的該第一輸入端接收一第一時脈訊號，該第一移位暫存器的該第二輸入端接收一第二時脈訊號，該第一移位暫存器的該第三輸入端接收一第三時脈訊號，該第一移位暫存器的該第四輸入端接收一第四時脈訊號，而該第一移位暫存器的該第五輸入端接收一第五時脈訊號；其中該第二移位暫存器的該訊號端耦接該第一移位暫存器的該輸出端，該第二移位暫存器的該第一輸入端接收一第六時脈訊號，該第二移位暫存器的該第二輸入端接收該第五時脈訊號，該第二移位暫存器的該第三輸入端接收一第七時脈訊號，該第二移位暫存器的該第四輸入端接收一第八時脈訊號，而該第二移位暫存器的該第五輸入端接收該第四時脈訊號；其中該第三移位暫存器的該訊號端耦接該第二移位暫存器的該輸出端，該第三移位暫存器的該第一輸入端接收該第三時脈訊號，該第三移位暫存器的該第二輸入端接收該第四時脈訊號，該第三移位暫存器的該第三輸入端接收該第一時脈訊號，該第三移位暫存器的該第四輸入端接收該第二時脈訊號，而該第三移位暫存器的該第五輸入端接收該第八時脈訊號；以及其中該第四移位暫存器的該訊號端耦接該第三移位暫存器的該輸出端，該第四移位暫存器的該第一輸入端接收該第七時脈訊號，該第四移位暫存器的該第二輸入端接收該第八時脈訊號，該第四移位暫存器的該第三輸入端接收該第六時脈訊號，該第四移位暫存器的該第四輸入端接收該第五時脈訊號，而該第四移位暫存器的該第五輸入端接收該第二時脈訊號。
- 11或12所述之移位暫存電路，其中該第一下拉電路包含： 一第一電容，耦接於該節點及該輸出端之間；以及一第二開關，該第二開關的一第一端耦接該輸出端，該第二開關的一第二端耦接至該第四輸入端，而該第二開關的一控制端耦接該第三輸入端。
- 如請求項10或13所述之移位暫存電路，其中該第一時脈訊號、該第二時脈訊號、該第三時脈訊號及該第四時脈訊號分別在一第一時段、一第二時段、一第三時段及一第四時段為一閘極高電位，該第八時脈訊號、該第六時脈訊號、該第五時脈訊號及該第七時脈訊號分別在該第一時段、該第二時段、該第三時段及該第四時段為該閘極高電位，而該第一時段、該第二時段、該第三時段及該第四時段在時間軸上的順序依序為該第一時段、該第二時段、該第三時段及該第四時段，該第一時脈訊號、該第二時脈訊號、該第三時脈訊號及該第四時脈訊號不同時為該閘極高電位，且該第五時脈訊號、該第六時脈訊號、該第七時脈訊號及第八時脈訊號不同時為該高電位。
- 如請求項15所述之移位暫存電路，其中該第二時脈訊號、該第四時脈訊號、該第五時脈訊號及該第八時脈訊號在該閘極高電位及一第一閘極低電位之間切換，該第一時脈訊號、該第三時脈訊號、該第六時脈訊號及該第七時脈訊號在該閘極高電位及一第二閘極低電位之間切換，而該第一閘極低電位高於該第二閘極低電位。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103104773A TWI505276B (zh) | 2014-02-13 | 2014-02-13 | 移位暫存電路及移位暫存器 |
| CN201410196024.9A CN103956133B (zh) | 2014-02-13 | 2014-05-09 | 移位暂存电路及移位暂存器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103104773A TWI505276B (zh) | 2014-02-13 | 2014-02-13 | 移位暫存電路及移位暫存器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201532058A TW201532058A (zh) | 2015-08-16 |
| TWI505276B true TWI505276B (zh) | 2015-10-21 |
Family
ID=51333399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103104773A TWI505276B (zh) | 2014-02-13 | 2014-02-13 | 移位暫存電路及移位暫存器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103956133B (zh) |
| TW (1) | TWI505276B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI544491B (zh) * | 2014-09-10 | 2016-08-01 | 友達光電股份有限公司 | 移位暫存器電路 |
| CN104575436B (zh) * | 2015-02-06 | 2017-04-05 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
| CN104751816B (zh) * | 2015-03-31 | 2017-08-15 | 深圳市华星光电技术有限公司 | 移位寄存器电路 |
| CN104715733A (zh) * | 2015-04-09 | 2015-06-17 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动电路和方法、阵列基板和显示装置 |
| CN105161134B (zh) * | 2015-10-09 | 2018-10-23 | 京东方科技集团股份有限公司 | 移位寄存器单元及其操作方法、移位寄存器 |
| CN105741745A (zh) * | 2016-05-12 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示面板 |
| CN106448606A (zh) * | 2016-11-23 | 2017-02-22 | 深圳市华星光电技术有限公司 | 一种goa驱动电路 |
| TWI606438B (zh) * | 2017-02-16 | 2017-11-21 | 友達光電股份有限公司 | 移位暫存電路 |
| CN113936585B (zh) * | 2021-11-08 | 2023-05-02 | 福建华佳彩有限公司 | 一种减少显示异常的gip电路及其方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101369460A (zh) * | 2008-10-15 | 2009-02-18 | 友达光电股份有限公司 | 移位缓存器 |
| US20100260312A1 (en) * | 2009-04-08 | 2010-10-14 | Tsung-Ting Tsai | Shift register of lcd devices |
| US8019039B1 (en) * | 2010-05-10 | 2011-09-13 | Au Optronics Corp. | Shift register circuit |
| US8351563B2 (en) * | 2010-12-16 | 2013-01-08 | Au Optronics Corp | Shift register circuit |
| TWI410944B (zh) * | 2009-06-10 | 2013-10-01 | Au Optronics Corp | 顯示裝置之移位暫存器 |
| TWI410432B (zh) * | 2007-01-31 | 2013-10-01 | Glytech Inc | A trehalose compound, a method for producing the same, and an immunostaining agent containing the compound |
| US20130272486A1 (en) * | 2010-12-29 | 2013-10-17 | Au Optronics Corp. | Shift register circuit using a switch device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1755753A (zh) * | 2004-09-29 | 2006-04-05 | 胜华科技股份有限公司 | 使用非晶硅薄膜晶体管的高稳定性位移电路 |
| KR100714003B1 (ko) * | 2005-08-22 | 2007-05-04 | 삼성에스디아이 주식회사 | 쉬프트 레지스터 회로 |
| KR100796137B1 (ko) * | 2006-09-12 | 2008-01-21 | 삼성에스디아이 주식회사 | 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치 |
| TWI421872B (zh) * | 2009-03-24 | 2014-01-01 | Au Optronics Corp | 能降低耦合效應之移位暫存器 |
| TWI404036B (zh) * | 2009-06-04 | 2013-08-01 | Au Optronics Corp | 液晶顯示器 |
| TWI469150B (zh) * | 2011-09-02 | 2015-01-11 | Au Optronics Corp | 移位暫存器電路 |
-
2014
- 2014-02-13 TW TW103104773A patent/TWI505276B/zh active
- 2014-05-09 CN CN201410196024.9A patent/CN103956133B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI410432B (zh) * | 2007-01-31 | 2013-10-01 | Glytech Inc | A trehalose compound, a method for producing the same, and an immunostaining agent containing the compound |
| CN101369460A (zh) * | 2008-10-15 | 2009-02-18 | 友达光电股份有限公司 | 移位缓存器 |
| US20100260312A1 (en) * | 2009-04-08 | 2010-10-14 | Tsung-Ting Tsai | Shift register of lcd devices |
| TWI410944B (zh) * | 2009-06-10 | 2013-10-01 | Au Optronics Corp | 顯示裝置之移位暫存器 |
| US8019039B1 (en) * | 2010-05-10 | 2011-09-13 | Au Optronics Corp. | Shift register circuit |
| US8351563B2 (en) * | 2010-12-16 | 2013-01-08 | Au Optronics Corp | Shift register circuit |
| US20130272486A1 (en) * | 2010-12-29 | 2013-10-17 | Au Optronics Corp. | Shift register circuit using a switch device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103956133B (zh) | 2016-10-05 |
| TW201532058A (zh) | 2015-08-16 |
| CN103956133A (zh) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI505276B (zh) | 移位暫存電路及移位暫存器 | |
| TWI512703B (zh) | 移位暫存電路及移位暫存器 | |
| TWI514365B (zh) | 閘極驅動電路及移位暫存器 | |
| JP5079301B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| JP4912186B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| WO2020038362A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| WO2020177473A1 (zh) | 移位寄存器单元、栅极驱动电路及其控制方法和显示装置 | |
| KR100847092B1 (ko) | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 | |
| TWI571842B (zh) | 閘極掃描器驅動電路及其移位暫存器 | |
| JP5409329B2 (ja) | 画像表示装置 | |
| CN110660362B (zh) | 移位寄存器及栅极驱动电路 | |
| WO2014054517A1 (ja) | シフトレジスタ、それを備える表示装置、およびシフトレジスタの駆動方法 | |
| JP2018088301A (ja) | 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置 | |
| US20150279481A1 (en) | Shift register | |
| WO2016058351A1 (zh) | 显示电路及其驱动方法和显示装置 | |
| JP2020517994A (ja) | 走査駆動回路 | |
| KR102266207B1 (ko) | 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치 | |
| WO2011092924A1 (ja) | シフトレジスタおよび表示装置 | |
| TWI390540B (zh) | 移位暫存器及其控制方法 | |
| JP2008251094A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| CN110782940B (zh) | 移位寄存单元、栅极驱动电路、阵列基板及显示装置 | |
| CN106504721A (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
| TWI552137B (zh) | 閘極驅動電路及其移位暫存器 | |
| TW202131343A (zh) | 閘極驅動電路 | |
| TWI625711B (zh) | 閘極驅動電路 |