CN104575436B - 移位寄存器单元、栅极驱动电路及显示装置 - Google Patents

移位寄存器单元、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN104575436B
CN104575436B CN201510062488.5A CN201510062488A CN104575436B CN 104575436 B CN104575436 B CN 104575436B CN 201510062488 A CN201510062488 A CN 201510062488A CN 104575436 B CN104575436 B CN 104575436B
Authority
CN
China
Prior art keywords
transistor
shift register
register cell
clock signal
signal
Prior art date
Application number
CN201510062488.5A
Other languages
English (en)
Other versions
CN104575436A (zh
Inventor
胡理科
祁小敬
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN201510062488.5A priority Critical patent/CN104575436B/zh
Publication of CN104575436A publication Critical patent/CN104575436A/zh
Application granted granted Critical
Publication of CN104575436B publication Critical patent/CN104575436B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0283Arrangement of drivers for different directions of scanning
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Abstract

本发明实施例提供了一种移位寄存器单元、一种双向扫描栅极驱动电路以及一种显示装置。移位寄存器单元包括输入模块,将输入信号提供至第一节点;第一控制模块,根据输入信号和第三时钟信号实现上拉输出,并随后实现下拉输出;第二控制模块,根据第四时钟信号,将输出节点的电平保持在电源电压;第一控制模块包括第一晶体管,在上拉输出后继续导通以进行下拉输出,第二控制模块包括第二晶体管,用于保持输出节点的电平。本发明实施例的移位寄存器单元通过简单的设计实现了双向扫描,利于窄边框和高分辨率的显示面板布线。此外,由于第二晶体管仅用于下拉保持,可以使用较小尺寸的晶体管,从而进一步缩小了电路尺寸。

Description

移位寄存器单元、栅极驱动电路及显示装置
技术领域
[0001] 本发明涉及一种电路驱动技术,具体地,涉及一种移位寄存器单元,以及使用移位寄存器单元的栅极驱动电路(栅极驱动1C)及显示装置。背景技术
[0002] 显示装置的驱动电路主要包括栅极驱动电路(扫描驱动电路)和数据驱动电路(或源驱动电路),其中,栅极驱动电路包括级联的移位寄存器单元,输入的时钟信号CLK通过移位寄存器单元的转换后会依次加在显示装置的每一像素行的栅线上,以逐行控制显示装置的显示。
[0003] 如图1所示,一种传统的移位寄存器单元的电路包括四个晶体管和一个电容,即第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4、电容C。
[0004] 第一晶体管Ml的栅极和源极相连,并连接至第一输入端1。该第一输入端1接收输入信号INPUT,输入信号INPUT来自于上一级移位寄存器单元的输出信号OUTPUT。
[0005] 第二晶体管M2的栅极连接第二输入端2,接收复位信号RESET。第二晶体管M2的漏极与一个恒低电平端5连接,用于接收低电平信号VGL。
[0006] 第三晶体管M3的源极与时钟端6连接,时钟端6用于接收时钟信号CLK。第三晶体管 M3的栅极经由电容C与输出端8连接。
[0007] 第四晶体管M4的栅极连接到第二输入端2,漏极连接到恒低电平端VGL,源极则连接到输出端8。
[0008] 第一晶体管Ml的漏极与第二晶体管M2的源极之间的节点为上拉节点PU。输出端8 输出的输出信号OUTPUT即为本级移位寄存器单元的栅极扫描信号。
[0009] 当上一级移位寄存器单元进行栅极扫描时,本级移位寄存器单元的输入信号 INPUT为高电平,第一晶体管Ml导通以对上拉节点PU预充电。在下一个时段,本级移位寄存器单元的时钟信号CLK为高电平,第三晶体管M3导通使得输出端8为高电平,即输出信号 OUTPUT为高电平。同时,由于自举效应,上拉节点PU的电位被再次升高。在下一个时段,下一级移位寄存器单元输出的输出信号为高电平,即第二输入端2复位信号RESET为高电平,第二晶体管M2和第四晶体管M4导通,对上拉节点PU和输出端8进行放电从而复位。
[0010] 这种移位寄存器单元的不足之处在于,向第四晶体管M4施加高电平的时间很短, 并不会在直流偏压下产生漂移,大部分时间内PU和OUTPUT是悬空状态,容易受寄生电容等影响,产生误操作。这将导致显示器件的亮度不均,影响产品的质量。同时,这种移位寄存器单元不能实现双向扫描,且电路尺寸较大。发明内容
[0011] (一)要解决的技术问题
[0012] 本发明要解决的技术问题是实现显示装置的栅极驱动电路的双向扫描功能,并减小电路尺寸。
[0013] (二)技术方案
[0014] 根据本发明的一方面,本发明实施例提供了一种移位寄存器单元,包括:
[0015] 输入模块,根据第一时钟信号,将输入信号提供至第一节点;
[0016] 第一控制模块,根据所述输入信号和第三时钟信号,通过将所述第三时钟信号提供至所述移位寄存器单元的输出节点来实现上拉输出,并随后根据第二时钟信号,通过将电源电压提供至所述输出节点来实现下拉输出;
[0017] 第二控制模块,根据第四时钟信号,将所述输出节点的电平保持在所述电源电压;
[0018] 其中,所述第一控制模块包括第一晶体管,所述第一晶体管在上拉输出后继续导通以进行下拉输出,所述第二控制模块包括第二晶体管,用于保持所述输出节点的电平。
[0019] 根据本发明的另一方面,提供了一种栅极驱动电路,包括上述所述的移位寄存器单元。
[0020] 进一步地,由N个根据本发明实施例的移位寄存器单元级联而成,N为大于1的自然数,其中,
[0021] 除了第1级移位寄存器单元之外,每个移位寄存器单元的第一输入端连接上一级移位寄存器单元的输出节点,第1级移位寄存器单元的第一输入端与第一开启信号相连;
[0022] 除了最后1级移位寄存器单元之外,每个移位寄存器单元的第二输入端连接下一级移位寄存器单元的输出节点,最后1级移位寄存器单元的第二输入端与第二开启信号相连;
[0023] 当所述移位寄存器单元进行正向移位时,所述第一时钟信号的高电平脉冲在所述第三时钟信号之前,并且所述第一时钟信号的波形与上一级移位寄存器单元的输出节点的电压波形相同;
[0024] 当所述移位寄存器单元反向移位时,所述第二时钟信号的高电平脉冲在所述第三时钟信号之前,并且所述第二时钟信号的波形与下一级移位寄存器单元的输出节点的电压波形相同。[〇〇25] 根据本发明的另一方面,提供了一种显示装置,包括根据本发明实施例所述的栅极驱动电路。[〇〇26](三)有益效果
[0027] 本发明的移位寄存器单元通过简单的设计实现了双向扫描,使得栅极驱动电路的结构简化,有利于降低成本。此外,只需要匹配控制信号和输入信号的时序便可实现正向扫描和反向扫描的切换,减少了电路的控制信号(其他现有移位寄存器中的大多数需要额外的两个方向控制信号),利于窄边框和高分辨率的显示面板布线。
[0028] 此外,由于第二晶体管仅用于下拉保持,可以使用较小尺寸的晶体管,从而进一步缩小了电路尺寸。附图说明
[0029] 图1是一种传统移位寄存器单元的电路图;[〇〇3〇]图2是本发明的第一实施例的移位寄存器单元的电路结构图;[〇〇31]图3示出了本发明的第一实施例的移位寄存器单元的信号时序图;[〇〇32]图4示出了本发明的第一实施例的栅极驱动电路级联图;
[0033] 图5示出了图4中实施例正向扫描时的信号时序图;
[0034] 图6不出了图4中实施例反向扫描时的信号时序图;
[0035] 图7和图8是本发明的第二实施例的移位寄存器单元的电路结构图;
[0036] 图9是本发明的第三实施例的移位寄存器单元的电路结构图;
[0037] 图10是本发明的第四实施例的移位寄存器单元的电路结构图。具体实施方式
[0038] 通过将移位寄存器单元级联能够实现信号的移位。通常移位寄存器单元通过接收前一级移位寄存器单元的输出,作为本级移位寄存器单元的移位触发信号,以在下一时段输出一个例如高电平的信号(一个时段为半个时钟周期)。同时,移位寄存器单元也可以接收下一级移位寄存器单元的输出,作为本级移位寄存器单元的复位信号,以在下一时段及之后的时段恢复输出低电平信号。
[0039] 在本发明实施例中,为了实现双向扫描,需要级联的移位寄存器单元能够以正、反两个方向进行移位。
[0040] 本发明实施例的移位寄存器单元的输出仍由时钟信号提供驱动电平。即,在上一级(正向)或下一级(反向)移位寄存器单元输出高电平的时段的下一时段,该第一时钟端上接收的时钟信号为高电平(所述的“上一级”和“下一级”指的是多个移位寄存器单元在级联时,在空间上的级联顺序的“上一级”和“下一级”)。因为移位寄存器单元的移位操作周期 (即一个时段)为半个时钟周期,相邻级的移位寄存器单元的第一时钟端接入的时钟信号的时序应当相反。这里所说的“时序”是指信号的高电平时段和低电平时段在时域上的分布; 两个信号的“时序相反”指的是当一个信号为高电平时,另一个信号为低电平,当一个信号为低电平时,另一个信号为高电平;两个信号的“时序相同”则指的是当一个信号为高电平时,另一个信号同为高电平,当一个信号为低电平时,另一个信号同为低电平。
[0041] 移位寄存器单元的实现经常需要高电平信号或低电平信号。因此针对双向扫描, 需要同时提供高电平信号和低电平信号,并且在正向移位和反向移位之间切换时,将高电平信号和低电平信号的输入端也进行交换。
[0042] 在本发明实施例中,为区分晶体管除栅极之外的两极,将其中一个电极称为源极, 另一电极称为漏极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。本领域技术人员可以理解,本发明实施例所采用的单极型晶体管可以是P型开关晶体管或N型开关晶体管,其中,P型开关晶体管在栅极为低电平时导通,在栅极为高电平时截止,N型开关晶体管为在栅极为高电平时导通,在栅极为低电平时截止。
[0043] 为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
[0044] [第一实施例]
[0045] 第一实施例是本发明的移位寄存器单元的一种基本实现电路,以及由其构成栅极驱动电路的基本级联电路。图2示出了第一实施例的移位寄存器单元的电路图。以下实施例以开关晶体管均为“N”型晶体管为例进行说明。当然可以使用“P”型晶体管来实现本发明实施例。
[0046] 接下来参考图2来详细描述根据本发明第一实施例的移位寄存器单元的结构。如图2所示,移位寄存器单元可以包括:
[0047] 输入模块,根据第一时钟信号(ck4和ck2中的一个),将输入信号0UT_N_1提供至第一节点PU (上拉节点);[〇〇48] 第一控制模块,根据所述输入信号0UT_N_1和第三时钟信号ckl,通过将所述第三时钟信号提供至所述移位寄存器单元的输出节点〇uT_r^5实现上拉输出,并随后根据第二时钟信号(Ck4和ck2中的另一个),通过将电源电压(VGL)提供至所述输出节点来实现下拉输出;
[0049] 第二控制模块,根据第四时钟信号ck3,将所述输出节点的电平保持在所述电源电压(VGL);
[0050] 其中,所述第一控制模块包括第一晶体管T1,所述第一晶体管T1在上拉输出后继续导通以进行下拉输出,所述第二控制模块包括第二晶体管T2,用于保持所述输出节点的电平。
[0051] 以下结合图2对本实施例移位寄存器的各个组成部分分别进行详细说明。[〇〇52]如图2所示,输入模块可以包括:第三晶体管T3,第三晶体管T3的栅极连接至时钟信号ck4,源极连接至输入信号0UT_N-1,漏极连接至第一节点PU;第四晶体管T4,第四晶体管T4的栅极连接至时钟信号ck2,漏极连接至输入信号0UT_N+1,源极连接至第一(上拉)节点PU。这里需要注意的是,在第一晶体管T1的栅极和漏极之间具有第一电容C1,作为上拉节点的电压保持电容。输入信号0UT_N-1是移位寄存器单元当前级输出信号0UT__^上一级输出信号,其初始值为STV,例如在正向移位情况下为信号SIU,在反向移位情况下为信号 SID。输入信号0UT_N+1是移位寄存器单元当前级输出信号0UT_N的下一级输出信号。[〇〇53] 第一控制模块可以包括:第一晶体管T1,第一晶体管T1的栅极与第一节点PU相连, 源极与时钟信号ckl相连,漏极与移位寄存器单元的输出节点0UT_N相连;第七晶体管T7,所述第七晶体管T7的栅极与所述第一节点相连,源极与第二电容C2的一端在第二节点PD (下拉节点)处相连,漏极与所述电源电压(VGL)相连,所述第二电容C2的另一端与所述电源电压(VGL)相连,所述第二电容C2用作第二节点ro的电压保持电容。
[0054] 本领域技术人员可以理解,第一电容C1和第二电容C2可以是晶体管之间的固有寄生电容,也可以是额外的附加电容器。[〇〇55] 第二控制模块可以包括:第二晶体管T2,第二晶体管T2的栅极连接至下拉节点PD, 其漏极连接至电源负极电压VGL,其源极连接至所述输出节点0UT_N;第五晶体管T5,第五晶体管T5的栅极和漏极连接至时钟信号ck3,源极与下拉节点PD相连;以及第六晶体管T6,第六晶体管T6的栅极与所述第二节点(PD)相连,源极与第一节点(PU)相连,漏极与所述电源电压(VGL)相连。[〇〇56] 如图2所示,本实施例的移位寄存器单元由4个时钟信号ckl_ck4控制。利用第三晶体管T3和第四晶体管T4可以实现双向扫描功能。第一晶体管T1的导通能够在实现输出点电压上拉之后下拉该输出点电压,第二晶体管T2为下拉保持晶体管,第五晶体管T5控制下拉节点ro的电压,实现对下拉节点的拉高,第六晶体管T6控制上拉节点PU的电压,当PD为高时持续下拉PU点,使第一晶体管T1管截止,第七晶体管T7为下拉节点ro的控制晶体管,当PU 为高时保持ro点为低,使下拉晶体管T2截止。利用上述电路结构与时钟信号的时序相结合, 第一晶体管T1在上拉输出后还继续导通,起着下拉的作用,这样第二晶体管T2仅用于将移位寄存器单元的输出保持在低电压,使得移位寄存器单元的输出仅由第一晶体管T1控制。 因此,可以适当缩小第二晶体管T2的尺寸,有利于窄边框布线。第一晶体管T1和第二晶体管 T2的尺寸比率约为30:1〜1:1,优选是6:1〜3:1。
[0057] 对于在长期正向偏压下工作的第二晶体管T2的可靠性而言,具有较小尺寸是非常有益的。这是因为在95%以上高占空比工作的只有第六晶体管T6和第二晶体管T2,它们都可以在最小尺寸下保持电路的正常功能,而且下拉节点PD的电压低于电路中的高电平(对于NM0S电路),该电路的可靠性得到了提高。
[0058] 本领域技术人员应当清楚,上述的晶体管尺寸是与移位寄存器连接负载的大小相关联的,因此不能直接就以某个数值作为代表。本发明中采用这种结构可以减小下拉晶体管T2的尺寸,是指在相同负载状态下,相对不采用这种结构的移位寄存器而言,可以减小下拉晶体管T2的尺寸,只是个对比结果,其不能是具体数值,特此解释。
[0059] 图3示出了本实施例的移位寄存器单元进行正向移位时的信号时序。接下来将结合图2和图3来描述本实施例移位寄存器单元的工作原理。
[0060] 如图3所示,在第一阶段(tl)中,ck4与SIU的脉冲同步,SIU和ck4为高电平,其余时钟信号为低电平。当输入有效的SIU (在NM0S晶体管的情况下为高电平)时,由ck4控制的第三晶体管T3导通,将SIU的高电平信号传输到第一晶体管T1的栅极,第一晶体管T1导通,并对第一电容C1充电。同时该信号还将第七晶体管T7导通。此时,上拉节点PU的电压拉高,下拉节点ro的电压则由PU电压慢慢拉低,第二电容C2两端都为低电平。此时,ckl为低电平,第一晶体管T1导通,从而对第一电容C1充电,输出节点0UT_N的电压Out 1为低电平。
[0061] 第二阶段(t2):ckl为高电平,其余时钟信号为低电平,SIU信号变为低电平。输出节点0UT_N的电压Outl由低电平跳变到高电平。第一电容C1的自举效应将PU点的电压栗高, 此时便可使第一晶体管T1完全输出ckl的高电平到输出节点0UT_N。这时,由于第七晶体管 T7导通,下拉节点ro的电压被拉低。[〇〇62] 第三阶段(t3):ck2为高电平,其余时钟信号为低电压,SIU信号保持低电平。ck2为高电平,第四晶体管T4导通。由于第四晶体管T4导通,上拉节点PU的电压不再自举,但仍可以维持第一晶体管T1的导通,输出节点0UT_N的电压Out 1由高电平跳变到低电平。因此,在时钟信号ck4、ckl和ck2的高电平期间,第一晶体管T1均导通,下拉节点的电压点均为低电平且第二晶体管T2均截止。[〇〇63] 第四阶段(t4):ck3为高电平,其余时钟信号为低电压,SIU信号保持低电平。ck3为高电平,第五晶体管T5导通,由此将下拉节点ro的电平拉高,同时对第二电容C2充电,第二晶体管T2导通,维持输出节点的低电平。第六晶体管T6将上拉节点PU的电压拉低,从而使第一晶体管n处于截止状态。
[0064] 第五阶段(t5):ck4为高电平,其余时钟信号为低电压,SIU信号变为高电平。此时, 由ck4控制的第三晶体管T3导通,重复以上第一阶段的步骤,从而开始该移位寄存器单元下一个周期的操作。
[0065] 图4示出了第一实施例的栅极驱动电路的级联图。该实施例的移位寄存器单元通过级联的方式构成栅极驱动电路,由此,通过移位寄存器单元的移位而实现对各像素行的逐行扫描。图中,SIU和SID分别为正向和反向扫描的输入启动脉冲信号。
[0066] 如图4所示,在该实施例中,除了第一级移位寄存器单元Sfo之外,每个移位寄存器单元SRn的第一输入端0UT_N-1连接上一级移位寄存器单元SRh的输出,第一级移位寄存器单元SRi的第一输入端0UT_N-1则与启动信号SIU相连;除了最后一级移位寄存器单元SRN之夕卜,每个移位寄存器单元SRn的第二输入端0UT_N+1连接下一级移位寄存器单元SRn+1的输出,而最后一级移位寄存器单元SRn的第二输入端0UT_N+1与启动信号SID相连。
[0067] 如图4所示,在该移位寄存器中,后一级移位寄存器单元的输出信号时序相比于前一级移位寄存器单元的输出信号时序,高电平信号向后顺延一个周期。具体地,相邻的四个移位寄存器单元(第1、i+1、i+2、i+3级)的移位寄存器单元的时钟信号满足以下关系:
[0068] (1)对于第i个移位寄存器单元,其时钟信号输入端CK1、CK2、CK3和CK4输入的时钟信号分别为ckl、ck2、ck3和ck4;
[0069] (2)对于第i+1个移位寄存器单元,其时钟信号输入端CK1、CK2、CK3和CK4输入的时钟信号分别为ck2、ck3、ck4和ckl;
[0070] (3)对于第i+2个移位寄存器单元,其时钟信号输入端CK1、CK2、CK3和CK4输入的时钟信号分别为ck3、ck4、ckl和ck2;
[0071] ⑷对于第i+3个移位寄存器单元,其时钟信号输入端CK1、CK2、CK3和CK4输入的时钟信号分别为ck4、ckl、ck2和ck3。
[0072] 本领域技术人员应当清楚,对于第i+4个移位寄存器单元而言,其时钟信号的输入与第i个移位寄存器相同,即时钟信号输入端CK1、CK2、CK3和CK4输入的时钟信号分别为 ckl、ck2、ck3 和 ck4,依次类推。[〇〇73] 需要说明的是,上述i为大于等于1的整数,且i+3<n。
[0074] 对于其中的一个移位寄存器单元SRn,在正向移位时,输入端0UT_N_1接收来自上一级移位寄存器单元SRh的输出信号OUTh或开启信号SIU作为启动信号,以控制移位寄存器的操作。在反向移位时,输入端〇UT_N+l接收来自下一级移位寄存器单元SRn+1的输出信号 0UTi+1或开启信号SID作为启动信号。
[0075] 本领域技术人员可以清楚,级联的该移位寄存器个数可以根据需要进行设计,其可以为大于等于2的任意级,只要其时钟信号按照上述顺序进行轮换即可。
[0076] 根据本实施例的移位寄存器级联结构,只需要匹配控制信号和输入信号的时序便可实现正向扫描和反向扫描的切换,减少了电路的控制信号(其他现有的移位寄存器大都需要外加两根方向控制信号),利于窄边框和高分辨率的显示面板布线。[0〇77]图5和图6分别显不了该第一实施例在正向移位和反向移位时的信号时序图。[〇〇78]结合图1和图4,来描述当栅极驱动器正向移位以对像素行进行正向扫描时图5所示的信号时序图。为了便于描述,在图4中按照从上到下的顺序将移位寄存器单元依次称作第1级移位寄存器单元、第2级移位寄存器单元、第3级移位寄存器单元、第4级移位寄存器单元和第5级移位寄存器单元,分别对应于上述第i个-第i+4个移位寄存器单元。
[0079] 首先,与第1级移位寄存器单元输入端0UT_N_1相连的开启信号SIU和与输入端CK4相连的时钟信号ck4为高电平,其他时钟信号以及与输入端0UT_N+1相连的信号为低电平,该时段在此称为第一时段(图5中的①)。此时,第三晶体管T3导通,将SIU的高电平信号传输到第一晶体管T1的栅极,第一晶体管T1导通,并对第一电容C1充电。同时第七晶体管 T7导通。此时,上拉节点PU的电压拉高,下拉节点PD的电压则由PU电压慢慢拉低,第二电容 C2两端都为低电平。此时,与输入端CK1相连的时钟信号ckl为低电平,输出节点的电压Outl为低电平。也可以将该时段称作本级预充电时段。
[0080] 在第二个时段(图5中的②),与输入端CK1相连的时钟信号ckl变为高电平,开启信号SIU变为低电平,第三晶体管T3截止,上拉节点PU继续保持高电平。与输入端CK1相连的时钟信号ckl变为高电平,输出节点的电压由低电平跳变到高电平,即,图4中的0UT1输出高电平。第一电容C1的自举效应将点的电压栗高,此时便可使第一晶体管T1完全输出时钟信号ckl的高电平到输出节点。这时,由于第七晶体管T7导通,下拉节点PD的电压被拉低。该时段是本级移位寄存器单元进行扫描的时段,也可称为本级扫描时段。同时,0UT1输入到第2 级(即下一级)移位寄存器单元SR^输入端0UT_N-1,与第2级移位寄存器单元SR^输入端 CK4相连的时钟信号ckl为高电平。因此,对于第2级移位寄存器单元SR2,执行与第1级移位寄存器单元3办在第一个时段中相同的操作。
[0081] 在第三个时段(图5中的③),时钟信号ck2为高电平,其余时钟信号为低电平,第四晶体管T4导通。由于第四晶体管T4导通,上拉节点PU的电压不再自举,但仍可以维持第一晶体管T1的导通,输出节点的电压由高电平变到低电平。可以将此时段称作本级复位时段。输入到第2级移位寄存器单元SR2的输入端0UT_N-1的0UT1为低电平,与第2级输入端CK1相连的时钟信号ck2为高电平。因此,对于第2级移位寄存器单元SR2,执行与第1级移位寄存器单元31^在第二个时段中相同的操作,0UT2为高电平,此时段是第2级扫描时段。同时,高电平的0UT2输入到第3级移位寄存器单元SR3的输入端0UT_N-1,与第3级移位寄存器单元SR3的输入端CK4相连的时钟信号ck2为高电平。因此,对于第3级移位寄存器单元SR3,执行与第1级移位寄存器单元3办在第一个时段中相同的操作。[〇〇82] 在接下来的第四个时段(图5中的④),时钟信号ck3为高电平,其余时钟信号为低电压。第五晶体管T5导通,由此将下拉节点PD的电平拉高,同时对第二电容C2充电,第二晶体管T2导通,维持0UT1输出的低电平。此时段仍称作本级复位时段。第六晶体管T6将上拉节点PU的电压拉低,从而使第一晶体管T1处于截止状态。输入到第2级移位寄存器单元SR2的输入端〇UT_N-l的0UT1为低电平,与第2级输入端CK2相连的时钟信号ck3为高电平。因此,对于第2级移位寄存器单元SR2,执行与第1级移位寄存器单元5办在第三个时段中相同的操作, 0UT2为低电平。同时,0UT2输入到第3级移位寄存器单元SR3的输入端0UT_N-1,高电平时钟信号ck3与第3级移位寄存器单元SR3的输入端CK1相连。因此,对于第3级移位寄存器单元 SR3,执行与第1级移位寄存器单元3办在第二个时段中相同的操作,0UT3为高电平,此时段是第3级的扫描时段。同时,高电平的0UT3输入到第4级移位寄存器单元SR4的输入端0UT_N-1, 高电平的时钟信号ck3与第4级移位寄存器单元SR4的输入端CK4相连。因此,对于第4级移位寄存器单元SR4,执行与第1级移位寄存器单元5办在第一个时段中相同的操作。[0〇83] 在接下来的第五个时段(图5中的⑤),开启信号SIU和时钟信号ck4为高电平,重复与第一个时段相同的操作。
[0084] 为了实现反向移位以进行反向扫描,在该实施例中,只需将时钟信号ck4与ck2交换。当时钟信号ck4的高电平脉冲在时钟信号ckl前时为正向扫描,同时时钟信号ck4与0UT_ N-1同步;当时钟信号ck2的高电平脉冲在时钟信号ckl前时为反向扫描,同时时钟信号ck2 与0UT_N+1同步。匹配波形示意图可参考图5和图6,其中反向扫描时的启动信号为SID。
[0085] S卩,为了实现在正向移位与反向移位之间进行切换,将时钟信号ck4和时钟信号 ck2的接入位置进行交换即可,而不需要改变输入端0UT_N-1和输入端0UT_N+1的连接关系。这样,无论在正向扫描还是反向扫描,第一晶体管T1和第二晶体管T2都能在移位寄存器单元进行本行扫描之前的一个时段对上拉节点PU进行预充电,以及在移位寄存器单元进行本行扫描之后的一个时段开始对上拉节点PU进行放电。无论是正向扫描还是反向扫描,所述输入端0UT_N-1均在本级移位寄存器单元进行本行扫描的前一个时段接收有效启动信号, 以控制本级移位寄存器单元在当前时段输出高电平信号的信号,并且移位寄存器单元在本行扫描之后输出低电平信号。反向扫描时的时序图如图6所示,在此不再赘述。[〇〇86] 本领域技术人员可以理解,SIU和SID可以是相同的信号,只需调节相应的时钟控制信号的时序匹配。需要说明的是,在SIU和SID是相同的信号时,如果需要正反扫描正常工作,移位寄存器单元电路的第1级和最后一级的时钟信号接入必须不同,这样才不会出现第 1级和最后一级电路同时输入启动脉冲的现象。
[0087] 第一实施例采用的电路简单,只采用了七个晶体管和两个电容就实现了双向移位的功能。同时,在本级移位寄存器单元进行扫描时使上拉节点PU因自举效应而保持较高的电压,保证了输出的稳定性。[〇〇88][第二实施例]
[0089] 第二实施例是在第一实施例的基础上进行的改进。该实施例的栅极驱动电路的级联方式与第一实施例相同,所不同的是各个移位寄存器单元的结构。图7和图8示出了第二实施例的移位寄存器单元的电路结构。
[0090] 变型 1[〇〇91] 根据第一实施例的技术方案,只采用了时钟信号ck3控制第五晶体管T5,利用电容保持就可以维持电路正常工作。如图1所示,第一实施例采用了二极管接法。如图7所示,第二实施例中的第五晶体管T5的漏极接高电平VGH。
[0092] 变型 2
[0093] 如图8所示,与第一实施例相比,在第二实施例的移位寄存器单元的输入模块21 中,第三晶体管T3的栅极与输入信号0UT_N-1相连,源极与时钟信号ck4相连,第四晶体管T4 的栅极与输入信号〇UT_N+l相连,漏极与时钟信号ck2相连。
[0094] 变型 3[〇〇95] 第二实施例的移位寄存器单元的下拉模块还包括第八晶体管T8和第九晶体管T9。第八晶体管T8的漏极和栅极相连并连接至时钟信号ck2,源极与下拉节点相连,第九晶体管T9的栅极与时钟信号ck4相连,源极与下拉节点相连,且漏极与电源正压VGH相连。[〇〇96] 根据第二实施例的技术方案,与第一实施例的技术方案相比较,在输入模块21中,将第三晶体管T3和第四晶体管T4的输入信号互换,而电路功能不变。这里需要注意的是,优选地如图2所示,将时钟信号ck4和ck2分别输入到第三晶体管和第四晶体管的栅极,由此可以在正常输出后继续下拉PU且不会存在漏电。如果0UT_N-1和0UT_N+1输入到栅极且ck2和 ck4分别与源极或漏极相连,可能会产生由T3和T4的漏电使PU点电位被拉高的风险。[〇〇97] 其次,添加了第九晶体管T9接收时钟信号ck4以拉高下拉节点的电平,由此可以减小第二电容C2的值或只采用寄生电容。此外,添加了第八晶体管T8并向其施加时钟信号 ck2以进一步拉高下拉节点F>D的电平。
[0098] 可以实现以上3种变型中的任意一种或其组合,以构成更多的变型作为第一实施例的备选方案。
[0099] [第三实施例]
[0100] 第三实施例是移动寄存器单元的另一种改进,其中使用PM0S晶体管来替代第一实施例中的NM0S晶体管。如图9所示,可以采用与第一实施例NM0S相同的结构来实现第三实施例,只需要将电源电压由VGL改为VGH。
[0101] [第四实施例]
[0102] 第三实施例是移动寄存器单元的另一种改进,其中使用PM0S晶体管来替代第二实施例中的NP0S晶体管。如图10所示,可以采用与第二实施例NM0S相同的结构来实现第四实施例,只需要将电源电压由VGL改为VGH。
[0103] 上面已经详细说明了本发明提供的移位寄存器单元及栅极驱动器。除此之外,本发明还提供包括上述栅极驱动器的图像显示装置,具体地,所述显示装置可以为液晶显示装置,例如液晶面板、液晶电视、手机、电子阅读器、液晶显示器等。
[0104] 以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (15)

1.一种移位寄存器单元,包括,输入模块,根据第一时钟信号,将输入信号提供至第一节点;第一控制模块,与所述输入模块在所述第一节点处相连,所述第一控制模块根据所述 输入信号和第三时钟信号,通过将所述第三时钟信号提供至所述移位寄存器单元的输出节 点来实现上拉输出,并随后根据第二时钟信号,通过将电源电压提供至所述输出节点来实 现下拉输出;第二控制模块,根据第四时钟信号,将所述输出节点的电平保持在所述电源电压;其中,所述第一控制模块包括第一晶体管,所述第一晶体管在上拉输出后继续导通以 进行下拉输出,所述第二控制模块包括第二晶体管,用于保持所述输出节点的电平。
2.如权利要求1所述的移位寄存器单元,其特征在于,所述第一晶体管与所述第二晶体 管的尺寸比率为30:1〜1:1。
3.如权利要求2所述的移位寄存器单元,其特征在于,所述第一晶体管与所述第二晶体 管的尺寸比率为6:1〜3:1。
4.如权利要求2或3所述的移位寄存器单元,其特征在于,所述第一晶体管的栅极与第 一节点相连,源极与所述第三时钟信号相连,漏极与所述输出节点相连,在所述第一晶体管 的栅极和漏极之间具有第一电容,作为第一节点的电压保持电容;所述第一控制模块还包括第七晶体管,所述第七晶体管的栅极与所述第一节点相连, 源极与第二电容的一端在第二节点处相连,漏极与所述电源电压相连,所述第二电容的另 一端与所述电源电压相连,所述第二电容用作第二节点的电压保持电容。
5.如权利要求4所述的移位寄存器单元,其特征在于,所述第一电容和第二电容是所述 晶体管之间的固有寄生电容,或是附加电容器。
6.如权利要求4所述的移位寄存器单元,其特征在于,所述第二晶体管的栅极连接至所 述第二节点,漏极连接至所述电源电压,源极连接至所述输出节点;所述第二控制模块还包括第五晶体管,所述第五晶体管的栅极和漏极连接至所述第四 时钟信号,源极与所述第二节点相连;以及第六晶体管,第六晶体管的栅极与所述第二节点 相连,源极与第一节点相连,漏极与所述电源电压相连。
7.如权利要求6所述的移位寄存器单元,其特征在于,所述第二控制模块还包括第八晶 体管,所述第八晶体管的栅极和漏极连接至所述第二时钟信号,源极与所述第二节点相连; 以及第九晶体管,第九晶体管的栅极与所述第一时钟信号相连,源极与所述第二节点相连, 漏极与第二电源电压相连,所述第二电源电压与所述电源电压的极性相反。
8.如权利要求4所述的移位寄存器单元,其特征在于,所述第二晶体管的栅极连接至所 述第二节点,漏极连接至所述电源电压,源极连接至所述输出节点;所述第二控制模块还包括第五晶体管,所述第五晶体管的栅极连接至所述第四时钟信 号,源极与所述第二节点相连,漏极与第二电源电压相连,所述第二电源电压与所述电源电 压的极性相反;以及第六晶体管,第六晶体管的栅极与所述第二节点相连,源极与第一节点 相连,漏极与所述电源电压相连。
9.如权利要求7-8之一所述的移位寄存器单元,其特征在于,所述输入模块包括:第三晶体管,所述第三晶体管的栅极连接至所述第一时钟信号,源极连接至所述输入 信号,漏极连接至所述第一节点;以及第四晶体管,所述第四晶体管的栅极连接至所述第四时钟信号,漏极连接至所述移位 寄存器单元的下一级输出信号,源极连接至所述第一节点。
10.如权利要求7-8之一所述的移位寄存器单元,其特征在于,所述输入模块包括:第三晶体管,所述第三晶体管的栅极连接至所述输入信号,源极连接至所述第一时钟信号,漏极连接至所述第一节点;以及第四晶体管,所述第四晶体管的栅极连接至所述移位寄存器单元的下一级输出信号, 漏极连接至所述第四时钟信号,源极连接至所述第一节点。
11.如权利要求9所述的移位寄存器单元,其特征在于,所述第一晶体管到第九晶体管 均为NMOS晶体管,所述电源电压为负电压,所述第二电源电压为正电压。
12.如权利要求10所述的移位寄存器单元,其特征在于,所述第一晶体管到第九晶体管 均为PMOS晶体管,所述电源电压为正电压,所述第二电源电压为负电压。
13.—种栅极驱动电路,其特征在于,包括权利要求1至12中任一项所述的移位寄存器 单元。
14.如权利要求13所述的栅极驱动电路,其特征在于,由N个所述移位寄存器单元级联 而成,N为大于1的自然数,除了第1级移位寄存器单元之外,每个移位寄存器单元的第一输入端连接上一级移位 寄存器单元的输出节点,第1级移位寄存器单元的第一输入端与第一开启信号相连;除了最后1级移位寄存器单元之外,每个移位寄存器单元的第二输入端连接下一级移 位寄存器单元的输出节点,最后1级移位寄存器单元的第二输入端与第二开启信号相连;当所述移位寄存器单元进行正向移位时,所述第一时钟信号的高电平脉冲在所述第三 时钟信号之前,并且所述第一时钟信号的波形与上一级移位寄存器单元的输出节点的电压 波形相同;当所述移位寄存器单元反向移位时,所述第二时钟信号的高电平脉冲在所述第三时钟 信号之前,并且所述第二时钟信号的波形与下一级移位寄存器单元的输出节点的电压波形 相同。
15.—种显示装置,其特征在于,包括权利要求13或14所述的栅极驱动电路。
CN201510062488.5A 2015-02-06 2015-02-06 移位寄存器单元、栅极驱动电路及显示装置 CN104575436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510062488.5A CN104575436B (zh) 2015-02-06 2015-02-06 移位寄存器单元、栅极驱动电路及显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510062488.5A CN104575436B (zh) 2015-02-06 2015-02-06 移位寄存器单元、栅极驱动电路及显示装置
US15/122,265 US10417983B2 (en) 2015-02-06 2015-08-31 Shift register unit, gate driving circuit and display apparatus
PCT/CN2015/088646 WO2016123968A1 (zh) 2015-02-06 2015-08-31 移位寄存器单元、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN104575436A CN104575436A (zh) 2015-04-29
CN104575436B true CN104575436B (zh) 2017-04-05

Family

ID=53091350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510062488.5A CN104575436B (zh) 2015-02-06 2015-02-06 移位寄存器单元、栅极驱动电路及显示装置

Country Status (3)

Country Link
US (1) US10417983B2 (zh)
CN (1) CN104575436B (zh)
WO (1) WO2016123968A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276122B2 (en) * 2014-10-28 2019-04-30 Sharp Kabushiki Kaisha Unit shift register circuit, shift register circuit, control method for unit shift register circuit, and display device
CN105895011B (zh) * 2015-01-26 2019-02-15 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示面板
CN104575396B (zh) * 2015-02-05 2017-07-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极扫描电路
CN104575436B (zh) 2015-02-06 2017-04-05 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN105047120B (zh) * 2015-06-30 2019-01-18 上海天马微电子有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104916251B (zh) * 2015-07-10 2018-09-28 京东方科技集团股份有限公司 栅极驱动电路、触控显示装置和触控显示驱动方法
CN105047155B (zh) * 2015-08-17 2017-07-07 深圳市华星光电技术有限公司 液晶显示装置及其goa扫描电路
CN105118456B (zh) * 2015-08-31 2017-11-03 昆山龙腾光电有限公司 一种栅极驱动电路及具有该栅极驱动电路的显示装置
CN105185290B (zh) * 2015-09-06 2017-10-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105161134B (zh) * 2015-10-09 2018-10-23 京东方科技集团股份有限公司 移位寄存器单元及其操作方法、移位寄存器
CN105261340A (zh) * 2015-11-09 2016-01-20 武汉华星光电技术有限公司 Goa驱动电路、tft显示面板及显示装置
CN105374331B (zh) * 2015-12-01 2017-11-17 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的显示器
CN105469754B (zh) * 2015-12-04 2017-12-01 武汉华星光电技术有限公司 降低馈通电压的goa电路
CN105405406B (zh) * 2015-12-29 2017-12-22 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的显示器
CN105448261B (zh) * 2015-12-31 2018-05-18 深圳市华星光电技术有限公司 液晶显示器
CN105427825B (zh) 2016-01-05 2018-02-16 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路
CN105489189B (zh) 2016-02-01 2018-09-18 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN105575329B (zh) * 2016-03-16 2017-12-01 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置
CN205564251U (zh) * 2016-04-26 2016-09-07 北京京东方显示技术有限公司 移位寄存器、栅极驱动电路、阵列基板
CN106023919B (zh) * 2016-06-30 2019-01-18 京东方科技集团股份有限公司 移位寄存器及其驱动方法、驱动电路和显示装置
CN106023936B (zh) * 2016-07-28 2018-10-23 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
CN105976751A (zh) * 2016-07-28 2016-09-28 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
CN106098002B (zh) * 2016-08-05 2018-10-19 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
CN106531048B (zh) * 2016-11-29 2020-03-27 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板和驱动方法
TWI607450B (zh) * 2016-12-30 2017-12-01 友達光電股份有限公司 移位暫存器與採用其之閘極驅動電路
CN108630149B (zh) * 2017-03-22 2020-05-05 上海和辉光电有限公司 显示装置及其移位寄存器
US20180277232A1 (en) * 2017-03-27 2018-09-27 Int Tech Co., Ltd. Shift register
CN107424552B (zh) * 2017-06-13 2019-11-05 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
TWI616860B (zh) * 2017-06-27 2018-03-01 友達光電股份有限公司 閘極驅動電路及其運作方法
TWI614757B (zh) * 2017-07-06 2018-02-11 友達光電股份有限公司 移位暫存器
CN107134271B (zh) * 2017-07-07 2019-08-02 深圳市华星光电技术有限公司 一种goa驱动电路
CN107657918B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 发光控制信号生成电路、其驱动方法及装置
CN108154860B (zh) * 2018-01-19 2021-02-02 昆山龙腾光电股份有限公司 一种栅极驱动电路及显示装置
CN108447438B (zh) * 2018-04-10 2020-12-08 京东方科技集团股份有限公司 显示装置、栅极驱动电路、移位寄存器及其控制方法
CN110503927B (zh) * 2018-05-16 2020-11-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108470535A (zh) * 2018-06-11 2018-08-31 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置
CN110875002A (zh) * 2018-08-30 2020-03-10 合肥鑫晟光电科技有限公司 栅极驱动单元及其驱动方法、栅极驱动电路、显示装置
WO2020167753A1 (en) * 2019-02-12 2020-08-20 Mentor Graphics Corporation Bidirectional scan cells for single-path reversible scan chains
CN110599959B (zh) * 2019-08-08 2020-11-06 南京中电熊猫液晶显示科技有限公司 触发驱动电路及显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605027B2 (en) 2004-06-30 2013-12-10 Samsung Display Co., Ltd. Shift register, display device having the same and method of driving the same
JP4968681B2 (ja) * 2007-07-17 2012-07-04 Nltテクノロジー株式会社 半導体回路とそれを用いた表示装置並びにその駆動方法
US20100067646A1 (en) * 2008-09-17 2010-03-18 Au Optronics Corporation Shift register with embedded bidirectional scanning function
KR101324410B1 (ko) * 2009-12-30 2013-11-01 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
CN101783124B (zh) * 2010-02-08 2013-05-08 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
TWI397259B (zh) * 2010-05-10 2013-05-21 Au Optronics Corp 移位暫存器電路
TWI433459B (zh) * 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
CN102637401B (zh) * 2011-01-25 2015-06-24 群康科技(深圳)有限公司 显示驱动电路与应用其的显示面板
JP5774911B2 (ja) * 2011-06-01 2015-09-09 株式会社ジャパンディスプレイ 表示装置
TWI469150B (zh) 2011-09-02 2015-01-11 Au Optronics Corp 移位暫存器電路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN103632641B (zh) * 2012-08-22 2016-01-20 瀚宇彩晶股份有限公司 液晶显示器及其移位寄存装置
WO2014054518A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
CN102930814A (zh) * 2012-10-29 2013-02-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN103137061B (zh) * 2013-02-18 2015-12-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN103400558B (zh) * 2013-07-31 2015-09-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103714774B (zh) * 2013-12-19 2016-02-17 京东方科技集团股份有限公司 斜坡信号发生电路及信号发生器、阵列基板及显示装置
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103700356A (zh) * 2013-12-27 2014-04-02 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器、显示装置
TWI505276B (zh) 2014-02-13 2015-10-21 Au Optronics Corp 移位暫存電路及移位暫存器
CN104021750B (zh) * 2014-05-30 2016-06-08 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及驱动方法和显示装置
KR102167138B1 (ko) * 2014-09-05 2020-10-16 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
CN104282255B (zh) * 2014-09-25 2016-09-28 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN104318886B (zh) 2014-10-31 2017-04-05 京东方科技集团股份有限公司 一种goa单元及驱动方法,goa电路和显示装置
CN104332146B (zh) * 2014-11-12 2016-09-28 合肥鑫晟光电科技有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104575436B (zh) 2015-02-06 2017-04-05 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN105185290B (zh) * 2015-09-06 2017-10-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105336302B (zh) * 2015-12-07 2017-12-01 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105355187B (zh) * 2015-12-22 2018-03-06 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105489189B (zh) * 2016-02-01 2018-09-18 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置

Also Published As

Publication number Publication date
US20160372070A1 (en) 2016-12-22
WO2016123968A1 (zh) 2016-08-11
US10417983B2 (en) 2019-09-17
CN104575436A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US9785280B2 (en) Touch driving circuit, display device and driving method thereof
US9620241B2 (en) Shift register unit, method for driving the same, shift register and display device
US10217428B2 (en) Output control unit for shift register, shift register and driving method thereof, and gate driving device
CN104134416B (zh) 栅极移位寄存器及使用其的显示装置
US8816949B2 (en) Shift register circuit and image display comprising the same
US9177666B2 (en) Shift register unit and driving method thereof, shift register and display apparatus
CN104282287B (zh) 一种goa单元及驱动方法、goa电路和显示装置
CN105741802B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106128347B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US9208737B2 (en) Shift register circuit and shift register
CN104332146B (zh) 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
US10217427B2 (en) Gate drive unit circuit, gate drive circuit, display device and driving method
CN104318886B (zh) 一种goa单元及驱动方法,goa电路和显示装置
CN103208251B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN103927960B (zh) 一种栅极驱动装置和显示装置
US9881688B2 (en) Shift register
CN102945651B (zh) 一种移位寄存器、栅极驱动电路和显示装置
US10210791B2 (en) Shift register unit, driving method, gate driver on array and display device
US10540923B2 (en) Shift register, method for driving same, gate driving circuit
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN202443728U (zh) 移位寄存器、栅极驱动器及显示装置
WO2017185590A1 (zh) 移位寄存器单元、栅极驱动电路及其驱动方法和显示装置
WO2017059792A1 (zh) 移位寄存器单元、栅线驱动装置以及驱动方法
CN103021466B (zh) 移位寄存器及其工作方法、栅极驱动装置、显示装置
WO2017113984A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant