TWI390540B - 移位暫存器及其控制方法 - Google Patents

移位暫存器及其控制方法 Download PDF

Info

Publication number
TWI390540B
TWI390540B TW097110961A TW97110961A TWI390540B TW I390540 B TWI390540 B TW I390540B TW 097110961 A TW097110961 A TW 097110961A TW 97110961 A TW97110961 A TW 97110961A TW I390540 B TWI390540 B TW I390540B
Authority
TW
Taiwan
Prior art keywords
signal
shift register
output signal
voltage
output
Prior art date
Application number
TW097110961A
Other languages
English (en)
Other versions
TW200941485A (en
Inventor
Kuo Hsing Cheng
Yao Jen Hsieh
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW097110961A priority Critical patent/TWI390540B/zh
Priority to US12/402,719 priority patent/US7787585B2/en
Publication of TW200941485A publication Critical patent/TW200941485A/zh
Priority to US12/841,785 priority patent/US20100290581A1/en
Application granted granted Critical
Publication of TWI390540B publication Critical patent/TWI390540B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

移位暫存器及其控制方法
本發明係有關於一種移位暫存器，特別是有關於一種移位暫存器之控制方法，用以補償電壓偏移。
目前的液晶顯示面板設計中，係以閘極驅動器與源極驅動器來產生掃描信號及資料信號。為了降低成本，則在玻璃基板上設置電路功效與閘極驅動器相同之移位暫存器。但由於移位暫存器多是採用非晶矽薄膜製程的技術，因此，在顯示面板點亮之後，因為電晶體受應力(stress)影響而導致面板顯示發生異常。
第1圖係表示習知移位暫存器之移位暫存單元。第2圖係表示習知移位暫存單元之信號時序圖。參閱第1及2圖，移位暫存單元1受控於互為反相之時脈信號CK及XCK，並耦接低電壓源Vss。移位暫存單元1接收前一級之輸出信號SN－1 及後一級之輸出信號SN＋1 ，並產生輸出信號SN 。於時間點P10，輸出信號SN－1 被活化(activated)(即處於高位準)，且電晶體T10導通。節點N10之電壓VN10 根據輸出信號SN－1 而變為高位準，以導通電晶體T11及電晶體T12。此時，由於時脈信號CK處於低位準且電晶體T12導通，因此節點N11之電壓VN11 為低位準以關閉電晶體T13。此外，高位準之時脈信號XCK則導通電晶體T15以使輸出信號SN 不被活化(de－activate)(即處於低位準)。
於時間點P11，輸出信號SN－1 不被活化，電晶體T10 因此關閉。時脈信號CK變為高位準。在時間點P11至P12之期間內，高位準之時脈信號CK透過電容器C10及電晶體T13耦合至節點N10，使得節點N10之電壓VN10 隨著時脈信號CK之位準而變化至更高的位準，以導通電晶體T11及電晶體T12。電壓源Vss透過導通之電晶體T12以使節點N11之電壓VN11 處於低位準，而關閉電晶體T13。高位準之時脈信號CK則透過電晶體T11而傳送至輸出節點N12以作為輸出信號SN 。換句話說，輸出信號SN 被活化。電壓源Vss之低位準電壓透過電晶體T12傳送至節點N11，使得電壓VN11 仍處於低位準。此外，由於低位準之時脈信號XCK關閉電晶體T15且低位準之電壓VN11 關閉電晶體T16，藉此可維持輸出信號SN 之活化狀態。
於時間點P12，時脈信號CK變為低位準，且輸出信號SN＋1 被活化以導通電晶體T14。節點N10之電壓VN10 根據低電壓源Vss而逐漸下降，以關閉電晶體T11及電晶體T12。此時，高位準之時脈信號XCK導通電晶體T15，使得低電壓源Vss之電壓提供至輸出節點N12以作為輸出信號SN 。換句話說，輸出信號SN 變為不被活化的狀態。
於時間點P13，時脈信號CK變為高位準，使得節點N11之電壓VN11 變為高位準，以導通電晶體T13。因此，節點N10之電壓VN10 維持在低位準。此外，高位準之電壓VN11 導通電晶體T16，以使輸出信號SN 維持在不被活化的狀態。於時間點P13之後，移位暫存單元1則依據時脈信號CK及XCK而運作。節點N11之電壓VN11 在高位準與低位準間切換。
假設時脈信號CK之高位準為15V，低位準為－9V，且電壓源Vss提供之電壓為－7V。當時脈信號CK處於高位準以導通電晶體T13時，電晶體T13之閘極與源極之電壓差為22V。當電晶體T13之閘－源電壓(Vgs)長時間處於此正偏壓應力時，電晶體T13之臨界電壓發生偏移，使得電壓VN10 及電壓VN11 異常，如第2圖之點狀線所示。同樣地，電晶體T11、T12、T14、T15、T16之閘－源電壓亦有因為長時間處於此正偏壓應力而產生的臨界電壓偏移的問題。當移位暫存單元1之電晶體之臨界電壓發生偏移時，移位暫存單元1則無法正常運作，進而導致輸出不正確的輸出信號SN 。
本發明提供一種移位暫存器，其操作在有效期間及遮沒期間且包括連續串接之複數移位暫存單元。每一移位暫存單元受第一時脈信號與第二時脈信號控制以產生輸出信號，且此輸出信號週期性被活化(activated)，其中，每一移位暫存單元包括第一及第二開關裝置以及第一及第二驅動裝置。第一開關裝置透過輸出節點提供輸出信號。第一驅動裝置在有效期間根據第一輸入信號，以驅動第一開關裝置活化輸出信號。第二驅動裝置耦接一電壓信號，用以在有效期間根據第一時脈信號，以透過電壓信號來驅動第一開關裝置不活化(de－activated)輸出信號。第二開關裝置耦接電壓信號，當第一開關裝置不活化輸出信號時，根據第二時脈信號以將電壓信號提供至輸出節點。在有效期間，電壓信號具有一低位準，且第一及第二時脈 信號是互為反相之兩交流信號。在遮沒期間，電壓信號具有一高位準，且第一及第二時脈信號之每一者為直流信號。
本發明更提供一種移位暫存器，包括連續串接之複數移位暫存單元。每一移位暫存單元受互為反相之第一時脈信號與第二時脈信號控制以產生輸出信號，且輸出信號週期性被活化(activated)。每一移位暫存單元包括第一及第二開關裝置以及第一及第二驅動裝置。第一開關裝置透過輸出節點提供輸出信號。第一驅動裝置根據第一輸入信號，以驅動第一開關裝置活化輸出信號。第二驅動裝置，耦接第二時脈信號，根據第一時脈信號，傳送第二時脈信號來驅動第一開關裝置使第一開關裝置不活化(de－activated)該輸出信號。第二開關裝置耦接電壓信號，當第一開關裝置不活化輸出信號時，根據第二時脈信號將電壓信號提供至輸出節點。
本發明又提供一種控制方法，適用於移位暫存器。此移位暫存器操作在有效期間及遮沒期間且包括連續串接之複數移位暫存單元。每一移位暫存單元受第一與第二時脈信號控制以產生一輸出信號，且輸出信號週期性被活化(activated)。每一移位暫存單元包括第一及第二開關裝置以及第一及第二驅動裝置。第一開關裝置透過輸出節點提供輸出信號。第二驅動裝置與第二開關裝置耦接電壓信號。此方法包括：在有效期間內：將電壓信號切換為一低電壓位準，且將第一及第二時脈信號設定為互為反相之兩交流信號；由第一驅動裝置根據第一輸入信號以驅動第一開關裝置活化輸出信號；由第二驅動裝置根據第一時脈信 號，以透過電壓信號來驅動第一開關裝置不活化(de－activated)輸出信號；當第一開關裝置不活化輸出信號時，由第二開關裝置根據第二時脈信號，以將電壓信號提供至輸出節點；以及在該遮沒期間：將電壓信號切換為高位準，且將第一及第二時脈信號之每一者設定為一直流信號。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
第3圖係表示根據本發明一實施例之移位暫存器，適用於液晶顯示面板，且操作在有效期間及遮沒期間。參閱第3圖，移位暫存器3包括連續串接之複數移位暫存單元301 －30M 。每一移位暫存單元受時脈信號CK與XCK控制，並耦接電壓源Vss。每一移位暫存單元接收第一輸入信號及第二輸入信號，且根據時脈信號CK及XCK以產生一輸出信號。移位暫存單元301 －31M 所產生之輸出信號S1 －SM 依序地被活化(activated)，且每一輸出信號是週期性被活化。
移位暫存單元302 －30M 之每一者30N (1<N<M，且N為整數)接收前一級之移位暫存單元30N－1 所產生之輸出信號SN－1 以作為第一輸入信號，並接收後一級之移位暫存單元30N＋1 所產生之輸出信號SN＋1 以作為第二輸入信號，其中，輸出信號SN－1 、SN 、SN＋1 依序地被活化。舉例來說，移位暫存單元302 接收來自前一級移位暫存單元301 之輸出信號S1 與來自後一級移位暫存單元303 之輸出信號S3 ，且產生輸出信號S2 。移位暫存單元302 產生之輸出信號S2 則由後一級移位暫存單元303 接收。
移位暫存單元301 為第一級，其除了接收移位暫存單元302 產生之輸出信號S2 外，另接收由外部電路或內部其他電路所產生之驅動信號SD 以作為第一輸入信號，其中，驅動信號SD 、輸出信號S1 、及輸出信號S2 依序地被活化。同樣地，移位暫存單元30M 為最後一級，其除了接收移位暫存單元30M－1 產生之輸出信號SM－1 外，另接收由外部電路或內部其他電路所產生之控制信號SC 以作為第二輸入信號，其中，驅動信號SM－1 、輸出信號SM 、及輸出信號SC 依序地被活化。
第一實施例：
第4圖係表示根據本發明第一實施例之移位暫存單元。在第4圖中，係以移位暫存器3之移位暫存單元302 為例來說明，其他的移位暫存單元301 及303 －30M 具有相同之電路。移位暫存單元302 接收來自前一級移位暫存單元301 之輸出信號S1 以作為第一輸入信號，且接收來自後一級移位暫存單元303 之輸出信號S3 以作為第二輸入信號。
移位暫存單元302 包括驅動裝置40－42、開關裝置43－47、及電容器C40。在此實施例中，驅動裝置40－42及開關裝置43－47分別以NMOS電晶體T40－T42及T43－T47來實現。電晶體T41、T42、及T44－T47之源極皆耦接電壓源Vss。此外，在以下的說明中，當輸出信號處於高位準時，則表示其被活化(activated)；當輸出信 號處於低位準時，則表示其不被活化(de－activated)。第5圖係表示第一實施例中移位暫存單元之信號時序圖。移位暫存單元302 操作在有效期間PA及遮沒期間PB。在有效期間PA內，電壓源Vss提供低位準之電壓信號，且時脈信號CK與XCK是互為反相之交流信號；而在遮沒期間PB內，電壓源Vss變為提供高位準之電壓信號，且時脈信號CK與XCK變為低位準之直流信號。移位暫存單元302 之詳細操作將由以下來說明。
於有效期間PA之時間點P50，輸出信號S1 變為高位準，且電晶體T40導通。節點N40之電壓VN40 根據輸出信號S1 而變為高位準，以導通電晶體T43及T45。此時，由於時脈信號CK處於低位準且電晶體T45導通，因此節點N41之電壓VN41 為低位準以關閉電晶體T41。此外，高位準之時脈信號XCK則導通電晶體T46以使輸出信號S2 處於在低位準，即輸出信號S2 不被活化。
於有效期間PA之時間點P51，輸出信號S1 變為低位準，電晶體T40因此關閉。時脈信號CK變為高位準。在時間點P51至P52之期間內，高位準之時脈信號CK透過電容器C40及電晶體T41耦合至節點N40，使得節點N40之電壓VN40 隨著時脈信號CK之位準而變化至更高的位準，以導通電晶體T43及電晶體T45。電壓源Vss之低位準電壓信號提供至節點N41，以關閉電晶體T41，使電晶體T41失去作用(disabled)。高位準之時脈信號CK透過電晶體T43傳送至節點N42，而使輸出節點N42變為高位準，以活化輸出信號S2 。電壓源Vss之低位準電壓信號透過電晶體T45傳送至節點N41，使得電壓VN41 仍 處於低位準。此外，由於低位準之時脈信號XCK關閉電晶體T46且低位準之電壓VN41 關閉電晶體T47，藉此可維持輸出信號S2 之活化狀態。
於有效期間PA之時間點P52，時脈信號CK變為低位準，且輸出信號S3 被活化以導通電晶體T42。節點N40之電壓VN40 根據電壓源Vss之低位準電壓信號而逐漸下降，以關閉電晶體T43及電晶體T45，使電晶體T43不活化輸出信號S2 。此時，高位準之時脈信號XCK導通電晶體T46，使得電壓源Vss之低位準電壓信號提供至輸出節點N42以作為輸出信號S2 。換句話說，輸出信號S2 變為低位準，即變為不被活化的狀態。
於有效期間PA之時間點P53，時脈信號CK變為高位準，使得節點N41之電壓VN41 變為高位準，以導通電晶體T41。電壓源Vss之低位準電壓信後透過導通之電晶體T41而提供至節點N40。因此，節點N40之電壓VN40 維持在低位準以關閉電晶體T43，使其不活化輸出信號S2 。此外，高位準之電壓VN41 導通電晶體T47，使得電壓源Vss之低位準電壓信號提供至輸出節點N42以作為輸出信號S2 。因此輸出信號S2 維持在不被活化的狀態。於在有效期間PA內時間點P53之後期間，移位暫存單元302 則依據時脈信號CK及XCK而運作。節點N41之電壓VN41 在高位準與低位準間切換。
假設時脈信號CK之高位準為15V，低位準為－9V，且電壓源Vss提供之電壓信號為－7V。在上述有效期間PA內，當時脈信號CK處於高位準以導通電晶體T41時，電晶體T41之閘極與源極之電壓差為22V，即電晶體T41 之閘－源電壓(Vgs)處於大的正偏壓應力。同樣地，電晶體T43、T42、T45、T46、T47之閘－源電壓亦會處於大的正偏壓應力。而此正偏壓應力會使電晶體之臨界電壓(Vth)發生偏移。
在遮沒期間PB內，輸出信號S1 －S3 處於低位準，且時脈信號CK及XCK變為低位準之直流信號，特別的是，電壓源Vss變為提供與時脈信號CK之高位準相同之電壓信號。因此，在遮沒期間PB內，電晶體T41之閘－源電壓則處於負偏壓應力，則其對臨界電壓偏移有補償的效果。同樣地，在遮沒期間PB內電晶體T42、T43、T45、T46、T47之閘－源電壓亦處於負偏壓應力，以補償其臨界電壓偏移。
在此實施例中，電晶體T44之閘極與源極耦接至電壓源Vss。在遮沒期間PB內，電壓源Vss之高位準電壓信號導通電晶體T44，使得輸出節點N42處於高位準，藉此使電晶體T43之閘－源電壓處於負偏壓應力，以補償其臨界電壓偏移。
第6圖係表示根據本發明第一實施例之移位暫存器之控制方法流程圖。以下將參閱第4－6圖來說明。在有效期間AP內，將電壓源Vss之電壓信號切換為低位準，且將時脈信號CK及XCK設定交流信號(步驟S60)。接著，由驅動裝置40根據輸入信號S1 以驅動開關裝置43活化輸出信號S2 (步驟S61)。由驅動裝置41根據時脈信號CK，以透過電壓源Vss之低位準電壓信號來驅動開關裝置43不活化輸出信號S2 (步驟S62)。當開關裝置43不活化輸出信號S2 時，由開關裝置46根據時脈信號 XCK，以將電壓源Vss之低位準電壓信號提供至輸出節點N42，以作為輸出信號S2 (步驟S63)。在遮沒期間PB，將電壓源Vss之電壓信號切換為高位準，且將時脈信號CK及XCK設定為直流信號(步驟S64)。
第二實施例：
第7圖係表示根據本發明第二實施例之移位暫存單元，以移位暫存器3之移位暫存單元302 來舉例說明。在第4及7圖中，相同之符號表示相同之元件或信號。參閱第4及7圖，元件之電路連接以及信號時序大致相同，不同之處在於，第二實施例之移位暫存單元不包括開關裝置44，另外，第4圖之第一實施例中，電晶體T41、T42、及T45－T47之源極皆耦接電壓源Vss，而第7圖之實施例中，電晶體T41之源極不是耦接電壓源Vss，而是耦接時脈信號XCK。在第二實施例中，電壓源Vss所提供之電壓信號一直維持在低位準而不會轉變為高位準。電晶體T41根據時脈信號CK而導通時，將時脈信號XCK傳送至節點N40，以關閉電晶體T43，使電晶體T43不活化輸出信號S2 。
由於電晶體T41之源極耦接時脈信號XCK且其閘極透過電容器C40耦接至時脈信號CK，因此電晶體T41之閘－源極電壓在有效期間內可交替操作在正偏壓應力及負偏壓應力下，這可使電晶體T41之臨界電壓偏移的情況減輕。
根據本發明實施例之移位暫存器，藉由使電晶體閘－源極電壓遭受負偏壓應力，使得因為正偏壓應力所導致的臨界電壓偏移能夠獲得減緩。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧移位暫存單元
C10‧‧‧電容器
CK、CLK‧‧‧時脈信號
N10...N12‧‧‧節點
T10...T16‧‧‧電晶體
Vss‧‧‧電壓源
3‧‧‧移位暫存器
301 －31M ‧‧‧移位暫存單元
40－42‧‧‧驅動裝置
43－47‧‧‧開關裝置
C40‧‧‧電容器
N40...N42‧‧‧節點
T40...T47‧‧‧電晶體
第1圖表示習知移位暫存器之移位暫存單元； 第2圖表示習知移位暫存單元之信號時序圖； 第3圖表示根據本發明之移位暫存器； 第4圖表示根據本發明第一實施例之移位暫存單元； 第5圖表示第一實施例中移位暫存單元之信號時序圖； 第6圖表示根據本發明第一實施例之移位暫存器之控制方法流程圖；以及 第7圖表示根據本發明第二實施例之移位暫存單元。
302 ‧‧‧移位暫存單元
40－42‧‧‧驅動裝置
43－47‧‧‧開關裝置
C40‧‧‧電容器
N40...N42‧‧‧節點
T40...T47‧‧‧電晶體

Claims (15)

  1. 一種移位暫存器，操作在一有效期間及一遮沒期間，包括：複數移位暫存單元，該等移位暫存單元連續串接，每一該移位暫存單元受一第一時脈信號與一第二時脈信號控制以產生一輸出信號且該輸出信號週期性被活化(activated)，其中，每一該移位暫存單元包括：一第一開關裝置，用以透過一輸出節點提供該輸出信號一第一驅動裝置，用以在該有效期間根據一第一輸入信號，以驅動該第一開關裝置活化該輸出信號；一第二驅動裝置，耦接一電壓信號，用以在該有效期間根據該第一時脈信號，以透過該電壓信號來驅動該第一開關裝置不活化(de-activated)該輸出信號；以及一第二開關裝置，耦接該電壓信號，當該第一開關裝置不活化該輸出信號時，用以根據該第二時脈信號以將該電壓信號提供至該輸出節點；其中，在該有效期間，該電壓信號具有一低位準，且該第一及第二時脈信號為互為反相之兩交流信號；以及其中，在該遮沒期間，該電壓信號具有一高位準，且該第一及第二時脈信號之每一者為一直流信號。
  2. 如申請專利範圍第1項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第三驅動裝置，耦接該電壓信號，用以根據一第二輸入信號，以透過該電壓信號來驅動該第一開關裝置不活化該輸出信號；以及其中，該第一與第二輸入信號之每一者週期性地被活 化，且該第一輸入信號、該輸出信號、該第二輸入信號依序地被活化。
  3. 如申請專利範圍第2項所述之移位暫存器，其中，該等移位暫存單元至少包括連續串接之第一、第二、及第三移位暫存單元，該第一移位暫存單元之該輸出信號作為該第二移位暫存單元之該第一輸入信號，該第二移位暫存單元之該輸出信號作為該第三移位暫存單元之該第一輸入信號及該第一移位暫存單元之該第二輸入信號，該第三移位暫存單元之該輸出信號作為該第二移位暫存單元之該第二輸入信號。
  4. 如申請專利範圍第1項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第三開關裝置，耦接該電壓信號，當該第一開關裝置不活化該輸出信號時，用以根據該第一時脈信號以將該電壓信號提供至該輸出節點。
  5. 如申請專利範圍第1項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第四開關裝置，耦接該電壓信號，當該第一驅動裝置驅動該第一開關裝置活化該輸出信號時，用以藉由該電壓信號使該第二驅動裝置失去作用(disabled)。
  6. 如申請專利範圍第1項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第五開關裝置，耦接該電壓信號，用以在該遮沒期間將該電壓信號提供至該輸出節點。
  7. 如申請專利範圍第1項所述之移位暫存器，其中，該等移位暫存單元至少包括連續串接之第一、第二、及第 三移位暫存單元，該第一移位暫存單元之該輸出信號作為該第二移位暫存單元之該第一輸入信號，且該第二移位暫存單元之該輸出信號作為該第三移位暫存單元之該第一輸入信號。
  8. 一種移位暫存器，包括：複數移位暫存單元，該等移位暫存單元連續串接，每一該移位暫存單元受互為反相之一第一時脈信號與一第二時脈信號控制以產生一輸出信號，且該輸出信號週期性被活化(activated)，其中，每一該移位暫存單元包括：一第一開關裝置，用以透過一輸出節點提供該輸出信號；一第一驅動裝置，用以根據一第一輸入信號，以驅動該第一開關裝置活化該輸出信號；一第二驅動裝置，耦接該第二時脈信號，用以根據該第一時脈信號，傳送該第二時脈信號來驅動該第一開關裝置使該第一開關裝置不活化(de-activated)該輸出信號；以及一第二開關裝置，耦接一電壓信號，用以當該第一開關裝置不活化該輸出信號時，根據該第二時脈信號將該電壓信號提供至該輸出節點。
  9. 如申請專利範圍第8項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第三驅動裝置，耦接該電壓信號，用以根據一第二輸入信號，以透過該電壓信號來驅動該第一開關裝置不活化該輸出信號；以及其中，該第一與第二輸入信號週期性地被活化，且該 第一輸入信號、該輸出信號、該第二輸入信號依序地被活化。
  10. 如申請專利範圍第9項所述之移位暫存器，其中，該等移位暫存單元至少包括連續串接之第一、第二、及第三移位暫存單元，該第一移位暫存單元之該輸出信號作為該第二移位暫存單元之該第一輸入信號，該第二移位暫存單元之該輸出信號作為該第三移位暫存單元之該第一輸入信號及該第一移位暫存單元之該第二輸入信號，該第三移位暫存單元之該輸出信號作為該第二移位暫存單元之該第二輸入信號。
  11. 如申請專利範圍第8項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第三開關裝置，耦接該電壓信號，當該第一開關裝置不活化該輸出信號時，用以根據該第一時脈信號以將該電壓信號提供至該輸出節點。
  12. 如申請專利範圍第8項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第四開關裝置，耦接該電壓信號，當該第一驅動裝置驅動該第一開關裝置活化該輸出信號時，用以藉由該電壓信號使該第二驅動裝置失去作用(disabled)。
  13. 如申請專利範圍第8項所述之移位暫存器，其中，該等移位暫存單元至少包括連續串接之第一、第二、及第三移位暫存單元，該第一移位暫存單元之該輸出信號作為該第二移位暫存單元之該第一輸入信號，且該第二移位暫存單元之該輸出信號作為該第三移位暫存單元之該第一輸入信號。
  14. 如申請專利範圍第8項所述之移位暫存器，其中，該電壓信號具有一低電壓位準。
  15. 一種控制方法，適用於一移位暫存器，該移位暫存器操作在一有效期間及一遮沒期間且包括連續串接之複數移位暫存單元，每一該移位暫存單元受第一與第二時脈信號控制以產生一輸出信號，且該輸出信號週期性被活化(activated)，每一該移位暫存單元包括一第一開關裝置、一第一驅動裝置、一第二驅動裝置、以及一第二開關裝置，該第一開關裝置透過一輸出節點提供該輸出信號，該第二驅動裝置與該第二開關裝置耦接一電壓信號，該方法包括：在該有效期間：將該電壓信號切換為一低電壓位準，且將該第一及第二時脈信號設定為互為反相之兩交流信號；由該第一驅動裝置根據一第一輸入信號以驅動該第一開關裝置活化該輸出信號；由該第二驅動裝置根據該第一時脈信號，以透過該電壓信號來驅動該第一開關裝置不活化(de-activated)該輸出信號；當該第一開關裝置不活化該輸出信號時，由該第二開關裝置根據該第二時脈信號，以將該電壓信號提供至該輸出節點；以及在該遮沒期間：將該電壓信號切換為一高位準，且將該第一及第二時脈信號之每一者設定為一直流信號。
TW097110961A 2008-03-27 2008-03-27 移位暫存器及其控制方法 TWI390540B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW097110961A TWI390540B (zh) 2008-03-27 2008-03-27 移位暫存器及其控制方法
US12/402,719 US7787585B2 (en) 2008-03-27 2009-03-12 Shift registers
US12/841,785 US20100290581A1 (en) 2008-03-27 2010-07-22 Shift Registers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097110961A TWI390540B (zh) 2008-03-27 2008-03-27 移位暫存器及其控制方法

Publications (2)

Publication Number Publication Date
TW200941485A TW200941485A (en) 2009-10-01
TWI390540B true TWI390540B (zh) 2013-03-21

Family

ID=41117204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110961A TWI390540B (zh) 2008-03-27 2008-03-27 移位暫存器及其控制方法

Country Status (2)

Country Link
US (2) US7787585B2 (zh)
TW (1) TWI390540B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407443B (zh) * 2009-03-05 2013-09-01 Au Optronics Corp 移位暫存器
KR101772246B1 (ko) * 2010-02-23 2017-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 반도체 장치, 및 그 구동 방법
JP5473686B2 (ja) * 2010-03-11 2014-04-16 三菱電機株式会社 走査線駆動回路
KR101768485B1 (ko) * 2011-04-21 2017-08-31 엘지디스플레이 주식회사 쉬프트 레지스터
CN104766586B (zh) * 2015-04-29 2017-08-29 合肥京东方光电科技有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
TWI606438B (zh) * 2017-02-16 2017-11-21 友達光電股份有限公司 移位暫存電路
CN106935220B (zh) * 2017-05-12 2019-10-01 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置
TWI681378B (zh) * 2018-11-15 2020-01-01 友達光電股份有限公司 顯示面板
CN112309340A (zh) * 2019-08-01 2021-02-02 京东方科技集团股份有限公司 补偿模块及方法、移位寄存器单元、驱动电路、显示装置
CN111128075B (zh) * 2020-01-02 2022-06-17 京东方科技集团股份有限公司 Oled显示面板的驱动方法及驱动装置、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR101012972B1 (ko) * 2003-12-30 2011-02-10 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
KR101157241B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 게이트 드라이버 및 그 구동 방법
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
KR100759686B1 (ko) * 2005-11-04 2007-09-17 삼성에스디아이 주식회사 쉬프트 레지스터 회로
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
JP5079301B2 (ja) * 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
TWI385624B (zh) * 2007-04-11 2013-02-11 Wintek Corp 移位暫存器及其位準控制器
TWI338900B (en) * 2007-08-07 2011-03-11 Au Optronics Corp Shift register array

Also Published As

Publication number Publication date
US20100290581A1 (en) 2010-11-18
US7787585B2 (en) 2010-08-31
TW200941485A (en) 2009-10-01
US20090245455A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
TWI390540B (zh) 移位暫存器及其控制方法
KR101768485B1 (ko) 쉬프트 레지스터
US8054935B2 (en) Shift register with low power consumption
US8755485B2 (en) Shift register
US7595783B2 (en) Shift register
TWI445309B (zh) 閘極位移暫存器及具有該暫存器之顯示裝置
US7406146B2 (en) Shift register circuit
US10043432B2 (en) Emission driver and display device including the same
US8598934B2 (en) Level shifter circuit and display driver circuit
CN110660362B (zh) 移位寄存器及栅极驱动电路
US20150262703A1 (en) Shift register, display device provided therewith, and shift-register driving method
US9583065B2 (en) Gate driver and display device having the same
US20150279480A1 (en) Shift register, display device provided therewith, and shift-register driving method
TWI505276B (zh) 移位暫存電路及移位暫存器
CN107895562B (zh) 高稳定性的脉冲宽度可调式移位寄存器
KR20170098057A (ko) 디스플레이 드라이버 ic와 이를 포함하는 디스플레이 시스템
US20070290983A1 (en) Output circuit of a source driver, and method of outputting data in a source driver
US7760845B2 (en) Shift register for a liquid crystal display
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
TWI391899B (zh) 移位暫存器
TWI552137B (zh) 閘極驅動電路及其移位暫存器
US20070153967A1 (en) Dynamic shift register with built-in disable circuit
TWI625711B (zh) 閘極驅動電路
KR101747738B1 (ko) 쉬프트 레지스터
KR102034045B1 (ko) 쉬프트 레지스터