CN104766586B - 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 - Google Patents

移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN104766586B
CN104766586B CN201510212465.8A CN201510212465A CN104766586B CN 104766586 B CN104766586 B CN 104766586B CN 201510212465 A CN201510212465 A CN 201510212465A CN 104766586 B CN104766586 B CN 104766586B
Authority
CN
China
Prior art keywords
output
current potential
input
switching transistor
shift register
Prior art date
Application number
CN201510212465.8A
Other languages
English (en)
Other versions
CN104766586A (zh
Inventor
徐飞
吕磊
洪俊
Original Assignee
合肥京东方光电科技有限公司
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合肥京东方光电科技有限公司, 京东方科技集团股份有限公司 filed Critical 合肥京东方光电科技有限公司
Priority to CN201510212465.8A priority Critical patent/CN104766586B/zh
Publication of CN104766586A publication Critical patent/CN104766586A/zh
Application granted granted Critical
Publication of CN104766586B publication Critical patent/CN104766586B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores using semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0408Integration of the drivers onto the display substrate
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit

Abstract

本发明公开了一种移位寄存器单元、其驱动方法、栅极驱动电路及显示装置,移位寄存器单元包括:输入单元、复位单元、第一输出单元、第二输出单元以及控制单元。该移位寄存器单元利用控制单元控制第一节点和第二节点的电位,在第一节点的电位为第一电位时,第一输出单元将时钟信号提供给移位寄存器单元的栅极信号输出端,在第二节点的电位为第一电位时,第二输出单元将第一直流源的电压分别提供给第一节点和移位寄存器单元的栅极信号输出端,从而对第一节点和栅极信号输出端进行放燥,进而保证移位寄存器单元的栅极信号输出端始终有信号输出,从而可以消除噪声,保证栅极信号输出端输出的信号的稳定性。

Description

移位寄存器单元、其驱动方法、栅极驱动电路及显示装置

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种移位寄存器单元、其驱动方法、栅极驱动 电路及显示装置。

背景技术

[0002] 在薄膜晶体管显示器中,通常通过栅极驱动装置向像素区域的各个薄膜晶体管 (TFT,Thin Film Transistor)的栅极提供栅极驱动信号。栅极驱动装置可以通过阵列工艺 形成在液晶显不器的阵列基板上,S卩阵列基板行驱动(Gate Driver on Array,G0A)工艺, 这种集成工艺不仅节省了成本,而且可以做到液晶面板(Panel)两边对称的美观设计,同 时,也省去了栅极集成电路(IC,Integrated Circuit)的绑定(Bonding)区域以及扇出 (Fan-out)的布线空间,从而可以实现窄边框的设计;并且,这种集成工艺还可以省去栅极 扫描线方向的Bonding工艺,从而提高了产能和良率。

[0003]目前,现有的栅极驱动电路,主要是通过一个时钟信号来控制下拉节点,然后再通 过下拉节点控制上拉节点和栅极信号输出端的下拉,但是由于下拉节点的占空比为50%, 所以栅极信号输出端Output在扫描周期的一半时间内被下拉,另一半时间中处于悬空,这 样导致栅极信号输出端输出的信号的噪声比较大。

发明内容

[0004] 有鉴于此,本发明实施例提供一种移位寄存器单元、其驱动方法、栅极驱动电路及 显示装置,用以降低移位寄存器单元的栅极信号输出端所输出的信号的噪声。

[0005] 因此,本发明实施例提供了一种移位寄存器单元,包括:输入单元、复位单元、第一 输出单元、第二输出单元以及控制单元;其中,

[0006] 所述输入单元的第一输入端用于接收输入信号,第二输入端与第一参考电压相 连,输出端与第一节点相连;所述输入单元用于在所述输入信号的控制下将所述第一参考 电压提供给所述第一节点;

[0007] 所述复位单元的第一输入端用于接收复位信号,第二输入端与第二参考电压相 连,输出端与所述第一节点相连;所述复位单元用于在所述复位信号的控制下,将所述第二 参考电压提供给所述第一节点;

[0008] 所述第一输出单元的第一输入端用于接收时钟信号,第二输入端与所述第一节点 相连,输出端与所述移位寄存器单元的栅极信号输出端相连;所述第一输出单元用于在所 述第一节点的电位为第一电位时,将所述时钟信号提供给所述移位寄存器单元的栅极信号 输出端;

[0009] 所述第二输出单元的第一输入端与第一直流源相连,第二输入端与第二节点相 连,第一输出端与所述第一节点相连,第二输出端与所述移位寄存器单元的栅极信号输出 端相连;所述第二输出单元用于在所述第二节点的电位为第一电位时,将所述第一直流源 的电压分别提供给所述第一节点和所述移位寄存器单元的栅极信号输出端;

[0010] 所述控制单元的输入端与所述第一节点相连,输出端与所述第二节点相连;所述 控制单元用于在所述第二节点的电位为第一电位时,使所述第一节点的电位为第二电位, 在所述第一节点的电位为第一电位时,使所述第二节点的电位为第二电位;

[0011] 当所述第一电位为高电位,所述第二电位为低电位时,所述第一参考电压为高电 位电压,所述第二参考电压和所述第一直流源的电压为低电位电压;或者,当所述第一电位 为低电位,所述第二电位为高电位时,所述第一参考电压为低电位电压,所述第二参考电压 和所述第一直流源的电压为高电位电压。

[0012] 较佳地,为了减小栅极信号输出端输出的信号的失真,在本发明实施例提供的上 述移位寄存器单元中,还包括:第三输出单元;其中,

[0013] 所述第三输出单元的第一输入端与第二直流源相连,第二输入端与所述第一输出 单元的输出端相连,输出端与所述移位寄存器单元的栅极信号输出端相连;

[0014] 所述第三输出单元用于在所述第一输出单元的输出端的电压为第一电位时,将所 述第二直流源的电压提供给所述移位寄存器单元的栅极信号输出端;

[0015] 当所述第一电位为高电位,所述第二电位为低电位时,所述第二直流源的电压为 高电位电压;当所述第一电位为低电位,所述第二电位为高电位时,所述第二直流源的电压 为低电位电压。

[0016] 在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器单元中,所述 第三输出单元具体包括:第一开关晶体管;其中,

[0017] 所述第一开关晶体管,其栅极为所述第三输出单元的第二输入端,源极为所述第 三输出单元的第一输入端,漏极为所述第三输出单元的输出端。

[0018] 较佳地,为了改善显示装置的关机残影等不良问题,在本发明实施例提供的上述 移位寄存器单元中,还包括:放电单元;其中,

[0019] 所述放电单元的第一输入端与第三直流源相连,第二输入端与放电控制信号相 连,输出端与所述栅极信号输出端相连;

[0020] 所述放电单元用于在所述放电控制信号的控制下,将所述第三直流源的电压提供 给所述栅极信号输出端。 _

[0021] 在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器单元中,所述 放电单元具体包括:第二开关晶体管;其中,

[0022] 所述第二开关晶体管,其栅极为所述放电单元的第二输入端,源极为所述放电单 元的第一输入端,漏极为所述放电单元的输出端。 _

[0023] 在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器单元中,所述 输入单元具体包括:第三开关晶体管;其中, >

[0024] 所述第三开关晶体管,其栅极为所述输入单元的第一输入端,源极为所述输入单 元的第二输入端,漏极为所述输入单元的输出端。 _

[0025] 在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器单元中,所述 复位单元具体包括:第四开关晶体管;其中, 一,

[0026] 所述第四开关晶体管,其栅极为所述复位单元的第一输入端,源极为所述复位单 元的第二输入端,漏极为所述复位单元的输出端。 _ _

[0027] 在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器单元中,所述 第一输出单元具体包括:第五开关晶体管和电容;其中,

[0028] 所述第五开关晶体管,其栅极为所述第一输出单元的第二输入端,源极为所述第 一输出单元的第一输入端,漏极为所述第一输出单元的输出端;

[0029] 所述电容连接与所述第五开关晶体管的栅极与漏极之间。

[0030] 在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器单元中,所述 第二输出单元具体包括:第六开关晶体管和第七开关晶体管;其中,

[0031] 所述第六开关晶体管,其栅极为所述第二输出单元的第二输入端,源极为所述第 二输出单元的第一输入端,漏极为所述第二输出单元的第一输出端;

[0032] 所述第七开关晶体管,其栅极为所述第二输出单元的第二输入端,源极为所述第 二输出单元的第一输入端,漏极为所述第二输出单元的第二输出端。

[0033]在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器单元中,所述 控制单元具体包括:第八开关晶体管,第九开关晶体管,第十开关晶体管和第十一开关晶体 管;其中,

[0034] 所述第八开关晶体管,其栅极和所述第九开关晶体管的栅极相连且均为所述控制 单元的输入端,源极分别与所述第九开关晶体管的源极和所述第一直流源相连,漏极与所 述第十开关晶体管的漏极相连且为所述控制单元的输出端;

[0035] 所述第九开关晶体管的漏极分别与所述第十开关晶体管的栅极和所述第十一开 关晶体管的漏极相连;

[0036] 所述第十开关晶体管的源极分别与所述第十一开关晶体管的源极、所述第十一开 关晶体管的栅极、以及第四直流源相连。

[0037] 相应地,本发明实施例还提供了一种上述任一种移位寄存器单元的驱动方法,包 括:

[0038] 在第一阶段,所述输入单元在所述输入信号的控制下将所述第一参考电压提供给 所述第一节点;所述第一节点的电位为第一电位,所述控制单元使所述第二节点的电位为 第二电位;所述第一输出单元将所述时钟信号提供给所述移位寄存器单元的栅极信号输出 端;

[0039] 在第二阶段,所述第一节点的电位为第一电位,所述控制单元使所述第二节点的 电位为第二电位;所述第一输出单元将所述时钟信号提供给所述移位寄存器单元的栅极信 号输出端;

[0040] 在第三阶段,所述复位单元在所述复位信号的控制下,将所述第二参考电压提供 给所述第一节点;所述第二节点的电位为第一电位,所述控制单元使所述第一节点的电位 为第二电位;所述第二输出单元将所述第一直流源的电压分别提供给所述第一节点和所述 移位寄存器单元的栅极信号输出端;

[0041] 在第四阶段,所述第二节点的电位为第一电位,所述控制单元使所述第一节点的 电位为第二电位;所述第二输出单元将所述第一直流源的电压分别提供给所述第一节点和 所述移位寄存器单元的栅极信号输出端。

[0042] 相应地,本发明实施例还提供了 一种栅极驱动电路,包括串联的多个本发明实例 提供的上述任一种移位寄存器单元;其中,

[0043] 除第一级移位寄存器单元之外,其余每一级移位寄存器单元的栅极信号输出端分 别向与其相邻的上一级移位寄存器单元输入复位信号;

[0044] 除最后一级移位寄存器单元之外,其余每一级移位寄存器单元的栅极信号输出端 分别向与其相邻的下一级移位寄存器单元输入输入信号;

[0045] 所述第一级移位寄存器单元的输入信号由帧起始信号端输入。

[0046] 相应地,本发明实施例还提供了一种显示装置,所述显示装置包含至少一个本发 明实施例提供的上述任一种栅极驱动电路。

[0047] 本发明实施例提供的一种移位寄存器单元、其驱动方法、栅极驱动电路及显示装 置,移位寄存器单元包括:输入单元、复位单元、第一输出单元、第二输出单元以及控制单 元。输入单元用于在输入信号的控制下将第一参考电压提供给第一节点;复位单元用于在 复位信号的控制下,将第二参考电压提供给所述第一节点;第一输出单元用于在第一节点 的电位为第一电位时,将时钟信号提供给移位寄存器单元的栅极信号输出端;第二输出单 元用于在第二节点的电位为第一电位时,将第一直流源的电压分别提供给第一节点和移位 寄存器单元的栅极信号输出端;控制单元用于在第二节点的电位为第一电位时,使第一节 点的电位为第二电位,在第一节点的电位为第一电位时,使第二节点的电位为第二电位。该 移位寄存器单元利用控制单元控制第一节点和第二节点的电位,在第一节点的电位为第一 电位时,第一输出单元将时钟信号提供给移位寄存器单元的栅极信号输出端,在第二节点 的电位为第一电位时,第二输出单元将第一直流源的电压分别提供给第一节点和移位寄存 器单元的栅极信号输出端,从而对第一节点和栅极信号输出端进行放燥,进而保证移位寄 存器单元的栅极信号输出端始终有信号输出,从而可以消除噪声,保证栅极信号输出端输 出的信号的稳定性。

附图说明 _

[0048] 图1为本发明实施例提供的移位寄存器单元的结构示意图之一;

[0049] 图2为本发明实施例提供的移位寄存器单元的结构示意图之二;

[0050] 图3为本发明实施例提供的移位寄存器单元的结构示意图之三;

[0051] 图4a为本发明实施例提供的所有晶体管均为N型晶体管的移位寄存器单兀的具体 结构示意图之一;

[0052] 图4b为本发明实施例提供的所有晶体管均为P型晶体管的移位寄存器单元的具体 结构示意图之一; _

[0053] 图5a为本发明实施例提供的所有晶体管均为N型晶体管的移位寄存器单兀的具体 结构示意图之二; _

[0054] 图5b为本发明实施例提供的所有晶体管均为P型晶体管的移位寄存器单元的具体 结构示意图之二;

[0055] 图6a为图5a所示的移位寄存器单元的正向扫描时的电路时序图;

[0056] 图6b为图5a所示的移位寄存器单元的反向扫描时的电路时序图;

[0057] 图6c为图5b所示的移位寄存器单元的正向扫描时的电路时序图;

[0058] 图6d为图5b所示的移位寄存器单元的反向扫描时的电路时序图;

[0059] 图7a为本发明实施例提供的所有晶体管均为N型晶体管的移位寄存器单元的具体 结构示意图之三;

[0060]图7b为本发明实施例提供的所有晶体管均为P型晶体管的移位寄存器单元的具体 结构不意图之三;

[0061]图8为本发明实施例提供的栅极驱动电路的结构示意图;

[0062]图9为本发明实施例提供的移位寄存器单元的驱动方法的流程示意图。

具体实施方式

[0063]下面结合附图,对本发明实施例提供的移位寄存器单元、其驱动方法、栅极驱动电 路及显示装置的具体实施方式进行详细地说明。

[0064] 本发明实施例提供的一种移位寄存器单元,如图1所示,包括:输入单元1、复位单 元2、第一输出单元3、第二输出单元4以及控制单元5;其中,

[0065]输入单元1的第一输入端la用于接收输入信号Input,第二输入端lb与第一参考电 压Vrefl相连,输出端lc与第一节点A相连;输入单元1用于在输入信号Input的控制下将第 一参考电压Vref 1提供给第一节点A;

[0066]复位单元2的第一输入端2a用于接收复位信号Reset,第二输入端2b与第二参考电 压Vref2相连,输出端2c与第一节点A相连;复位单元2用于在复位信号Reset的控制下,将第 二参考电压Vref2提供给第一节点A;

[0067]第一输出单元3的第一输入端3a用于接收时钟信号CLK,第二输入端3b与第一节点 A相连,输出端3c与移位寄存器单元的栅极信号输出端Output相连;第一输出单元3用于在 第一节点A的电位为第一电位时,将时钟信号CLK提供给移位寄存器单元的栅极信号输出端 Output;

[0068]第二输出单元4的第一输入端4a与第一直流源VG1相连,第二输入端4b与第二节点 B相连,第一输出端4c与第一节点A相连,第二输出端4d与移位寄存器单元的栅极信号输出 端Output相连;第二输出单元4用于在第二节点B的电位为第一电位时,将第一直流源VG1的 电压分别提供给第一节点A和移位寄存器单元的栅极信号输出端Output;

[0069]控制单元5的输入端5a与第一节点A相连,输出端5b与第二节点B相连;控制单元5 用于在第二节点B的电位为第一电位时,使第一节点A的电压为第二电位,在第一节点A的电 位为第一电位时,使第二节点B的电位为第二电位;

[0070]当第一电位为高电位,第二电位为低电位时,第一参考电压为高电位电压,第二参 考电压和第一直流源的电压为低电位电压;或者,当第一电位为低电位,第二电位为高电位 时,第一参考电压为低电位电压,第二参考电压和第一直流源的电压为高电位电压。

[0071]本发明实施例提供的上述移位寄存器单元,包括:输入单元、复位单元、第一输出 单元、第二输出单元以及控制单元。输入单元用于在输入信号的控制下将第一参考电压提 供给第一节点;复位单元用于在复位信号的控制下,将第二参考电压提供给所述第一节点; 第一输出单元用于在第一节点的电位为第一电位时,将时钟信号提供给移位寄存器单元的 栅极信号输出端;第二输出单元用于在第二节点的电位为第一电位时,将第一直流源的电 压分别提供给第一节点和移位寄存器单元的栅极信号输出端;控制单元用于在第二节点的 电位为第一电位时,使第一节点的电位为第二电位,在第一节点的电位为第一电位时,使第 二节点的电位为第二电位。该移位寄存器单元利用控制单元控制第一节点和第二节点的电 位,在第一节点的电位为第一电位时,第一输出单元将时钟信号提供给移位寄存器单元的 栅极信号输出端,在第二节点的电位为第一电位时,第二输出单元将第一直流源的电压分 别提彳^给第一节点和移位寄存器单元的栅极信号输出端,从而对第一节点和栅极信号输出 ‘进行放燥,进而保证移位寄存器单兀的栅极信号输出端始终有信号输出,从而可以消除 噪声,保证栅极信号输出端输出的信号的稳定性。

[0072]需要说明的是,本发明实施例提供的上述移位寄存器单元为双向扫描寄存器,当 第一电位为1¾电位,第一电位为低电位时:在正向扫描时,第一参考电压为高电位电压,第 二参考电压为低电位电压;在反向扫描时,输入信号作为复位信号,复位信号作为输入信 号,第一参考电压为低电位电压,第二参考电压为高电位电压。当第一电位为低电位,第二 电位为高电位时:在正向扫描时,第一参考电压为低电位电压,第二参考电压为高电位^ 压;在反向扫描时,输入信号作为复位信号,复位信号作为输入信号,第一参考电压为高电 位电压,第二参考电压为低电位电压。

[0073]下面结合具体实施例,对本发明进行详细说明。需要说明的是,本实施例中是为了 更好的解释本发明,但不限制本发明。

[0074]较佳地,在本发明实施例提供的上述移位寄存器单元中,如图2所示,还可以包括: 第三输出单元6;其中,

[0075]第三输出单元6的第一输入端6a与第二直流源VG2相连,第二输入端6b与第一输出 单元3的输出端3c相连,输出端6c与移位寄存器单元的栅极信号输出端Output相连;

[0076]第三输出单元6用于在第一输出单元3的输出端%的电压为第一电位时,将第二直 流源VG2的电压提供给移位寄存器单元的栅极信号输出端Output;

[0077]当第一电位为高电位,第二电位为低电位时,第二直流源VG2的电压为高电位电 压;当第一电位为低电位,第二电位为高电位时,第二直流源VG2的电压为低电位电压。

[0078] 这样,当第一输出单元的输出端的电压为第一电位时,利用第三输出单元将第二 直流源的电压提供给移位寄存器单元的栅极信号输出端,从而减小栅极信号输出端输出的 信号的失真,有效改善高分辨率产品充电不足的问题。

[0079] 较佳地,在本发明实施例提供的移位寄存器单元中,如图4a和图4b所示,第三输出 单元6具体可以包括:第一开关晶体管n;其中,

[0080] 第一开关晶体管T1,其栅极为第三输出单元的第二输入端,源极为第三输出单元 的第一输入端,漏极为第三输出单元的输出端。

[0081] 具体地,在具体实施时,如图4a所示,第一开关晶体管T1可以为N型晶体管,或者如 图4b所示,第一开关晶体管T1也可以为p型晶体管,在此不作限定。

[0082] 以上仅是举例说明移位寄存器单元中第三输出单元的具体结构,在具体实施时, 第三输出单元的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员 可知的其他结构,在此不做限定。

[0083] 较佳地,在本发明实施例提供的上述移位寄存器单元中,如图2所示,还可以包括: 放电单元7;其中,

[0084] 放电单元7的第一输入端7a与第三直流源VG3相连,第二输入端7b与放电控制信号 Charge相连,输出端7c与栅极信号输出端Output相连;

[0085] 放电单元7用于在放电控制信号Charge的控制下,将第三直流源VG3的电压提供给 栅极信号输出端Output。

[0086] 在具体实施时,当第一电位为高电位,第二电位为低电位时,第三直流源的电压为 高电位电压;当第一电位为低电位,第二电位为高电位时,第三直流源的电压为低电位电 压。这样利用放电单元在放电控制信号的控制下,将第三直流源的电压提供给栅极信号输 出端的功能,实现与各行栅线连接的像素单元的检查功能。并且,也可以在显示装置关机 前,放电单元将第三直流源的电压提供给栅极信号输出端,使所有的栅线打开进行放电,从 而有效改善显示装置的关机残影等不良问题。

[0087] 较佳地,在具体实施时,在本发明实施例提供的上述移位寄存器单元中,如图3所 示,第二直流源VG2为第三直流源VG3,即第二直流源VG2与第三直流源VG3接同一电源端。

[0088] 较佳地,在具体实施时,在发明实施例提供的移位寄存器单元中,如图4a和图4b所 示,放电单元7具体可以包括:第二开关晶体管T2;其中,

[0089] 第二开关晶体管T2,其栅极为放电单元7的第二输入端%,源极为放电单元7的第 一输入端7a,漏极为放电单元7的输出端7c。

[0090] 具体地,在具体实施时,如图4a所示,第二开关晶体管T2可以为N型晶体管,或者如 图4b所示,第二开关晶体管T2也可以为p型晶体管,在此不作限定。

[0091] 以上仅是举例说明移位寄存器单元中放电单元的具体结构,在具体实施时,放电 单元的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其 他结构,在此不做限定。 _

[0092] 较佳地,在具体实施时,在发明实施例提供的移位寄存器单元中,如图4a和图4b所 示,输入单元1具体可以包括:第三开关晶体管T3;其中, _

[0093] 第三开关晶体管T3,其栅极为输入单元1的第一输入端la,源极为输入单元1的第 二输入端lb,漏极为输入单元1的输出端lc。

[0094] 具体地,在具体实施时,如图4a所示,第三开关晶体管T3可以为N型晶体管,或者如 图4b所示,第三开关晶体管T3也可以为p型晶体管,在此不作限定。

[0095] 以上仅是举例说明移位寄存器单元中输入单元的具体结构,在具体实施时,输入 单元的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其 他结构,在此不做限定。 _

[0096] 较佳地,在具体实施时,在发明实施例提供的移位寄存器单元中,如图4a和图仙所 示,复位单元2具体可以包括:第四开关晶体管T4;其中, _

[0097] 第四开关晶体管T4,其栅极为复位单元2的第一输入端2a,源极为复位单元2的第 二输入端2b,漏极为复位单元2的输出端2c。

[0098] 具体地,在具体实施时,如图4a所示,第四开关晶体管T4可以为N型晶体管,或者如 图4b所示,第四开关晶体管T4也可以为P型晶体管,在此不作限定。

[0099] 以上仅是举例说明移位寄存器单元中复位单元的具体结构,在具体实施时,复位 单元的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其 他结构,在此不做限定。 _

[0100] 较佳地,在具体实施时,在发明实施例提供的移位寄存器单元中,如图4a和图仙所 示,第一输出单元3具体可以包括:第五开关晶体管T5和电容C;其中,

[0101] 第五开关晶体管T5,其栅极为第一输出单元3的第二输入端3b,源极为第一输出单 元3的第一输入端3a,漏极为第一输出单元3的输出端3c;

[0102] 电容C连接与第五开关晶体管T5的栅极与漏极之间。

[0103] 具体地,在具体实施时,如图4a所示,第五开关晶体管T5可以为N型晶体管,或者如 图4b所示,第五开关晶体管T5也可以为p型晶体管,在此不作限定。

[0104] 以上仅是举例说明移位寄存器单元中第一输出单元的具体结构,在具体实施时, 第一输出单元的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员 可知的其他结构,在此不做限定。

[0105] 较佳地,在具体实施时,在发明实施例提供的移位寄存器单元中,如图4a和图4b所 示,第二输出单元4具体可以包括:第六开关晶体管T6和第七开关晶体管17;其中,

[0106]第六开关晶体管T6,其栅极为第二输出单元4的第二输入端4b,源极为第二输出单 元4的第一输入端4a,漏极为第二输出单元4的第一输出端4c;

[0107]第七开关晶体管17,其栅极为第二输出单元4的第二输入端4b,源极为第二输出单 元4的第一输入端4a,漏极为第二输出单元4的第二输出端4d。

[0108]具体地,在具体实施时,如图4a所示,第六开关晶体管T6和第七开关晶体管17可以 为N型晶体管,或者如图4b所示,第六开关晶体管T6和第七开关晶体管T7也可以为p型晶体 管,在此不作限定。

[0109] 以上仅是举例说明移位寄存器单元中第二输出单元的具体结构,在具体实施时, 第二输出单元的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员 可知的其他结构,在此不做限定。

[0110] 较佳地,在具体实施时,在发明实施例提供的移位寄存器单元中,如图4a和图4b所 示,控制单元5具体可以包括:第八开关晶体管T8,第九开关晶体管T9,第十开关晶体管T10 和第十一开关晶体管T11;其中, 第八开关晶体管T8,其栅极和第九开关晶体管T9的栅极相连且均为控制单元5的 输入端5a,源极分别与第九开关晶体管T9的源极和第一直流源VG1相连,漏极与第十开关晶 体管T10的漏极相连且为控制单元5的输出端5b;

[0112] 第九开关晶体管T9的漏极分别与第十开关晶体管T10的栅极和第十一开关晶体管 T11的漏极相连;

[0113] 第十开关晶体管T10的源极分别与第十一开关晶体管T11的源极、第十一开关晶体 管T11的栅极、以及第四直流源VG4相连。

[0114]在具体实施时,在具体实施时,当第一电位为高电位,第二电位为低电位时,第四 直流源的电压为高电位电压;当第一电位为低电位,第二电位为高电位时,第四直流源的电 压为低电位电压。

[0115]具体地,在具体实施时,如图4a所示,第八开关晶体管T8、第九开关晶体管T9、第十 开关晶体管T10和第i^一开关晶体管I'll可以为N型晶体管,或者如图4b所示,第八开关晶体 管TS、第九开关晶体管T9、第十开关晶体管T10和第十一开关晶体管T11也可以为p型晶体 管,在此不作限定。

[0116] 较佳地,在本发明实施例提供的上述移位寄存器单元中,如图5a和图5b所示,第二 直流源VG2为第四直流源VG4,即第二直流源VG2与第四直流源VG4接同一电源端。

[0117]以上仅是举例说明移位寄存器单元中控制单元的具体结构,在具体实施时,控制 单元的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其 他结构,在此不做限定。

[0118]较佳地,在本发明实施例提供的上述移位寄存器单元中,开关晶体管一般均采用 相同材质的晶体管,在具体实施时,为了简化制作工艺,所有开关晶体管即上述第一至第十 一开关晶体管均采用P型晶体管或N型晶体管。当第一至第十一开关晶体管均为N型晶体管 时,第一电位为高电位,第二电位为低电位,且在正向扫描时,第一参考电压为高电位电压, 第二参考电压为低电位电压,在反向扫描时,第一参考电压为低电位电压,第二参考电压为 尚电位电压。当第一至第H 开关晶体管均为P型晶体管时,第一电位为低电位,第二电位 为高电位,第一参考电压为低电位电压,第二参考电压为高电位电压;在反向扫描时,第一 参考电压为高电位电压,第二参考电压为低电位电压。

[0119]需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT, Thin Film Transistor),也可以是金属氧化物半导体场效应管(M0S,Metal Oxide Semiconductor),在此不做限定。在具体实施中,这些开关晶体管的源极和漏极根据晶体管 类型以及输入信号的不同,其功能可以互换,在此不做具体区分。

[0120]下面分别以图5a和图5b所示的移位寄存器单元为例,对其工作过程作以详细的描 述。下述描述中以1表示高电位信号,0表示低电位信号。

[0121]实例一:

[0122]在图5a所示的移位寄存器单元中,所有晶体管均为N型晶体管,各N型晶体管在高 电位作用下截止,在低电位作用下导通;正向扫描时,第一电位为高电位,第二电位为低电 位,第一参考电压和第二直流源的电压为高电位电压,第二参考电压和第一直流源的电压 为低电位电压,对应的输入输出时序图如图6a所示。具体地,选取如图6a所示的输入输出时 序图中的T1、T2、T3和T4四个阶段。

[0123] 在T1阶段,1叩1^ = 1,〇^ = 〇,1^61 = 〇,〇1&找0 = 〇。由于第二直流源\^2的电压为 咼电位,因此刚开始时第十开关晶体管T10和第^一开关晶体管T11导通。由于Input = l,第 三开关晶体管T3导通,高电位的第一参考电压Vrefl通过第三开关晶体管T3传输给第一节 点A,因此第一节点A的电位为高电位,第八开关晶体管T8和第九开关晶体管T9导通,从而使 弟十开关日日体管T10截止,桌一 t•点B的电位为低电位,并且由于第一'节点A的电位为高电 位,电容C开始充电,第五开关晶体管T5导通,低电位的时钟信号CLK通过第五开关晶体管T5 输出给栅极丨目号输出端Output,因此,栅极信号输出端Output输出输出低电位信号。

[0124]在T2阶段,Input = 0,CLK=l,Reset = 0,Charge = 0。由于CLK=1,根据电容的作 用,第一节点A的电位被进一步拉高,第八开关晶体管T8和第九开关晶体管T9导通,从而使 第十开关晶体管T10截止,第二节点B的电位为低电位,并且由于第一节点A的电位为高电 位,^五开关晶体管T5导通,高电位的时钟信号CLK通过第五开关晶体管TS的漏极输出给栅 极信号输出端Output,因此,栅极信号输出端〇utput输出输出高电位信号。并且,由于第五 开关晶体管T5的漏极的电位为高电位,因此第一开关晶体管?1导通,高电位的第二直流源 VG2的电压通过兎一开关晶体管传输给栅极信号输出端〇utput,从而有效减小栅极信号输 出端输出的信号的失真。

[0125]在T3阶段,1叩扯=0,(:0( = 0,1^的=1,〇1&聊=0。由于1^叶=1,第四开关晶体 管T4导通,低电位的第二参考电压Vref2通过第四开关晶体管T4传输给第一节点六,因此第 一节点A的电位变为低电位。由于第二直流源VG2的电压为髙电位,因此第十开关晶体管n〇 和第i^一开关晶体管T11导通,第二节点B的电位为高电位,第六开关晶体管T6和第七开关 晶体管17导通,低电位的第一直流源VG1分别通过第六开关晶体管T6和第七开关晶体管T7 传输给第一节点A和栅极信号输出端Output,从而对第一节点A和栅极信号输出端Output进 行放噪,因此,栅极信号输出端Output输出输出低电位信号。

[0126]在 T4 阶段,Input = 0,CLK = 0 或 CLK=1,1^6七=0,0^作6 = 0。由于第二直流源\^2 的电压为高电位,因此第十开关晶体管T10和第^^一开关晶体管T11导通,第二节点B的电位 为高电位,第六开关晶体管T6和第七开关晶体管17导通,低电位的第一直流源VG1分别通过 第六开关晶体管T6和第七开关晶体管17传输给第一节点A和栅极信号输出端Output,从而 对第一节点A和栅极信号输出端Output进行放噪,因此,栅极信号输出端Output输出输出低 电位信号。

[0127] —直保持T4阶段到下一帧到来,第一节点A的电位一直为低电电位,第二节点8点 的电位一直为高电位,信号输出端Output始终输出低电位信号,从而降低了上述移位寄存 器单元的信号输出端Output输出的信号的噪声。并且,上述移位寄存器单元还可以减小栅 极信号输出端输出的信号的失真,有效改善高分辨率产品充电不足的问题。

[0128]实例二:

[0129]在图5a所示的移位寄存器单元中,所有晶体管均为晶体管,各N型晶体管在高 电位作用下截止,在低电位作用下导通;在反向扫描时,第一电位为高电位,第二电位为低 电位,第二参考电压和第二直流源的电压为高电位电压,第一参考电压和第一直流源的电 压为低电位电压,对应的输入输出时序图如图6b所示。具体地,选取如图6b所示的输入输出 时序图中的T1、T2、T3和T4四个阶段。

[0130]在T1阶段,1即肚=0,0^ = 0,此3£^ = 1,0^找6 = 0。由于第二直流源乂62的电压为 高电位,因此刚开始时^十开关晶体管T10和第十一开关晶体管T11导通。由于Reset = l,第 四开关晶体管T4导通,高电位的第二参考电压Vref2通过第四开关晶体管T4传输给第一节 点A,因此第一节点A的电位为高电位,第八开关晶体管T8和第九开关晶体管T9导通,从而使 弟十开关日日体管T10截止,第一点B的电位为低电位,并且由于第一节点A的电位为高电 位,电容C开始充电,第五开关晶体管T5导通,低电位的时钟信号CLK通过第五开关晶体管T5 输出给栅极彳曰号输出^jOutput,因此,栅极信号输出端Output输出输出低电位信号。

[0131]在T2阶段,1叩此=0,0^=1,1^£^ = 0,0^作6 = 0。由于〇^=1,根据电容的作 用,第一节点A的电位被进一步拉高,第八开关晶体管T8和第九开关晶体管T9导通,从而使 第十开关晶体管T10截止,第二节点B的电位为低电位,并且由于第一节点A的电位为髙电 位五开关晶体管T5导通,高电位的时钟信号CLK通过第五开关晶体管T5的漏极输出给栅 极信号输出端Output,因此,栅极信号输出端〇utput输出输出高电位信号。并且,由于第五 开关晶体管T5的漏极的电位为高电位,因此第一开关晶体管打导通,高电位的第二直流源 VG2的电压通过第一开关晶体管传输给栅极信号输出端〇utput,从而有效减小栅极信号输 出端输出的信号的失真。

[0132]在T3阶段,1即此=1,〇^ = 0,]^的=〇,〇1&聊=〇。由于111_ = 1,第三开关晶体 管T3导通,低电位的第一参考电压Vrefl通过第三开关晶体管T3传输给第一节点六,因此第 一节点A的电位变为低电位。由于第二直流源VG2的电压为高电位,因此第十开关晶体管11() 和第i"一开关晶体管Tl 1导通,第二节点B的电位为高电位,第六开关晶体管T6和第七开关 晶体管T7导通,低电位的第一直流源VG1分别通过第六开关晶体管T6和第七开关晶体管T7 传細给弟 P点A和棚极伯号输出^fjOutput,从而对第~节点A和概极信号输出端Output进 行放噪,因此,栅极信号输出端Ou tput输出输出低电位信号。

[0133]在 T4 阶段,Input = 0,CLK = 0 或 〇^=1,1^6七=0,〇1&坪6 = 0。由于第二直流源\^2 的电压为高电位,因此第十开关晶体管T10和第i^一开关晶体管H1导通,第二节点B的电位 为高电位,第六开关晶体管T6和第七开关晶体管17导通,低电位的第一直流源VG1分别通过 第六开关晶体管T6和第七开关晶体管17传输给第一节点A和栅极信号输出端Output,从而 对第一节点A和栅极信号输出端Output进行放噪,因此,栅极信号输出端Output输出输出低 电位信号。

[0134] —直保持T4阶段到下一帧到来,第一节点A的电位一直为低电电位,第二节点B点 的电位一直为高电位,信号输出端Output始终输出低电位信号,从而降低了上述移位寄存 器单元的信号输出端Output输出的信号的噪声。并且,上述移位寄存器单元还可以减小栅 极信号输出端输出的信号的失真,有效改善高分辨率产品充电不足的问题。

[0135] 实例三:

[0136]在图5b所示的移位寄存器单元中,所有晶体管均为p型晶体管,各p型晶体管在高 电位作用下截止,在低电位作用下导通;正向扫描时,第一电位为低电位,第二电位为高电 位,第一参考电压和第二直流源的电压为低电位电压,第二参考电压和第一直流源的电压 为高电位电压,对应的输入输出时序图如图6 C所示。具体地,选取如图6 c所示的输入输出时 序图中的T1、T2、T3和T4四个阶段。

[0137] 在T1阶段,1叩扯=0,〇^=1,1^36七=1,〇18”6 = 1。由于第二直流源¥02的电压为 低电位,因此刚开始时第十开关晶体管T10和第^^一开关晶体管T11导通。由于lnput = 0,第 三开关晶体管T3导通,低电位的第一参考电压Vrefl通过第三开关晶体管T3传输给第一节 点A,因此第一节点A的电位为低电位,第八开关晶体管T8和第九开关晶体管T9导通,从而使 第十开关晶体管T10截止,第二节点B的电位为高电位,并且由于第一节点A的电位为低电 位,电容C开始充电,第五开关晶体管T5导通,高电位的时钟信号CLK通过第五开关晶体管T5 车則出给栅极伯号输出端Output,因此,栅极信号输出端Output输出输出高电位信号。

[0138]在T2阶段,Input = 1,CLK = 0,Reset = 1,Charge = 1。由于CLK = 0,根据电容的作 用,第一节点A的电位被进一步拉低,第八开关晶体管T8和第九开关晶体管T9导通,从而使 第十开关晶体管T10截止,第二节点B的电位为高电位,并且由于第一节点A的电位为低电 位,第五开关晶体管T5导通,低电位的时钟信号CLK通过第五开关晶体管T5的漏极输出给栅 极信号输出端Output,因此,栅极信号输出端Output输出输出低电位信号。并且,由于第五 开关晶体管T5的漏极的电位为低电位,因此第一开关晶体管11导通,低电位的第二直流源 VG2的电压通过第一开关晶体管传输给栅极信号输出端⑹如此,从而有效减小栅极信号输 出端输出的信号的失真。

[0139]在T3阶段,Input=l,CLK=l,Reset = 0,Charge = l。由于Reset = 0,第四开关晶体 管T4导通,高电位的第二参考电压Vref2通过第四开关晶体管T4传输给第一节点々,因此第 一节点A的电位变为高电位。由于第二直流源VG2的电压为低电位,因此第十开关晶体管11〇 和第士一开关晶体管H1导通,第二节点B的电位为低电位,第六开关晶体管T6和第七开关 晶体管T7导通,高电位的第一直流源VG1分别通过第六开关晶体管T6和第七开关晶体管T7 传输给第一节点A和栅极信号输出端Output,从而对第一节点A和栅极信号输出端Output进 行放噪,因此,栅极信号输出端Output输出输出高电位信号。

[0140]在 T4 阶段,Input = l,CLK=l 或(:0( = 0,1^861: = 1,0^坪6 = 1。由于第二直流源\^2 的电压为低电位,因此第十开关晶体管T10和第^^一开关晶体管H1导通,第二节点B的电位 为低电位,第六开关晶体管T6和第七开关晶体管17导通,高电位的第一直流源VG1分别通过 弟/、开关日日体官T6和第七开关晶体管17传输给弟一节点A和棚极彳目号输出端Output,从而 对第一节点A和栅极信号输出端Output进行放噪,因此,栅极信号输出端Output输出输出高 电位信号。

[0141] —直保持T4阶段到下一巾贞到来,第一节点A的电位一直为高电电位,第二节点b点 的电位一直为低电位,信号输出端Output始终输出高电位信号,从而降低了上述移位寄存 器单元的信号输出端Output输出的信号的噪声。并且,上述移位寄存器单元还可以减小栅 极信号输出端输出的信号的失真,有效改善高分辨率产品充电不足的问题。

[0142]实例四:

[0143]在图5b所;^的移位寄存器单元中,所有晶体管均为p型晶体管,各p型晶体管在低 电位作用下截止,在高电位作用下导通;在反向扫描时,第一电位为低电位,第二电位为高 电位i第二参考电压和第二直流源的电压为低电位电压,第一参考电压和第一直流源的电 压为高电位电压,对应的输入输出时序图如图6d所示。具体地,选取如图6d所示的输入输出 时序图中的H、T2、T3和T4四个阶段。

[0144]在T1 阶段,Input = 1,CLK = 1,Rese t = 0,Charge = 1。由于第二直流源VG2的电压为 低电位,因此刚开始时弟十开关晶体官T10和第十一'开关晶体管Tl 1导通。由于Reset = 0,第 四开关晶体管T4导通,低电位的第二参考电压vref2通过第四开关晶体管T4传输给第一节 点A,因此第一节点A的电位为低电位,第八开关晶体管T8和第九开关晶体管T9导通,从而使 第十开关晶体管T10截止,第二节点B的电位为高电位,并且由于第一节点A的电位为低电 位,电谷C开始充电,第五开关晶体管T5导通,高电位的时钟信号CLK通过第五开关晶体管T5 输出给栅极信号输出端Output,因此,栅极信号输出端Output输出输出高电位信号。

[0145] 在T2阶段,Input = 1,CLK = 0,Reset = 1,Charge = 1。由于CLK = 0,根据电容的作 用,第一节点A的电位被进一步拉低,第八开关晶体管T8和第九开关晶体管T9导通,从而使 第十开关晶体管T10截止,第二节点B的电位为高电位,并且由于第一节点A的电位为低电 位,第五开关晶体管T5导通,低电位的时钟信号CLK通过第五开关晶体管T5的漏极输出给栅 极信号输出端Output,因此,栅极信号输出端〇utput输出输出低电位信号。并且,由于第五 开关晶体管T5的漏极的电位为低电位,因此第一开关晶体管?1导通,低电位的第二直流源 VG2的电压通过第一开关晶体管传输给栅极信号输出端〇utput,从而有效减小栅极信号输 出端输出的信号的失真。

[0146] 在J3 阶段,Input = 0,CLK = 1,Rese t 二 1,Charge = 1。由于 I叩ut = 0,第三开关晶体 管T3导通,高电位的第一参考电压Vrefl通过第三开关晶体管T3传输给第一节点八,因此第 一节点A的电位变为高电位。由于第二直流源VG2的电压为低电位,因此第十开关晶体管了1〇 和第^ 一开关晶体管T11导通,第二节点B的电位为低电位,第六开关晶体管T6和第七开关 晶体管T7导通,高电位的第一直流源VG1分别通过第六开关晶体管T6和第七开关晶体管T7 传输给第一节点A和栅极信号输出端0utput,从而对第一节点人和栅极信号输出端〇utput进 行放噪,因此,栅极信号输出端Output输出输出高电位信号。

[0147]在T4阶段,Input = 1,CLK = 1或CLK = 0,Reset = 1,Charge = 1。由于第二直流源VG2 的电压为低电位,因此第十开关晶体管T10和第十一开关晶体管T11导通,第二节点B的电位 为低电位,第六开关晶体管T6和第七开关晶体管17导通,高电位的第一直流源VG1分别通过 第六开关晶体管T6和第七开关晶体管T7传输给第一节点A和栅极信号输出端Output,从而 对第一节点A和栅极信号输出端Output进行放噪,因此,栅极信号输出端Output输出输出高 电位信号。

[0148] —直保持T4阶段到下一帧到来,第一节点A的电位一直为高电电位,第二节点B点 的电位一直为低电位,信号输出端Output始终输出高电位信号,从而降低了上述移位寄存 器单元的信号输出端Output输出的信号的噪声。并且,上述移位寄存器单元还可以减小栅 极信号输出端输出的信号的失真,有效改善高分辨率产品充电不足的问题。

[0149]进一步地,在本发明实施例提供的上述移位寄存器单元中,当不考虑双向扫描,仅 需要实现单向扫描时,如图7a和图7b所示,用输入信号Input代替第一参考电压Vrefl,用第 一直流源VG1代替第二参考信号Vref2,从而实现正向扫描。具体地,正向扫描的工作原理与 上述如图5a和图5b所示的移位寄存器单元实现正向扫描的原理相同,在此不作赘述。

[0150] 基于同一发明构思,本发明实施例还提供了一种上述任一种移位寄存器单元的驱 动方法,如图9所示,具体可以包括:

[0151] S901、在第一阶段,输入单元在输入信号的控制下将第一参考电压提供给第一节 点;第一节点的电位为第一电位,控制单元使第二节点的电位为第二电位;第一输出单元将 时钟信号提供给移位寄存器单元的栅极信号输出端; _

[0152] S902、在第二阶段,第一节点的电位为第一电位,控制单元使第二节点的电位为第 二电位;第一输出单元将时钟信号提供给移位寄存器单元的栅极信号输出端;

[0153] S903、在第三阶段,复位单元在复位信号的控制下,将第二参考电压提供给第=节 点;第二节点的电位为第一电位,控制单元使第一节点的电位为第二电位•,第二输出单元将 第一直流源的电压分别提供给第一节点和移位寄存器单元的栅极信号输出端;

[0154] S904、在第四阶段,第二节点的电位为第一电位,控制单元使第一节点的电位为第 二电位;第二输出单元将第一直流源的电压分别提供给第一节点和移位寄存器单元的栅极 信号输出端。 _

[0155] 基于同一发明构思,本发明实施例还提供了一种栅极驱动电路,如图8所示,包括 串联的多个本发明实例提供的上述任一种移位寄存器单元:SR (1)、SR (2)…SR⑹…SR (N— 1)、SR(N)(共N个移位寄存器单元,Kn彡N);其中, 、、一 ^

[0156] 除第一级移位寄存器单元SR⑴之外,其余每一级移位寄存器单元仰(0)的栅极信 号输出端0utput_n (1 <n<N)分别向与其相邻的上一级移位寄存器单元SR (n—丨)输入复位 信号 Reset; _ 一

[0157] 除最后一级移位寄存器单元SR(N)之外,其余每一级移位寄存器f XSR(n)的栅极 信号输出端〇utPUt_n(l<r^N)分别向与其相邻的下—级移位寄存器单元SR(n+1)输入输 入信号Input,; ^ 丄山八

[0158] 第一级移位寄存器单元SR⑴的输入信号Input由帧起始信号ST:端输入

[0159] 进一步地,在本发明实施例提供的上述栅极驱动电路中,时钟信号CLK、第一参考 电压Vrefl、第二参考电压Vref2、第一直流电压源VG1和第二直流电压源VG2均输入各级移 位寄存器单元中。

[0160] 具体地,上述栅极驱动电路中的每个移位寄存器单元的具体结构与本发明上述移 位寄存器单元在功能和结构上均相同,重复之处不再赘述。

[0161] 具体地,在具体实施时,当本发明实施例提供的栅极驱动电路中包括放电单元时, 在进行面板测试时,各级移位寄存器单元中的放电模块同时在放电控制信号的控制下,将 第三直流源的电压提供给各级移位寄存器单元的栅极信号输出端,向各行栅线输出开启信 号,从而可以检测与各行栅线连接的像素单元是否正常。并且,也可以在显示装置关机前, 各级移位寄存器单元中的放电单元将第三直流源的电压提供给各级移位寄存器单元的栅 极信号输出端,对所有的栅线打开进行放电,从而有效改善显示装置的关机残影等不良问 题。

[0162] 基于同一发明构思,本发明实施例还提供了一种显示装置,包括上述的栅极驱动 电路,通过该栅极驱动电路为显示装置中阵列基板上的各栅线提供扫描信号,其具体实施 可参见上述栅极驱动电路的描述,相同之处不再赘述。

[0163] 本发明实施例提供的一种移位寄存器单元、其驱动方法、栅极驱动电路及显示装 置,其中移位寄存器单元包括:输入单元、复位单元、第一输出单元、第二输出单元以及控制 单元。输入单元用于在输入信号的控制下将第一参考电压提供给第一节点;复位单元用于 在复位信号的控制下,将第二参考电压提供给所述第一节点;第一输出单元用于在第一节 点的电位为第一电位时,将时钟信号提供给移位寄存器单元的栅极信号输出端;第二输出 单元用于在第二节点的电位为第一电位时,将第一直流源的电压分别提供给第一节点和移 位寄存器单元的栅极信号输出端;控制单元用于在第二节点的电位为第一电位时,使第一 节点的电位为第二电位,在第一节点的电位为第一电位时,使第二节点的电位为第二电位。 该移位寄存器单元利用控制单元控制第一节点和第二节点的电位,在第一节点的电位为第 一电位时,第一输出单元将时钟信号提供给移位寄存器单元的栅极信号输出端,在第二节 点的电位为第一电位时,第二输出单元将第一直流源的电压分别提供给第一节点和移位寄 存器单元的栅极信号输出端,从而对第一节点和栅极信号输出端进行放燥,进而保证移位 寄存器单元的栅极信号输出端始终有信号输出,从而可以消除噪声,保证栅极信号输出端 输出的信号的稳定性。

[0164]显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内,则本发明也意图包含这些改动和变型在内。

Claims (11)

1. 一种移位寄存器单元,其特征在于,包括:输入单元、复位单元、第一输出单元、第二 输出单元以及控制单元;其中, 所述输入单元的第一输入端用于接收输入信号,第二输入端与第一参考电压相连,输 出端与第一节点相连;所述输入单元用于在所述输入信号的控制下将所述第一参考电压提 供给所述第一节点; 所述复位单元的第一输入端用于接收复位信号,第二输入端与第二参考电压相连,输 出端与所述第一节点相连;所述复位单元用于在所述复位信号的控制下,将所述第二参考 电压提供给所述第一节点; 所述第一输出单元的第一输入端用于接收时钟信号,第二输入端与所述第一节点相 连,输出端与所述移位寄存器单元的栅极信号输出端相连;所述第一输出单元用于在所述 第一节点的电位为第一电位时,将所述时钟信号提供给所述移位寄存器单元的栅极信号输 出端; 所述第二输出单元的第一输入端与第一直流源相连,第二输入端与第二节点相连,第 一输出端与所述第一节点相连,第二输出端与所述移位寄存器单元的栅极信号输出端相 连;所述第二输出单元用于在所述第二节点的电位为第一电位时,将所述第一直流源的电 压分别提供给所述第一节点和所述移位寄存器单元的栅极信号输出端; 所述控制单元的输入端与所述第一节点相连,输出端与所述第二节点相连;所述控制 单元用于在所述第二节点的电位为第一电位时,使所述第一节点的电位为第二电位,在所 述第一节点的电位为第一电位时,使所述第二节点的电位为第二电位; 当所述第一电位为高电位,所述第二电位为低电位时,所述第一参考电压为高电位电 压,所述第二参考电压和所述第一直流源的电压为低电位电压;或者,当所述第一电位为低 电位,所述第二电位为高电位时,所述第一参考电压为低电位电压,所述第二参考电压和所 述第一直流源的电压为高电位电压; 所述控制单元具体包括:第八开关晶体管,第九开关晶体管,第十开关晶体管和第十一 开关晶体管;其中,所述第八开关晶体管,其栅极和所述第九开关晶体管的栅极相连且均为 所述控制单元的输入端,源极分别与所述第九开关晶体管的源极和所述第一直流源相连, 漏极与所述第十开关晶体管的漏极相连且为所述控制单元的输出端;所述第九开关晶体管 的漏极分别与所述第十开关晶体管的栅极和所述第十一开关晶体管的漏极相连;所述第十 开关晶体管的源极分别与所述第十一开关晶体管的源极、所述第十一开关晶体管的栅极、 以及第四直流源相连; 所述复位单元具体包括:第四开关晶体管;其中, 所述第四开关晶体管,其栅极为所述复位单元的第一输入端,源极为所述复位单元的 第二输入端,漏极为所述复位单元的输出端。
2.如权利要求1所述的移位寄存器单元,其特征在于,还包括:第三输出单元;其中, 所述第三输出单元的第一输入端与第二直流源相连,第二输入端与所述第一输出单元 的输出端相连,输出端与所述移位寄存器单元的栅极信号输出端相连; 所述第三输出单元用于在所述第一输出单元的输出端的电压为第一电位时,将所述第 二直流源的电压提供给所述移位寄存器单元的栅极信号输出端; 当所述第一电位为高电位,所述第二电位为低电位时,所述第二直流源的电压为高电 位电压;当所述第一电位为低电位,所述第二电位为高电位时,所述第二直流源的电压为低 电位电压。
3.如权利要求2所述的移位寄存器单元,其特征在于,所述第三输出单元具体包括:第 一开关晶体管;其中, 所述第一开关晶体管,其栅极为所述第三输出单元的第二输入端,源极为所述第三输 出单元的第一输入端,漏极为所述第三输出单元的输出端。
4.如权利要求1所述的移位寄存器单元,其特征在于,还包括:放电单元;其中, 所述放电单元的第一输入端与第三直流源相连,第二输入端与放电控制信号相连,输 出端与所述栅极信号输出端相连; 所述放电单元用于在所述放电控制信号的控制下,将所述第三直流源的电压提供给所 述栅极信号输出端。
5.如权利要求4所述的移位寄存器单元,其特征在于,所述放电单元具体包括:第二开 关晶体管;其中, 所述第二开关晶体管,其栅极为所述放电单元的第二输入端,源极为所述放电单元的 第一输入端,漏极为所述放电单元的输出端。
6. 如权利要求1-5任一项所述的移位寄存器单元,其特征在于,所述输入单元具体包 括:第三开关晶体管;其中, 所述第三开关晶体管,其栅极为所述输入单元的第一输入端,源极为所述输入单元的 第二输入端,漏极为所述输入单元的输出端。
7. 如权利要求1-5任一项所述的移位寄存器单元,其特征在于,所述第一输出单元具体 包括:第五开关晶体管和电容;其中, 所述第五开关晶体管,其栅极为所述第一输出单元的第二输入端,源极为所述第一输 出单元的第一输入端,漏极为所述第一输出单元的输出端; 所述电容连接与所述第五开关晶体管的栅极与漏极之间。
8. 如权利要求1-5任一项所述的移位寄存器单元,其特征在于,所述第二输出单元具体 包括:第六开关晶体管和第七开关晶体管;其中, 所述第六开关晶体管,其栅极为所述第二输出单元的第二输入端,源极为所述第二输 出单元的第一输入端,漏极为所述第二输出单元的第一输出端; 所述第七开关晶体管,其栅极为所述第二输出单元的第二输入端,源极为所述第二输 出单元的第一输入端,漏极为所述第二输出单元的第二输出端。
9. 一种如权利要求1-8任一项所述的移位寄存器单元的驱动方法,其特征在于,包括: 在第一阶段,所述输入单元在所述输入信号的控制下将所述第一参考电压提供给所述 第一节点;所述第一节点的电位为第一电位,所述控制单元使所述第二节点的电位为第二 电位;所述第一输出单元将所述时钟信号提供给所述移位寄存器单元的栅极信号输出端; 在第二阶段,所述第一节点的电位为第一电位,所述控制单元使所述第二节点的电位 为第二电位;所述第一输出单兀将所述时钟彳目号提供给所述移位寄存器单兀的棚极彳目号输 出端; 在第三阶段,所述复位单元在所述复位信号的控制下,将所述第二参考电压提供给所 述第一节点;所述第二节点的电位为第一电位,所述控制单元使所述第一节点的电位为第 二电位;所述第二输出单元将所述第一直流源的电压分别提供给所述第一节点和所述移仅 寄存器单元的栅极信号输出端; 在第四阶段,所述第二节点的电位为第一电位,所述控制单元使所述第一节点的电仅 为第二电位;所述第二输出单元将所述第一直流源的电压分别提供给所述第一节点和所述 移位寄存器单元的栅极信号输出端。
10. 一种栅极驱动电路,其特征在于,包括串联的多个如权利要求1_8任一项所述的移 位寄存器单元;其中, 除第一级移位寄存器单元之外,其余每一级移位寄存器单元的栅极信号输出端分别向 与其相邻的上一级移位寄存器单兀输入复位信号; ^除最后一级移位寄存器单元之外,其余每一级移位寄存器单元的栅极信号输出端分别 向与其相邻的下一级移位寄存器单兀输入输入信号; 所述第一级移位寄存器单元的输入信号由帧起始信号端输入。
11. 一种显示装置,其特征在于,包括如权利要求10所述的栅极驱动电路。
CN201510212465.8A 2015-04-29 2015-04-29 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 CN104766586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510212465.8A CN104766586B (zh) 2015-04-29 2015-04-29 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510212465.8A CN104766586B (zh) 2015-04-29 2015-04-29 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
US15/078,513 US20160322115A1 (en) 2015-04-29 2016-03-23 Shift Register Unit, Driving Method Thereof, Gate Driving Circuit and Display Apparatus

Publications (2)

Publication Number Publication Date
CN104766586A CN104766586A (zh) 2015-07-08
CN104766586B true CN104766586B (zh) 2017-08-29

Family

ID=53648372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510212465.8A CN104766586B (zh) 2015-04-29 2015-04-29 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置

Country Status (2)

Country Link
US (1) US20160322115A1 (zh)
CN (1) CN104766586B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104700803B (zh) * 2015-03-26 2017-02-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104992661B (zh) * 2015-07-29 2017-09-19 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN105047172A (zh) 2015-09-15 2015-11-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示屏及其驱动方法
CN105139796B (zh) * 2015-09-23 2018-03-09 深圳市华星光电技术有限公司 一种goa电路、显示装置和goa电路的驱动方法
CN105118417B (zh) 2015-09-25 2017-07-25 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105118418B (zh) * 2015-09-25 2017-08-11 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105448259B (zh) * 2015-12-25 2018-03-30 上海中航光电子有限公司 栅极驱动器以及显示面板
CN105590612B (zh) * 2016-03-22 2018-01-16 京东方科技集团股份有限公司 一种移位寄存器及驱动方法、栅极驱动电路和显示装置
CN107980160B (zh) * 2016-12-15 2020-08-28 深圳市柔宇科技有限公司 Goa电路、阵列基板及显示装置
CN106782335B (zh) * 2016-12-26 2018-07-17 深圳市华星光电技术有限公司 扫描驱动电路及显示面板
TWI615824B (zh) * 2017-02-20 2018-02-21 友達光電股份有限公司 顯示面板及其驅動電路
CN106782284B (zh) * 2017-03-02 2018-02-27 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
CN106898292B (zh) * 2017-05-05 2018-07-20 合肥鑫晟光电科技有限公司 扫描驱动电路及其驱动方法、阵列基板和显示装置
CN107146564B (zh) * 2017-07-03 2020-11-17 京东方科技集团股份有限公司 用于goa电路的测试装置、方法及显示器
CN107610736A (zh) 2017-09-27 2018-01-19 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN107967889A (zh) * 2018-01-02 2018-04-27 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路以及控制方法
US10872546B2 (en) * 2018-02-12 2020-12-22 Boe Technology Group Co., Ltd. Shift register unit and method for driving the same, gate driving circuit and display apparatus
WO2019179134A1 (zh) * 2018-03-19 2019-09-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN110164347B (zh) * 2018-05-08 2020-11-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
WO2020061802A1 (zh) * 2018-09-26 2020-04-02 深圳市柔宇科技有限公司 Goa电路、阵列基板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060097819A (ko) * 2005-03-07 2006-09-18 삼성전자주식회사 쉬프트 레지스터 및 이를 구비한 표시 장치
US7595783B2 (en) * 2004-12-31 2009-09-29 Lg. Display Co., Ltd. Shift register
CN102682699A (zh) * 2012-04-20 2012-09-19 京东方科技集团股份有限公司 栅极驱动电路及显示器
CN102708776A (zh) * 2011-06-13 2012-10-03 京东方科技集团股份有限公司 移位寄存器、液晶显示器栅极驱动装置及液晶显示器
CN103345941A (zh) * 2013-07-03 2013-10-09 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
CN203895097U (zh) * 2014-05-29 2014-10-22 合肥鑫晟光电科技有限公司 一种消除关机残影电路和显示装置
CN104282283A (zh) * 2014-10-21 2015-01-14 重庆京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104282287A (zh) * 2014-10-31 2015-01-14 合肥鑫晟光电科技有限公司 一种goa单元及驱动方法、goa电路和显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229809B2 (ja) * 1995-08-31 2001-11-19 三洋電機株式会社 半導体装置
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
TWI220255B (en) * 2003-04-29 2004-08-11 Ind Tech Res Inst Shifter register unit and shift register circuit comprising the shift register units
US7239179B2 (en) * 2004-08-05 2007-07-03 Sony Corporation Level conversion circuit, power supply voltage generation circuit, shift circuit, shift register circuit, and display apparatus
KR101107703B1 (ko) * 2005-05-26 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR101296645B1 (ko) * 2007-03-12 2013-08-14 엘지디스플레이 주식회사 쉬프트 레지스터
CN101868833B (zh) * 2007-12-27 2013-03-13 夏普株式会社 移位寄存器和显示装置
TWI390540B (zh) * 2008-03-27 2013-03-21 Au Optronics Corp 移位暫存器及其控制方法
US9373414B2 (en) * 2009-09-10 2016-06-21 Beijing Boe Optoelectronics Technology Co., Ltd. Shift register unit and gate drive device for liquid crystal display
KR101768485B1 (ko) * 2011-04-21 2017-08-31 엘지디스플레이 주식회사 쉬프트 레지스터
CN102654969B (zh) * 2011-12-31 2013-07-24 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN103514840B (zh) * 2012-06-14 2016-12-21 瀚宇彩晶股份有限公司 集成门极驱动电路及液晶面板
CN102842278B (zh) * 2012-08-06 2015-09-02 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示器
KR101992889B1 (ko) * 2012-08-08 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
US20150279480A1 (en) * 2012-10-05 2015-10-01 Sharp Kabushiki Kaisha Shift register, display device provided therewith, and shift-register driving method
US10121429B2 (en) * 2013-09-04 2018-11-06 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display device including the same
CN104517653A (zh) * 2013-10-08 2015-04-15 友达光电股份有限公司 移位寄存器及包含其的多级移位寄存器电路
US20160240159A1 (en) * 2013-10-08 2016-08-18 Sharp Kabushiki Kaisha Shift register and display device
US10810920B2 (en) * 2014-05-02 2020-10-20 Lg Display Co., Ltd. Shift register and display device using the same
CN104392704A (zh) * 2014-12-15 2015-03-04 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN104505044B (zh) * 2014-12-29 2017-07-28 上海天马微电子有限公司 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN104575438B (zh) * 2015-02-15 2017-05-03 合肥京东方光电科技有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10074329B2 (en) * 2015-02-27 2018-09-11 Lg Display Co., Ltd. Shift register

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595783B2 (en) * 2004-12-31 2009-09-29 Lg. Display Co., Ltd. Shift register
KR20060097819A (ko) * 2005-03-07 2006-09-18 삼성전자주식회사 쉬프트 레지스터 및 이를 구비한 표시 장치
CN102708776A (zh) * 2011-06-13 2012-10-03 京东方科技集团股份有限公司 移位寄存器、液晶显示器栅极驱动装置及液晶显示器
CN102682699A (zh) * 2012-04-20 2012-09-19 京东方科技集团股份有限公司 栅极驱动电路及显示器
CN103345941A (zh) * 2013-07-03 2013-10-09 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
CN203895097U (zh) * 2014-05-29 2014-10-22 合肥鑫晟光电科技有限公司 一种消除关机残影电路和显示装置
CN104282283A (zh) * 2014-10-21 2015-01-14 重庆京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104282287A (zh) * 2014-10-31 2015-01-14 合肥鑫晟光电科技有限公司 一种goa单元及驱动方法、goa电路和显示装置

Also Published As

Publication number Publication date
US20160322115A1 (en) 2016-11-03
CN104766586A (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
CN105679262B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105047168B (zh) 移位寄存器、栅极驱动电路及显示装置
CN103928009B (zh) 用于窄边框液晶显示器的栅极驱动器
CN105096865B (zh) 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
JP6746768B2 (ja) 半導体装置
CN105206243B (zh) 一种移位寄存器、栅极集成驱动电路及显示装置
CN105047228B (zh) 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN103050106B (zh) 栅极驱动电路、显示模组和显示器
US8537095B2 (en) Display apparatus and method of driving the same
US10095058B2 (en) Shift register and driving method thereof, gate driving device
CN102708926B (zh) 一种移位寄存器单元、移位寄存器、显示装置和驱动方法
CN104867439B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN105047119B (zh) 移位寄存器及使用该移位寄存器的显示装置
CN104821159B (zh) 一种栅极驱动电路、显示面板及触控显示装置
CN104795034B (zh) 一种goa电路及液晶显示器
WO2017054399A1 (zh) 一种移位寄存器, 其驱动方法, 栅极驱动电路及显示装置
CN105185293B (zh) 一种显示面板、其驱动方法及显示装置
CN100397446C (zh) 脉冲输出电路、移位寄存器和显示器件
CN105118419B (zh) 一种显示装置、tft基板及goa驱动电路
KR100857479B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
KR101066493B1 (ko) 쉬프트 레지스터
KR100883812B1 (ko) 화상표시장치
JP5079301B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
CN104318888B (zh) 阵列基板栅极驱动单元、方法、电路和显示装置
CN104575430B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
EXSB Decision made by sipo to initiate substantive examination
GR01 Patent grant
GR01 Patent grant