TWI391899B - 移位暫存器 - Google Patents

移位暫存器 Download PDF

Info

Publication number
TWI391899B
TWI391899B TW097110049A TW97110049A TWI391899B TW I391899 B TWI391899 B TW I391899B TW 097110049 A TW097110049 A TW 097110049A TW 97110049 A TW97110049 A TW 97110049A TW I391899 B TWI391899 B TW I391899B
Authority
TW
Taiwan
Prior art keywords
shift register
signal
output signal
voltage
output
Prior art date
Application number
TW097110049A
Other languages
English (en)
Other versions
TW200941441A (en
Inventor
Kuo Hsing Cheng
Wu Wai-Pan
Kuo Hsien Lee
Chun Huai Li
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW097110049A priority Critical patent/TWI391899B/zh
Priority to US12/407,167 priority patent/US7848477B2/en
Publication of TW200941441A publication Critical patent/TW200941441A/zh
Application granted granted Critical
Publication of TWI391899B publication Critical patent/TWI391899B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Description

移位暫存器
本發明係有關於一種移位暫存器，特別是有關於一種移位暫存單元，其輸出信號不受其內電晶體臨界電壓偏移之影響。
目前的液晶顯示面板設計中，係以閘極驅動器與源極驅動器來產生掃描信號及資料信號。為了降低成本，則在玻璃基板上設置電路功效與閘極驅動器相同之移位暫存器。但由於移位暫存器多是採用非晶矽薄膜製程的技術，因此，在顯示面板點亮之後，因為電晶體受應力(stress)影響而導致面板顯示發生異常。
第1圖係表示習知移位暫存器之移位暫存單元。第2圖係表示習知移位暫存單元之信號時序圖。參閱第1及2圖，移位暫存單元1受控於互為反相之時脈信號CK及XCK，並耦接低電壓源Vss。移位暫存單元1接收前一級之輸出信號SN－1 及後一級之輸出信號SN＋1 ，並產生輸出信號SN 。於時間點P10，輸出信號SN－1 被活化(activated)(即處於高位準)，且電晶體T10導通。節點N10之電壓VN10 根據輸出信號SN－1 而變為高位準，以導通電晶體T11及電晶體T12。此時，由於時脈信號CK處於低位準且電晶體T12導通，因此節點N11之電壓VN11 為低位準以關閉電晶體T13。此外，高位準之時脈信號XCK則導通電晶體T15以使輸出信號SN 不被活化(de－activate)(即處於低位準)。
於時間點P11，輸出信號SN－1 不被活化，電晶體T10因此關閉。時脈信號CK變為高位準。在時間點P11至P12之期間內，高位準之時脈信號CK透過電容器C10及電晶體T13耦合至節點N10，使得節點N10之電壓VN10 隨著時脈信號CK之位準而變化至更高的位準，以導通電晶體T11及電晶體T12。電壓源Vss透過導通之電晶體T12以使節點N11之電壓VN11 處於低位準，而關閉電晶體T13。高位準之時脈信號CK則透過電晶體T11而傳送至輸出節點N12以作為輸出信號SN 。換句話說，輸出信號SN 被活化。電壓源Vss之低位準電壓透過電晶體T12傳送至節點N11，使得電壓VN11 仍處於低位準。此外，由於低位準之時脈信號XCK關閉電晶體T15且低位準之電壓VN11 關閉電晶體T16，藉此可維持輸出信號SN 之活化狀態。
於時間點P12，時脈信號CK變為低位準，且輸出信號SN＋1 被活化以導通電晶體T14。節點N10之電壓VN10 根據低電壓源Vss而逐漸下降，以關閉電晶體T11及電晶體T12。此時，高位準之時脈信號XCK導通電晶體T15，使得低電壓源Vss之電壓提供至輸出節點N12以作為輸出信號SN 。換句話說，輸出信號SN 變為不被活化的狀態。
於時間點P13，時脈信號CK變為高位準，使得節點N11之電壓VN11 變為高位準，以導通電晶體T13。因此，節點N10之電壓VN10 維持在低位準。此外，高位準之電壓VN11 導通電晶體T16，以使輸出信號SN 維持在不被活化的狀態。於時間點P13之後，移位暫存單元1則依據時脈信號CK及XCK而運作。節點N11之電壓VN11 在高位準與低位準間切換。
假設時脈信號CK之高位準為15V，低位準為-9V，且電壓源Vss提供之電壓為-7V。當時脈信號CK處於高位準以導通電晶體T13時，電晶體T13之閘極與源極之電壓差為22V。當電晶體T13之閘-源電壓(Vgs)長時間處於此正偏壓應力時，電晶體T13之臨界電壓發生偏移，使得電壓VN10 及電壓VN11 異常，如第2圖之點狀線所示。當移位暫存單元1之電晶體之臨界電壓發生偏移時，移位暫存單元1則無法正常運作，進而導致輸出不正確的輸出信號SN 。
本發明提供一種移位暫存器，其包括連續串接之複數移位暫存單元。每一移位暫存單元受互為反相之第一時脈信號與第二時脈信號控制以產生輸出信號，且輸出信號週期性被活化(activated)。每一移位暫存單元包括第一及第二開關裝置以及第一及第二驅動裝置。第一開關裝置透過輸出節點提供輸出信號。第一驅動裝置根據第一輸入信號，以驅動第一開關裝置活化輸出信號。第二驅動裝置耦接第一電壓信號，且根據第一時脈信號，傳送第一電壓信號來驅動第一開關裝置使第一開關裝置不活化(de-activated)輸出信號。第二開關裝置耦接第二電壓信號，且當第一開關裝置不活化輸出信號時，根據第二時脈信號以將第二電壓信號提供至輸出節點。其中，第一電壓信號之位準低於第二電壓信號之位準。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
第3圖係表示根據本發明之移位暫存器，適用於液晶顯示面板。參閱第3圖，移位暫存器3包括連續串接之複數移位暫存單元301 －30M 。每一移位暫存單元受時脈信號CK與XCK控制，並耦接電壓源Vss。每一移位暫存單元接收第一輸入信號及第二輸入信號，且根據互為反相之時脈信號CK及XCK以產生一輸出信號。移位暫存單元301 －31M 所產生之輸出信號S1 －SM 依序地被活化(activated)，且每一輸出信號是週期性被活化。
移位暫存單元302 －30M 之每一者30N (1<N<M，且N為整數)接收前一級之移位暫存單元30N－1 所產生之輸出信號SN－1 以作為第一輸入信號，並接收後一級之移位暫存單元30N＋1 所產生之輸出信號SN＋1 以作為第二輸入信號，其中，輸出信號SN－1 、SN 、SN＋1 依序地被活化。舉例來說，移位暫存單元302 接收來自前一級移位暫存單元301 之輸出信號S1 與來自後一級移位暫存單元303 之輸出信號S3 ，且產生輸出信號S2 。移位暫存單元302 產生之輸出信號S2 則由後一級移位暫存單元303 接收。
移位暫存單元301 為第一級，其除了接收移位暫存單元302 產生之輸出信號S2 外，另接收由外部電路或內部其他電路所產生之驅動信號SD 以作為第一輸入信號，其中，驅動信號SD 、輸出信號S1 、及輸出信號S2 依序地被活化。同樣地，移位暫存單元30M 為最後一級，其除了接收移位暫存單元30M－1 產生之輸出信號SM－1 外，另接收由外部電路或內部其他電路所產生之控制信號SC 以作為第二輸入信號，其中，驅動信號SM－1 、輸出信號SM 、及輸出信號SC 依序地被活化。
第4圖係表示根據本發明實施例之移位暫存單元。在第4圖中，係以移位暫存器3之移位暫存單元302 為例來說明，其他的移位暫存單元301 及303 －30M 具有相同之電路。移位暫存單元302 接收來自前一級移位暫存單元301 之輸出信號S1 以作為第一輸入信號，且接收來自後一級移位暫存單元303 之輸出信號S3 以作為第二輸入信號。
移位暫存單元302 包括驅動裝置40－42、開關裝置43－46、及電容器C40。在此實施例中，驅動裝置40－42及開關裝置43－46分別以NMOS電晶體T40－T42及T43－T46來實現。電晶體T42及T44－T46之源極皆耦接電壓源Vss1，而電晶體T41之源極耦接於電壓源Vss2，其中，電壓源Vss2所提供之電壓信號之位準(VL2)低於電壓源Vss1所提供之電壓信號之位準(VL1)。此外，在以下的說明中，當輸出信號處於高位準時，則表示其被活化(activated)；當輸出信號處於低位準時，則表示其不被活化(de－activated)。第5圖係表示第一實施例中移位暫存單元之信號時序圖。移位暫存單元302 之詳細操作將由以下來說明。
於時間點P50，輸出信號S1 變為高位準，且電晶體T40導通。節點N40之電壓VN40 根據輸出信號S1 而變為高位準，以導通電晶體T43及T44。此時，由於時脈信號CK處於低位準且電晶體T44導通，因此節點N41之電壓VN41 為低位準以關閉電晶體T41。此外，高位準之時脈信號XCK則導通電晶體T45以使輸出信號S2 處於在低位準，即輸出信號S2 不被電晶體T43活化。
於時間點P51，輸出信號S1 變為低位準，電晶體T40因此關閉。時脈信號CK變為高位準。在時間點P51至P52之期間內，高位準之時脈信號CK透過電容器C40及電晶體T41耦合至節點N40，使得節點N40之電壓VN40 隨著時脈信號CK之位準而變化至更高的位準，以導通電晶體T43及電晶體T44。電壓源Vss1之低位準電壓信號提供至節點N41，以關閉電晶體T41，使電晶體T41失去作用(disabled)。高位準之時脈信號CK透過電晶體T43傳送至節點N42，而使輸出節點N42變為高位準，以活化輸出信號S2 。電壓源Vss1之低位準電壓信號透過電晶體T44傳送至節點N41，使得電壓VN41 仍處於低位準。此外，由於低位準之時脈信號XCK關閉電晶體T45且低位準之電壓VN41 關閉電晶體T46，藉此可維持輸出信號S2 之活化狀態。
於時間點P52，時脈信號CK變為低位準，且輸出信號S3 被活化以導通電晶體T42。節點N40之電壓VN40 根據電壓源Vss1之低位準電壓信號而逐漸下降，以關閉電晶體T43及電晶體T44，使電晶體T43不活化輸出信號S2 。此時，高位準之時脈信號XCK導通電晶體T45，使得電壓源Vss1之低位準電壓信號提供至輸出節點N42以作為輸出信號S2 。換句話說，輸出信號S2 變為低位準，即變為不被活化的狀態。
於時間點P53，時脈信號CK變為高位準，使得節點N41之電壓VN41 變為高位準，以導通電晶體T41。電壓源Vss2之低位準電壓信後透過導通之電晶體T41而提供至節點N40。因此，節點N40之電壓VN40 維持在低位準以關閉電晶體T43，使其不活化輸出信號S2 。此外，高位準之電壓VN41 導通電晶體T46，使得電壓源Vss1之低位準電壓信號提供至輸出節點N42以作為輸出信號S2 。因此輸出信號S2 維持在不被活化的狀態。於內時間點P53之後期間，移位暫存單元302則依據時脈信號CK及XCK而運作。節點N41之電壓VN41 在高位準與低位準間切換。
假設時脈信號CK之高位準為15V，低位準為－9V，且電壓源Vss1提供之電壓信號為－7V，而電壓源Vss2提供之電壓信號為－10V。當時脈信號CK處於高位準以導通電晶體T41時，電晶體T41之閘極與源極之電壓差為25V，即電晶體T41之閘－源電壓(Vgs)處於大的正偏壓應力。與第1圖之電晶體T13比較起來，由於電晶體T41之閘－源電壓(Vgs)處於更大的正偏壓應力(25V>22V)，使得電晶體T41可對應產生較大的汲－源極電流(Ids)。第6圖係表示第1圖電晶體T13與第4圖之電晶體T41在操作一段時間後的元件特性。參閱第6圖，閘－源電壓(Vgs)等於25V時的之汲－源極電流(Ids)大於閘－源電壓(Vgs)等於22V時的之汲－源極電流(Ids)。因此，當正偏壓應力會使電晶體T41之臨界電壓(Vth)發生偏移時，由於電晶體T41產生較大的汲－源極電流(Ids)，使得移位暫存單元電路能正常工作。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．移位暫存單元
C10．．．電容器
CK、CLK．．．時脈信號
N10...N12．．．節點
T10...T16．．．電晶體
Vss．．．電壓源
3．．．移位暫存器
301 －31M ．．．移位暫存單元
40－42．．．驅動裝置
43－46．．．開關裝置
C40．．．電容器
N40－N42．．．節點
T40－T46．．．電晶體
Vss1、Vss2．．．電壓源
第1圖表示習知移位暫存器之移位暫存單元；第2圖表示習知移位暫存單元之信號時序圖；第3圖表示根據本發明之移位暫存器；第4圖表示根據本發明實施例之移位暫存單元；第5圖表示實施例中移位暫存單元之信號時序圖；以及第6圖表示根據之電晶體之閘－源電壓(Vgs)對汲－源極電流(IDS )之示意圖。
302 ．．．移位暫存單元
40－42．．．驅動裝置
43－46．．．開關裝置
C40．．．電容器
N40...N42．．．節點
T40...T46．．．電晶體
Vss1、Vss2．．．電壓源

Claims (14)

  1. 一種移位暫存器，包括：複數移位暫存單元，該等移位暫存單元連續串接，每一該移位暫存單元受互為反相之一第一時脈信號與一第二時脈信號控制以產生一輸出信號，且該輸出信號週期性被活化(activated)，其中，每一該移位暫存單元包括：一第一開關裝置，用以透過一輸出節點提供該輸出信號；一第一驅動裝置，用以根據一第一輸入信號，以驅動該第一開關裝置活化該輸出信號；一第二驅動裝置，耦接一第一電壓信號，用以根據該第一時脈信號，傳送該第一電壓信號來驅動該第一開關裝置使該第一開關裝置不活化(de－activated)該輸出信號；以及一第二開關裝置，耦接一第二電壓信號，當該第一開關裝置不活化該輸出信號時，用以根據該第二時脈信號以將該第二電壓信號提供至該輸出節點，其中，該第一電壓信號之位準低於該第二電壓信號之位準。
  2. 如申請專利範圍第1項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第三驅動裝置，耦接該第二電壓信號，用以根據一第二輸入信號，以透過該第二電壓信號來驅動該第一開關裝置不活化該輸出信號；以及其中，該第一與第二輸入信號之每一者週期性地被活化，且該第一輸入信號、該輸出信號、該第二輸入信號依序地被活化。
  3. 如申請專利範圍第2項所述之移位暫存器，其中，該等移位暫存單元至少包括連續串接之第一、第二、及第三移位暫存單元，該第一移位暫存單元之該輸出信號作為該第二移位暫存單元之該第一輸入信號，該第二移位暫存單元之該輸出信號作為該第三移位暫存單元之該第一輸入信號及該第一移位暫存單元之該第二輸入信號，該第三移位暫存單元之該輸出信號作為該第二移位暫存單元之該第二輸入信號。
  4. 如申請專利範圍第1項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第三開關裝置，耦接該第二電壓信號，當該第一開關裝置不活化該輸出信號時，用以根據該第一時脈信號以將該第二電壓信號提供至該輸出節點。
  5. 如申請專利範圍第1項所述之移位暫存器，其中，每一該移位暫存單元更包括：一第四開關裝置，耦接該第二電壓信號，當該第一驅動裝置驅動該第一開關裝置活化該輸出信號時，用以藉由該第二電壓信號使該第二驅動裝置失去作用(disabled)。
  6. 如申請專利範圍第1項所述之移位暫存器，其中，該等移位暫存單元至少包括連續串接之第一、第二、及第三移位暫存單元，該第一暫存單元之該輸出信號作為該第二暫存單元之該第一輸入信號，且該第二暫存單元之該輸出信號作為該第三暫存單元之該第一輸入信號。
  7. 一種移位暫存器，包括：連續串接之第一、第二、及第三移位暫存單元，該等第一至第三移位暫存單元之每一者受互為反相之一第一時脈信號與一第二時脈信號控制以產生一輸出信號，且該輸出信號週期性被活化(activated)，其中，該等第一至第三移位暫存單元之每一者包括：一第一開關裝置，用以透過一輸出節點提供該輸出信號；一第一驅動裝置，用以根據一第一輸入信號，以驅動該第一開關裝置活化該輸出信號；一第二驅動裝置，耦接一第一電壓信號，用以根據該第一時脈信號，傳送該第一電壓信號來驅動該第一開關裝置使該第一開關裝置不活化(de－activated)該輸出信號；以及一第二開關裝置，耦接一第二電壓信號，當該第一開關裝置不活化該輸出信號時，用以根據該第二時脈信號以將該第二電壓信號提供至該輸出節點，其中，該第一電壓信號之位準低於該第二電壓信號之位準；其中，該第一移位暫存單元之該輸出信號作為該第二移位暫存單元之該第一輸入信號。
  8. 如申請專利範圍第7項所述之移位暫存器，其中，該等第一至第三移位暫存單元之每一者更包括：一第三驅動裝置，耦接該第二電壓信號，用以根據一第二輸入信號，以透過該第二電壓信號來驅動該第一開關裝置不活化該輸出信號；以及其中，該第三移位暫存單之該輸出信號作為該第二移位暫存單元之該第二輸入信號，且該等第一至第三移位暫存單元之該等輸出信號依序地被活化。
  9. 如申請專利範圍第8項所述之移位暫存器，其中，該第二移位暫存單之該輸出信號作為該第一移位暫存單元之該第二輸入信號。
  10. 如申請專利範圍第7項所述之移位暫存器，其中，該等第一至第三移位暫存單元之每一者更包括：一第三開關裝置，耦接該第二電壓信號，當該第一開關裝置不活化該輸出信號時，用以根據該第一時脈信號以將該第二電壓信號提供至該輸出節點。
  11. 如申請專利範圍第7項所述之移位暫存器，其中，該等第一至第三移位暫存單元之每一者更包括：一第四開關裝置，耦接該第二電壓信號，當該第一驅動裝置驅動該第一開關裝置活化該輸出信號時，用以藉由該第二電壓信號使該第二驅動裝置失去作用(disabled)。
  12. 如申請專利範圍第7項所述之移位暫存器，其中，該第二移位暫存單元之該輸出信號作為該第三移位暫存單元之該第一輸入信號。
  13. 如申請專利範圍第12項所述之移位暫存器，其中，該等第一至第三移位暫存單元之該等輸出信號依序地被活化。
  14. 如申請專利範圍第7項所述之移位暫存器，其中，對於等第一至第三移位暫存單元之每一者而言，該第一輸入信號與該輸出信號依序地被活化。
TW097110049A 2008-03-21 2008-03-21 移位暫存器 TWI391899B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097110049A TWI391899B (zh) 2008-03-21 2008-03-21 移位暫存器
US12/407,167 US7848477B2 (en) 2008-03-21 2009-03-19 Shift registers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097110049A TWI391899B (zh) 2008-03-21 2008-03-21 移位暫存器

Publications (2)

Publication Number Publication Date
TW200941441A TW200941441A (en) 2009-10-01
TWI391899B true TWI391899B (zh) 2013-04-01

Family

ID=42311693

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110049A TWI391899B (zh) 2008-03-21 2008-03-21 移位暫存器

Country Status (2)

Country Link
US (1) US7848477B2 (zh)
TW (1) TWI391899B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI421827B (zh) 2010-03-19 2014-01-01 Au Optronics Corp 移位暫存器
CN103460602A (zh) * 2012-04-10 2013-12-18 松下电器产业株式会社 缓冲电路以及缓冲电路的驱动方法
JP2014142457A (ja) * 2013-01-23 2014-08-07 Japan Display Inc 表示装置
CN103258495B (zh) * 2013-05-07 2015-08-05 京东方科技集团股份有限公司 移位寄存单元、移位寄存器和显示装置
CN104882108B (zh) * 2015-06-08 2017-03-29 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
TW200707392A (en) * 2005-08-11 2007-02-16 Au Optronics Corp A three-level driving shift register
TW200717437A (en) * 2005-10-18 2007-05-01 Au Optronics Corp Shift register circuit and method for reducing its operational instability, and gateline driving circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI338900B (en) * 2007-08-07 2011-03-11 Au Optronics Corp Shift register array
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
TW200707392A (en) * 2005-08-11 2007-02-16 Au Optronics Corp A three-level driving shift register
TW200717437A (en) * 2005-10-18 2007-05-01 Au Optronics Corp Shift register circuit and method for reducing its operational instability, and gateline driving circuit

Also Published As

Publication number Publication date
TW200941441A (en) 2009-10-01
US20100172461A1 (en) 2010-07-08
US7848477B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
TWI390540B (zh) 移位暫存器及其控制方法
KR101768485B1 (ko) 쉬프트 레지스터
US8054935B2 (en) Shift register with low power consumption
US8054934B2 (en) Shift register with no overlap effective output signal and liquid crystal display using the same
US7406146B2 (en) Shift register circuit
US9336897B2 (en) Shift register circuit
US6834095B2 (en) Shift-register circuit
CN110660362B (zh) 移位寄存器及栅极驱动电路
TWI505276B (zh) 移位暫存電路及移位暫存器
US20100067646A1 (en) Shift register with embedded bidirectional scanning function
US7844026B2 (en) Shift register with six transistors and liquid crystal display using the same
WO2004059843A1 (ja) 補正回路を備えたデジタル回路及びそれを有する電子機器
RU2438194C1 (ru) Схема управления линии запоминающего конденсатора и устройство отображения
KR102266207B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
TWI391899B (zh) 移位暫存器
TW201832209A (zh) 移位暫存電路
US20070153967A1 (en) Dynamic shift register with built-in disable circuit
CN101252353B (zh) 移位缓存器
TWI467586B (zh) 用於低功率消耗應用之移位暫存器
US8050379B2 (en) Shift register with lower power consumption and liquid crystal display using the same
US7514961B2 (en) Logic circuits
KR101146425B1 (ko) 쉬프트 레지스터
JP2004187285A (ja) 半導体装置及び半導体装置の駆動方法
JP4805353B2 (ja) インバータ回路
CN117475819A (zh) 栅极驱动电路及显示面板