CN101252353B

CN101252353B - 移位缓存器

Info

Publication number: CN101252353B
Application number: CN2008100870042A
Authority: CN
Inventors: 郑国兴; 胡维宾; 李国贤; 李纯怀
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2008-04-03
Filing date: 2008-04-03
Publication date: 2010-04-21
Anticipated expiration: 2028-04-03
Also published as: CN101252353A

Abstract

一种移位缓存器，该移位缓存器包括连续串接的移位缓存单元。每一移位缓存单元受互为反相的第一及第二时脉信号控制以产生输出信号，且包括第一及第二开关装置以及第一及第二驱动装置。第一开关装置透过输出节点提供输出信号。第一驱动装置根据第一输入信号，以驱动第一开关装置活化输出信号。第二驱动装置耦接第一电压信号，且根据第一时脉信号传送第一电压信号来驱动第一开关装置不活化输出信号。当第一开关装置不活化输出信号时，第二开关装置根据第二时脉信号以将第二电压信号提供至输出节点。第一电压信号的位准低于第二电压信号的位准。本发明用以避免当晶体管的临界电压发生偏移时，移位缓存单元电路不能正常工作的情况。

Description

移位缓存器

技术领域

本发明是有关于一种移位缓存器，特别是有关于一种移位缓存单元，其输出信号不受其内晶体管临界电压偏移的影响。

背景技术

目前的液晶显示面板设计中，是以栅极驱动器与源极驱动器来产生扫描信号及数据信号。为了降低成本，则在玻璃基板上设置电路功效与栅极驱动器相同的移位缓存器。但由于移位缓存器多是采用非晶硅薄膜工艺的技术，因此，在显示面板点亮之后，因为晶体管受应力(stress)影响而导致面板显示发生异常。

图1是表示已知移位缓存器的移位缓存单元。图2是表示已知移位缓存单元的信号时序图。参阅图1及图2，移位缓存单元1受控于互为反相的时脉信号CK及XCK，并耦接低电压源Vss。移位缓存单元1接收前一级的输出信号S_N-1及后一级的输出信号S_N+1，并产生输出信号S_N。于时间点P10，输出信号S_N-1被活化(activated)(即处于高位准)，且晶体管T10导通。节点N10的电压V_N10根据输出信号S_N-1而变为高位准，以导通晶体管T11及晶体管T12。此时，由于时脉信号CK处于低位准且晶体管T12导通，因此节点N11的电压V_N11为低位准以关闭晶体管T13。此外，高位准的时脉信号XCK则导通晶体管T15以使输出信号S_N不被活化(de-activate)(即处于低位准)。

于时间点P11，输出信号S_N-1不被活化，晶体管T10因此关闭。时脉信号CK变为高位准。在时间点P11至P12的期间内，高位准的时脉信号CK透过电容器C10及晶体管T13耦合至节点N10，使得节点N10的电压V_N10随着时脉信号CK的位准而变化至更高的位准，以导通晶体管T11及晶体管T12。电压源Vss透过导通的晶体管T12以使节点N11的电压V_N11处于低位准，而关闭晶体管T13。高位准的时脉信号CK则透过晶体管T11而传送至输出节点N12以作为输出信号S_N。换句话说，输出信号s_N被活化。电压源Vss的低位准电压透过晶体管T12传送至节点N11，使得电压V_N11仍处于低位准。此外，由于低位准的时脉信号XCK关闭晶体管T15且低位准的电压V_N11关闭晶体管T16，藉此可维持输出信号S_N的活化状态。

于时间点P12，时脉信号CK变为低位准，且输出信号S_N+1被活化以导通晶体管T14。节点N10的电压V_N10根据低电压源Vss而逐渐下降，以关闭晶体管T11及晶体管T12。此时，高位准的时脉信号XCK导通晶体管T15，使得低电压源Vss的电压提供至输出节点N12以作为输出信号S_N。换句话说，输出信号S_N变为不被活化的状态。

于时间点P13，时脉信号CK变为高位准，使得节点N11的电压V_N11变为高位准，以导通晶体管T13。因此，节点N10的电压V_N10维持在低位准。此外，高位准的电压V_N11导通晶体管T16，以使输出信号s_N维持在不被活化的状态。于时间点P13之后，移位缓存单元1则依据时脉信号CK及XCK而运作。节点N11的电压V_N11在高位准与低位准间切换。

假设时脉信号CK的高位准为15V，低位准为-9V，且电压源Vss提供的电压为-7V。当时脉信号CK处于高位准以导通晶体管T13时，晶体管T13的栅极与源极的电压差为22V。当晶体管T13的栅-源电压(Vgs)长时间处于此正偏压应力时，晶体管T13的临界电压发生偏移，使得电压V_N10及电压V_N11异常，如图2的虚线所示。当移位缓存单元1的晶体管的临界电压发生偏移时，移位缓存单元1则无法正常运作，进而导致输出不正确的输出信号S_N。

发明内容

本发明提供一种移位缓存器，其包括连续串接的多个移位缓存单元。每一移位缓存单元受互为反相的第一时脉信号与第二时脉信号控制以产生输出信号，且输出信号周期性被活化(activated)。每一移位缓存单元包括第一及第二开关装置以及第一及第二驱动装置。第一开关装置透过输出节点提供输出信号。第一驱动装置根据第一输入信号，以驱动第一开关装置活化输出信号。第二驱动装置耦接第一电压信号，且根据第一时脉信号，传送第一电压信号来驱动第一开关装置使第一开关装置不活化(de-activated)输出信号。第二开关装置耦接第二电压信号，且当第一开关装置不活化输出信号时，根据第二时脉信号以将第二电压信号提供至输出节点。其中，第一电压信号的位准低于第二电压信号的位准。

本发明用以避免当晶体管的临界电压发生偏移时，移位缓存单元电路不能正常工作的情况。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1表示已知移位缓存器的移位缓存单元；

图2表示已知移位缓存单元的信号时序图；

图3表示根据本发明的移位缓存器；

图4表示根据本发明实施例的移位缓存单元；

图5表示实施例中移位缓存单元的信号时序图；以及

图6表示根据的晶体管的栅-源电压(Vgs)对漏-源极电流(I_DS)的示意图。

附图标号

1～移位缓存单元； C10～电容器；

CK、CLK～时脉信号； N10...N12～节点；

T10...T16～晶体管； Vss～电压源；

3～移位缓存器； 30₁-31_M～移位缓存单元；

40-42～驱动装置； 43-46～开关装置；

C40～电容器； N40-N42～节点；

T40-T46～晶体管； Vss1、Vss2～电压源。

具体实施方式

图3是表示根据本发明的移位缓存器，适用于液晶显示面板。参阅图3，移位缓存器3包括连续串接的复数移位缓存单元30₁-30_M。每一移位缓存单元受时脉信号CK与XCK控制，并耦接电压源Vss。每一移位缓存单元接收第一输入信号及第二输入信号，且根据互为反相的时脉信号CK及XCK以产生一输出信号。移位缓存单元30₁-31_M所产生的输出信号S₁-S_M依序地被活化(activated)，且每一输出信号是周期性被活化。

移位缓存单元30₂-30_M的每一者30_N(1＜N＜M，且N为整数)接收前一级的移位缓存单元30_N-1所产生的输出信号S_N-1以作为第一输入信号，并接收后一级的移位缓存单元30_N+1所产生的输出信号S_N+1以作为第二输入信号，其中，输出信号S_N-1、S_N、S_N+1依序地被活化。举例来说，移位缓存单元30₂接收来自前一级移位缓存单元30₁的输出信号S₁与来自后一级移位缓存单元30₃的输出信号S₃，且产生输出信号S₂。移位缓存单元30₂产生的输出信号S₂则由后一级移位缓存单元30₃接收。

移位缓存单元30₁为第一级，其除了接收移位缓存单元30₂产生的输出信号S₂外，另接收由外部电路或内部其他电路所产生的驱动信号S_D以作为第一输入信号，其中，驱动信号S_D、输出信号S₁、及输出信号S₂依序地被活化。同样地，移位缓存单元30_M为最后一级，其除了接收移位缓存单元30_M-1产生的输出信号S_M-1外，另接收由外部电路或内部其他电路所产生的控制信号S_C以作为第二输入信号，其中，驱动信号S_M-1、输出信号S_M、及输出信号S_C依序地被活化。

图4是表示根据本发明实施例的移位缓存单元。在图4中，是以移位缓存器3的移位缓存单元30₂为例来说明，其他的移位缓存单元30₁及30₃-30_M具有相同的电路。移位缓存单元30₂接收来自前一级移位缓存单元30₁的输出信号S₁以作为第一输入信号，且接收来自后一级移位缓存单元30₃的输出信号S₃以作为第二输入信号。

移位缓存单元302包括驱动装置40-42、开关装置43-46、及电容器C40。在此实施例中，驱动装置40-42及开关装置43-46分别以NMOS晶体管T40-T42及T43-T46来实现。晶体管T42及T44-T46的源极皆耦接电压源Vss1，而晶体管T41的源极耦接于电压源Vss2，其中，电压源Vss2所提供的电压信号的位准(VL2)低于电压源Vss1所提供的电压信号的位准(VL1)。此外，在以下的说明中，当输出信号处于高位准时，则表示其被活化(activated)当输出信号处于低位准时，则表示其不被活化(de-activated)。图5是表示第一实施例中移位缓存单元的信号时序图。移位缓存单元30₂的详细操作将由以下来说明。

于时间点P50，输出信号S₁变为高位准，且晶体管T40导通。节点N40的电压V_N40根据输出信号S₁而变为高位准，以导通晶体管T43及T44。此时，由于时脉信号CK处于低位准且晶体管T44导通，因此节点N41的电压V_N41为低位准以关闭晶体管T41。此外，高位准的时脉信号XCK则导通晶体管T45以使输出信号S₂处于在低位准，即输出信号S₂不被晶体管T43活化。

于时间点P51，输出信号S₁变为低位准，晶体管T40因此关闭。时脉信号CK变为高位准。在时间点P51至P52的期间内，高位准的时脉信号CK透过电容器C40及晶体管T41耦合至节点N40，使得节点N40的电压V_N40随着时脉信号CK的位准而变化至更高的位准，以导通晶体管T43及晶体管T44。电压源Vss1的低位准电压信号提供至节点N41，以关闭晶体管T41，使晶体管T41失去作用(disabled)。高位准的时脉信号CK透过晶体管T43传送至节点N42，而使输出节点N42变为高位准，以活化输出信号S₂。电压源Vss1的低位准电压信号透过晶体管T44传送至节点N41，使得电压V_N41仍处于低位准。此外，由于低位准的时脉信号XCK关闭晶体管T45且低位准的电压V_N41关闭晶体管T46，藉此可维持输出信号S₂的活化状态。

于时间点P52，时脉信号CK变为低位准，且输出信号S₃被活化以导通晶体管T42。节点N40的电压V_N40根据电压源Vss1的低位准电压信号而逐渐下降，以关闭晶体管T43及晶体管T44，使晶体管T43不活化输出信号S₂。此时，高位准的时脉信号XCK导通晶体管T45，使得电压源Vss1的低位准电压信号提供至输出节点N42以作为输出信号S₂。换句话说，输出信号S₂变为低位准，即变为不被活化的状态。

于时间点P53，时脉信号CK变为高位准，使得节点N41的电压V_N41变为高位准，以导通晶体管T41。电压源Vss2的低位准电压信后透过导通的晶体管T41而提供至节点N40。因此，节点N40的电压V_N40维持在低位准以关闭晶体管T43，使其不活化输出信号S₂。此外，高位准的电压V_N41导通晶体管T46，使得电压源Vss1的低位准电压信号提供至输出节点N42以作为输出信号S₂。因此输出信号S₂维持在不被活化的状态。于内时间点P53之后期间，移位缓存单元30₂则依据时脉信号CK及XCK而运作。节点N41的电压V_N41在高位准与低位准间切换。

假设时脉信号CK的高位准为15V，低位准为-9V，且电压源Vss1提供的电压信号为-7V，而电压源Vss2提供的电压信号为-10V。当时脉信号CK处于高位准以导通晶体管T41时，晶体管T41的栅极与源极的电压差为25V，即晶体管T41的栅-源电压(Vgs)处于大的正偏压应力。与图1的晶体管T13比较起来，由于晶体管T41的栅-源电压(Vgs)处于更大的正偏压应力(25V＞22V)，使得晶体管T41可对应产生较大的漏-源极电流(Ids)。图6是表示图1晶体管T13与图4的晶体管T41在操作一段时间后的元件特性。参阅图6，栅-源电压(Vgs)等于25V时的的漏-源极电流(Ids)大于栅-源电压(Vgs)等于22V时的的漏-源极电流(Ids)。因此，当正偏压应力会使晶体管T41的临界电压(Vth)发生偏移时，由于晶体管T41产生较大的漏-源极电流(Ids)，使得移位缓存单元电路能正常工作。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视前附的权利要求所界定者为准。

Claims

1.一种移位缓存器，其特征在于，该移位缓存器包括：

多个移位缓存单元，所述的这些移位缓存单元连续串接，每一所述的移位缓存单元受互为反相的一第一时脉信号与一第二时脉信号控制以产生一输出信号，且该输出信号周期性被活化，其中，每一所述的移位缓存单元包括：

一第一开关装置，用以透过一输出节点提供所述的输出信号；

一第一驱动装置，用以根据一第一输入信号，以驱动所述的第一开关装置活化所述的输出信号；

一第二驱动装置，耦接一第一电压信号，用以根据所述的第一时脉信号，传送所述的第一电压信号来驱动所述的第一开关装置使所述的第一开关装置不活化所述的输出信号；以及

一第二开关装置，耦接一第二电压信号，当所述的第一开关装置不活化所述的输出信号时，用以根据所述的第二时脉信号以将所述的第二电压信号提供至所述的输出节点，其中，所述的第一电压信号的位准低于所述的第二电压信号的位准。

2.如权利要求1所述的移位缓存器，其特征在于，每一所述的移位缓存单元更包括：一第三驱动装置，耦接所述的第二电压信号，用以根据一第二输入信号，以透过所述的第二电压信号来驱动所述的第一开关装置不活化所述的输出信号；以及其中，所述的第一与第二输入信号的每一者周期性地被活化，且所述的第一输入信号、所述的输出信号、所述的第二输入信号依序地被活化。

3.如权利要求2所述的移位缓存器，其特征在于，所述的这些移位缓存单元至少包括连续串接的第一、第二、及第三移位缓存单元，该第一移位缓存单元的所述的输出信号作为所述的第二移位缓存单元的所述的第一输入信号，所述的第二移位缓存单元的所述的输出信号作为所述的第三移位缓存单元的所述的第一输入信号及所述的第一移位缓存单元的所述的第二输入信号，所述的第三移位缓存单元的所述的输出信号作为所述的第二移位缓存单元的所述的第二输入信号。

4.如权利要求1所述的移位缓存器，其特征在于，每一所述的移位缓存单元更包括：一第三开关装置，耦接所述的第二电压信号，当所述的第一开关装置不活化所述的输出信号时，用以根据所述的第一时脉信号以将所述的第二电压信号提供至所述的输出节点。

5.如权利要求1所述的移位缓存器，其特征在于，每一所述的移位缓存单元更包括：一第四开关装置，耦接所述的第二电压信号，当所述的第一驱动装置驱动所述的第一开关装置活化所述的输出信号时，用以藉由所述的第二电压信号使所述的第二驱动装置失去作用。

6.如权利要求1所述的移位缓存器，其特征在于，所述的这些移位缓存单元至少包括连续串接的第一、第二、及第三移位缓存单元，所述的第一缓存单元的所述的输出信号作为所述的第二缓存单元的所述的第一输入信号，且所述的第二缓存单元的所述的输出信号作为所述的第三缓存单元的所述的第一输入信号。

7.一种移位缓存器，其特征在于，该缓存器包括：

连续串接的第一、第二、及第三移位缓存单元，所述的这些第一至第三移位缓存单元的每一者受互为反相的一第一时脉信号与一第二时脉信号控制以产生一输出信号，且所述的输出信号周期性被活化，其中，所述的这些第一至第三移位缓存单元的每一者包括：

一第二开关装置，耦接一第二电压信号，当所述的第一开关装置不活化所述的输出信号时，用以根据所述的第二时脉信号以将所述的第二电压信号提供至所述的输出节点，其中，所述的第一电压信号的位准低于所述的第二电压信号的位准；

其中，所述的第一移位缓存单元的所述的输出信号作为所述的第二移位缓存单元的所述的第一输入信号。

8.如权利要求7所述的移位缓存器，其特征在于，所述的这些第一至第三移位缓存单元的每一者更包括：

一第三驱动装置，耦接所述的第二电压信号，用以根据一第二输入信号，以透过所述的第二电压信号来驱动所述的第一开关装置不活化所述的输出信号；以及

其中，所述的第三移位缓存单的所述的输出信号作为所述的第二移位缓存单元的所述的第二输入信号，且所述的这些第一至第三移位缓存单元的所述的这些输出信号依序地被活化。

9.如权利要求8所述的移位缓存器，其特征在于，所述的第二移位缓存单的所述的输出信号作为所述的第一移位缓存单元的所述的第二输入信号。

10.如权利要求7所述的移位缓存器，其特征在于，所述的这些第一至第三移位缓存单元的每一者更包括：

一第三开关装置，耦接所述的第二电压信号，当所述的第一开关装置不活化所述的输出信号时，用以根据所述的第一时脉信号以将所述的第二电压信号提供至所述的输出节点。

11.如权利要求7所述的移位缓存器，其特征在于，所述的这些第一至第三移位缓存单元的每一者更包括：

一第四开关装置，耦接所述的第二电压信号，当所述的第一驱动装置驱动所述的第一开关装置活化所述的输出信号时，用以藉由所述的第二电压信号使所述的第二驱动装置失去作用。

12.如权利要求7所述的移位缓存器，其特征在于，所述的第二移位缓存单元的所述的输出信号作为所述的第三移位缓存单元的所述的第一输入信号。

13.如权利要求12所述的移位缓存器，其特征在于，所述的这些第一至第三移位缓存单元的所述的这些输出信号依序地被活化。

14.如权利要求7所述的移位缓存器，其特征在于，对于等第一至第三移位缓存单元的每一缓存单元而言，所述的第一输入信号与所述的输出信号依序地被活化。