KR20150028403A - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR20150028403A
KR20150028403A KR20130106740A KR20130106740A KR20150028403A KR 20150028403 A KR20150028403 A KR 20150028403A KR 20130106740 A KR20130106740 A KR 20130106740A KR 20130106740 A KR20130106740 A KR 20130106740A KR 20150028403 A KR20150028403 A KR 20150028403A
Authority
KR
South Korea
Prior art keywords
signal
node
control signal
scan
transistor
Prior art date
Application number
KR20130106740A
Other languages
English (en)
Other versions
KR102147645B1 (ko
Inventor
장용호
최우석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130106740A priority Critical patent/KR102147645B1/ko
Publication of KR20150028403A publication Critical patent/KR20150028403A/ko
Application granted granted Critical
Publication of KR102147645B1 publication Critical patent/KR102147645B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 쉬프트 레지스터에 관한 것으로서, 특히, 스캔펄스를 출력하는 풀업 트랜지스터를 턴온시키기 위해 Q노드로 공급된 전하가 외부로 누설되는 것을 방지할 수 있는, 쉬프트 레지스터를 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 쉬프트 레지스터는, 패널에 형성된 게이트 라인과 연결되어 있는 스테이지를, 복수 개 포함하고, 상기 스테이지들 각각은, 스캔펄스 또는 턴오프 신호를 발생하는 스캔신호부; 상기 스캔펄스를 발생시키기 위한 Q노드 제어신호를 발생시키는 스캔펄스 제어부; 상기 스캔펄스 제어부에서 발생된 상기 Q노드 제어신호가 상기 스캔신호부와 연결되어 있는 Q노드에 공급되는 동안, 상기 Q노드 제어신호가 외부로 누설되는 것을 차단하기 위한 Q노드 조절부; 및 상기 스캔신호부에서 상기 스캔펄스가 발생되지 않을 때, 상기 턴오프 신호를 발생시키기 위한 Qb노드 제어신호를, Qb노드를 통해 상기 스캔신호부로 전송하기 위한 턴오프 신호 제어부를 포함한다.

Description

쉬프트 레지스터{SHIFT RESISTER}
본 발명은 쉬프트 레지스터에 관한 것으로서, 특히, 안정된 동작을 수행할 수 있는 쉬프트 레지스터에 관한 것이다.
쉬프트 레지스터는 다수의 스캔펄스들을 차례로 출력하여 액정표시장치와 같은 표시장치의 게이트 라인들을 순차적으로 구동한다.
이를 위해, 쉬프트 레지스터는 스캔펄스들을 차례로 출력하는 복수의 스테이지들로 구성된다.
도 1은 종래의 쉬프트 레지스터에 적용되는 스테이지의 구성을 개략적으로 나타낸 예시도이고, 도 2는 종래의 쉬프트 레지스터에 적용되는 스테이지에서 입출력되는 신호들의 파형을 나타낸 타이밍도이고, 도 3은 종래의 산화물 반도체 트랜지스터의 온도에 따른 게이트 전압과 드레인 전류 간의 관계 특성을 나타낸 예시도이며, 도 4는 종래의 쉬프트 레지스터가 정상적으로 동작되는 경우와 비정상적으로 동작되는 경우의 파형을 나타낸 타이밍도이다.
일반적으로, 쉬프트 레지스터는, 복수의 스테이지들로 구성되어 있으며, 각각의 스테이지에서 출력되는 신호(Vout)는, 패널에 형성되어 있는 게이트 라인으로 전송되는 스캔신호(Scan Signal : SS)이다.
상기 스캔신호(SS)는, 게이트 라인에 연결되어 있는 각 픽셀의 스위칭소자를 턴온시킬 수 있는 턴온전압을 갖는 스캔펄스와, 1프레임의 나머지 기간 동안 상기 스위칭소자를 턴오프 상태로 유지시키기 위한 턴오프 신호로 구성된다.
일반적으로, 상기 각 스테이지는, 1프레임 중 상기 스캔펄스를 한번 출력하며, 상기 스캔펄스는 상기 각 스테이지에서 순차적으로 출력된다.
상기 스캔펄스를 순차적으로 출력하는 상기 스테이지들 각각은, 도 1에 도시된 바와 같이, Q노드의 논리상태에 따라 턴온 또는 턴오프되며, 턴온 시 제1클럭(CLK1)을 공급받아 상기 스캔펄스를 출력하는 풀업 스위칭 소자(T6), 상기 풀업 스위칭 소자(T6)와 방전전원(VSS) 사이에 연결되어 있으며, 상기 풀업 스위칭 소자(T6)가 턴온될 때 턴오프되고, 상기 풀업 스위칭 소자(T6)가 턴오프될 때 턴온되어 상기 턴오프 신호를 출력하는 풀다운 스위칭 소자(T7) 및 상기 Q노드와 방전전원(VSS) 사이에 연결되며, 제어신호에 의해 조절되는 Q노드 조절 스위칭 소자(T2)를 포함한다.
상기 스테이지에는, 상기 Q노드 조절 스위칭 소자(T2)의 기능을 수행하는 소자들이 적어도 하나 이상 포함될 수 있다.
상기 Q노드 조절 스위칭 소자(T2)의 게이트 단자로 입력되는 상기 제어신호는, 일반적으로, 상기 Q노드가 하이일 때, 로우 상태를 유지한다.
즉, 상기 Q노드에 하이레벨의 신호(A)가 입력되면, 상기 풀업 스위칭 소자(T6)가 턴온되어, 상기 스캔펄스가 출력된다. 이때, 상기 Q노드 조절 스위칭 소자(T2)가 턴오프되어야, 상기 방전전원(VSS)의 방전전압이 상기 Q노드 조절 스위칭 소자(T2)로 공급되지 않는다.
상기 스캔펄스가 출력되면, 상기 Q노드 조절 스위칭 소자(T2)의 상기 게이트 단자로 하이레벨의 상기 제어신호가 입력되어, 상기 Q노드 조절 스위칭 소자(T2)가 턴온된다. 이 경우, 상기 방전전원이 상기 풀업 트랜지스터(T6)의 게이트 단자로 공급되어, 상기 풀업 트랜지스터(T6)를 턴오프시킴으로써, 상기 풀업 트랜지스터(T6)를 통해, 상기 스캔펄스가 출력되지 않는다.
한편, 일반적으로 N타입(type) 트랜지스터 만으로 이루어진 쉬프트 레지스터의 경우, 일부 노드의 전압이 상기 방전전원(VSS)의 방전전압보다 낮아지지 않는다. 따라서, 상기 노드가 게이트 단자로 이용되는 트랜지스터가 논리적으로 오프 되더라도, 게이트 소스간 전압(Vgs)이 0보다 크기 때문에, 상기 트랜지스터를 통해 누설(Leakage) 전류가 흐르게 된다.
특히, 상기 트랜지스터의 문턱전압이 음인 경우 상기 누설 전류는 더 커지게 되어, 회로가 정상적으로 동작하지 않는 경우가 발생될 수 있다.
상기한 바와 같은 원인에 의해, 도 1에 도시된 스테이지에 있어서도, 상기 풀업 트랜지스터(T6)를 턴온시키기 위해 상기 Q노드로 공급된 전하 중 일부분(B)이, 상기 Q노드 조절 스위칭 소자(T2)를 통해 상기 방전전원(VSS)으로 누설될 수 있으며, 이 경우, 상기 스테이지가 정상적으로 동작하지 않을 수도 있다.
상기한 바와 같은 원인을, 도 2 내지 도 4를 참조하여 구체적으로 설명하면 다음과 같다.
N타입의 산화물 반도체 트랜지스터가 쉬프트 레지스터에 사용될 경우, 이의 문턱전압이 양의 값을 갖는 것이 바람직하다. 그러나, 도 3에 도시된 바와 같이, 온도가 증가할수록 상기 산화물 반도체 트랜지스터의 문턱전압이 음의 방향으로 이동하게 된다. 또한, 온도 이외에도 다양한 원인에 의해 상기 산화물 반도체 트랜지스터의 문턱전압이 음의 방향으로 이동될 수 있다.
이로 인해, 상기 스테이지에서 상기 스캔펄스가 출력되는 기간에 턴오프되어야 할 N타입의 산화물 반도체 트랜지스터(T2)가 정상적으로 턴오프되지 않아 누설 전류를 발생시키게 된다. 상기 누설 전류로 인해 세트 노드의 전압이 낮아지게 되어 상기 스테이지의 출력이 정상적으로 발생되지 않는 문제점이 발생된다.
즉, 상기 Q노드 조절 스위칭 소자(T2)에서 상기한 바와 같은 누설 전류가 발생되지 않는다면, 도 2 및 도 4의 (a)에 도시된 바와 같이, 스타트 신호(Vst)가 상기 스테이지로 공급되어, 상기 스테이지에서 상기 스캔펄스(SS)(Vout)가 출력될 때, 상기 Q노드로 공급되는 Q노드 신호(QS)가 상기 스캔펄스(SS)에 의해 정상적으로 부트스트랩되어, 상기 스캔펄스(SS)가 정상적으로 출력될 수 있다.
그러나, 상기 Q노드 조절 스위칭 소자(T2)에서 상기한 바와 같은 누설 전류가 발생되면, 도 4의 (b)에 도시된 바와 같이, 상기 스캔펄스(SS')가 출력될 때, 상기 Q노드로 공급되는 Q노드 신호(QS')가 상기 스캔펄스(SS)에 의해 정상적으로 부트스트랩되지 않는다. 따라서, 상기 스테이지로부터 출력되는 상기 스캔펄스의 파형이 변형되며, 이로 인해, 상기 스캔펄스에 의해 구동되는 회로가 정상적으로 동작되지 않을 수 있다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 스캔펄스를 출력하는 풀업 트랜지스터를 턴온시키기 위해 Q노드로 공급된 전하가 외부로 누설되는 것을 방지할 수 있는, 쉬프트 레지스터를 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 패널에 형성된 게이트 라인과 연결되어 있는 스테이지를, 복수 개 포함하고, 상기 스테이지들 각각은, 스캔펄스 또는 턴오프 신호를 발생하는 스캔신호부; 상기 스캔펄스를 발생시키기 위한 Q노드 제어신호를 발생시키는 스캔펄스 제어부; 상기 스캔펄스 제어부에서 발생된 상기 Q노드 제어신호가 상기 스캔신호부와 연결되어 있는 Q노드에 공급되는 동안, 상기 Q노드 제어신호가 외부로 누설되는 것을 차단하기 위한 Q노드 조절부(620); 및 상기 스캔신호부에서 상기 스캔펄스가 발생되지 않을 때, 상기 턴오프 신호를 발생시키기 위한 Qb노드 제어신호를, Qb노드를 통해 상기 스캔신호부로 전송하기 위한 턴오프 신호 제어부를 포함한다.
본 발명에 따른 쉬프트 레지스터에 의하면, 각각의 스테이지에서 스캔펄스가 출력될 때, 상기 스캔펄스의 출력을 위해 Q노드로 공급된 전하가 외부로 누설되는 것을 방지될 수 있다. 이로 인해, 상기 스캔펄스가 안정적으로 출력될 수 있다.
도 1은 종래의 쉬프트 레지스터에 적용되는 스테이지의 구성을 개략적으로 나타낸 예시도.
도 2는 종래의 쉬프트 레지스터에 적용되는 스테이지에서 입출력되는 신호들의 파형을 나타낸 타이밍.
도 3은 종래의 산화물 반도체 트랜지스터의 온도에 따른 게이트 전압과 드레인 전류 간의 관계 특성을 나타낸 예시도.
도 4는 종래의 쉬프트 레지스터가 정상적으로 동작되는 경우와 비정상적으로 동작되는 경우의 파형을 나타낸 타이밍도이다.
도 5는 본 발명에 따른 유기발광표시장치를 개략적으로 나타내는 도면.
도 6은 본 발명에 따른 쉬프트 레지스터의 구성을 개략적으로 나타낸 예시도.
도 7은 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 구성을 개략적으로 나타낸 예시도.
도 8은 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 동작 방법을 설명하기 위한 예시도.
도 9는 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 구성을 구체적으로 나타낸 예시도.
도 10은 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 구성을 구체적으로 나타낸 또 다른 예시도.
도 11은 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 구성을 개략적으로 나타낸 또 다른 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명에 따른 쉬프트 레지스터는, 액정표시장치, 유기발광표시장치 및 기타 다양한 종류의 표시장치에 적용될 수 있다. 그러나, 이하에서는, 유기발광표시장치를 일예로 하여 본 발명이 상세히 설명된다.
도 5는 본 발명에 따른 유기발광표시장치를 개략적으로 나타내는 도면이다.
본 발명에 따른 쉬프트 레지스터가 적용되는 유기발광표시장치는, 도 3에 도시된 바와 같이, 게이트 라인들(GL1 ~ GLg)과 데이터 라인들(DL1 ~ DLd)의 교차영역마다 픽셀(P)이 형성되어 있는 패널(100), 상기 패널(100)에 형성되어 있는 상기 게이트 라인들(GL1 ~ GLg)에 순차적으로 스캔펄스를 공급하기 위한 쉬프트 레지스터(600)를 포함하는 게이트 드라이버(200), 상기 패널(100)에 형성되어 있는 상기 데이터라인들(DL1 ~ DLd)로 데이터 전압을 공급하기 위한 데이터 드라이버(300) 및 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)의 기능을 제어하기 위한 타이밍 컨트롤러(400)를 포함한다.
우선, 상기 패널(100)은 복수의 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역마다 픽셀(P)(110)이 형성되어 있다.
각 픽셀(P)(110)은, 도 5의 확대된 원에 도시된 바와 같이, 유기발광다이오드(OLED) 및 데이터 라인(DL)과 게이트 라인(Gn)에 접속되어 유기발광다이오드(OLED)를 제어하기 위한 두 개의 트랜지스터(TR1, TR2)들과, 스토리지 커패시터(Cst)를 포함하여 구성될 수 있다. 이 경우, 도 5에 도시된 픽셀(100)은 이상적인 구조의 픽셀로서, 두 개의 트랜지스터로 구성되어 있으나, 상기 픽셀(100)은 세 개 이상의 트랜지스터들로 구성될 수도 있다.
즉, 일반적으로 유기발광표시장치의 각 픽셀(P)에는, 휘도 불균일 즉, 무라(Mura) 등을 없애기 위해, 다양한 형태의 보상회로가 필요하다. 따라서, 본 발명에 따른 쉬프트 레지스터가 적용되는 유기발광표시장치의 하나의 픽셀(110)에는 3개 이상의 트랜지스터들이 구비될 수 있고, 5개의 트랜지스터들이 구비될 수 있으며, 그 이상의 트랜지스터가 구비될 수도 있다.
또한, 상기 픽셀(110)을 구동하기 위해, 하나의 스캔신호(Scan Siganl : SS) 만이 요구될 수도 있으나, 두 개의 스캔신호들이 요구될 수도 있으며, 세 개 이상의 스캔신호들이 요구될 수도 있다.
또한, 상기 픽셀(110)에는 상기 스캔신호 이외에도, 에미션 트랜지스터를 제어하기 위한 에미션신호(EM)와 같은 다양한 종류의 제어신호들이 공급될 수 있다.
여기서, 상기 스캔신호는, 상기 픽셀에 형성되어 있는 상기 트랜지스터를 턴온시키는 스캔펄스를 포함한다. 상기 스캔펄스는, 상기 게이트 라인들을 통해 순차적으로 상기 픽셀들에 공급된다.
상기 스캔펄스는, 상기 게이트 드라이버(200)를 구성하는 상기 쉬프트 레지스터(600)를 통해, 각 게이트 라인으로 순차적으로 공급된다.
한편, 도 5에 도시된 상기 픽셀(110)을 구성하는 회로는, 본 발명의 설명을 위해, 일예로서 도시된 것으로서, 본 발명이 이러한 픽셀 구조에 한정되는 것은 아니다.
다음, 상기 타이밍 컨트롤러(400)는 외부 시스템(미도시)으로부터 공급되는 수직/수평 동기신호(V, H)와 클럭신호(CLK)를 이용하여 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다.
상기 게이트 제어신호(GCS)들에는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 스타트신호(VST) 및 게이트클럭(GCLK) 등이 포함된다. 또한, 상기 게이트 제어신호(GCS)들에는 상기 쉬프트 레지스터(600)를 제어하기 위한 다양한 종류의 제어신호들이 포함될 수 있다.
상기 타이밍 컨트롤러(400)에서 발생되는 상기 데이터 제어신호(DCS)들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
또한, 상기 타이밍 컨트롤러는 상기 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후에 이를 재정렬하여, 재정렬된 디지털 영상데이터를 상기 데이터 드라이버(300)에 공급한다.
즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 공급된 입력영상데이터를 재정렬하여, 재정렬된 디지털 영상데이터를 상기 데이터 드라이버(300)로 전송하고, 상기 외부 시스템으로부터 공급된 클럭신호(CLK)와, 수평동기신호(Hsync)와, 수직동기신호(Vsync)(상기 신호들은 간단히 타이밍 신호라 함) 및 데이터 인에이블 신호(DE)를 이용해서, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 생성하여 상기 게이트 드라이버(200) 및 상기 데이터 드라이버(300)로 전송한다.
다음, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 입력된 상기 영상데이터를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인에 상기 게이트 펄스가 공급되는 1수평기간마다 1수평라인분의 데이터 전압을 상기 데이터 라인들에 공급한다.
마지막으로, 상기 게이트 드라이버(200)는, 상기 패널(100) 내에 실장되어 있는 게이트 인 패널(Gate In Panel : GIP) 방식으로 구성되어 있다. 이 경우, 상기 게이트 드라이버(200)를 제어하기 위한 상기 게이트 제어신호들에는 스타트신호(VST) 및 게이트클럭(GCLK) 등이 포함될 수 있다.
상기 게이트 드라이버(200)는, 상기 타이밍 컨트롤러(400)로부터 입력되는 상기 게이트 제어신호에 응답하여, 상기 패널(100)의 상기 게이트 라인들(GL1∼GLg)에 스캔펄스를 순차적으로 공급한다. 이에 따라, 상기 스캔펄스가 입력되는 해당 수평라인의 각각의 픽셀에 형성되어 있는 박막트랜지스터(TFT)들이 턴온되어, 각 픽셀(P)로 영상이 출력될 수 있다.
상기한 바와 같은 기능은 특히, 상기 게이트 드라이버(200)를 구성하는 본 발명에 따른 쉬프트 레지스터(600)에서 이루어진다.
즉, 상기 쉬프트 레지스터(600)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 스타트 신호(VST) 및 게이트클럭(GCLK) 등을 이용하여, 1프레임 동안, 상기 게이트 라인들에, 상기 스캔펄스를 순차적으로 공급한다. 여기서, 1프레임이란, 상기 패널(100)을 통해 하나의 이미지가 출력되는 기간을 말한다.
상기 스캔펄스는, 상기 픽셀에 형성되어 있는 스위칭소자(박막트랜지스터)를 턴온시킬 수 있는 턴온전압을 가지고 있다.
상기 쉬프트 레지스터(600)는, 1프레임 중, 상기 스캔펄스가 공급되지 않는 나머지 기간 동안에는, 상기 게이트 라인에, 상기 스위칭소자를 턴오프시킬 수 있는 턴오프 신호를 공급한다.
이하의 설명에서는, 상기 스캔펄스와 상기 턴오프 신호를 총칭하여 상기 스캔신호라 한다. 즉, 상기 스캔신호는, 상기 게이트 라인에 연결되어 있는 각 픽셀의 스위칭소자를 턴온시킬 수 있는 턴온전압을 갖는 스캔펄스와, 1프레임의 나머지 기간 동안 상기 스위칭소자를 턴오프 상태로 유지시키기 위한 턴오프 신호를 포함한다.
도 6은 본 발명에 따른 쉬프트 레지스터의 구성을 개략적으로 나타낸 예시도이며, 도 7은 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 구성을 개략적으로 나타낸 예시도이다.
본 발명에 따른 쉬프트 레지스터(600)는, 도 6에 도시된 바와 같이, g개의 스테이지(690)들(ST1 내지 STg)을 포함한다.
본 발명에 따른 쉬프트 레지스터(600)는, 하나의 수평라인에 형성되어 있는 하나의 게이트 라인을 통해, 하나의 스캔신호를, 상기 하나의 수평라인에 형성되어 있는 픽셀(110)들로 전송하며, 상기 스테이지들 각각에는 상기 게이트 라인이 하나씩 연결되어 있다.
따라서, 도 5에 도시된 상기 패널(100)에, g개의 게이트 라인들(GL1 내지 (GLg)이 형성되어 있기 때문에, 상기 쉬프트 레지스터(600)에는 g개의 스테이지(690)들(ST1 내지 STg)이 형성되어 있다.
상기 스테이지(690)들 각각은, 도 7에 도시된 바와 같이, 스캔펄스 또는 턴오프 신호를 발생하는 스캔신호부(640), 상기 스캔펄스를 발생시키기 위한 Q노드 제어신호를 발생시키는 스캔펄스 제어부(610), 상기 스캔펄스 제어부(610)에서 발생된 상기 Q노드 제어신호가 상기 스캔신호부(640)와 연결되어 있는 Q노드에 공급되는 동안, 상기 Q노드 제어신호가 외부로 누설되는 것을 차단하기 위한 Q노드 조절부(620) 및 상기 스캔신호부(640)에서 상기 스캔펄스가 발생되지 않을 때, 상기 턴오프 신호를 발생시키기 위한 Qb노드 제어신호를, Qb노드를 통해 상기 스캔신호부(640)로 전송하기 위한 턴오프 신호 제어부(630)를 포함한다.
우선, 상기 스캔신호부(640)는, 상기 Q노드 제어신호에 따라 턴온되어 제1클럭(CLK1)을 상기 스캔펄스로 출력하기 위한 풀업 트랜지스터(Tu) 및 상기 Qb노드 제어신호에 따라 턴온되어 턴오프전압 공급부(VSS1)에서 공급되는 턴오프전압을 상기 턴오프 신호로 출력하기 위한 풀다운 트랜지스터(Td)를 포함한다.
이하에서는, 설명의 편의상, 상기 스테이지를 구성하는 트랜지스터들이 N타입 트랜지스터로 구성된 경우를 일예로 하여 본 발명이 설명된다.
따라서, 상기 턴오프전압 공급부(VSS1)에서 공급되는 상기 턴오프전압은 저준위 전압이고, 상기 스캔펄스는 하이레벨의 전압을 가지며, 상기 턴오프 신호는 로우레벨의 전압을 갖는다.
다음, 상기 스캔펄스 제어부(610)는, 상기 스캔펄스를 발생시키기 위한 Q노드 제어신호를, 상기 Q노드를 통해 상기 스캔신호부(640)로 전송하는 기능을 수행한다.
이를 위해, 상기 스캔펄스 제어부(610)는, 도 7에 도시된 바와 같이, 상기 풀업 트랜지스터(Tu)의 게이트 단자(이하, 간단히 'Q노드'라 함)와 전원공급부(VD) 사이에 연결되어 있으며, 게이트 단자로는 전단 스테이지로부터 출력된 캐리신호가 입력되는 스캔펄스부 트랜지스터(T1)를 포함한다.
상기 스캔펄스부 트랜지스터(T1)는 상기 캐리신호에 의해 턴온되어, 상기 Q노드 제어신호를, 상기 Q노드를 통해 상기 풀업 트랜지스터(Tu)의 게이트 단자로 전송한다. 여기서, 상기 Q노드 제어신호는, 상기 전원공급부(VD)에서 공급되는 전압이다.
상기 캐리신호는, 전단 스테이지로부터 출력된 스캔펄스가 될 수 있다. 이 경우, 상기 전단 스테이지는, 도 7에 도시된 스테이지의 바로 전단에 형성되어 있는 스테이지가 될 수도 있으며, 또는, 도 7에 도시된 스테이지와의 사이에 하나 이상의 스테이지가 배치되어 있는 스테이지가 될 수도 있다.
또한, 상기 캐리신호는, 상기 타이밍 컨트롤러(400)에서 전송되어온 스타트 신호(Vst)일 수도 있다.
또한, 상기 트랜지스터(T1)의 게이트 단자로 입력되는 신호는, 상기 캐리신호 이외에도, 상기 스테이지로 입력되는 다양한 종류의 제어신호일 수도 있다.
다음, 상기 턴오프 신호 제어부(630)는, 상기 스캔신호부(640)에서 상기 스캔펄스가 발생되지 않을 때, 상기 턴오프 신호를 발생시키기 위한 Qb노드 제어신호를, Qb노드를 통해 상기 스캔신호부(640)로 전송하는 기능을 수행한다.
상기한 바와 같이, 상기 게이트 라인에 연결되어 있는 각 픽셀들의 스위칭소자를 턴온시킬 수 있는 턴온전압에 의해, 상기 데이터 전압이 1수평기간마다 상기 데이터 라인들로 출력되며, 1프레임 중 상기 1수평기간을 제외한 나머지 기간 동안에는 상기 스위칭소자를 턴오프 상태로 유지시키기 위한 상기 턴오프 신호가 상기 게이트 라인으로 출력되어야 한다.
따라서, 상기 턴오프 신호 제어부(630)는, 1프레임 중 상기 1수평기간을 제외한 나머지 기간 동안, 상기 Qb노드 제어신호를, 상기 Qb노드를 통해, 상기 스캔신호부(640)의 상기 풀다운 트랜지스터(Td)로 전송한다.
상기 턴오프 신호 제어부(630)로부터 공급되는 상기 Qb노드 제어신호에 의해, 상기 풀다운 트랜지스터(Td)가 턴온되어, 상기 게이트 라인으로 상기 턴오프 신호가 출력된다.
상기 풀다운 트랜지스터(Td)가 턴온될 때, 상기 풀업 트랜지스터(Tu)가 턴오프되고, 상기 풀다운 트랜지스터(Td)가 턴오프될 때, 상기 풀업 트랜지스터(Tu)가 턴온되어야 하기 때문에, 상기 턴오프 신호 제어부(630)는, 상기 Q노드와 상기 Qb노드 사이에 연결되는 인버터(I)를 포함하여 구성될 수 있다.
즉, 상기 풀다운 트랜지스터(Td)는 상기 Q노드 제어신호의 극성을 반전시켜, 반전된 상기 Qb노드 제어신호를, 상기 Qb노드를 통해 상기 풀다운 트랜지스터(Td)로 전송할 수 있다. 상기 Qb노드 제어신호의 전압은 인버터에 인가되는 고전위 레벨 전압 (VDD) 및 저전위 레벨 전압 (VSSb)에 의해 정해진다.
상기 턴오프 신호 제어부(630)를 구성하는 상기 인버터(I)는, 현재 이용되고 있는 다양한 종류의 인버터들 중 어느 하나가 적용될 수 있다.
마지막으로, 상기 Q노드 조절부(620)는, 상기 스캔펄스를 출력시키기 위한 상기 Q노드 제어신호가 상기 스캔신호부(640)로 전송될 때, 상기 Q노드 제어신호가 외부로 누설되는 것을 차단하는 기능을 수행한다.
여기서, 상기 Q노드 조절부(620)는, 상기 스캔신호부(640)를 리셋시킬 수 있는 리셋신호를 출력하는 리셋 전원부(Vc2)와, 상기 Q노드 사이에 연결될 수 있다.
즉, 상기 Q노드 조절부(620)는, 기본적으로, 상기 스캔신호부(640)에서 상기 스캔펄스가 출력되지 않을 때, 상기 리셋신호를 이용하여 상기 스캔신호부(640)를 리셋시켜, 상기 풀업 트랜지스터(Tu)를 턴오프시키는 기능을 수행한다.
이 경우, 종래 기술에서 설명된 바와 같이, 상기 Q노드 제어신호가 상기 풀업 트랜지스터(Tu)로 공급될 때, 상기 Q노드 제어신호가 상기 Q노드 조절부(620)를 통해 상기 리셋 전원부(Vc2)로 누설될 수 있다.
이를 방지하기 위해, 상기 Q노드 조절부(620)는, 상기 Q노드 제어신호가 상기 스캔신호부로 전송될 때, 상기 Q노드와 상기 리셋 전원부(Vc2)를 차단시키는 기능을 수행한다.
부연하여 설명하면, 상기 Q노드 조절부(620)는, 상기 스캔펄스의 출력을 차단하기 위해, 제1제어신호 공급부(Vc1)로부터 공급되는 제1제어신호에 따라, 제2제어신호 공급부(Vc2)로부터 공급되는 제2제어신호를 상기 스캔신호부(640)로 전송한다. 여기서, 상기 제2제어신호 공급부(Vc2)는 상기 리셋 전원부가 될 수 있다.
또한, 상기 Q노드 조절부(620)는, 상기 Q노드 제어신호가 상기 스캔신호부(640)로 전송될 때, 제3제어신호 공급부(Vc3)로부터 공급되는 제3제어신호에 따라, 상기 Q노드와 상기 제2제어신호 공급부(Vc2)를 차단시키는 기능을 수행한다.
상기에서 설명된 상기 Q노드 조절부(620)의 구성을, 도 7을 참조하여, 보다 구체적으로 설명하면 다음과 같다.
즉, 상기 Q노드 조절부(620)는, 상기 Q노드와 연결되어 있으며, 게이트 단자가 상기 제1제어신호 공급부(Vc1)와 연결되어 있는 제1트랜지스터(Tc1), 제2제어신호 공급부(Vc2)와 상기 제1트랜지스터(Tc1) 사이에 연결되어 있으며, 게이트 단자가 상기 제1제어신호 공급부(Vc1)와 연결되어 있는 제2트랜지스터(Tc2) 및 상기 제1트랜지스터(Tc1)와 상기 제2트랜지스터(Tc2)의 연결단자를 통해 제3제어신호 공급부(Vc3)와 연결되어 있으며, 게이트 단자가 상기 Q노드와 연결되어 있는 제3트랜지스터(Tc3)를 포함한다.
상기 Q노드 조절부(620)는, 상기 Q노드 제어신호가 상기 스캔신호부(640)로 전송될 때, 상기 제1제어신호와 상기 제3제어신호를 이용하여, 상기 제1트랜지스터(Tc1)를 턴오프시키는 기능을 수행한다. 이에 대하여는, 도 8을 참조하여 상세히 설명된다.
또한, 상기 Q노드 조절부(620)는, 상기 스캔펄스의 출력을 차단하기 위해, 상기 제1제어신호와 상기 제3제어신호를 이용하여, 상기 제1트랜지스터(Tc1)와 제2트랜지스터(Tc2)를 턴온시켜, 상기 Q노드와 상기 제2제어신호 공급부(Vc2)를 연결시키는 기능을 수행한다.
즉, 상기한 바와 같이, 상기 제2제어신호 공급부(Vc2)가, 상기 스캔신호부(640)의 상기 풀업 트랜지스터(Tu)를 턴오프시킬 수 있는 리셋신호를 출력하는 상기 리셋 전원부(VSS)인 경우, 상기 제1제어신호와 상기 제3제어신호에 의해, 상기 제1트랜지스터( Tc1)와 상기 제2트랜지스터(Tc2)가 턴온되면, 상기 제2제어신호 공급부(Vc2)에서 상기 리셋신호가 상기 풀업 트랜지스터(Tu)로 공급된다.
한편, 상기한 바와 같이, 상기 스캔펄스 제어부(610)는 상기 Q노드 제어 신호를 발생시켜, 상기 Q노드로 전송하고 있으며, 상기 Q노드 조절부(620)는 상기 Q노드 제어신호가 하이(High)인 동안, 상기 Q노드 제어신호가 외부로 누설되는 것을 차단한다.
즉, 상기 스캔펄스 제어부(610)의 상기 스캔펄스부 트랜지스터(T1)가 턴오프되어, 상기 스캔펄스 제어부(610)로부터 상기 Q노드 제어신호가 더 이상 발생되지 않더라도, 상기 Q노드 제어신호에 의해 상기 Q노드가 하이(High)인 동안, 상기 Q노드 제어부(620)는, 상기 Q노드 제어신호가 외부로 누설되지 않도록 하는 기능을 지속적으로 수행한다.
도 8은 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 동작 방법을 설명하기 위한 예시도이다.
본 발명에 따른 쉬프트 레지스터에 적용되는 상기 스테이지(690)에 형성된 상기 Q노드 조절부(620)는 상기한 바와 같이, 상기 스캔신호부(640)에서 상기 스캔펄스가 출력되는 동안에는, 상기 Q노드 제어신호가 상기 제2제어신호 공급부(Vc2)로 누설되는 것을 차단한다. 또한, 상기 Q노드 조절부(620)는, 상기 스캔신호부(640)에서 상기 턴오프 신호가 출력되도록, 상기 스캔신호부(640)를 리셋시킬 수 있는 상기 리셋신호, 즉, 상기 풀업 트랜지스터(Tu)를 턴오프시킬 수 있는 신호를 상기 Q노드를 통해 상기 풀업 트랜지스터(Tu)의 게이트 단자로 공급한다.
첫째, 상기 스캔신호부(640)에서 상기 스캔펄스가 출력되는 동안, 상기 Q노드 조절부(620)에서, 상기 Q노드 제어신호의 전하가 상기 제2제어신호 공급부(Vc2)로 누설되는 것을 차단하는 방법이 설명된다.
상기 스캔펄스 제어부(610)에 형성되어 있는 상기 스캔펄스부 트랜지스터(T1)가, 전단 스테이지로부터 전송되어온 캐리신호 또는 기타 다양한 제어신호들에 의해 턴온되면, 상기 스캔펄스를 출력시킬 수 있는 상기 Q노드 제어신호가 상기 Q노드를 통해 상기 풀업 트랜지스터(Tu)의 게이트 단자로 전송된다.
상기 Q노드 제어신호가 상기 Q노드로 전송될 때, 상기 Q노드 조절부(620)의 상기 제1트랜지스터(Tc1)의 게이트 단자로는, 상기 제1제어신호 공급부(Vc1)로부터 상기 제1제어신호가 입력된다. 상기 제1제어신호는 상기 제1트랜지스터(Tc1)를 턴오프시키는 신호이다. 이 경우, 상기 제1트랜지스터(Tc1)가 턴오프되더라도, 종래 기술에서 언급된 바와 같이, 상기 제1트랜지스터(Tc1)의 특성 변화로 인해, 상기 제1트랜지스터(Tc1)로 누설 전류가 흐를 수 있다.
이를 방지하기 위해, 상기 제3트랜지스터(Tc3)로는 상기 제3제어신호가 입력되며, 상기 제3트랜지스터(Tc3)의 게이트 단자에는 상기 Q노드 제어신호가 공급된다. 여기서, 상기 스캔펄스 제어부(610)로 공급되는 상기 전원공급부(VD)의 전압이 20V라고 가정할 때, 상기 Q노드에는 대략적으로 20V의 상기 Q노드 제어신호가 공급된다. 이로 인해, 상기 제3트랜지스터(Tc3)의 상기 게이트 단자에는 20V가 인가된다.
즉, 상기 제3트랜지스터(Tc3)는 상기 Q노드 제어신호에 의해 턴온되어, 상기 제3제어신호 공급부(Vc3)의 전압(예를 들어, 10V)이, 상기 제1트랜지스터(Tc1)와 상기 제2트랜지스터(Tc2)의 연결단자로 공급된다.
이 경우, 상기 제1트랜지스터(Tc1)의 게이트 단자로는 상기 제1트랜지스터(Tc1)를 턴오프시킬 수 있는 상기 제1제어신호(예를 들어, 0V)가 입력되며, 상기 제1트랜지스터(Tc1)의 소스 단자와 드레인 단자에는, 10V 및 20V가 인가된다.
일반적으로, 소스 및 드레인 전압에 비해 게이트 전극의 전압이 낮으면 트랜지스터는 오프 상태가 된다. 따라서, 도 8에 도시된 상기 제1트랜지스터(Tc1)의 소스 단자와 드레인 단자의 전압이 각각 10V 및 20V 이고, 상기 제1트랜지스터(Tc1)의 게이트 단자의 전압이 0V인 경우, 상기 제1트랜지스터(Tc1)는 확실히 오프 상태가 된다.
이 경우, 상기 제1트랜지스터(Tc1)의 게이트 소스 전압(Vgs)이 -10V 이므로, 상기 제1트랜지스터(Tc1)의 문턱전압이 다소 음의 방향으로 이동하더라도, 상기 제1트랜지스터(Tc1)는 오프 상태가 될 수 있다.
즉, 상기 제1트랜지스터(Tc1)는, 상기 스캔펄스가 상기 스캔신호부(640)를 통해 출력되는 동안, 상기 제1제어신호 및 상기 제2제어신호에 의해 확실하게 턴오프된다.
따라서, 상기 스캔펄스가 상기 스캔신호부(640)를 통해 출력되는 동안, 상기 Q노드 제어신호는, 상기 제1트랜지스터(Tc1)를 통해 상기 제2제어신호 공급부(Vc2)로 누설되지 않는다.
여기서, 상기 Q노드 제어신호가 상기 Q노드 조절부(620)를 통해 누설되지 않도록 하기 위한, 상기 제1 내지 제3제어신호들은 다양하게 설정될 수 있다.
제1예로서, 상기 제1제어신호는 다음 단 스테이지로부터 출력된 스캔펄스(캐리신호)가 될 수 있고, 상기 제2제어신호는 방전전압이 될 수 있으며, 상기 제3제어신호는 상기한 바와 같은 기능을 수행하기 위한 제어전압이 될 수 있다.
제2예로서, 상기 제1제어신호는 상기한 바와 같은 기능을 수행하기 위한 클럭펄스가 될 수 있고, 상기 제2제어신호는 이전 단 스테이지로부터 출력된 스캔펄스(캐리신호)가 될 수 있으며, 상기 제3제어신호로는 상기한 바와 같은 기능을 수행하기 위한 제어전압이 될 수 있다.
제3예로서, 상기 제1제어신호는 리셋노드로부터 전송되는 신호로서, 상기 스캔신호부(640)를 리셋시킬 수 있는 리셋신호가 될 수 있고, 상기 제2제어신호는 방전 전압이 될 수 있으며, 상기 제3제어신호는 상기한 바와 같은 기능을 수행하기 위한 제어전압이 될 수 있다.
상기 예들 이외에도, 상기 제1 내지 제3제어신호들은 다양한 조합에 의해 설정될 수 있다.
둘째, 상기 스캔신호부(640)에서 상기 턴오프 신호가 출력되는 동안, 상기 스캔신호부(640)의 상기 풀업 트랜지스터가 리셋되어, 상기 스캔펄스가 출력되지 않는 방법이 설명된다.
상기 스캔펄스 제어부(610)에 형성되어 있는 상기 스캔펄스부 트랜지스터(T1)가, 전단 스테이지로부터 전송되어온 신호 또는 기타 다양한 제어신호들에 의해 턴오프되면, 상기 스캔펄스를 출력시킬 수 있는 상기 Q노드 제어신호가 공급되지 않는다.
이 경우, 상기 Q노드 조절부(620)의 상기 제1제어신호 공급부(Vc1)로부터 상기 제1트랜지스터(Tc1)를 턴온시킬 수 있는 상기 제1제어신호가 공급된다.
상기 제1트랜지스터(Tc1)가 턴온되면, 상기 제2제어신호 공급부(Vc2)(VSS)로부터, 리셋신호, 즉, 상기 풀업 트랜지스터(Tu)를 턴오프시킬 수 있는 신호가, 상기 Q노드를 통해 상기 풀업 트랜지스터(Tu)를 통해 상기 풀업 트랜지스터(Tu)로 공급된다.
상기 풀업 트랜지스터(Tu)가 상기 리셋신호에 의해 턴오프됨에 따라, 상기 풀업 트랜지스터(Tu)를 통해 상기 스캔펄스가 출력될 수 없다.
즉, 상기 풀업 트랜지스터(Tu)가 상기 Q노드 제어부(620)로부터 전송되어온 상기 리셋신호에 의해 턴오프되기 때문에, 상기 스캔신호부(640)에서 상기 턴오프 신호가 출력되는 동안 상기 스캔신호부(640)로부터 상기 스캔펄스는 출력되지 않는다.
부연하여 설명하면, 상기 Q노드 조절부(620)는, 적어도 세 개 이상의 제어신호를 이용하여, 상기 스캔펄스가 출력될 때는 상기 Q노드 제어신호가 외부로 누출되는 것을 차단하며, 상기 턴오프 신호가 출력되는 타이밍에는 상기 스캔펄스의 출력을 차단하기 위한 리셋신호를 상기 스캔신호부(640)로 전송하는 기능을 수행한다.
도 9는 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 구성을 구체적으로 나타낸 예시도이며, 도 10은 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 구성을 구체적으로 나타낸 또 다른 예시도이다. 이하의 설명 중, 도 6 내지 도 8을 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 또는 간단히 설명된다.
우선, 도 9 및 도 10을 참조하면, 본 발명에 따른 쉬프트 레지스터에 적용되는 상기 스테이지(690)는, 스캔펄스 또는 턴오프 신호를 발생하는 스캔신호부(640), 상기 스캔펄스를 발생시키기 위한 Q노드 제어신호를, Q노드를 통해 상기 스캔신호부(640)로 전송하기 위한 스캔펄스 제어부(610), 상기 스캔펄스를 발생시키기 위한 Q노드 제어신호를 발생시키는 스캔펄스 제어부(610); 상기 스캔펄스 제어부(610)에서 발생된 상기 Q노드 제어신호가 상기 스캔신호부(640)와 연결되어 있는 Q노드에 공급되는 동안, 상기 Q노드 제어신호가 외부로 누설되는 것을 차단하기 위한 Q노드 조절부(620) 및 상기 스캔신호부(640)에서 상기 스캔펄스가 발생되지 않을 때, 상기 턴오프 신호를 발생시키기 위한 Qb노드 제어신호를, Qb노드를 통해 상기 스캔신호부(640)로 전송하기 위한 턴오프 신호 제어부(630)를 포함한다.
여기서, 상기 스캔펄스 제어부(610), 상기 Q노드 제어부(620) 및 상기 스캔신호부(640)의 구성 및 기능은 상기에서 설명된 내용과 동일하다.
즉, 도 9 및 도 10에 도시된 상기 스테이지(690)에 도시된 상기 스테이지(690)는, 도 7에서 상기 인버터(I)로 설명된 상기 턴오프 신호 제어부(630)가 구체적인 회로도로 도시되어 있다는 점을 제외하고는, 도 7에서 설명된 상기 스테이지와 동일한 구성을 포함하고 있으며, 동일한 기능을 수행하고 있다.
상기한 바와 같이, 상기 턴오프 신호 제어부(630)는, 상기 스캔신호부(640)에서 상기 스캔펄스가 발생되지 않을 때, 상기 턴오프 신호를 발생시키기 위한 Qb노드 제어신호를, Qb노드를 통해 상기 스캔신호부(640)로 전송하는 기능을 수행한다.
예를 들어, 도 9에 도시된 상기 턴오프 신호 제어부(630)에서는, 상기 스캔펄스를 출력시키기 위한 상기 Q노드 제어신호에 의해 제5트랜지스터(T5q)가 턴온되며, 상기 제5트랜지스터(T5q)를 통해 저전위 전압(VSS2)이 제3트랜지스터(T3C) 및 상기 풀다운 트랜지스터(Td)로 공급된다.
따라서, 상기 Q노드 제어신호가 상기 풀업 트랜지스터(Tu)로 공급되어 상기 스캔펄스가 출력되는 동안, 상기 풀다운 트랜지스터(Td)는 턴오프되며, 이로 인해, 상기 턴오프 신호는 상기 게이트 라인으로 출력되지 않는다.
그러나, 상기 스캔펄스의 출력이 중단되면, 클럭(CLK)과 연결되어 있는 캐패시터(C_QB)에 의해, 상기 풀다운 트랜지스터(Td)가 주기적으로 턴온되어, 상기 풀다운 트랜지스터(Td)를 통해 저준위 전압(VSS1)을 갖는 상기 턴오프 신호가 상기 게이트 라인으로 출력된다.
또 다른 예로서, 도 10에 도시된 상기 턴오프 신호 제어부(630)에서는, 상기 스캔펄스를 출력시키기 위한 상기 Q노드 제어신호 및 상기 스캔펄스부 트랜지스터(T1)를 턴온시키는 제어신호에 의해, 제7트랜지스터(T7)가 턴온되며, 상기 제7트랜지스터(T7)를 통해 저전위 전압(VSS3)이 상기 풀다운 트랜지스터(Td)로 공급된다.
따라서, 상기 Q노드 제어신호가 상기 풀업 트랜지스터(Tu)로 공급되어 상기 스캔펄스가 출력되는 동안, 상기 풀다운 트랜지스터(Td)는 턴오프되며, 이로 인해, 상기 턴오프 신호는 상기 게이트 라인으로 출력되지 않는다.
그러나, 상기 스캔펄스의 출력이 중단되면, 제6트랜지스터(T6)을 통해 공급된 하이레벨의 신호에 의해 상기 풀다운 트랜지스터(Td)가 턴온되어, 상기 풀다운 트랜지스터(Td)를 통해 저준위 전압(VSS1)을 갖는 상기 턴오프 신호가 상기 게이트 라인으로 출력된다.
도 11은 본 발명에 따른 쉬프트 레지스터에 적용되는 스테이지의 구성을 개략적으로 나타낸 또 다른 예시도로서, 이하의 설명 중, 도 7에서 설명된 내용과 동일하거나 유사한 내용은 생략되거나 또는 간단히 설명된다.
즉, 도 7 내지 도 10을 참조하여 설명된 상기 스테이지(690)에서는, 상기 Q노드 제어신호의 전하가, 상기 리셋신호를 출력하는 리셋 전원부(Vc2)를 포함하는 상기 Q노드 제어부(620)를 통해 누설되는 경우가 본 발명의 일예로서 설명되었다.
그러나, 상기 Q노드 제어신호는, 상기 스캔펄스 제어부(610)를 통해 누설될 수도 있다.
예를 들어, 상기 스캔펄스 제어부(610)가 이전 스테이지로부터 출력된 신호, 즉, 스캔펄스(또는 캐리신호)를 이용하여, 상기 Q노드 제어신호를 발생시키는 경우, 상기 Q노드 제어신호가 상기 이전 스테이지로 누설될 수도 있다.
즉, 도 11에 도시된 바와 같이, 상기 스캔펄스 제어부(610)가 이전 스테이지로부터 출력된 신호들(Prev1, Prev2)을 이용하여, 상기 Q노드 제어신호를 생성하는 경우, 상기 스캔펄스가 출력되는 동안, 상기 Q노드 제어신호가 상기 이전 스테이지로 출력될 수도 있다.
이를 방지하기 위해, 상기 스캔펄스 제어부(610)는, 상기 Q노드 제어부(620)와 유사한 형태로 구성될 수 있다.
이 경우, 상기 스캔펄스 제어부(610)는, 상기 Q노드와 연결되어 있으며, 게이트 단자가 제1제어신호 공급부(Prev1)와 연결되어 있는 제1트랜지스터(T1), 제2제어신호 공급부(Prev2)와 상기 제1트랜지스터(T1) 사이에 연결되어 있으며, 게이트 단자가 상기 제1캐리신호 공급부(Prev1)와 연결되어 있는 제2트랜지스터(T2) 및 상기 제1트랜지스터(T1)와 상기 제2트랜지스터(T2)의 연결단자를 통해 제3제어신호 공급부(V3)와 연결되어 있으며, 게이트 단자가 상기 Q노드와 연결되어 있는 제3트랜지스터(T3)를 포함할 수 있다.
상기 제1트랜지스터 내지 상기 제3트랜지스터(T1 to T3)의 동작 방법 및 기능은, 도 7을 참조하여 설명된 상기 제1트랜지스터 내지 상기 제3트랜지스터(Tc1 to Tc3)의 동작 방법 및 기능과 동일하다.
여기서, 상기 제1제어신호 공급부(Prev1) 및 상기 제2제어신호 공급부(Prev2)로 공급되는 상기 제1제어신호 및 상기 제2제어신호는, 동일한 스테이지로부터 출력된 신호일 수도 있으며, 또는 서로 다른 스테이지로부터 출력된 신호일 수도 있다.
한편, 본 발명의 일예로, 도 7 내지 도 11에 도시된 회로들에서, 로우(Low) 레벨의 로직을 구현하기 위해 사용되는 저전위 전압인 VSS, VSS1, VSS2, VSS3, VSSb 등의 방전용 전압은, 서로 같을 수도 있고, 서로 다를 수도 있다. 또한, 상기 방전용 전압들이 서로 같은 경우, 상기 방전용 전압들은 동일한 전원 라인을 통해 상기 회로들에 공급될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러
600 : 쉬프트 레지스터 690 : 스테이지

Claims (10)

  1. 패널에 형성된 게이트 라인과 연결되어 있는 스테이지를, 복수 개 포함하고,
    상기 스테이지들 각각은,
    스캔펄스 또는 턴오프 신호를 발생하는 스캔신호부;
    상기 스캔펄스를 발생시키기 위한 Q노드 제어신호를 발생시키는 스캔펄스 제어부;
    상기 스캔펄스 제어부에서 발생된 상기 Q노드 제어신호가 상기 스캔신호부와 연결되어 있는 Q노드에 공급되는 동안, 상기 Q노드 제어신호가 외부로 누설되는 것을 차단하기 위한 Q노드 조절부; 및
    상기 스캔신호부에서 상기 스캔펄스가 발생되지 않을 때, 상기 턴오프 신호를 발생시키기 위한 Qb노드 제어신호를, Qb노드를 통해 상기 스캔신호부로 전송하기 위한 턴오프 신호 제어부를 포함하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 Q노드 조절부는,
    상기 스캔신호부를 리셋시킬 수 있는 리셋신호를 출력하는 리셋 전원부와, 상기 Q노드 사이에 연결되어 있는 것을 특징으로 하는 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    상기 Q노드 조절부는,
    상기 Q노드 제어신호가 상기 Q노드에 공급되는 동안, 상기 Q노드와 상기 리셋 전원부를 차단시키는 것을 특징으로 하는 쉬프트 레지스터.
  4. 제 1 항에 있어서,
    상기 Q노드 조절부는,
    상기 스캔펄스의 출력을 차단하기 위해, 제1제어신호 공급부로부터 공급되는 제1제어신호에 따라, 제2제어신호 공급부로부터 공급되는 제2제어신호를 상기 스캔신호부로 전송하는 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 4 항에 있어서,
    상기 Q노드 조절부는,
    상기 Q노드 제어신호가 상기 Q노드에 공급되는 동안, 제3제어신호 공급부로부터 공급되는 제3제어신호에 따라, 상기 Q노드와 상기 제2제어신호 공급부를 차단시키는 것을 특징으로 하는 쉬프트 레지스터.
  6. 제 1 항에 있어서,
    상기 Q노드 조절부는,
    상기 Q노드와 연결되어 있으며, 게이트 단자가 제1제어신호 공급부와 연결되어 있는 제1트랜지스터;
    제2제어신호 공급부와 상기 제1트랜지스터 사이에 연결되어 있으며, 게이트 단자가 상기 제1제어신호 공급부와 연결되어 있는 제2트랜지스터; 및
    상기 제1트랜지스터와 상기 제2트랜지스터의 연결단자 및 제3제어신호 공급부와 연결되어 있으며, 게이트 단자가 상기 Q노드와 연결되어 있는 제3트랜지스터를 포함하는 쉬프트 레지스터.
  7. 제 6 항에 있어서,
    상기 Q노드 조절부는,
    상기 Q노드 제어신호가 상기 Q노드에 공급되는 동안, 상기 제1제어신호와 상기 제3제어신호를 이용하여, 상기 제1트랜지스터를 턴오프시키는 것을 특징으로 하는 쉬프트 레지스터.
  8. 제 6 항에 있어서,
    상기 Q노드 조절부는,
    상기 스캔펄스의 출력을 차단하기 위해, 상기 제1제어신호와 상기 제3제어신호를 이용하여, 상기 제1트랜지스터와 상기 제2트랜지스터를 턴온시켜, 상기 Q노드와 상기 제2제어신호 공급부를 연결시키는 것을 특징으로 하는 쉬프트 레지스터.
  9. 제 1 항에 있어서,
    상기 Q노드 조절부는,
    적어도 세 개 이상의 제어신호를 이용하여, 상기 스캔펄스가 출력될 때는 상기 Q노드 제어신호가 외부로 누출되는 것을 차단하며, 상기 턴오프 신호가 출력되는 타이밍에는 상기 스캔펄스의 출력을 차단하기 위한 리셋신호를 상기 스캔신호부로 전송하는 것을 특징으로 하는 쉬프트 레지스터.
  10. 제 1 항에 있어서,
    상기 스캔펄스 제어부가 이전 스테이지로부터 출력된 신호를 이용하여, 상기 Q노드 제어신호를 발생시키는 경우, 상기 스캔펄스 제어부는, 상기 Q노드 제어신호가 상기 스캔신호부로 전송될 때, 상기 Q노드 제어신호가 상기 이전 스테이지로 누설되는 것을 차단하는 것을 특징으로 하는 쉬프트 레지스터.
KR1020130106740A 2013-09-05 2013-09-05 쉬프트 레지스터 KR102147645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130106740A KR102147645B1 (ko) 2013-09-05 2013-09-05 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130106740A KR102147645B1 (ko) 2013-09-05 2013-09-05 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20150028403A true KR20150028403A (ko) 2015-03-16
KR102147645B1 KR102147645B1 (ko) 2020-08-27

Family

ID=53023270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130106740A KR102147645B1 (ko) 2013-09-05 2013-09-05 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR102147645B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160135456A (ko) * 2015-05-18 2016-11-28 엘지디스플레이 주식회사 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치
KR20170072407A (ko) * 2015-12-16 2017-06-27 엘지디스플레이 주식회사 유기발광 표시장치와 그의 열화 센싱 방법
KR20170079769A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 Oled용 발광 제어 드라이버
KR20170079775A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치
US10121439B2 (en) 2016-01-04 2018-11-06 Samsung Display Co., Ltd. Display device and gate driving circuit
KR20180136684A (ko) * 2017-06-15 2018-12-26 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
US10424256B2 (en) 2015-12-31 2019-09-24 Lg Display Co., Ltd. Display device, gate driving circuit, and driving method thereof
WO2020177245A1 (zh) * 2019-03-05 2020-09-10 深圳市华星光电技术有限公司 Goa电路及液晶显示面板
KR20220001224A (ko) * 2020-06-29 2022-01-05 호서대학교 산학협력단 스캔 구동회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060106634A (ko) * 2005-03-30 2006-10-12 미쓰비시덴키 가부시키가이샤 시프트 레지스터 회로
KR20130005097A (ko) * 2011-07-05 2013-01-15 엘지디스플레이 주식회사 게이트 구동회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060106634A (ko) * 2005-03-30 2006-10-12 미쓰비시덴키 가부시키가이샤 시프트 레지스터 회로
KR20130005097A (ko) * 2011-07-05 2013-01-15 엘지디스플레이 주식회사 게이트 구동회로

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160135456A (ko) * 2015-05-18 2016-11-28 엘지디스플레이 주식회사 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치
KR20170072407A (ko) * 2015-12-16 2017-06-27 엘지디스플레이 주식회사 유기발광 표시장치와 그의 열화 센싱 방법
KR20170079769A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 Oled용 발광 제어 드라이버
KR20170079775A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치
US10424256B2 (en) 2015-12-31 2019-09-24 Lg Display Co., Ltd. Display device, gate driving circuit, and driving method thereof
US10121439B2 (en) 2016-01-04 2018-11-06 Samsung Display Co., Ltd. Display device and gate driving circuit
KR20180136684A (ko) * 2017-06-15 2018-12-26 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
US10679564B2 (en) 2017-06-15 2020-06-09 Lg Display Co., Ltd. Shift register and display apparatus including the same
WO2020177245A1 (zh) * 2019-03-05 2020-09-10 深圳市华星光电技术有限公司 Goa电路及液晶显示面板
KR20220001224A (ko) * 2020-06-29 2022-01-05 호서대학교 산학협력단 스캔 구동회로

Also Published As

Publication number Publication date
KR102147645B1 (ko) 2020-08-27

Similar Documents

Publication Publication Date Title
US10074329B2 (en) Shift register
KR102147645B1 (ko) 쉬프트 레지스터
US8194817B2 (en) Shift register circuit
US9905311B2 (en) Shift register circuit, drive circuit, and display device
US11183123B2 (en) Gate driving circuit and display panel including the same
KR102120070B1 (ko) 표시장치 및 그 구동방법
KR101749756B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
US10923064B2 (en) Scanning signal line drive circuit and display device equipped with same
KR20140064319A (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR20140033139A (ko) 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법
KR102266207B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR102264274B1 (ko) 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치
EP3742424A1 (en) Shift register, driving method therefor and gate drive circuit
KR102290820B1 (ko) 게이트 구동부와 이를 포함한 표시장치
KR102587875B1 (ko) Oled용 발광 제어 드라이버
KR102634178B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102600691B1 (ko) Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치
US10783822B2 (en) Transfer circuit, shift register, gate driver, display panel, and flexible substrate
KR102402607B1 (ko) 게이트 드라이버 및 이를 이용한 표시장치
KR20150117022A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
US20190221164A1 (en) Transfer circuit, shift register, gate driver, display panel, and flexible substrate
KR20150102633A (ko) 쉬프트 레지스터
KR102408208B1 (ko) 표시패널 및 이를 이용한 표시장치
KR20210080960A (ko) 게이트 구동 회로 및 이를 포함하는 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant