TWI529682B - A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line - Google Patents

A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line Download PDF

Info

Publication number
TWI529682B
TWI529682B TW101116965A TW101116965A TWI529682B TW I529682 B TWI529682 B TW I529682B TW 101116965 A TW101116965 A TW 101116965A TW 101116965 A TW101116965 A TW 101116965A TW I529682 B TWI529682 B TW I529682B
Authority
TW
Taiwan
Prior art keywords
node
signal
potential
terminal
output
Prior art date
Application number
TW101116965A
Other languages
English (en)
Other versions
TW201250654A (en
Inventor
Shinya Tanaka
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201250654A publication Critical patent/TW201250654A/zh
Application granted granted Critical
Publication of TWI529682B publication Critical patent/TWI529682B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/02—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes by tracing or scanning a light beam on a screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

掃描信號線驅動電路、具備其之顯示裝置、及掃描信號線之驅動方法
本發明係關於掃描信號線驅動電路、具備其之顯示裝置、及掃描信號線之驅動方法，尤其係關於單片化較佳之掃描信號線驅動電路、具備其之顯示裝置、及利用該掃描信號線驅動電路之掃描信號線之驅動方法。
先前，用以驅動液晶顯示裝置之閘極線(掃描信號線)之閘極驅動器(掃描信號線驅動電路)多在構成液晶面板之基板周邊部作為IC(Integrated Circuit：積體電路)予以搭載。但近年來，於基板上直接形成閘極驅動器正逐漸增多。如此之閘極驅動器稱作「單片閘極驅動器」等。
具備單片閘極驅動器之液晶顯示裝置中，自先前以來，係採用使用非晶質矽(a-Si)之薄膜電晶體(以下稱作「a-SiTFT」)作為驅動元件。但近年來，已開始採用使用微結晶矽(μc-Si)之薄膜電晶體(以下稱作「μc-SiTFT」)或使用氧化物半導體(例如IGZO)之薄膜電晶體作為驅動元件。以下，將使用IGZO之薄膜電晶體稱作「IGZOTFT」。該等μc-SiTFT及IGZOTFT比a-SiTFT移動度高。因此，藉由採用μc-SiTFT或IGZOTFT作為驅動元件，而可實現液晶顯示裝置之框緣面積之縮小及高精度化。
但主動矩陣型液晶顯示裝置之顯示部包含複數條源極線(影像信號線)、複數條閘極線、於該等複數條源極線與複數條閘極線之交叉點分別對應設置之複數個像素形成部。 該等像素形成部藉由配置成矩陣狀而構成像素陣列。各像素形成部包含在通過對應之交叉點之閘極線上連接有閘極端子，且在通過該交叉點之源極線上連接有源極端子之薄膜電晶體(開關元件)；及用以保持像素電壓之像素電容等。主動矩陣型液晶顯示裝置上又設有上述閘極驅動器，與用以驅動源極線之源極驅動器(影像信號線驅動電路)。
顯示像素電壓值之影像信號藉由源極線傳達，但各源極線無法一次(同時)傳達顯示複數列之像素電壓值之影像信號。因此，影像信號向配置成矩陣狀之上述像素形成部內之像素電容之寫入(充電)係依每1行依次進行。因此，以複數條閘極線每特定期間依次選擇之方式，閘極驅動器由含複數段之位移暫存器構成。位移暫存器之各段成為將顯示在各時間點下成2個狀態(第1狀態及第2狀態)中任一狀態之該狀態之信號(以下稱作「狀態信號」)作為掃描信號輸出之雙穩定電路。然後，從位移暫存器內之複數個雙穩定電路依次輸出有效之掃描信號，藉此如上述，影像信號向像素電容之寫入係以每1行依次進行。
如此之雙穩定電路藉由上述a-SiTFT、μc-SiTFT或IGZOTFT等元件構成。但關於該等電晶體，一般已知閾值係隨動作時間變動。圖16係n通道型電晶體之Id-Vgs特性圖。另，Id表示汲極電流，Vgs表示閘極-源極間電壓。圖中之實線表示閾值變動前之特性，虛線表示閾值變動後之特性。如圖16所示，隨著動作時間而閾值朝正方向變動。尤其該閾值變動係由限制掃描信號之輸出之電晶體產生 時，如圖17所示，掃描信號變弱。另，圖中實線表示閾值變動前之掃描信號，虛線表示閾值變動後之掃描信號。
與本申請發明相關之專利文獻1中，如圖18所示，揭示有各段係由上拉部171、下拉部172、上拉驅動部173、第1下拉驅動部174及第2下拉驅動部175構成之位移暫存器。上述上拉部171由電晶體M1構成。上述下拉部172由電晶體M2構成。上述上拉驅動部173由電容器C及電晶體M3~M5構成。上述第1下拉驅動部174係作為反相器由電晶體M6及M7構成。上述第2下拉驅動部175係作為控制第1反相器之第2反相器由電晶體M8及M9構成。第2下拉驅動部175之輸出對第1下拉驅動部174中連接於VON側之電晶體M6之閘極端子輸入。藉由如此構成可使第1下拉驅動部174中電晶體M6及M7之通道寬度之差異最小化，因此可防止於電晶體M6流動過電流。因此可防止電晶體M6之劣化。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2004-103226號公報
但上述專利文獻1記載之構成中，無法抑制因電晶體之閾值變動所致之掃描信號線變弱。
因此，本發明之目的係提供一種抑制掃描信號變弱之掃描信號線驅動電路、具備其之顯示裝置、及用以抑制掃描 信號變弱之掃描信號線之驅動方法。
本發明之第1態樣係一種掃描信號線驅動電路，其特徵在於，其係週期性驅動複數個掃描信號線者，且包含：位移暫存器，其包含互相串接連接之複數個雙穩定電路，且基於週期性重複從外部輸入之導通位準與斷開位準之時鐘信號，使前述複數個雙穩定電路之輸出信號依次有效，各雙穩定電路具有：驅動部，其具有第1節點，基於設定信號使該第1節點之電位變化；及輸出部，其連接於前述第1節點，於前述第1節點之電位為前述導通位準時，基於前述時鐘信號輸出有效之前述輸出信號；最前段之雙穩定電路之前述設定信號係於掃描開始之時序時成導通位準之起始脈衝信號；最前段以外之雙穩定電路之前述設定信號係該雙穩定電路之前段之雙穩定電路之輸出信號；前述輸出部具有輸出控制用開關元件，其控制端子與前述第1節點連接，並於一導通端子賦予前述時鐘信號，且另一導通端子與用以輸出前述輸出信號之輸出節點連接；前述驅動部包含第1節點位準下降用開關元件，其在前述複數個雙穩定電路之所有輸出信號成非有效之垂直消隱期間中之特定期間即控制期間，於控制端子被賦予電位成 前述導通位準之控制信號，且一導通端子與前述第1節點連接，於至少前述控制期間，於另一導通端子被賦予成為電位低於前述斷開位準之位準下降電位之位準下降信號。
本發明之第2態樣之特徵在於，於本發明之第1態樣中，前述時鐘信號包含相位互相僅偏移1水平掃描期間之第1時鐘信號及第2時鐘信號，於前述輸出控制用開關元件之前述一導通端子被賦予前述第1時鐘信號；前述驅動部進而包含：第2節點；第2節點導通時第1節點關閉用開關元件，其控制端子與前述第2節點連接，一導通端子與前述第1節點連接，且於另一導通端子被賦予前述導通位準之電位；第2節點變動用開關元件，其基於前述第2時鐘信號，使前述第2節點之電位變化；第1時鐘信號導通時第2節點關閉用開關元件，其於控制端子被賦予前述第1時鐘信號，一導通端子與前述第2節點連接，並於另一導通端子被賦予前述斷開位準之電位。
本發明之第3態樣之特徵在於：於本發明之第2態樣中，於前述控制期間，停止向前述複數個雙穩定電路供給前述第1時鐘信號及前述第2時鐘信號。
本發明之第4態樣之特徵在於：於本發明之第3態樣中，前述驅動部進而包含控制期間第2節點關閉用開關元件，其於控制端子被賦予前述控制信號，一導通端子與前 述第2節點連接，且於另一導通端子被賦予前述斷開位準之電位。
本發明之第5態樣之特徵在於：於本發明之第2態樣中，前述驅動部進而包含第1時鐘位準下降用開關元件，其於控制端子被賦予前述控制信號，於一導通端子連接前述第1時鐘信號導通時第2節點關閉用開關元件之前述控制端子，並於另一導通端子被賦予前述位準下降信號。
本發明之第6態樣之特徵在於：於本發明之第5態樣中，於前述控制期間，停止向前述複數個雙穩定電路供給前述第1時鐘信號，且用以接收前述第1時鐘信號之各雙穩定電路之端子成高阻抗狀態。
本發明之第7態樣之特徵在於：於本發明之第2態樣中，前述驅動部進而包含第2時鐘位準下降用開關元件，其於控制端子被賦予前述控制信號，於一導通端子連接前述第2節點變動用開關元件之前述控制端子及前述一導通端子，並於另一導通端子被賦予前述位準下降信號。
本發明之第8態樣之特徵在於：於本發明之第7態樣中，於前述控制期間，停止前述第2時鐘信號向前述複數個雙穩定電路之供給，且用以接收前述第2時鐘信號之各雙穩定電路之端子成為高阻抗狀態。
本發明之第9態樣之特徵在於：於本發明之第1態樣中，前述驅動部進而包含第1節點開啟用開關元件，其係基於前述設定信號，使前述第1節點之電位變化為前述導通位準。
本發明之第10態樣之特徵在於：於本發明之第1態樣中，前述驅動部進而包含設定時第2節點關閉用開關元件，其控制端子與前述第1節點連接，一導通端子與前述第2節點連接，且於另一導通端子被賦予前述斷開位準之電位。
本發明之第11態樣之特徵在於：於本發明之第1態樣中，前述輸出部進而包含電容元件，其一端與前述輸出控制用開關元件之控制端子連接，另一端與前述輸出節點連接。
本發明之第12態樣之特徵在於：於本發明之第1態樣中，前述驅動部進而包含重設時第1節點關閉用開關元件，其於控制端子被賦予具有該驅動部之雙穩定電路之後段之雙穩定電路之輸出信號即重設信號，於一導通端子與前述第1節點連接，並於另一導通端子被賦予前述斷開位準之電位；前述輸出部進而包含輸出節點關閉用開關元件，其於控制端子被賦予前述重設信號，於一導通端子與前述輸出節點連接，並於另一導通端子被賦予前述斷開位準之電位。
本發明之第13態樣係提供一種顯示裝置，其特徵為包含：配置有複數個掃描信號線之顯示部；週期性驅動前述複數個掃描信號線之掃描信號線驅動 電路；及對前述掃描信號線驅動電路賦予週期性重複導通位準與斷開位準之時鐘信號之顯示控制電路；前述掃描信號線驅動電路包含位移暫存器，其具有互相串接連接之複數個雙穩定電路，且基於前述時鐘信號使前述複數個雙穩定電路之輸出信號依次有效；各雙穩定電路包含：驅動部，其具有第1節點，且基於設定信號使該第1節點之電位變化；及輸出部，其連接於前述第1節點，且於前述第1節點之電位為前述導通位準時，基於前述時鐘信號輸出有效之前述輸出信號；最前段之雙穩定電路之前述設定信號係於各垂直掃描期間之開始時序成導通位準之起始脈衝信號；最前段以外之雙穩定電路之前述設定信號係該雙穩定電路之前段之雙穩定電路之輸出信號；前述輸出部具有輸出控制用開關元件，其控制端子與前述第1節點連接，且於一導通端子被賦予前述時鐘信號，於另一導通端子與用以輸出前述輸出信號之輸出節點連接；前述驅動部具有第1節點位準下降用開關元件，其在前述複數個雙穩定電路之所有輸出信號成為非有效之垂直消隱期間中之特定期間即控制期間，於控制端子被賦予電位成前述導通位準之控制信號，於一導通端子與前述第1節 點連接，於至少前述控制期間，於另一導通端子被賦予成為比前述斷開位準更低之電位即位準下降電位之位準下降信號。
本發明之第14態樣之特徵在於：於本發明之第13態樣中，前述顯示部與前述掃描信號線驅動電路係一體形成。
本發明之第15態樣係提供一種複數個掃描信號線之驅動方法，其特徵在於其係由具備位移暫存器之掃描信號線驅動電路驅動複數個掃描信號線之驅動方法，該位移暫存器包含互相串接連接之複數個雙穩定電路，基於週期性重複從外部輸入之導通位準與斷開位準之時鐘信號，使前述複數個雙穩定電路之輸出信號依次有效，且該方法包含：基於各雙穩定電路所接收之設定信號，使各雙穩定電路所具有之第1節點之電位產生變化之步驟；及於前述第1節點之電位為前述導通位準時，基於前述時鐘信號輸出有效之前述輸出信號之步驟；各雙穩定電路具有輸出控制用開關元件，其控制端子與前述第1節點連接，並於一導通端子被賦予，且於另一導通端子與用以輸出前述輸出信號之輸出節點連接；最前段之雙穩定電路所接收之前述設定信號係於掃描開始之時序成導通位準之起始脈衝信號；最前段以外之雙穩定電路所接收之前述設定信號係該雙穩定電路之前段之雙穩定電路之輸出信號；使前述第1節點之電位產生變化之步驟至少包含下述步 驟：在前述複數個雙穩定電路之所有輸出信號成非有效之垂直消隱期間中之特定期間即控制期間，使前述第1節點之電位成為低於前述斷開位準之電位的位準下降電位。
根據本發明之第1態樣，於上述垂直消隱期間所含之控制期間，輸出控制用開關元件係以低於先前之電壓驅動。因此，該輸出控制用開關元件之向控制端子之壓力比先前降低。藉此抑制該輸出用開關元件之閾值變動，因此可抑制雙穩定電路之輸出信號的掃描信號變弱。
根據本發明之第2態樣，利用第2節點之電位控制第1節點之電位時，用以輸出有效之輸出信號之期間以外，對應於第1時鐘信號之逆相的第2時鐘信號之變動而使第2節點之電位變化。因此，於用以輸出有效之輸出信號之期間以外，抑制因第1時鐘信號之電位變動所致之第1節點之電位變動。藉此可謀求電路動作之穩定化。
根據本發明之第3態樣，於垂直消隱期間所含之控制期間，停止時鐘信號向雙穩定電路之供給。因此應以低於先前之電壓被驅動之開關元件更確實地以低於先前之電壓被驅動。
根據本發明之第4態樣，於垂直消隱期間所含之控制期間，第2節點之電位確實維持在斷開位準。因此，第2節點導通時第1節點關閉用開關元件確實成斷開狀態。藉此，輸出控制用開關元件確實以低於先前之電壓被驅動，因此輸出控制用開關元件之向控制端子之壓力確實地被降低。 因此，確實抑制第2節點導通時第1節點關閉用開關元件之閾值變動，因此可確實抑制雙穩定電路之輸出信號掃描信號變弱。
根據本發明之第5態樣，第1時鐘信號導通時第2節點關閉用開關元件以低於先前之電壓被驅動。因此，第1時鐘信號導通時第2節點關閉用開關元件之向控制端子之壓力比先前降低。藉此，抑制該第1時鐘信號導通時第2節點關閉用開關元件之閾值變動，因此更正確抑制第2節點導通時第1節點關閉用開關元件。因此可謀求電路動作之穩定化。
根據本發明之第6態樣，於垂直消隱期間所含之控制期間，停止第1時鐘信號向複數個雙穩定電路之供給，且用以接收第1時鐘信號之各雙穩定電路之端子成高阻抗狀態。因此，第1時鐘信號導通時第2節點關閉用開關元件更確實地以低於先前之電壓被驅動。藉此，該第1時鐘信號導通時第2節點關閉用開關元件之向控制端子之壓力更確實比先前降低。因此，更確實地抑制該第1時鐘信號導通時第2節點關閉用開關元件之閾值變動。
根據本發明之第7態樣，第2節點變動用開關元件以低於先前之電壓被驅動。因此，該第2節點變動用開關元件之向控制端子之壓力比先前降低。藉此，抑制該第2節點變動用開關元件之閾值變動，因此更正確地抑制該第2節點導通時第1節點關閉用開關元件。因此可謀求電路動作之穩定化。
根據本發明之第8態樣，於垂直消隱期間所含之控制期間，停止向複數個雙穩定電路供給第2時鐘信號，且用以接收第2時鐘信號之各雙穩定電路之端子成高阻抗狀態。因此，第2節點變動用開關元件更確實地以低於先前之電壓被驅動。藉此，該第2節點變動用開關元件之向控制端子之壓力更確實地比先前降低。因此更確實抑制該第2節點變動用開關元件之閾值變動。
根據本發明之第9態樣，使用第1節點開啟用開關元件，可使第1節點確實成高位準。
根據本發明之第10態樣，若設定信號之電位成導通位準，則第2節點之電位成斷開位準。因此，第2節點導通時第1節點關閉用開關元件成斷開狀態，因此可藉由設定信號使第1節點之電位確實成導通位準。
根據本發明之第11態樣，可確實保持第1節點之電位。
根據本發明之第12態樣，雙穩定電路之輸出信號成有效後，可使第1節點及輸出節點之各電位確實成斷開位準。
根據本發明之第13態樣，顯示裝置中，可發揮與本發明之第1態樣相同之效果。
根據本發明之第14態樣，可縮小顯示裝置之框緣面積。
根據本發明之第15態樣，掃描信號線之驅動方法中，可發揮與本發明之第1態樣相同之效果。
以下，一面參照附圖，針對本發明之實施形態進行說明。另，以下說明中，薄膜電晶體之閘極端子相當於控制 端子，汲極端子相當於一導通端子，源極端子相當於另一導通端子。又，以設於雙穩定電路內之薄膜電晶體全部為n通道型者進行說明。
<1.第1實施形態> <1.1全體構成及動作>
圖1係顯示本發明之第1實施形態之主動矩陣型液晶顯示裝置之全體構成之方塊圖。如圖1所示，該液晶顯示裝置包含電源100、DC/DC變頻器110、顯示控制電路200、源極驅動器(影像信號線驅動電路)300、閘極驅動器(掃描信號線驅動電路)400、共通電極驅動電路500及顯示部600。另，閘極驅動器400使用非晶質矽、多結晶矽、微結晶矽、或氧化物半導體(例如IGZO)等，形成於包含顯示部600之顯示面板上。即，本實施形態中，閘極驅動器400與顯示部600形成於同一基板(構成液晶面板之2塊基板中一基板的陣列基板)上。藉此可縮小液晶顯示裝置之框緣面積。
於顯示部600上形成有含n條源極線(影像信號線)SL1~SLn、m條閘極線(掃描信號線)GL1~GLm、與該等源極線SL1~SLn及閘極線之交叉點分別對應而設之m×n個像素形成部之像素電路。上述複數個像素形成部藉由配置成矩陣狀而構成像素像素陣列。各像素形成部包含：薄膜電晶體80，其係在通過對應之交叉點之閘極線上連接閘極端子，且在通過該交叉點之源極線上連接源極端子之開關元件；像素電極，其與該薄膜電晶體80之汲極端子連接；共 通電極Ec，其係在上述複數個像素形成部上共通設置之對向電極；液晶層，其夾持於上述複數個像素形成部中共通設置之像素電極與共通電極Ec之間。而且，藉由由像素電極與共通電極Ec形成之液晶電容構成像素電容Cp。另，一般像素電容Cp上應確實保持電壓，而與液晶電容並列設置之輔助電容，但輔助電容與本發明無直接關係，因此省略其說明及圖示。
電源100對DC/DC變頻器110、顯示控制電路200及共通電極驅動電路500供給特定之電源電壓。DC/DC變頻器110由電源電壓生成用以使源極驅動器300及閘極驅動器400動作之特定之直流電壓，將其供給於源極驅動器300及閘極驅動器400。共通電極驅動電路500對共通電極Ec供給特定電位Vcom。
顯示控制電路200接收從外部發送之影像信號DAT與水平同步信號及垂直同步信號等之時序信號群TG，並輸出數位影像信號DV、用以控制顯示部600之圖像顯示之源極起始脈衝信號SSP、源極時鐘信號SCK、鎖存選通信號(latch strobe signal)LS、閘極起始脈衝信號GSP、閘極時鐘信號GCK及控制信號CT。閘極時鐘信號GCK之高位準側之電位成Vdd，低位準側之電位成Vss。
源極驅動器300接收從顯示控制電路200輸出之數位影像信號DV、源極起始脈衝信號SSP、源極時鐘信號SCK、及鎖存選通信號LS，並對源極線SL1~SLn分別施加影像信號SS1(1)~SS(n)。
閘極驅動器400基於從顯示控制電路200輸出之閘極起始脈衝信號GSP、閘極時鐘信號GCK及控制信號CT，以1垂直掃描期間為週期，分別向閘極線GL1~GLm施加重複有效之掃描信號GOUT(1)~GOUT(m)。另，針對該閘極驅動器400之詳情之說明後述。
如上述，藉由對源極線SL1~SLn分別施加影像信號SS(1)~SS(n)，對閘極線GL1~GLm分別施加掃描信號GOUT(1)~GOUT(m)，並基於從外部發送之圖像信號DAT將圖像顯示於顯示部600。
<1.2閘極驅動器之構成及動作>
圖2係用以說明本實施形態之閘極驅動器400之構成之方塊圖。如圖2所示，閘極驅動器400由包含m個(段)雙穩定電路40(1)~40(m)、及1個(段)虛設用雙穩定電路40(m+1)(以下稱作「虛設段」)之位移暫存器410與時鐘控制電路420構成。時鐘控制電路420係用以控制向暫存器410供給閘極時鐘信號GCK之電路。即，其係接收閘極時鐘信號GCKf及控制信號CT，將使該閘極時鐘信號GCK停止一部分期間之信號的閘極時鐘信號GCKc(以下稱作「控制後閘極時鐘信號」)供給於位移暫存器410。該閘極時鐘信號GCK包含2相之時鐘信號GCK1(以下稱作「第1閘極時鐘信號」)及時鐘信號GCK2(以下稱作「第2閘極時鐘信號」)。該等第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之相位互相僅偏差1水平掃描期間，且均為僅2水平掃描期間中之1水平掃描期間成高位準(Vdd電位)之狀態。另，針對該 時鐘控制電路420之詳情後述。
於顯示部600如上述形成有m列×n行像素矩陣，以與該等像素矩陣之各列以1對1對應之方式在各段設有上述雙穩定電路。該雙穩定電路輸出在各時間點成為2個狀態(第1狀態及第2狀態)中之任一狀態而顯示該狀態之信號(以下稱作「狀態信號」)。本實施形態中，若雙穩定電路成第1狀態，則從該雙穩定電路輸出高位準(導通位準)之狀態信號，若雙穩定電路成第2狀態，則從該雙穩定電路輸出低位準(斷開位準)之狀態信號。又，以下將從雙穩定電路輸出高位準之狀態信號而對與該雙位準電路對應之閘極線施加高位準之掃描信號之期間稱作「選擇期間」。
圖3係顯示本實施形態之位移暫存器410之最前段及最後段以外之構成之方塊圖。圖4係顯示本實施形態之位移暫存器410之最前段側之構成之方塊圖。圖5係顯示本實施形態之位移暫存器410之最後段側之構成之方塊圖。另，以下說明中，有時將第x段(x=1~m+1)之雙穩定電路簡稱作「第x段」。如上述，該位移暫存器410包含m個雙穩定電路40(1)~40(m)，與1個虛設用雙穩定電路40(m+1)。圖3顯示第i-2段40(i-2)~第i+1段40(i+1)，圖4顯示第1段40(1)及第2段40(2)，圖5顯示第m-1段40(m-1)及第m段40(m)與虛設段40(m+1)。
各雙穩定電路上設有用以接收時鐘信號CK(以下稱作「第1時鐘信號」)之輸入端子、用以接收時鐘信號CKB(以下稱作「第2時鐘信號」)之輸入端子、用以接收低位準直 流電源電位Vss(該電位之大小亦稱作「Vss電位」)之輸入端子、用以接收設定信號S之輸入端子、用以接收重設信號R之輸入端子、用以接收控制信號CT之輸入端子、用以接收位準下降信號LD之輸入端子、及用以輸出狀態信號Q之輸出端子。
對位移暫存器410賦予2相之時鐘信號GCKc1(以下稱作「控制後第1閘極時鐘信號」)及時鐘信號GCKc2(以下稱作「控制後第2閘極時鐘信號」)，作為控制後閘極時鐘信號GCKc。控制後第1閘極時鐘信號GCKc1及控制後第2閘極時鐘信號GCKc2如圖6所示，成為相位互相僅以1水平掃描期間偏移，均為2水平掃描期間中僅1水平掃描期間成高位準(Vdd電位)之狀態(但，後述之垂直消隱期間除外)。
供給於位移暫存器410之各段(各雙穩定電路)之輸入端子之信號變成如下。另，此處假定i及m為偶數。如圖3~圖5所示，第奇數段上，控制後第1閘極時鐘信號GCKc1作為第1時鐘信號CK供給，控制後第2閘極時鐘信號GCKc2作為第2時鐘信號CKB供給。第偶數段上，控制後第1閘極時鐘信號GCKc1作為第2時鐘信號CKB被供給，控制後第2閘極時鐘信號GCKc2作為第1時鐘信號CK被供給。又，對各段共通地供給低位準直流電源電位Vss、控制信號CT及位準下降信號LD。
從前段輸出之狀態信號Q作為設定信號S供給於對各段，從下一段輸出之狀態信號Q作為重設信號R供給於各段。但閘極起始脈衝信號GSP作為設定信號S供給於第1段 (最前段)40(1)。又，從虛設段40(m+1)輸出之狀態信號作為重設信號R供給於第m段(最後段)40(m)。另，從第m段(最後段)輸出之狀態信號Q作為設定信號S供給於虛設段40(m+1)，自身之狀態信號Q作為重設信號R供給於虛設段40(m+1)。因此，虛設段狀態信號Q成有效之期間，比其他段之狀態信號成有效之期間短。
如上構成中，若作為設定信號S之閘極起始脈衝信號GSP供給於位移暫存器410之第1段40(1)(若閘極起始脈衝信號GSP於掃描開始之時序成高位準)，則基於控制後第1閘極時鐘信號GCKc1及控制後第2閘極時鐘信號GCKc2，閘極起始脈衝信號GSP所含之脈衝(該脈衝包含於從各段輸出之狀態信號Q中)從第1段40(1)向第m段40(m)依次傳送。然後，根據該脈衝之傳送，從第1段40(1)~第m段40(m)分別輸出之狀態信號Q依次成高位準。從該等第1段40(1)~第m段40(m)分別輸出之狀態信號Q作為掃描信號GOUT(1)~GOUT(m)分別供給於閘極線GL1~GLm。另，從第1段40(1)~第m段40(m)分別輸出之狀態信號Q亦可藉由位準移位而提高電壓後，作為掃描信號GOUT(1)~GOUT(m)分別供給於閘極線GL1~GLm。由上述，如圖6所示，每1水平掃描期間依次成高位準(有效)之掃描信號供給於顯示部600內之閘極線。另，針對閘極驅動器400之詳細動作將於後述。
<1.3雙穩定電路之構成>
圖7係顯示本實施形態之各雙穩定電路之構成之電路 圖。如圖7所示，該雙穩定電路係由驅動部31及輸出部32構成。又，於該雙穩定電路上設有10個薄膜電晶體(開關元件)T1~T9及TA、1個電容器(電容元件)C1、6個輸入端子41~44、48及49、低位準直流電源電壓Vss用輸入端子、1個輸出端子(輸出節點)51。此處，對接收設定信號S之輸入端子附加符號41，對接收重設信號R之輸入端子附加符號42，對接收第1時鐘信號CK之輸入端子附加符號43，對接收第2時鐘信號CKB之輸入端子附加符號44，對接收控制信號CT之輸入端子附加符號48，對接收位準下降信號LD之輸入端子附加符號49。又，對輸出狀態信號Q之輸出端子附加符號51。
驅動部31係由8個薄膜電晶體T1、T3~T6、T8、T9及TA與後述之第1節點及第2節點構成。輸出部32係由2個薄膜電晶體T2及T7與1個電容器C1構成。
接著，針對該雙穩定電路內之構成要件間之連接關係進行說明。薄膜電晶體T1之源極端子、薄膜電晶體T2之閘極端子、薄膜電晶體T4之閘極端子、薄膜電晶體T6之汲極端子、薄膜電晶體T8之汲極端子、薄膜電晶體TA之汲極端子及電容器之一端係互相連接。以下，為方便而將該等互相連接之連接點(佈線)稱作「第1節點」。薄膜電晶體T3之源極端子、薄膜電晶體T4之汲極端子、薄膜電晶體T5之汲極端子、薄膜電晶體T8之閘極端子及薄膜電晶體T9之汲極端子係互相連接。以下，為方便而將該等互相連接之連接點(佈線)稱作「第2節點」。對上述第1節點附加符號N1， 對上述第2節點附加符號N2。如此，於驅動部31內設有第1節點N1及第2節點N2。
關於薄膜電晶體T1，閘極端子及汲極端子係與輸入端子41連接(即成二極體連接)，源極端子與第1節點N1連接。關於薄膜電晶體T2，閘極端子與第1節點N1連接，汲極端子與輸入端子43連接，源極端子與輸出端子51連接。關於薄膜電晶體T3，閘極端子及汲極端子與輸入端子44連接(即成二極體連接)，源極端子與第2節點N2連接。關於薄膜電晶體T4，閘極端子與第1節點N1連接，汲極端子與第2節點N2連接，源極端子與直流電源電位Vss用輸入端子連接。關於薄膜電晶體T5，閘極端子與輸入端子43連接，汲極端子與第2節點N2連接，源極端子與直流電源電位Vss用輸入端子連接。關於薄膜電晶體T6，閘極端子與輸入端子42連接，汲極端子與第1節點N1連接，源極端子與直流電源電位Vss用輸入端子連接。關於薄膜電晶體T7，閘極端子與輸入端子42連接，汲極端子與輸出端子51連接，源極端子與直流電源電位Vss用輸入端子連接。關於薄膜電晶體T8，閘極端子與第2節點N2連接，汲極端子與第1節點N1連接，源極端子與直流電源電位Vss用輸入端子連接。關於薄膜電晶體T9，閘極端子與輸入端子48連接，汲極端子與第2節點N2連接，源極端子與直流電源電位Vss用輸入端子連接。對於薄膜電晶體TA，閘極端子與輸入端子48連接，汲極端子與第1節點N1連接，源極端子與輸入端子49連接。對於電容器C1，一端與第1節點連接，另一端與輸 出端子51連接。
接著，針對雙穩定電路之各構成要件之功能進行說明。薄膜電晶體T1在設定信號S之電位成高位準時，使第1節點N1之電位向高位準變化。薄膜電晶體T2在第2節點N2之電位成高位準時，將第1時鐘信號CK之電位供給於輸出端子51。薄膜電晶體T3在第2時鐘信號CKB成高位準時，使第2節點N2之電位向高位準變化。薄膜電晶體T4在第1節點N1之電位成高位準時，使第2節點N2之電位向Vss電位變化。薄膜電晶體T5在第1時鐘信號CK之電位成高位準時，使第2節點N2之電位向Vss電位變化。薄膜電晶體T6在重設信號R之電位成高位準時，使第1節點N1之電位向Vss電位變化。薄膜電晶體T7在重設信號R之電位成高位準時，使輸出端子51之電位向Vss電位變化。薄膜電晶體T8在第2節點N2成高位準時，使第1節點N1之電位向Vss電位變化。薄膜電晶體T9在控制信號CT之電位成高位準時，使第2節點N2之電位向Vss電位變化。薄膜電晶體TA在控制信號CT之電位成高位準時，使第1節點N1之電位向比Vss電位低之位準下降電位Vb(亦將該電位之大小稱作「Vb電位」)變化。電容器C1在連接於該雙穩定電路之閘極線成選擇狀態期間中，發揮作為用以使第1節點之電位維持為高位準之補償電容之功能。
本實施形態中，藉由薄膜電晶體T1實現第1節點開啟用開關元件，藉由薄膜電晶體T2實現輸出控制用開關元件，藉由薄膜電晶體T3實現第2節點變動用開關元件，藉由薄 膜電晶體T4實現設定時第2節點關閉用開關元件，藉由薄膜電晶體T5實現第1時鐘信號導通時第2節點關閉用開關元件，藉由薄膜電晶體T6實現重設時第1節點關閉用開關元件，藉由薄膜電晶體T7實現輸出節點關閉用開關元件，藉由薄膜電晶體T8實現第2節點導通時第1節點關閉用開關元件，藉由薄膜電晶體T9實現控制期間第2節點關閉用開關元件，藉由薄膜電晶體TA實現第1節點位準下降用開關元件。又，藉由電容器C1實現電容元件。又，藉由Vss電位實現斷開位準之電位，藉由Vb電位實現電位低於該斷開位準之位準下降電位。
<1.4雙穩定電路之動作>
圖8係用以說明本實施形態之第i段雙穩定電路40(i)之寫入期間之動作之信號波形圖。另，其他雙穩定電路亦係相同動作，因此省略說明。圖8中，時間點t1至時間點t2之期間相當於選擇期間。以下將緊接選擇期間前之第1水平掃描期間稱作「設定期間」，將緊接選擇期間後之1水平掃描期間稱作「重設期間」。又，將1垂直掃描期間中，從閘極起始脈衝信號GSP上升之時間點(掃描開始時間點)至虛設段掃描信號GOUT(m+1)上升之時間點之期間稱作「寫入期間」。又，將1垂直掃描期間中，從虛設段掃描信號GOUT(m+1)上升之時間點至後續之垂直掃描期間中閘極起始脈衝信號GSP上升之時間點之期間稱作「垂直消隱期間」。該垂直消隱期間係除虛設段40(m+1)以外之雙穩定電路40(1)~40(m)之所有輸出信號成非有效之期間。又，將寫入 期間中之選擇期間、設定期間及重設期間以外之期間稱作「通常動作期間」。
若於設定期間(於時間點t0時)，則設定信號S從低位準向高位準變化。薄膜電晶體T1如圖7所示成二極體連接，因此藉由設定信號S成高位準而薄膜電晶體T1成導通狀態，使電容器C1充電(此處為預先充電)。藉此，第1節點N1之電位從低位準向高位準變化，薄膜電晶體T2成導通狀態。但設定期間第1時鐘信號CK之電位成低位準，因此狀態信號Q之電位維持在低位準。又，此時藉由第2時鐘信號CKB之電位成高位準而薄膜電晶體T3成導通狀態，另一方面，藉由設定信號S成高位準而薄膜電晶體T4成導通狀態。因此，第2節點N2之電位不成為高位準。另，薄膜電晶體T4之導通電阻較好比薄膜電晶體T3之導通電阻充分小。
若於選擇期間(於時間點t1時)，則設定信號S從高位準向低位準變化。藉此，薄膜電晶體T1成斷開狀態。此時，第1節點N1成浮動狀態。於該時間點t1，第1時鐘信號CK之電位從低位準向高位準變化。薄膜電晶體T2之閘極-汲極間存在寄生電容，因此隨著輸入端子43之電位上升，第1節點N1之電位亦上升(啟動(bootstrap)第1節點N1)。其結果，薄膜電晶體T2成完全導通狀態，連接於該雙穩定電路之輸出端子51之閘極線成選擇狀態，因此狀態信號Q之電位上升至充分位準。又，此時第1時鐘信號CK之電位從低位準變化成高位準，藉此電晶體T5成導通狀態。因此第2節點N2之電位確實維持在低位準。
若於重設期間(於時間點t2時)，則第1時鐘信號CK之電位從高位準變化成低位準。於時間點t2薄膜電晶體T2成導通狀態，輸入端子43之電位下降之同時狀態信號Q之電位下降。如此狀態信號Q之電位下降，藉此經由電容器C1第1節點N1之電位亦下降。又，於該期間重設信號R從低位準變化成高位準。因此，薄膜電晶體T6及T7成導通狀態。其結果，重設期間第1節點N1之電位及狀態信號Q之電位下降至低位準。又，於時間點t2，如上述第1節點N1之電位成低位準，且第2時鐘信號CKB之電位成高位準。因此，第2節點N2之電位從低位準變化成高位準。藉此，薄膜電晶體T8成導通狀態，因此第1節點N1之電位確實成低位準。
在通常動作期間(於寫入期間，係時間點t0之前之期間及時間點t3之後之期間)，第1節點N1成浮動狀態。因此，因薄膜電晶體T2之閘極-汲極間之寄生電容之影響，使第1節點N1之電位對應於第1時鐘信號CK之電位變動而變動。但本實施形態中，此時第2節點N2之電位對應第1時鐘信號CK之逆相的第2時鐘信號CKB之電位變動而變化，因此抑制第1節點N1之電位變動。又，在通常動作期間，第2節點N2之電位每1水平掃描期間重複導通位準與斷開位準，藉此薄膜電晶體T8於每1水平掃描期間成導通狀態。因此，在通常動作期間，與第2節點N2之電位總是成高位準之情形相較，薄膜電晶體T8之閘極壓力得以降低。藉此，可抑制該薄膜電晶體T8之閾值變動，且在通常動作期間可將第 1節點之電位維持在低位準。
以上雖針對寫入期間之雙穩定電路之動作進行說明，但對於垂直消隱期間之雙穩定電路之動作，則與垂直消隱期間之閘極驅動器之動作一起描述於下文。
<1.5時鐘控制電路之構成>
圖9係用以說明本實施形態之時鐘控制電路420之構成之電路圖。該時鐘控制電路420從顯示控制電路200接收第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2，分別輸出控制後第1閘極時鐘信號GCKc1及控制後第2閘極時鐘信號GCKc2。
如圖9所示，時鐘控制電路420由第1切換開關60a及第2切換開關60b構成。關於第1切換開關60a，對第1切換端子A賦予第1閘極時鐘信號GCK1，對第2切換端子B賦予直流電源電位Vs，且共通端子C係與位移暫存器410內之各雙穩定電路連接。關於第2切換開關60b，對第1切換端子A賦予第2閘極時鐘信號GCK2，對第2切換端子B賦予直流電源電壓Vss，且共通端子C係與位移暫存器410內之各雙穩定電路連接。第1切換開關60a及第2切換開關60b之切換動作由控制信號CT予以控制。第1切換開關60a及第2切換開關60b以在控制信號CT之電位為斷開位準時選擇切換端子A，為導通位準時選擇切換端子B之方式進行控制。藉由如上構成，僅於後述之控制期間電位固定成Vss電位之第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2分別作為控制後第1閘極時鐘信號GCKc1及控制後第2閘極時鐘信號GCKc2供 給於位移暫存器410。換言之，第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向位移暫存410之供給在後述之控制期間停止。
<1.6垂直消隱期間之閘極驅動器之動作>
圖10係用以說明本實施形態之閘極驅動器之垂直消隱期間之動作之信號波形圖。另，以下為方便說明，分別以符號N1(1)~N1(m+1)表示第1段40(1)~第m+1段40(m+1)之第1節點N1，分別以符號N2(1)~N2(m+1)表示第2節點N2。又，將第1節點N1(1)~N1(m+1)分別稱作「第1段第1節點~第m+1段第1節點」，將第2節點N2(1)~N2(m+1)分別稱作「第1段第2節點~第m+1段第2節點」。又，圖10中將垂直消隱期間例示為9水平掃描期間，但本發明不限於此。
如圖10所示，賦予各段之控制信號CT之電位在寫入期間始終成低位準，在垂直消隱期間僅起始之1水平掃描期間成低位準，其餘期間成高位準。以下，將控制信號CT之電位成高位準之期間(垂直消隱期間中除最初之1水平掃描期間以外之期間)稱作「控制期間」。本實施形態之位準下降信號LD係電位低於直流電源電位Vss之電位Vb。該位準下降信號LD係由DC/DC電容器110生成，並供給於閘極驅動器400。如此，本實施形態中位準下降信號LD為固定電位，但本發明不限於此。位準下降信號LD只要至少在控制期間成Vb電位即可，如圖11所示，位準下降信號LD亦可僅於控制期間成Vb電位，於其他期間則成Vss電位。
如圖10所示，於寫入期間，各段以比前段偏移1水平掃 描期間之時序進行上述動作。若虛設段40(m+1)之掃描信號GOUT(m+1)成高位準，則第m段40(m+1)之掃描信號GOUT(m)成低位準，於寫入期間結束之同時，垂直消隱期間開始。另，如上述，自身之狀態信號Q作為重設信號R賦予虛設段40(m+1)，因此虛設段40(m+1)之掃描信號GOUT(m+1)及第m+1段第1節點成高位準之期間，比其他段之期間短。
於垂直消隱期間之開始時間點，各段之第1節點N1之電位成低位準(Vss電位)。垂直消隱期間，若控制信號CT之電位從低位準向高位準變化(於控制期間時)，則圖7所示之各段薄膜電晶體TA成導通狀態。因此，第1節點N1之電位從原本應維持之Vss電位向低於該Vss電位之Vb電位變化。又，此時薄膜電晶體T9成導通狀態，因此對源極端子供給Vss電位之薄膜電晶體T8成斷開狀態。藉此，確實完成第1節點N1之電位向Vb電位變化之上述動作。又，如上述在控制期間停止時鐘信號向雙穩定電路之供給。更詳言之，各雙穩定電路所接收之第1時鐘信號CK及第2時鐘信號CKB之電位成低位準(Vss電位)。因此，更確實完成第1節點N1之電位變化成Vb電位之上述動作。藉由如上動作，本實施形態中，於控制期間，第1節點N1之電位成低於Vss電位之Vb電位。
若垂直消隱期間結束，則控制信號CT從高位準變化成低位準，因此薄膜電晶體TA及T9成斷開狀態。又，重新開始第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向 位移暫存器410之供給。於第1段40(1)，在垂直掃描期間開始時間點設定信號之電位成高位準，因此第1節點N1之電位向高位準變化。於第2段40(2)，自垂直掃描期間開始時間點起之1水平掃描期間後設定信號之電位成高位準，因此第1節點N1之電位向高位準變化。於第1段40(1)以外之第奇數段，在垂直掃描期間開始時間點第2時鐘信號CKB之電位成高位準，因此藉由薄膜電晶體T8成導通狀態因而第1節點N1之電位向Vss電位變化。於第2段以外之第偶數段，自垂直掃描期間開始起1水平掃描期間後，第2時鐘信號CKB成高位準，因此藉由薄膜電晶體T8成導通狀態而第1節點N1之電位向Vss電位變化。
<1.7效果>
根據本實施形態，於垂直消隱期間所含之控制期間，薄膜電晶體T2以低於先前之閘極電壓被驅動。因此，薄膜電晶體T2之閘極壓力比先前降低。藉此，由於用以控制輸出之薄膜電晶體T2之閾值變動受到抑制，因此可抑制掃描信號變弱。藉由如此抑制掃描信號變弱，故而液晶顯示裝置之顯示品質提高。
另，上述例中，雖在各段設有控制期間用以使第2節點N2之電位向Vss電位變化之薄膜電晶體T9，但亦可在控制期間開始時間點僅於第2節點N2之電位成高位準之偶數段設置薄膜電晶體T9。
又，亦可構成為不在各段設置薄膜電晶體T9。此時，關於第1閘極時鐘信號GCK，較好於垂直消隱期間開始時停 止向位移暫存器410之供給。但即使非如上態樣，亦可在控制期間以低於先前之閘極電壓驅動薄膜電晶體T2。
又，上述例中，於控制期間停止第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向位移暫存器410之供給，但本發明不限於此。即使於控制期間未停止第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向位移暫存器410之供給之態樣，亦可在控制期間以低於先前之閘極電壓驅動薄膜電晶體T2。
又，上述例中，在位移暫存器410之第m段(最後段)40(m)之進而後段設有虛設段40(m+1)，但亦可取代其，而如圖12所示，構成為將閘極結束脈衝信號GEP供給於第m段(最後段)40(m)之重設端子。該閘極結束脈衝信號GEP係第m段掃描信號GOUT(m)從高位準變化成低位準後，從低位準變化成高位準，將該高位準維持1水平掃描期間後變化成低位準之信號。此時，閘極驅動器400之電路面積縮小，因此可縮小液晶顯示裝置之框緣面積。
<2.第2實施形態> <2.1雙穩定電路之構成>
圖13係用以說明本發明之第2實施形態之雙穩定電路之構成之電路圖。另，對於液晶顯示裝置之全體構成及動作與閘極驅動器400之構成及寫入期間之動作，本實施形態與上述第1實施形態相同，因此省略其等之說明。如圖13所示，於本實施形態之雙穩定電路內進而設有薄膜電晶體TB。另，其他構成與上述第1實施形態相同，因此省略說 明。
關於薄膜電晶體TB，閘極端子與輸入端子48連接，汲極端子與薄膜電晶體T5之閘極端子(輸入端子43)連接，源極端子與輸入端子49連接。該薄膜電晶體TB在控制信號CT之電位成高位準時，使薄膜電晶體T5之閘極端子(輸入端子43)之電位向比Vss電位低之Vb電位變化。本實施形態中，藉由該薄膜電晶體TB實現第1時鐘位準下降用開關元件。
<2.2垂直消隱期間之閘極驅動器之動作>
若垂直消隱期間控制信號CT從低位準變化成高位準(於控制期間時)，則圖13所示之薄膜電晶體TB成導通狀態，且各雙穩定電路接收之第1時鐘信號CK及第2時鐘信號CKB之電位成低位準(Vss電位)。對薄膜電晶體TB之源極端子供給位準下降信號LD。因此，供給於各段之薄膜電晶體T5之閘極端子之電位從原本應維持之Vss電位向比該Vss電位低之Vb電位變化。如此，本實施形態中，控制期間供給於薄膜電晶體T5之閘極端子之電位成比Vss電位低之電位。
若垂直消隱期間結束，則控制信號CT從高位準變化成低位準，因此薄膜電晶體TB成斷開狀態。又，重新開始向位移暫存器410供給第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2。此時，於第奇數段，第1時鐘信號CK之電位成低位準(Vss電位)，因此輸入端子43之電位成低位準(Vss電位)。另一方面，於第偶數段，第1時鐘信號CK之電位成 高位準(Vdd電位)，因此輸入端子43之電位成高位準(Vdd電位)。
<2.3效果>
根據本實施形態，垂直消隱期間所含之控制期間，於閘極端子連接有輸入端子43之薄膜電晶體T5以低於先前之閘極電壓被驅動。因此，薄膜電晶體T5之閘極壓力比先前降低。藉此抑制了薄膜電晶體T5之閾值變動，因此更正確地抑制用以控制第1節點N1之電位之薄膜電晶體T8。因此可謀求電路動作(尤其是於通常動作期間之第1節點N1之電位)之穩定化。
另，本實施形態中，薄膜電晶體T2亦以低於先前之閘極電壓被驅動。又，上述例中，與上述第1實施形態相同，第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向位移暫存器410之供給在控制期間停止，但即使於控制期間不停止第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向位移暫存器410之供給之態樣，亦可在控制期間以低於先前之閘極電壓驅動薄膜電晶體T5。
<2.4變化例>
圖14係用以說明上述第2實施形態之變化例之時鐘控制電路420之構成之電路圖。本變化例之時鐘控制電路420與上述第1實施形態不同，係由第1開閉開關61a及第2開閉開關61b構成。關於第1開閉開關61a，於一端供給第1閘極時鐘信號GCK1，另一端與位移暫存器410內之各雙穩定電路連接。關於第2開閉開關61b，於一端供給第2閘極時鐘信 號GCK2，另一端與位移暫存器410內之各雙穩定電路連接。第1開閉開關61a及第2開閉開關61b之開閉動作由控制信號CT加以控制。第1開閉開關61a及第2開閉開關61b以控制信號CT之電位為斷開位準時予以關閉，為導通位準時予以打開之方式進行控制。
根據如上構成，僅於控制期間停止第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2向位移暫存器410之供給，且開放各雙穩定電路之輸入端子43及44(成高阻抗狀態)。因此，於控制期間供給於各段之薄膜電晶體T5之閘極電子之電位從原本應維持之Vss電位確實變化成比該Vss電位低之Vb電位。藉此，於垂直消隱期間所含之控制期間，於閘極端子連接有輸入端子43之薄膜電晶體T5更確實以低於先前之閘極電壓被驅動。因此，薄膜電晶體T5之閘極壓力更確實比先前降低，因此更確實抑制薄膜電晶體T5之閾值變動。又，根據本變化例，可比上述第2實施形態更減低消耗電力。
<3.第3實施形態> <3.1雙穩定電路之構成>
圖15係用以說明本發明之第3實施形態之雙穩定電路之構成之電路圖。另，關於液晶顯示裝置之全體構成及動作與閘極驅動器400之構成及寫入期間之動作，於本實施形態係與上述第1實施形態相同，因此省略其等之說明。如圖15所示，於本實施形態之雙穩定電路內進而設有薄膜電晶體TC。
關於薄膜電晶體TC，閘極端子與輸入端子48連接，汲極端子與薄膜電晶體T3之閘極端子及汲極端子(輸入端子44)連接，源極端子與輸入端子49連接。該薄膜電晶體TC在控制信號CT之電位成高位準時，使薄膜電晶體T3之閘極端子及汲極端子(輸入端子44)之電位向比Vss電位低之後述Vb電位變化。本實施形態中，藉由該薄膜電晶體T10實現第2時鐘位準下降用開關元件。
<3.2垂直消隱期間之閘極驅動器之動作>
若垂直消隱期間之控制信號CT從低位準變化成高位準(於控制期間時)，則圖15所示之薄膜電晶體TC成導通狀態，同時如上述開放輸入端子44。對該薄膜電晶體TC之源極端子供給於位準下降信號LD。因此，供給於各段之薄膜電晶體T3之閘極端子之電位從原本應維持之Vss電位向比該Vss電位低之Vb電位變化。如此，本實施形態中，於控制期間供給於薄膜電晶體T3之閘極端子之電位成為比Vss電位低之電位。
若垂直消隱期間結束，則控制信號CT從高位準變化成低位準，因此薄膜電晶體TC成斷開狀態。又，重新開始第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向位移暫存器410之供給。此時，於第奇數段，第2時鐘信號CKB之電位成高位準(Vdd電位)，因此輸入端子44之電位成高位準(Vdd電位)。另一方面，於第偶數段，第2時鐘信號CKB成低位準(Vss電位)，因此輸入端子44之電位成低位準(Vss電位)。
<3.3效果>
如上，本實施形態中，於垂直消隱期間所含之控制期間，於閘極端子連接有輸入端子44之薄膜電晶體T3以低於先前之閘極電壓被驅動。因此，薄膜電晶體T3之閘極壓力比先前降低。藉此抑制了薄膜電晶體T3之閾值變動，因此更正確抑制用以控制第1節點N1之電位之薄膜電晶體T8。因此可謀求電路動作(尤其通常動作期間之第1節點N1之電位)之穩定化。
另，本實施形態中亦可使用上述第2實施形態之變化例之時鐘控制電路420。此時，於垂直消隱期間所含之控制期間，於閘極端子連接有輸入端子44之薄膜電晶體T3更確實地以低於先前之閘極電壓被驅動。因此薄膜電晶體T3之閘極壓力更確實地比先前降低，因此更確實地抑制薄膜電晶體T3之閾值變動。此時，可進而降低消耗電力。
又，上述例中，與上述第1及第2實施形態相同，在控制期間停止第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向位移暫存器410之供給，但即使在控制期間未停止第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向位移暫存器410之供給之態樣，亦可在控制期間以低於先前之閘極電壓驅動薄膜電晶體T3。
<4.其他>
上述各實施形態中，雖將垂直消隱期間中起始之1水平掃描期間之後之期間作為控制期間，但本發明不限於此。亦可使該控制期間比垂直消隱期間中起始之1水平掃描期 間之後之期間短。又，亦可使控制期間在比垂直消隱期間之結束時間點更早之時間點結束。但控制期間越長，以低於先前之閘極電壓驅動薄膜電晶體T2、T3及T5之期間越長，因此充分獲得本發明之效果。另，例如上述第1實施形態中，構成為僅於虛設段40(m+1)設置薄膜電晶體TA之情形，或構成為不設置虛設段40(m+1)而將閘極結束脈衝信號GEP供給於第m段(最後段)40(m)之重設端子之情形，垂直消隱期間中之起始之1水平掃描期間亦可包含於控制期間內。
本發明之雙穩定電路之構成不限於上述各實施形態之構成，可進行各元件間之連接之變更或元件之追加．削除等各種變更。又，上述各實施形態中，構成為對各雙穩定電路供給2相之時鐘信號，但本發明不限於此。例如亦可構成為對各雙穩定電路供給4相、8相或16相等之時鐘信號。又例如亦可構成為僅對各雙穩定電路供給1相之時鐘信號(但相鄰之雙穩定電路中相位互不相同)。
上述各實施形態中，於閘極驅動器400內設有1個時鐘控制電路420，但本發明不限於此。例如亦可在各雙穩定電路內設置相當於上述時鐘控制電路420之電路。又，上述各實施形態中，利用時鐘控制電路420進行第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之向位移暫存器410之供給之控制，但本發明不限於此。例如亦可不將上述時鐘控制電路420設於閘極驅動器400內，而在顯示控制電路200中進行第1閘極時鐘信號GCK1及第2閘極時鐘信號GCK2之 向位移暫存器410之供給之控制。
上述各實施形態中舉例液晶顯示裝置進行說明，但本發明不限於此。本發明亦可應用於有機EL(Electro Luminescence：電致發光)顯示裝置等之其他顯示裝置。又，此外在不脫離本發明主旨之範圍內可將上述各實施形態進行各種變化而實施。
由上述，根據本發明，可提供一種抑制掃描信號變弱之掃描信號線驅動電路、具備其之顯示裝置及用以抑制掃描信號變弱之掃描信號線之驅動方法。
[產業上之可利用性]
本發明可應用於掃描信號線驅動電路、具備其之顯示裝置、及利用該掃描信號線驅動電路之掃描信號線之驅動方法，尤其適於單片化之掃描信號線驅動電路、具備其之顯示裝置、及利用該掃描信號線驅動電路之掃描信號線之驅動方法。
31‧‧‧驅動部
32‧‧‧輸出部
40(1)~40(m)‧‧‧雙穩定電路
40(m+1)‧‧‧虛設用雙穩定電路
41~44‧‧‧輸入端子
48‧‧‧輸入端子
49‧‧‧輸入端子
51‧‧‧輸出端子(輸出節點)
60a‧‧‧第1切換開關
60b‧‧‧第2切換開關
61a‧‧‧第1開閉開關
61b‧‧‧第2開閉開關
300‧‧‧源極驅動器(影像信號線驅動電路)
400‧‧‧閘極驅動器(掃描信號線驅動電路)
410‧‧‧位移暫存器
420‧‧‧時鐘控制電路
600‧‧‧顯示部
C1‧‧‧電容器(電容元件)
CK‧‧‧第1時鐘信號
CKB‧‧‧第2時鐘信號
CT‧‧‧控制信號
GCK1‧‧‧第1閘極時鐘信號
GCK2‧‧‧第2閘極時鐘信號
GCKc1‧‧‧控制後第1閘極時鐘信號
GCKc2‧‧‧控制後第2閘極時鐘信號
GEP‧‧‧閘極結束脈衝信號
GOUT(1)~GOUT(m)‧‧‧掃描信號
GSP‧‧‧閘極起始脈衝信號(起始脈衝信號)
LD‧‧‧位準下降信號
N1‧‧‧第1節點
N2‧‧‧第2節點
R‧‧‧重設信號
S‧‧‧設定信號
T1~T9‧‧‧薄膜電晶體(開關元件)
TA~TC‧‧‧薄膜電晶體(開關元件)
Vss‧‧‧低位準直流電源電位
圖1係顯示本發明之第1實施形態之液晶顯示裝置之全體構成之方塊圖。
圖2係用以說明上述第1實施形態之閘極驅動器之構成之方塊圖。
圖3係顯示上述第1實施形態之位移暫存器之構成之方塊圖。
圖4係顯示上述第1實施形態之位移暫存器之最前段側之構成之方塊圖。
圖5係顯示上述第1實施形態之位移暫存器之最後段側之構成之方塊圖。
圖6係用以說明上述第1實施形態之閘極驅動器之動作之信號波形圖。
圖7係顯示上述第1實施形態之雙穩定電路之構成之電路圖。
圖8係用以說明上述第1實施形態之雙穩定電路之寫入期間之動作之信號波形圖。
圖9係用以說明上述第1實施形態之時鐘控制電路之構成之電路圖。
圖10係用以說明上述第1實施形態之雙穩定電路之垂直消隱期間之動作之信號波形圖。
圖11係用以說明上述第1實施形態之其他例之信號波形圖。
圖12係顯示上述第1實施形態之其他例之位移暫存器之最後端側之構成之方塊圖。
圖13係顯示本發明之第2實施形態之雙穩定電路之構成之電路圖。
圖14係用以說明上述第2實施形態之變化例之時鐘控制電路之構成之電路圖。
圖15係顯示上述第3實施形態之雙穩定電路之構成之電路圖。
圖16係用以說明電晶體中閾值變動產生之情形之汲極電流-閘極．源極間電壓特性圖。
圖17係用以說明因閾值變動而輸出信號變弱之情形之信號波形圖。
圖18係顯示先前之雙穩定電路之構成之電路圖。
31‧‧‧驅動部
32‧‧‧輸出部
41~44‧‧‧輸入端子
48‧‧‧輸入端子
49‧‧‧輸入端子
51‧‧‧輸出端子(輸出節點)
C1‧‧‧電容器(電容元件)
CK‧‧‧第1時鐘信號
CKB‧‧‧第2時鐘信號
CT‧‧‧控制信號
LD‧‧‧位準下降信號
N1‧‧‧第1節點
N2‧‧‧第2節點
Q‧‧‧狀態信號
R‧‧‧重設信號
S‧‧‧設定信號
T1~T9‧‧‧薄膜電晶體(開關元件)
TA‧‧‧薄膜電晶體(開關元件)
Vss‧‧‧低位準直流電源電位

Claims (15)

  1. 一種掃描信號線驅動電路，其特徵在於：其係週期性驅動複數個掃描信號線者，其包含位移暫存器，該位移暫存器包含互相串接連接之複數個雙穩定電路，並基於週期性重複從外部輸入之導通位準與斷開位準之時鐘信號，使前述複數個雙穩定電路之輸出信號依次有效，各雙穩定電路包含：驅動部，其具有第1節點，並基於設定信號使該第1節點之電位變化；及輸出部，其連接於前述第1節點，且於前述第1節點之電位為前述導通位準時，基於前述時鐘信號輸出有效之前述輸出信號；最前段之雙穩定電路之前述設定信號係於掃描開始之時序成導通位準之起始脈衝信號；最前段以外之雙穩定電路之前述設定信號係該雙穩定電路之前段之雙穩定電路之輸出信號；前述輸出部具有輸出控制用開關元件，其控制端子與前述第1節點連接，一導通端子被賦予前述時鐘信號，且於另一導通端子與用以輸出前述輸出信號之輸出節點連接；前述驅動部包含第1節點位準下降用開關元件，其在前述複數個雙穩定電路之所有輸出信號成非有效之垂直消隱期間中之特定期間即控制期間，於控制端子被賦予 電位成前述導通位準之控制信號，且一導通端子與前述第1節點連接，於至少前述控制期間，於另一導通端子被賦予成為電位低於前述斷開位準之位準下降電位之位準下降信號。
  2. 如請求項1之掃描信號線驅動電路，其中前述時鐘信號包含相位僅互相偏移1水平掃描期間之第1時鐘信號及第2時鐘信號，於前述輸出控制用開關元件之前述一導通端子被賦予前述第1時鐘信號；前述驅動部進而包含：第2節點；第2節點導通時第1節點關閉用開關元件，其控制端子與前述第2節點連接，一導通端子與前述第1節點連接，並於另一導通端子被賦予前述斷開位準之電位；第2節點變動用開關元件，其基於前述第2時鐘信號，使前述第2節點之電位變化；第1時鐘信號導通時第2節點關閉用開關元件，其於控制端子被賦予前述第1時鐘信號，一導通端子與前述第2節點連接，且於另一導通端子被賦予前述斷開位準之電位。
  3. 如請求項2之掃描信號線驅動電路，其中於前述控制期間，停止向前述複數個雙穩定電路供給前述第1時鐘信號及前述第2時鐘信號。
  4. 如請求項3之掃描信號線驅動電路，其中前述驅動部進 而包含控制期間第2節點關閉用開關元件，其於控制端子被賦予前述控制信號，一導通端子與前述第2節點連接，並於另一導通端子被賦予前述斷開位準之電位。
  5. 如請求項2之掃描信號線驅動電路，其中前述驅動部進而包含第1時鐘位準下降用開關元件，其於控制端子被賦予前述控制信號，於一導通端子連接前述第1時鐘信號導通時第2節點關閉用開關元件之前述控制端子，並於另一導通端子被賦予前述位準下降信號。
  6. 如請求項5之掃描信號線驅動電路，其中於前述控制期間，停止向前述複數個雙穩定電路供給前述第1時鐘信號，且用以接收前述第1時鐘信號之各雙穩定電路之端子成高阻抗狀態。
  7. 如請求項2之掃描信號線驅動電路，其中前述驅動部進而包含第2時鐘位準下降用開關元件，其於控制端子被賦予前述控制信號，於一導通端子連接前述第2節點變動用開關元件之前述控制端子及前述一導通端子，並於另一導通端子被賦予前述位準下降信號。
  8. 如請求項7之掃描信號線驅動電路，其中於前述控制期間，停止向前述複數個雙穩定電路供給前述第2時鐘信號，且用以接收前述第2時鐘信號之各雙穩定電路之端子成高阻抗狀態。
  9. 如請求項1之掃描信號線驅動電路，其中前述驅動部進而包含第1節點開啟用開關元件，其係基於前述設定信號，使前述第1節點之電位向前述導通位準變化。
  10. 如請求項1之掃描信號線驅動電路，其中前述驅動部進而包含設定時第2節點關閉用開關元件，其控制端子與前述第1節點連接，一導通端子與前述第2節點連接，並於另一導通端子被賦予前述斷開位準之電位。
  11. 如請求項1之掃描信號線驅動電路，其中前述輸出部進而包含電容元件，其一端與前述輸出控制用開關元件之控制端子連接，另一端與前述輸出節點連接。
  12. 如請求項1之掃描信號線驅動電路，其中前述驅動部進而包含重設時第1節點關閉用開關元件，其於控制端子被賦予具有該驅動部之雙穩定電路之後段之雙穩定電路之輸出信號即重設信號，一導通端子與前述第1節點連接，並於另一導通端子被賦予前述斷開位準之電位；前述輸出部進而包含輸出節點關閉用開關元件，其於控制端子被賦予前述重設信號，一導通端子與前述輸出節點連接，並於另一導通端子被賦予前述斷開位準之電位。
  13. 一種顯示裝置，其特徵在於包含：配置有複數個掃描信號線之顯示部；週期性驅動前述複數個掃描信號線之掃描信號線驅動電路；及對前述掃描信號線驅動電路供給週期性重複導通位準與斷開位準之時鐘信號之顯示控制電路；前述掃描信號線驅動電路包含位移暫存器，該位移暫存器具有互相串接連接之複數個雙穩定電路，且基於前 述時鐘信號使前述複數個雙穩定電路之輸出信號依次有效，各雙穩定電路包含：驅動部，其具有第1節點，並基於設定信號使該第1節點之電位變化；及輸出部，其連接於前述第1節點，且於前述第1節點之電位為前述導通位準時，基於前述時鐘信號輸出有效之前述輸出信號；最前段之雙穩定電路中之前述設定信號係於各垂直掃描期間之開始時序成導通位準之起始脈衝信號；最前段以外之雙穩定電路中之前述設定信號係該雙穩定電路之前段之雙穩定電路之輸出信號，前述輸出部具有輸出控制用開關元件，其控制端子與前述第1節點連接，並於一導通端子被賦予前述時鐘信號，於另一導通端子與用以輸出前述輸出信號之輸出節點連接；前述驅動部具有第1節點位準下降用開關元件，其在前述複數個雙穩定電路之所有輸出信號成非有效之垂直消隱期間中之特定期間即控制期間，於控制端子被賦予電位成前述導通位準之控制信號，於一導通端子與前述第1節點連接，於至少前述控制期間，於另一導通端子被賦予成為電位低於前述斷開位準之位準下降電位之位準下降信號。
  14. 如請求項13之顯示裝置，其中前述顯示部與前述掃描信 號線驅動電路一體形成。
  15. 一種驅動方法，其特徵在於：其係藉由具備位移暫存器之掃描信號線驅動電路驅動複數個掃描信號線之驅動方法，該位移暫存器包含互相串接連接之複數個雙穩定電路，並基於週期性重複從外部輸入之導通位準與斷開位準之時鐘信號，使前述複數個雙穩定電路之輸出信號依次有效，且該方法包含：基於各雙穩定電路所接收之設定信號，使各雙穩定電路所具有之第1節點之電位變化之步驟；及於前述第1節點之電位為前述導通位準時，基於前述時鐘信號輸出有效之前述輸出信號之步驟；各雙穩定電路具有輸出控制用開關元件，其控制端子與前述第1節點連接，並於一導通端子被賦予前述時鐘信號，且於另一導通端子與用以輸出前述輸出信號之輸出節點連接；最前段之雙穩定電路所接收之前述設定信號係於掃描開始之時序成導通位準之起始脈衝信號；最前段以外之雙穩定電路所接收之前述設定信號係該雙穩定電路之前段之雙穩定電路之輸出信號；使前述第1節點之電位產生變化之步驟至少包含下述步驟：在前述複數個雙穩定電路之所有輸出信號成非有效之垂直消隱期間中之特定期間即控制期間，使前述第1節點之電位成為低於前述斷開位準之電位的位準下降電位。
TW101116965A 2011-05-18 2012-05-11 A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line TWI529682B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011111115 2011-05-18

Publications (2)

Publication Number Publication Date
TW201250654A TW201250654A (en) 2012-12-16
TWI529682B true TWI529682B (zh) 2016-04-11

Family

ID=47176865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116965A TWI529682B (zh) 2011-05-18 2012-05-11 A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line

Country Status (4)

Country Link
US (1) US9076370B2 (zh)
CN (1) CN103534747B (zh)
TW (1) TWI529682B (zh)
WO (1) WO2012157545A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015396B1 (ko) * 2012-11-27 2019-08-28 엘지디스플레이 주식회사 쉬프트 레지스터와 이의 구동방법
JP6383575B2 (ja) * 2014-06-09 2018-08-29 株式会社ジャパンディスプレイ 表示装置
US9842551B2 (en) * 2014-06-10 2017-12-12 Apple Inc. Display driver circuitry with balanced stress
US9734783B2 (en) 2015-03-19 2017-08-15 Apple Inc. Displays with high impedance gate driver circuitry
US20160365042A1 (en) * 2015-06-15 2016-12-15 Apple Inc. Display Driver Circuitry With Gate Line and Data Line Delay Compensation
WO2017069021A1 (ja) * 2015-10-19 2017-04-27 シャープ株式会社 シフトレジスタおよびそれを備える表示装置
KR102420236B1 (ko) * 2015-10-27 2022-07-14 엘지디스플레이 주식회사 표시장치
CN105679248B (zh) * 2016-01-04 2017-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR102486445B1 (ko) * 2016-04-01 2023-01-10 삼성디스플레이 주식회사 표시 장치
WO2018025412A1 (ja) * 2016-08-05 2018-02-08 堺ディスプレイプロダクト株式会社 駆動回路及び表示装置
WO2018181445A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
KR20200143910A (ko) * 2019-06-17 2020-12-28 삼성전자주식회사 이미지 장치 및 그 구동 방법
JP2021170093A (ja) * 2020-04-17 2021-10-28 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
CN111477181B (zh) * 2020-05-22 2021-08-27 京东方科技集团股份有限公司 栅极驱动电路、显示基板、显示装置和栅极驱动方法
CN115668344A (zh) * 2021-04-21 2023-01-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN117337457A (zh) * 2022-04-28 2024-01-02 京东方科技集团股份有限公司 扫描电路、显示设备和操作扫描电路的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4040866B2 (ja) * 2001-11-16 2008-01-30 株式会社東芝 表示装置
KR100797522B1 (ko) 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
JP4025657B2 (ja) * 2003-02-12 2007-12-26 日本電気株式会社 表示装置の駆動回路
JP4462844B2 (ja) * 2003-05-13 2010-05-12 日本電気株式会社 電源回路
JP2006017815A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 駆動回路及びそれを用いた表示装置
KR101080352B1 (ko) * 2004-07-26 2011-11-04 삼성전자주식회사 표시 장치
KR101115730B1 (ko) * 2005-03-31 2012-03-06 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
JP5261337B2 (ja) * 2009-09-28 2013-08-14 株式会社ジャパンディスプレイウェスト 液晶表示装置

Also Published As

Publication number Publication date
CN103534747A (zh) 2014-01-22
TW201250654A (en) 2012-12-16
US9076370B2 (en) 2015-07-07
WO2012157545A1 (ja) 2012-11-22
CN103534747B (zh) 2016-03-23
US20140035891A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
JP5165153B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法
EP2357642B1 (en) Scanning signal line driving circuit and shift register
JP6033225B2 (ja) 表示装置および走査信号線の駆動方法
US9666140B2 (en) Display device and method for driving same
US8803785B2 (en) Scanning signal line drive circuit and display device having the same
WO2011055584A1 (ja) 液晶表示装置およびその駆動方法
JP5972267B2 (ja) 液晶表示装置および補助容量線の駆動方法
KR20070113983A (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
US10923064B2 (en) Scanning signal line drive circuit and display device equipped with same
US11138947B2 (en) Scanning signal line drive circuit and display device provided with same
WO2010116778A1 (ja) シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
JP6316423B2 (ja) シフトレジスタおよびそれを備える表示装置
US10796659B2 (en) Display device and method for driving the same