KR20200143910A - 이미지 장치 및 그 구동 방법 - Google Patents

이미지 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20200143910A
KR20200143910A KR1020190071584A KR20190071584A KR20200143910A KR 20200143910 A KR20200143910 A KR 20200143910A KR 1020190071584 A KR1020190071584 A KR 1020190071584A KR 20190071584 A KR20190071584 A KR 20190071584A KR 20200143910 A KR20200143910 A KR 20200143910A
Authority
KR
South Korea
Prior art keywords
clock
frequency
locked loop
phase locked
output
Prior art date
Application number
KR1020190071584A
Other languages
English (en)
Inventor
정지운
김기운
김채령
김호영
윤은승
이한수
차경한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190071584A priority Critical patent/KR20200143910A/ko
Priority to US16/743,102 priority patent/US11134189B2/en
Priority to CN202010503920.0A priority patent/CN112104822B/zh
Publication of KR20200143910A publication Critical patent/KR20200143910A/ko

Links

Images

Classifications

    • H04N5/3765—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/81—Camera processing pipelines; Components thereof for suppressing or minimising disturbance in the image signal generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

이미지 장치가 제공된다. 이미지 장치는, 제1 주파수로 동작하는 제1 출력 클럭을 생성하는 클럭 생성기, 제1 주파수를 변경하기 위한 제어 신호를 생성하고, 제1 프레임 정보를 포함하는 제1 병렬 데이터를 출력하는 링크 레이어, 수직 신호 대기 시간(VBLNK; Vertical Blank) 동안, 제1 주파수를 제1 주파수와 다른 제2 주파수로 변경하도록 충돌 회피 명령을 생성하는 검출부, 및 검출부로부터 충돌 회피 명령을 수신하여 링크 레이어에 주파수 변경 명령을 전송하는 주파수 변경부를 포함하되, 링크 레이어는 주파수 변경 명령에 기초하여 제어 신호를 클럭 생성기에 전송하며, 수직 신호 대기 시간은 링크 레이어가 제1 병렬 데이터를 출력하지 않는 제1 시점부터, 제1 프레임 정보의 다음 제2 프레임 정보를 포함하는 제2 병렬 데이터를 출력하는 제2 시점까지의 시간이다.

Description

이미지 장치 및 그 구동 방법{Image device and operating method thereof}
본 발명은 이미지 장치 및 그 구동 방법에 관한 것이다.
디스플레이 장치나 이미지 장치의 인터페이스는 직렬의 데이터를 전송하는 방식이 주로 사용된다. 이러한 직렬의 인터페이스 방식으로, LVDS(Low voltage differential signaling) 인터페이스 방식 또는 MIPI(Mobile Industry Processor Interface) 방식 등이 있다.
고속 동작 인터페이스 중 하나인 MIPI를 통해, 프레임 데이터는 실시간으로 전송부에서 수신부로 전송될 수 있다. 이 경우 MIPI의 클럭 주파수와 주변 기기들이 사용하는 대역폭(bandwidth) 사이의 충돌이 발생하여 EMI(Electro-Magnetic Interference)를 일으킬 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 EMI를 회피하는 이미지 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 EMI를 회피하는 이미지 장치의 구동 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 장치는, 제1 주파수로 동작하는 제1 출력 클럭을 생성하는 클럭 생성기, 제1 주파수를 변경하기 위한 제어 신호를 생성하고, 제1 프레임 정보를 포함하는 제1 병렬 데이터를 출력하는 링크 레이어, 수직 신호 대기 시간(VBLANK; Vertical Blank) 동안, 제1 주파수를 제1 주파수와 다른 제2 주파수로 변경하도록 충돌 회피 명령을 생성하는 검출부, 및 검출부로부터 충돌 회피 명령을 수신하여 링크 레이어에 주파수 변경 명령을 전송하는 주파수 변경부를 포함하되, 링크 레이어는 주파수 변경 명령에 기초하여 제어 신호를 클럭 생성기에 전송하며, 수직 신호 대기 시간은 링크 레이어가 제1 병렬 데이터를 출력하지 않는 제1 시점부터, 제1 프레임 정보의 다음 제2 프레임 정보를 포함하는 제2 병렬 데이터를 출력하는 제2 시점까지의 시간이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 장치는, 충돌 회피 명령을 생성하는 검출부, 검출부로부터 충돌 회피 명령을 수신하여, 주파수 변경 명령을 생성하는 주파수 변경부, 주파수 변경부로부터 주파수 변경 명령을 수신하고, 주파수 변경 명령을 통해 제어 신호를 생성하고, 제1 프레임 정보를 포함하는 제1 병렬 데이터를 출력하는 링크 레이어, 및 링크 레이어로부터 제어 신호를 수신하여 제1 주파수로 동작하는 제1 출력 클럭을 생성하는 클럭 생성기를 포함하되, 제1 주파수는, 제1 주파수와 다른 제2 주파수로 수직 신호 대기 시간 동안 변경되며, 수직 신호 대기 시간은 링크 레이어가 제1 병렬 데이터를 출력하지 않는 제1 시점부터, 제1 프레임 정보의 다음 제2 프레임 정보를 포함하는 제2 병렬 데이터를 출력하는 제2 시점까지의 시간이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 장치는, 제1 프레임 정보를 포함하는 제1 병렬 데이터를 생성하며, 제1 병렬 데이터를 제1 시점부터 생성하지 않는 링크 레이어, 제1 대역폭에서 동작하는 제1 주변 회로, 제1 주파수로 동작하는 제1 출력 클럭을 생성하는 클럭 생성기, 제1 대역폭과 제1 주파수의 충돌 여부를 검출하고, 충돌이 검출된 경우 충돌 회피 명령을 생성하는 검출부, 충돌 회피 명령을 검출부로부터 수신하고, 제1 주파수가 제1 대역폭과 충돌하지 않는 제2 주파수로 제1 시점 이후에 변경되도록 주파수 변경 명령을 생성하는 주파수 변경부를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 EMI가 발생하는 모바일 장치의 예시적인 도면이다.
도 2는 몇몇 실시예에 따른 EMI를 회피하는 방법을 설명하는 예시적인 그래프이다.
도 3은 몇몇 실시예에 따른 이미지 장치의 예시적인 블록도이다.
도 4는 몇몇 실시예에 따른 이미지 장치의 클럭 게이팅부를 설명하기 위한 예시적인 도면이다.
도 5는 도 4의 동작을 설명하기 위한 예시적인 타이밍도이다.
도 6은 몇몇 실시예에 따른 이미지 장치의 클럭 게이팅부를 설명하기 위한 예시적인 도면이다.
도 7은 도 6의 동작을 설명하기 위한 예시적인 타이밍도이다.
도 8은 몇몇 실시예에 따른 이미지 장치의 구동 방법을 설명하기 위한 예시적인 흐름도이다.
도 9는 몇몇 실시예에 따른 이미지 장치의 구동 방법을 설명하기 위한 예시적인 타이밍도이다.
도 10 내지 도 16은 몇몇 실시예에 따른 이미지 장치의 예시적인 블록도이다.
도 1은 EMI가 발생하는 모바일 장치의 예시적인 도면이다. 도 2는 몇몇 실시예에 따른 EMI를 회피하는 방법을 설명하는 예시적인 그래프이다.
도 1을 참조하면, 다중 대역(multi band)을 이용할 수 있는 모바일 장치(1)는 이미지 센서(200)와 어플리케이션 프로세서(100) 사이에 고속 동작하는 인터페이스를 통해 데이터를 송수신할 수 있다.
다중 대역을 이용할 수 있는 장치는 모바일 장치(1)에 한정되지 않고, 휴대용 전자 장치, 예를 들어, 랩탑(laptop) 컴퓨터, 이동 전화기, 스마트 폰 (smart phone), 태블릿 (tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라 (digital still camera), 디지털 비디오 카메라 (digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book) 등이 될 수 있으나, 본 명세서에서는 휴대용 전자 장치를 모바일 장치(1)인 것으로 가정한다.
또한 모바일 장치(1) 내 각각의 주변 회로들, 예를 들어 위치 정보 관리를 위한 GPS(Global Positioning System) 회로 및/또는 무선 주파수 활용을 위한 RF(Radio Frequency) 회로는 각각의 대역폭(bandwidth)을 이용해 동작할 수 있다. 참고적으로, 본 도면에서는 간략화를 위해 모바일 장치(1) 내 다른 주변 회로들은 생략하였으며, 모바일 장치(1) 내부가 본 도면에 제한되지 않는다. 고속 동작하는 인터페이스는 예를 들어, MIPI 인터페이스일 수 있다. MIPI는 어플리케이션 프로세서(100)와 주변 장치들 간을 연결하는 직렬 인터페이스 규격의 하나로서, MIPI 얼라이언스(alliance)에서 제정하는 표준이다. MIPI D-PHY는 고속의 디지털 직렬 인터페이스이다. MIPI D-PHY DSI(Display Serial Interface), CSI(Camera Serial Interface)는 D-PHY 기반의 디스플레이와 카메라에 관한 프로토콜 표준 스펙이다.
이미지 센서(200)와 어플리케이션 프로세서(100)는 MIPI 표준(예를 들어, MIPI alliance specification for D-PHY)에 따라 데이터를 서로 송수신할 수 있다. 이하에서 설명하는 인터페이스(예를 들어, 제1 인터페이스 및/또는 제2 인터페이스)는 MIPI 인터페이스인 것으로 가정하지만, 이에 제한되지는 않는다.
이미지 센서(200)와 어플리케이션 프로세서(100) 사이에서는 이미지 센서(200) 내 후술하는 클럭 생성기에서 생성된 출력 클럭의 주파수로 동작할 수 있다. 이때, 출력 클럭의 주파수와 모바일 장치(1) 내 각각의 주변 회로들이 이용하는 대역폭이 충돌을 일으켜 EMI(Electro-Magnetic Interference)가 발생할 수 있다. 도 1 및 도 2를 통하여 자세히 설명한다.
도 1 및 도 2를 참조하면, 이미지 센서(200)와 어플리케이션 프로세서(100) 사이의 통신을 위해 기본 주파수(fundamental frequency)(f1)가 사용될 수 있다.
기본 주파수(f1)로 인해, 기본 주파수(f1)의 배수 주파수 성분을 갖는 복수의 고조파(harmonic frequency) 성분들(f2, f3, ??)이 발생할 수 있다. 이것은 모바일 장치(1) 내 장치들이 비선형성을 가짐으로 인해 나타날 수 있는 성분들이다.
다중 대역을 이용할 수 있는 모바일 장치(1)는 모바일 장치(1) 내 주변 회로들이 동작할 수 있는 대역폭이 달라질 수 있다. 예를 들어, 모바일 장치(1)가 서로 다른 장거리의 지역을 이동하는 경우 주변 회로들이 동작하는 대역폭이 변할 수 있다. 이때, 제2 고조파 성분(f2)이 주변 회로들 중 일부(예를 들어, RF 회로)가 사용하는 대역폭(빗금친 부분)와 충돌하게 되면, EMI가 발생할 수 있다.
즉, 기본 주파수(f1)로 데이터를 주고받는 이미지 센서(200)와 어플리케이션 프로세서(100) 사이에서 원하지 않는 전자파 노이즈가 발생하여 주변 회로가 정상적으로 동작할 수 없게 될 수 있다.
이때, EMI에 의해 발생하는 노이즈를 제거하기 위해 기본 주파수(f1)를 변경하여 충돌이 일어난 대역폭(빗금친 부분)으로부터 벗어나게 할 수 있다. 변경 전 기본 주파수(f1)와 복수의 고조파 성분들(f2, f3, ??)은 변경 후 기본 주파수(f1')와 변경 후 복수의 고조파들(f2', f3', ??) 즉, 기본 주파수(f1)의 변경을 통해 복수의 고조파 성분들(f2, f3, ??)도 변경되어 충돌이 일어난 대역폭(빗금친 부분)으로부터 벗어날 수 있는 것이다.
일반적으로, 이미지 센서(200)와 어플리케이션 프로세서(100) 사이에서 통신하는 기본 주파수(f1)를 변경할 때는 이미지 센서(200) 내 후술하는 PLL(Phase Locked Loop) 회로의 리셋(reset)이 필요하다.
하지만, 모바일 장치(1)의 이용자가 이미지 센서(200)를 실시간으로 이용 중인 경우(예를 들어, 인터넷 라이브 방송 혹은 영상 통화 등) PLL 회로의 리셋으로 인해 모바일 장치(1) 내 동작 중이던 다른 어플리케이션들이 중단될 수 있다. 이 경우 모바일 장치(1)의 이용자는 이미지 센서(200)를 실시간으로 이용할 수 없게 되는 문제가 발생한다.
따라서, 몇몇 실시예에 따른 이미지 장치는 이미지 센서(200)와 어플리케이션 프로세서(100) 사이에서 통신하는 기본 주파수(f1)를 변경할 때, 수직 신호 대기 시간(VBLANK; Vertical Blank) 동안 이미지 센서(200)와 어플리케이션 프로세서(100) 사이에서 통신하는 기본 주파수(f1)를 변경할 수 있다.
이를 통해, PLL 회로의 리셋이 없이 이미지 센서(200)와 어플리케이션 프로세서(100) 사이에서 통신하는 기본 주파수(f1)를 변경함으로써, 모바일 장치(1)를 실시간으로 이용하는 동안 이미지 장치의 끊김이 없이 이미지 장치의 동작 성능을 향상시킬 수 있다.
수직 신호 대기 시간(VBLANK)에 대해 간략히 설명한다. 모바일 장치(1)의 디스플레이에 화면이 나오기 위해선, 모바일 장치(1) 내 그래픽 처리 장치(GPU; Graphics Processing Unit)에 존재하는 프레임 버퍼와 디스플레이(예를 들어, 모바일 장치의 화면)에 출력되는 영상을 일치시키는 디스플레이 동기화가 필요하다.
예를 들어, 모바일 장치(1) 내 디스플레이에 영상이 출력되는 방식은 모바일 장치(1) 내 디스플레이가 1초에 60번씩 그래픽 처리 장치로부터 프레임을 수신해서, 모바일 장치(1) 내 디스플레이의 영상을 갱신할 수 있다.
하지만, 모바일 장치(1) 내 디스플레이가 프레임을 수신하는 도중, 그래픽 처리 장치가 프레임을 갱신하게 되면 모바일 장치(1) 내 디스플레이에 출력되는 영상의 일부가 비정상적으로 출력되는 티어링(tearing) 현상이 발생할 수 있다.
티어링 현상을 방지하기 위해, 수직 동기 신호(Vsync; Vertical Synchronization)를 사용할 수 있다. 즉, 그래픽 처리 장치는 수직 동기 신호를 수신한 후 프레임을 갱신할 수 있는데, 그 동안 모바일 장치(1) 내 디스플레이가 그래픽 처리 장치로 접근하지 않는다. 수직 동기 신호 발생 후 모바일 장치(1) 내 디스플레이가 그래픽 처리 장치로 접근하지 않는 시간이 수직 신호 대기 시간이다.
이하에서, 수직 신호 대기 시간 동안 기본 주파수(f1)를 변경하는 이미지 장치 및 그 구동 방법을 설명한다.
도 3은 몇몇 실시예에 따른 이미지 장치의 예시적인 블록도이다. 도 4는 몇몇 실시예에 따른 이미지 장치의 클럭 게이팅부를 설명하기 위한 예시적인 도면이다. 도 5는 도 4의 동작을 설명하기 위한 예시적인 타이밍도이다. 도 6은 몇몇 실시예에 따른 이미지 장치의 클럭 게이팅부를 설명하기 위한 예시적인 도면이다. 도 7은 도 6의 동작을 설명하기 위한 예시적인 타이밍도이다. 도 8은 몇몇 실시예에 따른 이미지 장치의 구동 방법을 설명하기 위한 예시적인 흐름도이다.
도 3을 참조하면, 몇몇 실시예에 따른 이미지 장치는 이미지 센서(200), 어플리케이션 프로세서(100), 제1 주변 회로(300), 및 제2 주변 회로(400)를 포함할 수 있다. 참고적으로, 주변 회로의 개수는 이에 제한되지 않는다.
이미지 센서(200)는 주파수 변경부(250), 링크 레이어(240), 클럭 생성기(260), 및 제1 인터페이스(210)를 포함할 수 있으며, 클럭 생성기(260)는 위상 동기 루프(PLL; Phase Locked Loop) 회로(220)와 클럭 게이팅부(230)를 포함할 수 있다.
위상 동기 루프 회로(220)는 제1 주파수로 동작하는 위상 동기 루프 클럭(PLL_CLK)을 출력하며 위상 동기 루프 클럭(PLL_CLK)이 동작하는 제1 주파수는 링크 레이어(240)로부터 수신하는 분주 조절 신호(PLL M)를 통해 변경될 수 있다.
클럭 게이팅부(230)는 동기 회로에서 전력을 절감하기 위해, 위상 동기 루프 회로(220)로부터 수신한 위상 동기 루프 클럭(PLL_CLK)을 끊을(gating) 수 있다. 즉, 특정 회로의 동작이 필요하지 않은 경우, 위상 동기 루프 클럭(PLL_CLK)의 공급을 막음으로써, 불필요한 소비 전력을 막을 수 있다.
예를 들어, 위상 동기 루프 회로(220)로부터 위상 동기 루프 클럭(PLL_CLK)을 수신한 클럭 게이팅부(230)는 링크 레이어(240)로부터 클럭 활성 신호(CLK_EN)를 수신하고, 클럭 활성 신호(CLK_EN)가 활성화된 경우에만 위상 동기 루프 클럭(PLL_CLK)을 출력하고 비활성화된 경우에는 위상 동기 루프 클럭(PLL_CLK)을 출력하지 않을 수 있다.
링크 레이어(240)가 클럭 생성기(260)를 제어하여, 클럭 생성기(260)가 제1 주파수로 동작하는 출력 클럭(CLK_OUT)을 발생시키면, 제1 인터페이스(210)는 발생된 출력 클럭(CLK_OUT)의 제1 주파수로 동작하며, 제2 인터페이스(110) 역시 제1 인터페이스(210)가 동작하는 제1 주파수로 동작할 수 있다.
또한, 링크 레이어(240)는 데이터 전송을 위하여, 'm+1'(m은 1이상의 정수) 비트의 병렬 데이터(Parallel Data)를 제1 인터페이스(210)로 출력할 수 있다.
제1 인터페이스(210)는 병렬 데이터(Parallel Data)를 직렬 데이터(Serial Data)로 변환하여 출력할 수 있다. 즉, 제1 인터페이스(210)는 k(2 이상의 정수) 비트씩 입력되는 병렬의 데이터를 직렬 데이터로 변환할 수 있다.
어플리케이션 프로세서(100)는 제2 인터페이스(110)와 검출부(120)를 포함할 수 있다. 어플리케이션 프로세서(100)는 제2 인터페이스(110)를 통해 이미지 센서(200)로부터 직렬 데이터(Serial Data)를 수신할 수 있다. 병렬 데이터(Parallel Data) 및 직렬 데이터(Serial Data)는 프레임 정보를 수반할 수 있다.
직렬 데이터(Serial Data)는 단방향 또는 양방향(bi-directional) 신호일 수 있으나, 몇몇 실시예에 따른 이미지 센서(200)로부터 어플리케이션 프로세서(100)로 전송되는 단방향의 직렬 신호인 것으로 가정한다.
검출부(120)는 어플리케이션 프로세서(100)가 동작하는 제1 주파수와 제1 주변 회로(300)가 동작하는 제1 대역폭이 충돌하는지 및/또는 제1 주파수와 제2 주변 회로(400)가 동작하는 제2 대역폭이 충돌하는지를 검출할 수 있다. 검출부(120)는 이에 제한되지 않고, 주변 회로의 종류 및 개수에 따라 충돌 여부 판단 대상이 달라질 수 있다. 제1 주변 회로(300)는 예를 들어, RF 회로일 수 있으며, 제2 주변 회로(400)는 예를 들어, GPS 회로일 수 있으나 이에 제한되지 않는다. 이하에서는 제1 주변 회로(300)가 동작하는 제1 대역폭과 어플리케이션 프로세서(100)가 동작하는 제1 주파수가 충돌한 경우를 가정하여 설명한다. 예를 들어, 검출부(120)는 제1 주변 회로(300)가 동작하는 제1 대역폭과 어플리케이션 프로세서(100)가 동작하는 제1 주파수가 충돌한 경우, 제1 주파수를 제2 주파수로 변경하도록 충돌 회피 명령(CMD)을 생성할 수 있다. 제2 주파수는 제1 대역폭과 충돌하지 않는 주파수로, 제1 주파수와는 다른 주파수를 가질 수 있다.
주파수 변경부(250)는 검출부(120)로부터 충돌 회피 명령(CMD)을 수신하여, 어플리케이션 프로세서(100)가 동작하는 제1 주파수를 제2 주파수로 변경하도록 주파수 변경 스퀀스(sequence) 정보가 담긴 주파수 변경 명령(CH_CMD)을 링크 레이어(240)에 전송할 수 있다. 주파수 변경 명령(CH_CMD) 내 시퀀스 정보는 제1 주파수가 수직 신호 대기 시간 동안 제2 주파수로 바뀌도록 설정될 수 있다.
주파수 변경부(250)로부터 주파수 변경 명령(CH_CMD)을 수신한 링크 레이어(240)는 클럭 생성기(260)에 제어 신호를 전송할 수 있다. 제어 신호는 클럭 생성기(260)가 생성하는 출력 클럭(CLK_OUT)의 주파수를 변경하는 신호들이다. 제어 신호는 분주 조절 신호(PLL M)와 클럭 활성 신호(CLK_EN)를 포함할 수 있다.
분주 조절 신호(PLL M)는 클럭 생성기(260)내 위상 동기 루프 회로(220)가 포함하고 있는 메인 분주기의 분주비를 조절할 수 있다. 분주 조절 신호(PLL M)에 의해 메인 분주기의 분주비가 조절되면 조절된 분주비에 따라 위상 동기 루프 회로(220)는 제2 주파수로 동작하는 위상 동기 루프 클럭(PLL_CLK)을 클럭 게이팅부(230)로 출력할 수 있다.
몇몇 실시예에 따른 위상 동기 루프 클럭(PLL_CLK)의 주파수는 위상 동기 루프 회로(220) 내 메인 분주기의 분주비 외의 다른 인자를 조절하여 변경될 수 있으나, 본 명세서에서는 위상 동기 루프 회로(220) 내 메인 분주기의 분주비를 조절하여 위상 동기 루프 클럭(PLL_CLK)의 주파수를 변경하는 것으로 설명한다.
클럭 게이팅부(230)는 제2 주파수로 동작하는 위상 동기 루프 클럭(PLL_CLK)을 수신하고, 링크 레이어(240)로부터 클럭 활성 신호(CLK_EN)를 수신하여, 클럭 활성 신호(CLK_EN)가 활성화된 동안 위상 동기 루프 클럭(PLL_CLK)을 출력하고, 클럭 활성 신호(CLK_EN)가 비활성화된 동안 위상 동기 루프 클럭(PLL_CLK)을 출력하지 않는다. 즉, 클럭 게이팅부(230)는 클럭 활성 신호(CLK_EN)를 통해 위상 동기 루프 클럭(PLL_CLK)을 제어하여 출력 클럭(CLK_OUT)을 출력할 수 있다.
클럭 게이팅부(230)가 클럭 활성 신호(CLK_EN)를 통해 위상 동기 루프 클럭(PLL_CLK)을 제어하는 과정에서 글리치(glitch)가 발생할 수 있다. 글리치는 클럭 게이팅부(230)로 입력된 위상 동기 루프 클럭(PLL_CLK)이 출력 클럭(CLK_OUT)으로 출력되면서, 의도하지 않은 노이즈 펄스(noise pulse)가 생기는 것을 의미할 수 있다. 이하 도 4 내지 도 7을 통해 클럭 게이팅부(230)로인해 발생하는 글리치와 글리치를 제거하는 구조 및 동작에 대해 설명한다.
도 4를 참조하면, 몇몇 실시예에 따른 클럭 게이팅부(230)는 선택기(232)를 포함할 수 있다.
선택기(232)는 제1 입력단(D1)을 통해 위상 동기 루프 클럭(PLL_CLK)을 입력 받고, 제2 입력단(D2)은 접지단과 연결되며, 최종 출력단(Y)을 통해 출력 클럭(CLK_OUT)을 출력할 수 있다. 이 과정에서 글리치가 발생할 수 있는데, 도 4 및 도 5를 참조하여 예시적으로 설명한다.
도 4 및 도 5를 참조하면, 위상 동기 루프 회로(220)를 통해 제1 입력 선택단(A1)으로 위상 동기 루프 클럭(PLL_CLK)이 입력될 수 있다. 선택기(232)는 클럭 활성 신호(CLK_EN)가 논리 하이(high)인 경우 위상 동기 루프 클럭(PLL_CLK)을 최종 출력단(Y)으로 출력할 수 있다. 선택기(232)는 클럭 활성 신호(CLK_EN)가 논리 로우(low)인 경우 최종 출력단(Y)으로 제2 입력 선택단(A0)에 연결된 접지 신호를 출력할 수 있으며, 클럭 활성 신호(CLK_EN)가 논리 하이(HIGH)가 되는 제1 시점(t1)과 클럭 활성 신호(CLK_EN)가 논리 로우(LOW)가 되는 제4 시점(t4)으로 인해 글리치(glitch)가 발생할 수 있다.
예를 들어, 제1 시점(t1)에 클럭 활성 신호(CLK_EN)가 활성화(예를 들어, 논리 하이)되면 선택기(232)는 최종 출력단(Y)으로 위상 동기 루프 클럭(PLL_CLK)을 출력할 수 있다. 하지만, 제2 시점(t2)에 위상 동기 루프 클럭(PLL_CLK)은 논리 로우(LOW)가 되고, 출력 클럭(CLK_OUT) 역시 논리 로우(LOW)가 된다. 즉, 클럭 활성 신호(CLK_EN)가 활성화되면, 출력 클럭(CLK_OUT)으로 위상 동기 루프 클럭(PLL_CLK)의 주파수 정보가 왜곡됨이 없이 출력되어야 하지만, 제1 시점(t1)으로부터 제2 시점(t2)까지의 시간은 원래 위상 동기 루프 클럭(PLL_CLK)이 갖는 주파수의 주기와는 다른 정보를 갖기 때문에, 출력 클럭(CLK_OUT)은 노이즈 펄스를 포함한 정보를 갖게 된다. 제3 시점(t3)으로부터 제4 시점(t4)까지의 시간 역시 같은 원리로 글리치(glitch)를 가질 수 있다. 출력 클럭(CLK_OUT)이 글리치(glitch)를 포함하면, 몇몇 실시예에 따른 이미지 장치의 오동작을 야기할 수 있으므로, 글리치(glitch)의 제거가 필요하다.
집적 회로에서 글리치를 제거하기 위해 저항 및 커패시터를 이용한 딜레이(R-C delay) 방법이나 커패시터 전류 충전(capacitor-current charging) 방법 등이 사용될 수 있다. 하지만, 이러한 방법은 마이크로초(us) 단위의 글리치 제거에서는 유용할 수 있으나, 밀리초(ms) 단위 이상의 큰 제거 시간을 가지는 글리치 제거에서는 문제가 있을 수 있다. 구체적으로, 저항 및 커패시터를 이용한 딜레이 방법이나 커패시터 전류 충전 방법은 큰 커패시터를 칩 내부에 구현해야 하기 때문에 칩 사이즈 및 제작 비용이 증가하여 가격 경쟁력을 확보하기 힘든 단점이 있다. 따라서, 도 6과 같이 로직 회로를 이용하여 글리치를 제거함으로써 칩 사이즈를 최소화하면서도 글리치를 효과적으로 제거할 수 있다. 도 6 및 도 7을 참조하여 글리치(glitch)의 제거를 위한 클럭 게이팅부(230)의 구조 및 동작을 예시적으로 설명한다.
도 6을 참조하면, 몇몇 실시예에 따른 클럭 게이팅부(230)는 인버터(234), 제1 플립 플롭(236), 제2 플립 플롭(238), 및 선택기(232)를 포함할 수 있다.
인버터(234)는 위상 동기 루프 회로(220)를 통해 위상 동기 루프 클럭(PLL_CLK)을 수신하여 반전된 위상 동기 루프 클럭(PLL_CLKB)을 출력할 수 있다.
제1 플립 플롭(236)은 제1 입력단(D1)을 통해 클럭 활성 신호(CLK_EN)를 수신하고, 반전된 위상 동기 루프 클럭(PLL_CLKB)에 동기될 수 있으며, 제1 출력단(Q1)을 통해 클럭 활성 신호(CLK_EN)의 엣지(edge)에서 제1 입력단(D1)의 신호를 제1 출력단(Q1)으로 전달할 수 있다. 이하에서의 제1 플립 플롭(236) 및 제2 플립 플롭(238)은 모두 라이징 엣지(rising edge)에서 입력단의 신호를 출력단으로 전달하는 것으로 설명한다.
제2 플립 플롭(238)은 제2 입력단(D2)을 제1 플립 플롭(236)의 제1 출력단(Q1)에서 출력된 신호를 수신하고, 반전된 위상 동기 루프 클럭(PLL_CLKB)에 동기될 수 있으며, 제2 출력단(Q2)을 통해 클럭 활성 신호(CLK_EN)의 라이징 엣지에서 제2 입력단(D2)의 신호를 제2 출력단(Q2)으로 전달할 수 있다.
선택기(232)는 위상 동기 루프 회로(220)로부터 위상 동기 루프 클럭(PLL_CLK)을 제1 입력 선택단(A1)에서 수신 받고, 제2 입력 선택단(A0)은 접지단(GND)과 연결되며, 최종 출력단(Y)을 통해 제1 입력 선택단(A1) 및 제2 입력 선택단(A0)의 신호들 중 선택된 하나의 신호를 출력 클럭(CLK_OUT)으로 출력할 수 있다. 이때, 선택기는 선택단(S0)을 통해 들어온 신호를 통해 제1 입력 선택단(A1) 및 제2 입력 선택단(A0)의 신호들 중 하나를 선택해 최종 출력단(Y)으로 출력할 수 있다. 도 7을 참조하여, 도 6의 구성을 통해 글리치가 제거되는 동작을 설명한다.
도 6 및 도 7을 참조하면, 위상 동기 루프 클럭(PLL_CLK)과 반전된 위상 동기 루프 클럭(PLL_CLKB)은 서로 반전된 신호를 가질 수 있다.
제1 플립 플롭(236)과 제2 플립 플롭(238)은 반전된 위상 동기 루프 클럭(PLL_CLKB)이 라이징 엣지인 경우에 각각의 제1 입력단(D1) 및 제2 입력단(D2)으로부터 제1 출력단(Q1) 및 제2 출력단(Q2)으로 신호를 전달할 수 있다.
예를 들어, 클럭 활성 신호(CLK_EN)가 논리 로우(LOW)를 유지하는 경우 반전된 위상 동기 루프 클럭(PLL_CLKB)의 라이징 엣지에서 제1 플립 플롭의 제1 입력단(D1)에 입력되는 클럭 활성 신호(CLK_EN)가 논리 로우(LOW)이며, 결론적으로 제2 플립 플롭의 제2 출력단(Q2)을 통해 출력되는 신호 역시 논리 로우(LOW)를 유지한다.
클럭 활성 신호(CLK_EN)가 논리 하이(HIGH)를 유지하고, 반전된 위상 동기 루프 클럭(PLL_CLKB)이 제1 시점(t1)에서 라이징 엣지를 갖는 경우 제1 플립 플롭(236)의 제1 입력단(D1)으로 들어온 클럭 활성 신호(CLK_EN)를 제1 출력단(Q1)으로 전달하며, 이 과정에서 제1 출력단(Q1)은 딜레이를 갖는 클럭 활성 신호(CLK_EN) 값을 출력하게 된다.
다시, 제2 시점(t2)에서 반전된 위상 동기 루프 클럭(PLL_CLKB)이 라이징 엣지를 갖는 경우, 제2 플립 플롭(238)의 제2 입력단(D2)으로 들어온 딜레이를 갖는 클럭 활성 신호(CLK_EN)가 제2 출력단(Q2)으로 전달될 수 있다. 이 과정에서 제2 출력단(Q2)은 딜레이를 갖는 클럭 활성 신호(CLK_EN)에서 더 딜레이된 출력을 선택단(S0)으로 전달할 수 있다.
즉, 클럭 활성 신호(CLK_EN)가 논리 하이(HIGH)인 경우, 반전된 위상 동기 루프 클럭(PLL_CLKB)의 라이징 엣지에서 위상 동기 루프 클럭(PLL_CLK)은 폴링 엣지를 갖게 된다. 따라서, 반전된 위상 동기 루프 클럭(PLL_CLKB)의 라이징 엣지에서 논리 하이(HIGH)인 클럭 활성 신호(CLK_EN)를 선택단(S0)으로 출력할 수 있으며, 이때 선택기(232)의 최종 출력단(Y)으로 위상 동기 루프 클럭(PLL_CLK)이 출력 클럭(CLK_OUT)으로 출력될 수 있으며, 출력 클럭(CLK_OUT)은 글리치가 제거된 상태로 출력될 수 있어, 이미지 장치에 발생할 수 있는 글리치로 인한 오작동을 방지할 수 있다. 클럭 활성 신호(CLK_EN)가 제1 시점(t1) 이후 논리 로우(LOW)가 되는 경우의 동작도 마찬가지로 글리치가 제거될 수 있다.
다시 도 3을 참조하면, 몇몇 실시예에 따른 이미지 장치 내 클럭 생성기(260)는 위상 동기 루프 회로(220)로부터 수신한 위상 동기 루프 클럭(PLL_CLK)을 수신하는 클럭 게이팅부(230)를 통해 출력 클럭(CLK_OUT)을 제1 인터페이스(210)로 전송할 수 있다.
제1 인터페이스(210)는 링크 레이어(240)로부터 병렬 데이터(Parallel Data)를 수신 받아 직렬 데이터(Serial Data)로 변환하여 제2 인터페이스(110)에 전송할 수 있다. 상술한 이미지 장치의 구동 방법을 흐름도로 정리하면 도 8과 같다. 중복되는 설명은 생략하고 간략하게 설명한다.
도 3 및 도 8을 참조하면, 먼저 검출부(120)를 통해 주변기기(예를 들어, GPS, RF 장치 등)가 동작하는 제1 대역폭과, 이미지 센서(200)와 어플리케이션 프로세서(100) 사이에 데이터를 통신하는 제1 주파수가 충돌하는지 검출할 수 있다. 검출부(120)가 충돌을 검출하는 경우(단계 S500), 검출부(120)는 충돌 회피 명령(CMD)을 주파수 변경부(250)로 보낼 수 있다(단계 S512). 이때, 검출부(120)는 제1 주파수와 다르며 제1 대역폭과 충돌하지 않는, 제2 주파수로 제1 주파수를 변경할 것을 충돌 회피 명령(CMD)에 담아 보낼 수 있다. 충돌 회피 명령(CMD)을 검출부(120)로부터 수신한 주파수 변경부(250)는 제1 주파수를 제2 주파수로 변경하기 위한 시퀀스 정보를 담은 주파수 변경 명령(CH_CMD)을 링크 레이어(240)로 전송한다(단계 S520). 링크 레이어(240)는 클럭 생성기(260)에 제어 신호를 전달하여 클럭 생성기(260)가 제2 주파수로 동작하는 출력 클럭(CLK_OUT)을 생성하도록 할 수 있다. 제어 신호는 분주 조절 신호(PLL M) 및 클럭 활성 신호(CLK_EN)를 포함할 수 있다. 분주 조절 신호(PLL M)는 위상 동기 루프 회로(220)의 메인 분주기의 분주비를 조절하여 위상 동기 루프 클럭(PLL_CLK)이 동작하는 주파수를 제2 주파수로 변경할 수 있다. 클럭 활성 신호(CLK_EN)는 클럭 게이팅부(230)에 전달되어 클럭 활성 신호(CLK_EN)가 수신하는 위상 동기 루프 클럭(PLL_CLK)과 접지단의 접지 신호 중 하나를 클럭 활성 신호(CLK_EN)를 통해 선택하여 출력 클럭(CLK_OUT)으로 출력할 수 있다. 클럭 생성기(260)는 변경된, 제2 주파수로 동작하는 출력 클럭(CLK_OUT)을 제1 인터페이스(210)로 전송할 수 있다(단계 S540).
이하에서, 도 9의 타이밍도를 통해 몇몇 실시예에 따른 이미지 장치의 주파수 변경부가 이미지 센서와 어플리케이션 프로세서 사이의 통신을 위한 주파수를 변경하기 위해 구성한 시퀀스 정보를 설명한다.
도 9는 몇몇 실시예에 따른 이미지 장치의 구동 방법을 설명하기 위한 예시적인 타이밍도이다.
도 3 및 도 9를 참조하면, 링크 레이어(240)는 프레임 정보를 담고 있는 병렬 데이터(Parallel Data)를 제1 인터페이스(210)로 전달할 수 있다. 그러나, 원활한 영상 출력을 위해, 링크 레이어(240)는 프레임 정보를 담고 있는 병렬 데이터를 프레임이 끝나는 구간(EOF; End Of Frame) 이후에 수직 신호 대기 시간(VBLANK)을 가짐으로써, 제1 병렬 데이터(Parallel Data)를 제1 인터페이스(210)로 출력하지 않고, 제1 병렬 데이터(Parallel Data)가 충분히 갱신되도록, 제1 시점(t1) 이후로 충분한 수직 신호 대기 시간(VBLANK)을 가지도록 유지할 수 있다.
위상 동기 루프 회로(220)의 위상 동기 루프 회로 기준 주파수를 생성하는 기준 주파수 생성 신호(MCLK)는 프레임이 끝나는 구간(EOF) 및 수직 신호 대기 시간(VBLANK) 동안 계속 링크 레이어(240)로부터 위상 동기 루프 회로(220)로 전송될 수 있다.
검출부(120)는 제1 대역폭으로 동작하는 주변 회로로부터 제1 대역폭의 정보를 수신하고, 이미지 센서(200)와 어플리케이션 프로세서(100)가 통신하는 제1 주파수 정보를 비교하여 충돌 여부를 검출할 수 있다.
검출부(120)가 제1 대역폭과 제1 주파수의 충돌을 검출하면, 검출부(120)는 주파수 변경부(250)로 충돌 회피 명령(CMD)을 전송한다. 검출부(120)는 제1 주파수가, 제1 대역폭과 충돌하지 않는 제2 주파수 정보를 충돌 회피 명령(CMD)에 포함시켜 주파수 변경부(250)로 보낼 수 있다.
주파수 변경부(250)는 제1 주파수를 제2 주파수로 변경하기 위해 링크 레이어(240)로 일정한 시퀀스 정보를 담은 주파수 변경 명령(CH_CMD)을 보낼 수 있다. 시퀀스 정보를 살펴보면, 제1 시점(t1)으로부터 제1 구간(W1)이 지난 제2 시점(t2)에 클럭 활성 신호(CLK_EN)를 논리 로우(LOW) 즉, 비활성화 시킬 수 있다.
제1 구간(W1)은 이미지 센서(200) 내 제1 인터페이스(210)와 어플리케이션 프로세서(100) 내 제2 인터페이스(110) 사이의 통신 과정에서의 딜레이들을 고려한 것이다. 예를 들어, 링크 레이어(240)가 제1 워드 클럭으로 동작하는 경우에, 제1 구간(W1)은 제1 워드 클럭 주기의 30배가 되는 시간일 수 있다. 제1 구간(W1)은 어플리케이션 프로세서(100)가 직렬 데이터(Serial Data)들을 정리하고 안정적으로 수직 신호 대기 시간(VBLANK)으로 진입하기 위한 마진(margin) 시간일 수 있다. 제1 구간(W1)은 어플리케이션 프로세서(100)가 안정적으로 수직 신호 대기 시간(VBLANK)으로 진입하기 위한 마진 시간을 만족하면, 제1 워드 클럭 주기의 30배에 제한되지 않을 수 있다.
제2 시점(t2)에 클럭 활성 신호(CLK_EN)를 비활성화시켜 위상 동기 루프 회로(220)로부터 출력되는 위상 동기 루프 클럭(PLL_CLK)의 제1 주파수를 제2 주파수로 변경할 수 있다. 이때, 위상 동기 루프 클럭(PLL_CLK)의 제1 주파수는 링크 레이어(240)로부터 수신한 분주 조절 신호(PLL M)를 통해 위상 동기 루프 회로(220) 내 메인 분주기의 분주비를 조절하여 변경할 수 있다. 이때, 분주 조절 신호(PLL M)는 제2 시점(t2)으로부터 제2 구간(W2)이 지난 제4 시점(t4)에 메인 분주기의 분주비를 조절하도록 신호를 보낼 수 있다.
위상 동기 루프 클럭(PLL_CLK)의 제1 주파수가 제2 주파수로 변경이 시작되는 경우, 위상 동기 루프 클럭(PLL_CLK)은 불안정해질 수 있다. 따라서, 위상 동기 루프 클럭(PLL_CLK)의 제1 주파수를 제2 주파수로 변경하는 제4 시점(t4)의 전후로 클럭 활성 신호(CLK_EN)를 비활성화 시켜, 최종적으로 클럭 생성기(260)를 통해 출력되는 출력 클럭(CLK_OUT)이 논리 로우(LOW) 즉, 비활성화 되도록 한다. 클럭 생성기(260)는 위상 동기 루프 회로(220)로부터 수신한 위상 동기 루프 클럭(PLL_CLK)을 출력 클럭(CLK_OUT)으로 출력하는데, 이 위상 동기 루프 클럭(PLL_CLK)이 불안정하게 되면, 이에 동기되는 병렬 데이터(Parallel Data) 및 직렬 데이터(Serial Data) 모두가 불안정하게 되어 이미지 장치의 데이터 전송의 동작이 불안정할 수 있다.
따라서, 클럭 생성기(260)를 통해 출력되는 출력 클럭(CLK_OUT)은 제1 주파수에서 제2 주파수로 변경된 후 안정된 클럭을 가져야하기 때문에, 제4 시점(t4)을 기준으로 제2 구간(W2) 전인 제2 시점(t2)에 클럭 활성 신호를 미리 비활성화 시켜주고, 제4 시점(t4)을 기준으로 제3 구간(W3) 후인 제5 시점(t5)에 클럭 활성 신호를 논리 하이(HIGH) 즉, 활성화시켜 위상 동기 루프 클럭(PLL_CLK)을 출력 클럭(CLK_OUT)으로 출력할 수 있다.
몇몇 실시예에 따른 이미지 장치에서 제3 구간(W3)은 예를 들어, 75 마이크로초 이상의 시간일 수 있다.
클럭 게이팅부(230)에 입력되는 클럭 활성 신호(CLK_EN)를 통해 위상 동기 루프 클럭(PLL_CLK)을 끊는(gating)하는 구동 과정에서의 글리치 제거는 도 4 내지 도 7에서 설명한 바와 같으므로 설명을 생략한다.
따라서, 주파수 변경부(250)에서 생성하는 주파수 변경 명령(CH_CMD) 내 시퀀스를 통해, 이미지 센서(200)와 어플리케이션 프로세서(100) 사이에서 동작하는 제1 주파수를 제2 주파수로, 수직 신호 대기 시간 동안 변경할 수 있다. 이를 통해, 별도의 위상 동기 루프 회로의 리셋 없이 주파수를 변경할 수 있어, 사용자가 몇몇 실시예에 따른 이미지 장치가 포함된 전자 기기를 통해 실시간으로 오작동 없이 이용할 수 있다.
도 10 내지 도 16은 몇몇 실시예에 따른 이미지 장치의 예시적인 블록도이다. 구동은 도 3 내지 도 9와 유사하므로, 구조상의 차이점을 중심으로 설명한다.
도 10을 참조하면, 도 3과는 달리 검출부(120)가 어플리케이션 프로세서(100)의 외부에 구성되어 있다.
예를 들어, 검출부(120)는 제1 주변 회로(300)가 동작하는 제1 대역폭과 이미지 센서(200)와 어플리케이션 프로세서(100)가 통신하는 제1 주파수 정보를 수신할 수 있다. 검출부(120)는 제1 대역폭과 제1 주파수가 충돌하는지 검출할 수 있다. 검출부(120)는 충돌을 검출하면 어플리케이션 프로세서(100)로 충돌 검출 정보를 전달할 수 있다.
어플리케이션 프로세서(100)는 제1 주파수를, 제1 대역폭과 충돌하지 않는 제2 주파수로 변경하도록 충돌 회피 명령(CMD)을 주파수 변경부(250)에 전송할 수 있다.
도 11을 참조하면, 도 3과는 달리 클럭 생성기(260)는 제1 인터페이스(210) 안에 포함되는 점을 제외하곤, 도 3의 구조 및 구동과 유사하다.
도 12를 참조하면, 도 3과는 달리 검출부(120)가 어플리케이션 프로세서(100)의 외부에 구성되어 있으며, 클럭 생성기(260)가 제1 인터페이스(210) 안에 포함되는 점을 제외하곤, 도 3의 구조 및 구동과 유사하다.
도 13을 참조하면, 도 3과는 달리 주파수 변경부(250)가 링크 레이어(240) 내부에 포함된 점을 제외하곤, 도 3의 구조 및 구동과 유사하다.
도 14를 참조하면, 도 3과는 달리 주파수 변경부(250)가 링크 레이어(240) 내부에 포함된 점, 검출부(120)가 어플리케이션 프로세서(100)의 외부에 구성된 점을 제외하면 도 3의 구조 및 구동과 유사하다.
도 15를 참조하면, 도 3과는 달리 주파수 변경부(250)가 링크 레이어(240) 내부에 포함된 점, 클럭 생성기(260)는 제1 인터페이스(210) 안에 포함되는 점을 제외하곤, 도 3의 구조 및 구동과 유사하다.
도 16을 참조하면, 도 3과는 달리 주파수 변경부(250)가 링크 레이어(240) 내부에 포함된 점, 검출부(120)가 어플리케이션 프로세서(100)의 외부에 구성된 점을 제외하곤, 도 3의 구조 및 구동과 유사하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 어플리케이션 프로세서 110: 제2 인터페이스 120: 검출부 200: 이미지 센서 210: 제1 인터페이스 220: 위상 동기 루프 회로 230: 클럭 게이팅부 240: 링크 레이어 250: 주파수 변경부 260: 클럭 생성기 300: 제1 주변 회로 400: 제2 주변 회로

Claims (10)

  1. 제1 주파수로 동작하는 제1 출력 클럭을 생성하는 클럭 생성기;
    상기 제1 주파수를 변경하기 위한 제어 신호를 생성하고, 제1 프레임 정보를 포함하는 제1 병렬 데이터를 출력하는 링크 레이어;
    수직 신호 대기 시간(VBLANK; Vertical Blank) 동안, 상기 제1 주파수를 상기 제1 주파수와 다른 제2 주파수로 변경하도록 충돌 회피 명령을 생성하는 검출부; 및
    상기 검출부로부터 상기 충돌 회피 명령을 수신하여 상기 링크 레이어에 주파수 변경 명령을 전송하는 주파수 변경부를 포함하되,
    상기 링크 레이어는 상기 주파수 변경 명령에 기초하여 상기 제어 신호를 상기 클럭 생성기에 전송하며,
    상기 수직 신호 대기 시간은 상기 링크 레이어가 상기 제1 병렬 데이터를 출력하지 않는 제1 시점부터, 상기 제1 프레임 정보의 다음 제2 프레임 정보를 포함하는 제2 병렬 데이터를 출력하는 제2 시점까지의 시간인 이미지 장치.
  2. 제 1항에 있어서,
    상기 클럭 생성기는 위상 동기 루프(PLL; Phase Locked Loop) 회로와 클럭 게이팅부를 포함하며,
    상기 위상 동기 루프 회로는 상기 제1 주파수로 동작하는 제1 위상 동기 루프 클럭을 생성하고,
    상기 클럭 게이팅부는 상기 제1 위상 동기 루프 클럭을 제어하여 상기 제1 출력 클럭을 생성하는 이미지 장치.
  3. 제 2항에 있어서,
    상기 제어 신호는 분주 조절 신호와 클럭 활성 신호를 포함하되,
    상기 분주 조절 신호는 상기 제1 위상 동기 루프 클럭의 상기 제1 주파수를 변경하며,
    상기 클럭 활성 신호가 비활성되면, 상기 제1 위상 동기 루프 클럭이 비활성화되고 상기 제1 출력 클럭이 출력되지 않는 이미지 장치.
  4. 제 1항에 있어서,
    제1 대역폭에서 동작하는 제1 주변 회로를 더 포함하되,
    상기 검출부는 상기 제1 주파수와 상기 제1 대역폭의 충돌 여부를 검출하여, 상기 충돌이 검출되면 상기 충돌 회피 명령을 상기 주파수 변경부로 전송하는 이미지 장치.
  5. 충돌 회피 명령을 생성하는 검출부;
    상기 검출부로부터 상기 충돌 회피 명령을 수신하여, 주파수 변경 명령을 생성하는 주파수 변경부;
    상기 주파수 변경부로부터 상기 주파수 변경 명령을 수신하고, 상기 주파수 변경 명령을 통해 제어 신호를 생성하고, 제1 프레임 정보를 포함하는 제1 병렬 데이터를 출력하는 링크 레이어; 및
    상기 링크 레이어로부터 상기 제어 신호를 수신하여 제1 주파수로 동작하는 제1 출력 클럭을 생성하는 클럭 생성기를 포함하되,
    상기 제1 주파수는, 상기 제1 주파수와 다른 제2 주파수로 수직 신호 대기 시간 동안 변경되며,
    상기 수직 신호 대기 시간은 상기 링크 레이어가 상기 제1 병렬 데이터를 출력하지 않는 제1 시점부터, 상기 제1 프레임 정보의 다음 제2 프레임 정보를 포함하는 제2 병렬 데이터를 출력하는 제2 시점까지의 시간인 이미지 장치.
  6. 제 5항에 있어서,
    상기 클럭 생성기는 위상 동기 루프 회로와 클럭 게이팅부를 포함하며,
    상기 위상 동기 루프 회로는 상기 제1 주파수로 동작하는 제1 위상 동기 루프 클럭을 생성하고,
    상기 클럭 게이팅부는 상기 제1 위상 동기 루프 클럭을 제어하여 상기 제1 출력 클럭을 생성하고,
    상기 제어 신호는 분주 조절 신호와 클럭 활성 신호를 포함하되,
    상기 분주 조절 신호는 상기 제1 위상 동기 루프 클럭의 상기 제1 주파수를 변경하며,
    상기 클럭 활성 신호가 비활성되면, 상기 제1 위상 동기 루프 클럭이 비활성화되고 상기 제1 출력 클럭이 출력되지 않는 이미지 장치.
  7. 제 5항에 있어서,
    제1 대역폭에서 동작하는 제1 주변 회로를 더 포함하되,
    상기 검출부는 상기 제1 주파수와 상기 제1 대역폭의 충돌 여부를 검출하여, 상기 충돌이 검출되면 상기 충돌 회피 명령을 상기 주파수 변경부로 전송하고,
    상기 제2 주파수는 상기 제1 대역폭과 충돌하지 않는 이미지 장치.
  8. 제1 프레임 정보를 포함하는 제1 병렬 데이터를 생성하며, 상기 제1 병렬 데이터를 제1 시점부터 생성하지 않는 링크 레이어;
    제1 대역폭에서 동작하는 제1 주변 회로;
    제1 주파수로 동작하는 제1 출력 클럭을 생성하는 클럭 생성기;
    상기 제1 대역폭과 상기 제1 주파수의 충돌 여부를 검출하고, 상기 충돌이 검출된 경우 충돌 회피 명령을 생성하는 검출부;
    상기 충돌 회피 명령을 상기 검출부로부터 수신하고, 상기 제1 주파수가 상기 제1 대역폭과 충돌하지 않는 제2 주파수로 상기 제1 시점 이후에 변경되도록 주파수 변경 명령을 생성하는 주파수 변경부를 포함하는 이미지 장치.
  9. 제 8항에 있어서,
    상기 클럭 생성기는 위상 동기 루프 회로와 클럭 게이팅부를 포함하며,
    상기 위상 동기 루프 회로는 상기 제1 주파수로 동작하는 제1 위상 동기 루프 클럭을 생성하고,
    상기 클럭 게이팅부는 상기 제1 위상 동기 루프 클럭을 제어하여 상기 제1 출력 클럭을 생성하고,
    상기 링크 레이어는 제어 신호를 생성하며, 상기 제어 신호는 분주 조절 신호와 클럭 활성 신호를 포함하되,
    상기 클럭 활성 신호는 상기 제1 시점으로부터 제1 구간이 지난 제2 시점에 비활성되며, 상기 제2 시점에 상기 제1 위상 동기 루프 클럭이 비활성화되고, 상기 제2 시점에 상기 제1 출력 클럭이 출력되지 않으며,
    상기 분주 조절 신호는 상기 제2 시점으로부터 제2 구간이 지난 제3 시점에, 상기 제1 위상 동기 루프 클럭의 상기 제1 주파수를 상기 제2 주파수로 변경하는 이미지 장치.
  10. 제 8항에 있어서,
    제1 대역폭에서 동작하는 제1 주변 회로를 더 포함하되,
    상기 검출부는 상기 제1 주파수와 상기 제1 대역폭의 충돌 여부를 검출하여, 상기 충돌이 검출되면 상기 충돌 회피 명령을 상기 주파수 변경부로 전송하고,
    상기 제2 주파수는 상기 제1 대역폭과 충돌하지 않으며,
    상기 클럭 생성기는 위상 동기 루프 회로와 클럭 게이팅부를 포함하며,
    상기 위상 동기 루프 회로는 상기 제1 주파수로 동작하는 제1 위상 동기 루프 클럭을 생성하고,
    상기 클럭 게이팅부는 상기 제1 위상 동기 루프 클럭을 제어하여 상기 제1 출력 클럭을 생성하고,
    상기 링크 레이어는 제어 신호를 생성하며, 상기 제어 신호는 분주 조절 신호와 클럭 활성 신호를 포함하되,
    상기 클럭 활성 신호는 상기 제1 시점으로부터 제1 구간이 지난 제2 시점에 비활성되며, 상기 제2 시점에 상기 제1 위상 동기 루프 클럭이 비활성화되고, 상기 제2 시점에 상기 제1 출력 클럭이 출력되지 않으며,
    상기 분주 조절 신호는 상기 제2 시점으로부터 제2 구간이 지난 제3 시점에, 상기 제1 위상 동기 루프 클럭의 상기 제1 주파수를 상기 제2 주파수로 변경하는 이미지 장치.
KR1020190071584A 2019-06-17 2019-06-17 이미지 장치 및 그 구동 방법 KR20200143910A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190071584A KR20200143910A (ko) 2019-06-17 2019-06-17 이미지 장치 및 그 구동 방법
US16/743,102 US11134189B2 (en) 2019-06-17 2020-01-15 Image device and operating method thereof
CN202010503920.0A CN112104822B (zh) 2019-06-17 2020-06-05 成像设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190071584A KR20200143910A (ko) 2019-06-17 2019-06-17 이미지 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20200143910A true KR20200143910A (ko) 2020-12-28

Family

ID=73745768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190071584A KR20200143910A (ko) 2019-06-17 2019-06-17 이미지 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US11134189B2 (ko)
KR (1) KR20200143910A (ko)
CN (1) CN112104822B (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059384A (ko) 2003-12-29 2005-06-20 엔에이치엔(주) 커뮤니티의 활동 정보 제공 시스템 및 그 방법
US20070014556A1 (en) 2005-07-15 2007-01-18 Truls Persson Communications devices including integrated digital cameras operating at different frequencies and related methods
KR101436042B1 (ko) 2007-08-10 2014-08-29 삼성전자주식회사 클럭 스위칭 회로에서 글리치를 방지하기 위한 장치 및방법
JP5274169B2 (ja) 2008-09-12 2013-08-28 キヤノン株式会社 撮像装置
JP2010141538A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 電子機器、及び表示制御方法
KR20110045152A (ko) 2009-10-26 2011-05-04 삼성전자주식회사 휴대용 단말기에서 전자기적 방해를 줄이기 위한 장치 및 방법
US8190944B2 (en) * 2009-12-11 2012-05-29 Ati Technologies Ulc Device configured to switch a clock speed for multiple links running at different clock speeds and method for switching the clock speed
JP2012141730A (ja) 2010-12-28 2012-07-26 Brother Ind Ltd 動作クロック生成装置及び処理装置
TWI529682B (zh) * 2011-05-18 2016-04-11 Sharp Kk A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
GB201115119D0 (en) * 2011-09-01 2011-10-19 Multi Mode Multi Media Solutions Nv Generation of digital clock for system having RF circuitry
US8644782B2 (en) * 2011-11-14 2014-02-04 Apple Inc. Agile clocking with receiver PLL management
US9054696B2 (en) * 2013-10-12 2015-06-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driving circuit, and array substrate and display panel using the same
US9524013B2 (en) 2014-04-16 2016-12-20 International Business Machines Corporation System interconnect dynamic scaling by lane width and operating frequency balancing

Also Published As

Publication number Publication date
US11134189B2 (en) 2021-09-28
CN112104822A (zh) 2020-12-18
US20200396378A1 (en) 2020-12-17
CN112104822B (zh) 2024-07-02

Similar Documents

Publication Publication Date Title
US20170041086A1 (en) Data transmission apparatus for changing clock signal at runtime and data interface system including the same
CN106796563B (zh) 用于芯片到芯片通信的系统和方法
KR102450296B1 (ko) 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
KR102328014B1 (ko) 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
US10673774B2 (en) Low latency re-timer
KR101466850B1 (ko) 데이터 전송 장치
US10554865B2 (en) Display controller for generating video sync signal using external clock, an application processor including the controller, and an electronic system including the controller
US8736515B2 (en) Graphics card, multi-screen display system and synchronous display method
US10698522B2 (en) Variable rate display interfaces
KR101647002B1 (ko) 결정론적 클록 크로싱
US20130216235A1 (en) Transmission system and electronic equipment
KR20160038671A (ko) 풀 핸드세이크를 지원하는 시스템온칩 및 이를 포함하는 모바일 장치
US9343126B2 (en) Frequency selection granularity for integrated circuits
US9274544B2 (en) Sideband initialization
KR20200143910A (ko) 이미지 장치 및 그 구동 방법
US9996138B2 (en) Electronic system and related clock managing method
EP3739463A1 (en) Circuit for asynchronous data transfer
US8890726B2 (en) Data interface clock generation
JP2018121200A (ja) 回路装置、電子機器及びケーブルハーネス
US10429881B2 (en) Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device
US10310585B2 (en) Replacement physical layer (PHY) for low-speed peripheral component interconnect (PCI) express (PCIe) systems
KR102265187B1 (ko) 클럭 복구 회로
JP5315882B2 (ja) 半導体装置及び通信方法
CN108268086B (zh) 半导体装置、半导体系统以及操作半导体装置的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal