KR102408208B1 - 표시패널 및 이를 이용한 표시장치 - Google Patents

표시패널 및 이를 이용한 표시장치 Download PDF

Info

Publication number
KR102408208B1
KR102408208B1 KR1020170184327A KR20170184327A KR102408208B1 KR 102408208 B1 KR102408208 B1 KR 102408208B1 KR 1020170184327 A KR1020170184327 A KR 1020170184327A KR 20170184327 A KR20170184327 A KR 20170184327A KR 102408208 B1 KR102408208 B1 KR 102408208B1
Authority
KR
South Korea
Prior art keywords
transistor
constant current
gate
pull
terminal
Prior art date
Application number
KR1020170184327A
Other languages
English (en)
Other versions
KR20190081642A (ko
Inventor
최의현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170184327A priority Critical patent/KR102408208B1/ko
Publication of KR20190081642A publication Critical patent/KR20190081642A/ko
Application granted granted Critical
Publication of KR102408208B1 publication Critical patent/KR102408208B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 목적은, 정전류 공급부를 이용하여 풀업 트랜지스터에 정전류를 공급할 수 있는, 표시패널 및 이를 이용한 표시장치를 제공하는 것이다. 이를 위해, 본 발명에 따른 표시패널은, 스위칭 트랜지스터들을 포함하는 픽셀들, 게이트 라인들 및 데이터 라인들이 구비되는 표시영역 및 상기 표시영역의 외곽에 배치되며 게이트 드라이버가 내장되는 비표시영역을 포함한다. 상기 게이트 드라이버는 상기 게이트 라인들과 연결되는 스테이지들을 포함한다. 상기 스테이지들 각각은, Q노드와 연결되며, 상기 스위칭 트랜지스터와 연결된 게이트 라인으로 상기 스위칭 트랜지스터를 턴온시킬 수 있는 게이트 펄스를 출력하는 풀업 트랜지스터 및 상기 풀업 트랜지스터의 게이트와 연결된 제1 단자와, 상기 게이트 라인과 연결된 제2 단자 및 상기 제1 단자와 연결되어 있으며 정전류가 공급되는 제3 단자가 구비된 기준 트랜지스터를 포함한다.

Description

표시패널 및 이를 이용한 표시장치{DISPLAY PANEL AND DISPLAY APPARATUS USING THE SAME}
본 발명은 표시패널 및 이를 이용한 표시장치에 관한 것이다.
유기발광표시장치(Organic Light Emitting Display Apparatus)는 자체발광 소자를 이용하고 있으며, 소비 전력이 낮기 때문에, 평판표시장치로서 널리 이용되고 있다.
유기발광표시장치 이외에도, 액정을 이용해 광의 투과율을 제어하여 영상을 출력하는 액정표시표시장치도 널리 이용되고 있다.
도 1은 종래의 표시패널에 적용되는 스테이지에 구비되는 풀업 트랜지스터와 풀다운 트랜지스터를 나타낸 예시도이다.
유기발광표시장치에 적용되는 유기발광표시패널 또는 액정표시장치에 적용되는 액정표시패널과 같은 표시패널에는, 상기 표시패널에 구비된 게이트 라인들로 게이트 펄스를 순차적으로 출력하는 게이트 드라이버가 내장될 수 있다.
상기 게이트 드라이버는 상기 게이트 라인들과 연결되어 있는 스테이지들을 포함하며, 상기 스테이지들 각각에는, 도 1에 도시된 바와 같이, 클럭(CLK)을 이용하여 상기 게이트 펄스(GP)를 출력하기 위한 풀업 트랜지스터(Tu)가 구비된다. 상기 게이트 펄스(GP)에 의해, 상기 표시패널의 각 픽셀에 구비된 스위칭 트랜지스터가 턴온될 수 있다.
또한, 상기 스테이지에는, 상기 게이트 펄스(GP)가 출력되지 않는 기간 동안, 상기 스위칭 트랜지스터를 턴오프시키기 위한 게이트 오프 신호(Goff)를 출력하는 풀다운 트랜지스터(Td)가 구비된다. 상기 게이트 펄스(GP)와 상기 게이트 오프 신호(Goff)를 총칭하여 게이트 신호(Vout)라 한다.
산화물 반도체로 구성된 상기 풀업 트랜지스터(Tu)는 지속적으로 턴온 및 턴오프를 반복하기 때문에, 상기 풀업 트랜지스터(Tu)가 지속적으로 사용되면, 상기 풀업 트랜지스터(Tu)는 열화될 수 있다. 상기 풀업 트랜지스터(Tu)가 열화되면, 상기 풀업 트랜지스터(Tu)로부터 정상적인 게이트 펄스(GP)가 출력되지 않는다.
예를 들어, 상기 풀업 트랜지스터(Tu)가 열화되면, 상기 풀업 트랜지스터(Tu)의 문턱전압이 쉬프트될 수 있다. 또한, 상기 문턱전압이 쉬프트됨에 따라, 상기 풀업 트랜지스터(Tu)가 턴온되었을 때의 상기 풀업 트랜지스터(Tu)를 흐르는 전류(I)의 양은, 상기 풀업 트랜지스터(Tu)의 문턱전압이 쉬프트되지 않았을 때의 상기 풀업 트랜지스터(Tu)를 흐르는 전류의 양보다 감소된다.
이에 따라, 상기 풀업 트랜지스터(Tu)가 열화되기 전에 출력되던 정상적인 게이트 펄스의 크기 및 모양과, 다른 크기 및 모양을 갖는, 비정상적인 게이트 펄스가 출력될 수 있다. 따라서, 상기 표시패널의 각 픽셀에서는 비정상적인 영상이 출력될 수 있다.
또한, 어느 하나의 스테이지에서 출력된 게이트 펄스(GP)는 또 다른 스테이지에도 영향을 미치기 때문에, 상기 풀업 트랜지스터(Tu)의 열화는 표시패널의 전체적인 동작에 영향을 미칠 수 있다.
즉, 상기 풀업 트랜지스터(Tu)의 열화에 의해, 상기 풀업 트랜지스터(Tu)를 흐르는 전류가 감소되면, 정상적인 게이트 펄스(GP)가 출력될 수 없고, 이에 따라, 상기 게이트 펄스(GP)에 의해 턴온되는 각 픽셀의 스위칭 트랜지스터들이 정상적으로 구동될 수 없으며, 따라서, 표시패널에서 정상적인 영상이 출력되지 못할 수도 있다.
그러나, 상기 풀업 트랜지스터(Tu)의 열화를 보상할 수 있는 구체적인 방법이 제안되지 못하고 있으며, 특히, 상기 풀업 트랜지스터(Tu)의 열화에 의해, 상기 풀업 트랜지스터(Tu)를 흐르는 전류(I)가 감소하는 현상을 해결할 수 있는 방안이 제안되지 못하고 있다.
상술한 문제점을 해결하기 위해 제안된 본 발명의 목적은, 정전류 공급부를 이용하여 풀업 트랜지스터에 정전류를 공급할 수 있는, 표시패널 및 이를 이용한 표시장치를 제공하는 것이다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시패널은, 스위칭 트랜지스터들을 포함하는 픽셀들, 게이트 라인들 및 데이터 라인들이 구비되는 표시영역 및 상기 표시영역의 외곽에 배치되며 게이트 드라이버가 내장되는 비표시영역을 포함한다. 상기 게이트 드라이버는 상기 게이트 라인들과 연결되는 스테이지들을 포함한다. 상기 스테이지들 각각은, Q노드와 연결되며, 상기 스위칭 트랜지스터와 연결된 게이트 라인으로 상기 스위칭 트랜지스터를 턴온시킬 수 있는 게이트 펄스를 출력하는 풀업 트랜지스터 및 상기 풀업 트랜지스터의 게이트와 연결된 제1 단자와, 상기 게이트 라인과 연결된 제2 단자 및 상기 제1 단자와 연결되어 있으며 정전류가 공급되는 제3 단자가 구비된 기준 트랜지스터를 포함한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치는, 상기 표시패널, 상기 표시패널에 구비된 데이터 라인들로 데이터 전압들을 공급하는 데이터 드라이버 및 상기 데이터 드라이버와 상기 게이트 드라이버를 제어하는 제어부를 포함한다.
본 발명에 의하면, 게이트 펄스를 출력하는 풀업 트랜지스터가 열화되더라도, 정전류 공급부에 의해 상기 풀업 트랜지스터로 기 설정된 정전류가 공급될 수 있으며, 이에 따라, 상기 풀업 트랜지스터로부터 정상적인 게이트 펄스가 출력될 수 있다.
또한, 상기 풀업 트랜지스터가 열화되더라도, 상기 정전류에 의해, 각 스테이지에서 정상적인 게이트 펄스가 출력될 수 있기 때문에, 상기 풀업 트랜지스터가 비표시영역에 내장된 표시패널이 정상적으로 구동될 수 있다.
도 1은 종래의 표시패널에 적용되는 스테이지에 구비되는 풀업 트랜지스터와 풀다운 트랜지스터를 나타낸 예시도.
도 2는 본 발명에 따른 표시장치의 일실시예 구성도.
도 3은 본 발명에 따른 표시패널에 구비되는 픽셀의 구조를 나타낸 예시도.
도 4는 본 발명에 따른 표시패널에 구비되는 게이트 드라이버의 구성도.
도 5는 도 4에 도시된 스테이지의 구성을 나타낸 예시도.
도 6은 본 발명에 따른 표시장치의 목적을 설명하기 위한 게이트 펄스의 파형도.
도 7은 본 발명에 따른 표시장치에 적용되는 전류미러회로의 예시도.
도 8은 본 발명에 따른 표시장치에 적용되는 게이트 구동부와 정전류 공급부의 구성을 나타낸 예시도.
도 9는 본 발명에 따른 표시장치에 적용되는 게이트 구동부와 정전류 공급부의 구성을 나타낸 또 다른 예시도.
도 10은 도 9에 도시된 정전류 공급부가 정전류를 공급하는 방법을 설명하기 위한 타이밍도.
도 11은 본 발명에 따른 표시장치에 적용되는 게이트 구동부와 정전류 공급부의 구성을 나타낸 또 다른 예시도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
'적어도 하나'의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, '제1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나'의 의미는 제1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예가 상세히 설명된다.
도 2는 본 발명에 따른 표시장치의 일실시예 구성도이고, 도 3은 본 발명에 따른 표시패널에 구비되는 픽셀의 구조를 나타낸 예시도이고, 도 4는 본 발명에 따른 표시패널에 구비되는 게이트 드라이버의 구성도이고, 도 5는 도 4에 도시된 스테이지의 구성을 나타낸 예시도이며, 도 6은 본 발명에 따른 표시장치의 목적을 설명하기 위한 게이트 펄스의 파형도이다.
본 발명에 따른 표시장치는, 도 2 내지 도 5에 도시된 바와 같이, 표시패널(100), 게이트 드라이버(200), 데이터 드라이버(300) 및 제어부(400)를 포함한다.
이하에서는, 상기 구성요소들이 차례대로 설명된다.
우선, 상기 표시패널(100)의 구성 및 기능이 설명된다.
상기 표시패널(100)은, 게이트 라인들(GL1 to GLg), 데이터 라인들(DL1 to DLd), 픽셀(110)들 및 상기 픽셀(110)들에 구비된 스위칭 트랜지스터들로 게이트 펄스(GP)들을 공급하는 게이트 드라이버(200)를 포함한다.
상기 표시패널(100)은 액정표시패널일 수도 있고, 유기발광표시패널일 수도 있으며, 이외에도, 다양한 종류의 평판표시패널이 될 수도 있다.
상기 표시패널(100)은 영상을 표시하는 상기 픽셀(110)들이 구비되는 표시영역(AA) 및 상기 표시영역(AA)의 외곽을 감싸고 있는 비표시영역(NAA)을 포함한다.
상기 표시패널(100)이 유기발광표시패널인 경우, 상기 픽셀(110)들 각각에는, 도 3에 도시된 바와 같이, 광을 출력하는 유기발광다이오드(OLED) 및 상기 유기발광다이오드를 구동하는 픽셀 구동부(PD)가 구비된다. 상기 픽셀 구동부(PD)에 구비된 스위칭 트랜지스터(Tsw)는 상기 게이트 라인(GL) 및 데이터 라인(DL)에 연결되어 있으며, 상기 게이트 라인(GL)을 통해 공급되는 게이트 펄스(GP)에 의해 턴온 또는 턴오프된다.
상기 스위칭 트랜지스터(Tsw)가 턴온될 때 상기 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)이, 상기 유기발광다이오드(OLED)와 연결된 구동 트랜지스터(Tdr)의 게이트로 공급된다. 상기 데이터 전압(Vdata)은 상기 구동 트랜지스터(Tdr)의 게이트와 소스 사이에 형성된 스토리지 캐패시터에 충전된다.
상기 데이터 전압(Vdata)에 따라 상기 구동 트랜지스터(Tdr)를 통해 상기 유기발광다이오드(OLED)로 공급되는 전류의 양이 제어되며, 이에 따라, 상기 유기발광다이오드(OLED)로부터 출력되는 광의 계조가 제어될 수 있다.
상기 표시패널(100)이 액정표시패널인 경우, 상기 픽셀(110)들 각각에는 스위칭 트랜지스터, 상기 스위칭 트랜지스터와 연결된 픽셀전극, 공통전압이 공급되는 공통전극 및 액정이 구비된다. 상기 스위칭 트랜지스터는 상기 게이트 라인 및 데이터 라인에 연결되어 있으며, 상기 게이트 라인을 통해 공급되는 게이트 펄스(GP)에 의해 턴온 또는 턴오프된다.
상기 스위칭 트랜지스터가 턴온될 때 상기 데이터 라인을 통해 공급된 데이터 전압이 상기 픽셀전극으로 공급된다. 상기 픽셀전극과 상기 공통전극 사이의 전압 차이에 의해 상기 액정의 광투과율이 제어되며, 이에 따라, 상기 액정을 통과하는 광의 계조가 제어될 수 있다.
상기 유기발광표시패널에 구비된 상기 스위칭 트랜지스터(Tsw)와, 상기 액정표시패널에 구비된 상기 스위칭 트랜지스터는 동일한 기능을 수행한다.
즉, 상기 유기발광표시패널에 구비된 상기 스위칭 트랜지스터(Tsw)와, 상기 액정표시패널에 구비된 상기 스위칭 트랜지스터는, 상기 게이트 라인(GL)을 통해 공급되는 상기 게이트 펄스(GP)에 의해 턴온되어, 상기 데이터 라인(DL)을 통해 공급되는 상기 데이터 전압(Vdata)을 다음 단으로 공급한다.
상기 유기발광표시패널에서는 상기 데이터 전압(Vdata)이 상기 구동 트랜지스터(Tdr)의 게이트로 공급되며, 상기 데이터 전압(Vdata)에 따라 상기 구동 트랜지스터(Tdr)를 흐르는 전류의 크기에 의해 상기 유기발광다이오드로부터 출력되는 광의 계조가 제어된다.
상기 액정표시장치에서는 상기 데이터 전압(Vdata)이 상기 픽셀전극으로 공급되고, 상기 픽셀전극으로 공급된 상기 데이터 전압(Vdata)과 상기 공통전극 간의 전압 차에 의해, 상기 액정의 광투과율이 제어되며, 이에 따라, 상기 액정을 통과하는 광의 계조가 제어된다.
다음으로, 상기 게이트 드라이버(200)의 기본적인 구조 및 기능이 도 4 및 도 5를 참조하여 설명된다.
상기 게이트 드라이버(200)는 상기 비표시영역(NAA)에 내장된다. 상기 게이트 드라이버(200)를 구성하는 트랜지스터들은, 상기 표시영역(AA)의 각 픽셀(110)들에 구비되는 트랜지스터들과 동일한 공정을 통해 상기 비표시영역(NAA)에 구비될 수 있다. 상기 표시패널(100)에 내장되어 있는 게이트 드라이버(200)는 게이트 인 패널(GIP: Gate In Panel) 방식의 게이트 드라이버(200)라 한다.
상기 게이트 드라이버(200)에서 출력되는 상기 게이트 펄스(GP)는 상기 스위칭 트랜지스터를 턴온시키며, 상기 게이트 드라이버(200)에서 출력되는 게이트 오프 신호(Goff)는 상기 스위칭 트랜지스터를 턴오프시킨다. 상기 게이트 펄스(GP)와 상기 게이트 오프 신호(Goff)를 총칭하여 게이트 신호(Vout)라 한다.
또한, 상기 스위칭 트랜지스터는 상기 유기발광표시패널에 구비된 스위칭 트랜지스터(Tsw)가 될 수 있으며, 상기 액정표시패널에 구비된 스위칭 트랜지스터가 될 수도 있다. 이하에서는, 설명의 편의상 상기 유기발광표시패널에 구비된 스위칭 트랜지스터(Tsw)를 일예로 하여 본 발명이 설명된다.
상기 게이트 드라이버(200)는, 도 4에 도시된 바와 같이, 상기 픽셀들과 연결된 게이트 라인들(GL1 to GLg)로 게이트 펄스들(GP1 to GPg)을 공급하는 스테이지(210)들을 포함한다.
상기 스테이지(210)들 각각은 복수의 트랜지스터들을 포함한다. 도 5에는 네 개의 트랜지스터들(Tst, Trs, Tu, Td)이 구비된 스테이지가, 상기 스테이지(210)의 일예로서 도시되어 있다.
예를 들어, 스타트 트랜지스터(Tst)는 스타트 신호(Vst)에 의해 턴온되어, 고전압(VD)을 Q노드(Q)를 통해 풀업 트랜지스터(Tu)의 게이트로 공급한다.
상기 풀업 트랜지스터(Tu)는 상기 고전압(VD)에 의해 턴온되어, 클럭(CLK)을 게이트 라인(GL)으로 출력한다. 이 경우, 상기 게이트 라인으로는 하이 값을 갖는 게이트 펄스(GP)가 출력된다.
상기 스타트 트랜지스터(Tst)를 통과한 상기 고전압(VD)은 인버터(I)에 의해 저전압으로 변환되어 Qb노드(Qb)를 통해 풀다운 트랜지스터(Td)의 게이트로 공급된다. 이에 따라, 상기 풀다운 트랜지스터(Td)는 턴오프된다.
상기 스타트 트랜지스터(Tst)가 턴오프되고, 리셋 신호(Rest)에 의해 리셋 트랜지스터(Trs)가 턴온되면, 제1 저전압(VSS1)이 상기 리셋 트랜지스터(Trs)를 통해 상기 풀업 트랜지스터(Tu)로 공급되며, 따라서, 상기 풀업 트랜지스터(Tu)는 턴오프된다.
상기 제1 저전압(VSS1)은 상기 인버터(I)에 의해 고전압으로 변환되어 상기 Qb노드(Qb)를 통해 상기 풀다운 트랜지스터(Td)의 게이트로 공급된다. 이에 따라, 상기 풀다운 트랜지스터(Td)는 턴온된다. 이 경우, 제2 저전압(VSS2)이 상기 풀다운 트랜지스터(Td)를 통해 상기 게이트 라인(GL)으로 공급된다. 상기 풀다운 트랜지스터(Td)를 통해 상기 게이트 라인으로 공급되는 상기 제2 저전압(VSS2)은 게이트 오프 신호(Goff)이다.
상기 게이트 펄스(GP)가 상기 픽셀(110)에 구비된 상기 스위칭 트랜지스터(Tsw)의 게이트로 공급될 때, 상기 스위칭 트랜지스터(Tsw)는 턴온되며, 이에 따라, 상기 픽셀에서 영상이 출력될 수 있다. 상기 게이트 오프 신호(Goff)가 상기 스위칭 트랜지스터(Tsw)로 공급될 때, 상기 스위칭 트랜지스터(Tsw)는 턴오프되며, 이에 따라, 상기 픽셀에서는 영상이 출력되지 않는다.
상기 스테이지(210)의 구조 및 기능은, 도 5와 상기에서 설명된 구조 및 기능 이외에도 다양하게 변경될 수 있다. 따라서, 상기 스테이지(210)에는 상기 트랜지스터들(Tst, Trs, Tu, Td) 이외에도, 또 다른 트랜지스터들이 더 구비될 수 있다.
상기 풀업 트랜지스터(Tu)가 지속적으로 구동되면, 상기 풀업 트랜지스터(Tu)는 열화되며, 이에 따라, 상기 풀업 트랜지스터(Tu)의 문턱 전압이 쉬프트된다. 특히, 상기 풀업 트랜지스터(Tu)가 산화물 반도체로 구성된 경우, 상기 풀업 트랜지스터(Tu)의 열화는 더 심하게 발생될 수 있다.
상기 상기 문턱전압이 쉬프트된 상기 풀업 트랜지스터(Tu)가 턴온되었을 때의 상기 풀업 트랜지스터(Tu)를 통과하는 전류의 크기는, 상기 문턱전압이 쉬프트되지 않았을 때의 상기 풀업 트랜지스터(Tu)를 통과하는 전류의 크기보다 작아진다.
상기 풀업 트랜지스터(Tu)를 통과하는 전류의 크기가 작아지면, 상기 풀업 트랜지스터(Tu)를 통과하는 클럭(CLK)이 신속하게 충전될 수 없으며, 이에 따라, 상기 클럭(CLK)에 의해 생성되는 상기 게이트 펄스(GP)가 구형파 형태로 정확하게 형성되지 못한다.
즉, 상기 풀업 트랜지스터(Tu)의 문턱전압이 쉬프트되지 않아, 상기 풀업 트랜지스터(Tu)로 기 설정된 전류가 흐르면, 도 6에 도시된 바와 같이, 구형파 형태를 갖는 정상적인 게이트 펄스(GPnormal)가 출력된다. 그러나, 상기 풀업 트랜지스터(Tu)의 문턱전압이 쉬프트되어, 상기 풀업 트랜지스터(Tu)로 기 설정된 전류보다 작은 전류가 흐르면, 도 6에 도시된 바와 같이, 상승구간과 하강구간이 지연되어 있는 비정상적인 게이트 펄스(GPabnormal)가 출력된다.
상기 풀업 트랜지스터(Tu)의 문턱전압이 쉬프트되지 않더라도, 상기 게이트 펄스(GP)의 상승구간과 하강구간에는 약간의 지연이 발생될 수 있다. 그러나, 상기 풀업 트랜지스터(Tu)의 문턱전압이 열화에 의해 쉬프트되면, 상기 비정상적인 게이트 펄스(GPabnormal)와 같이, 상기 게이트 펄스의 상승구간과 하강구간에서의 지연이 심각하게 발생될 수 있다. 이에 따라, 상기 스위칭 트랜지스터(Tsw)가, 기 설정된 기간, 예를 들어, 1수평기간 동안에 정상적으로 턴온될 수 없으며, 이에 따라, 상기 픽셀(110)들을 통해 영상들이 정상적으로 출력될 수 없다.
본 발명은 상기한 바와 같은 문턱전압의 쉬프트에 의해, 상기 풀업 트랜지스터(Tu)를 통과하는 전류가 감소되어, 상기 게이트 펄스(GP)의 상승구간과 하강구간에서 지연이 발생되는 것을 방지하기 위한 것이다.
이를 위해, 본 발명은 전류미러회로 및 정전류 공급부를 이용하고 있으며, 본 발명에 의하면, 상기 풀업 트랜지스터(Tu)의 문턱전압의 변화와 상관없이, 상기 풀업 트랜지스터(Tu)로 일정한 전류가 지속적으로 흐를 수 있다. 상기 전류미러회로의 기본 구성 및 동작에 대해서는, 도 7을 참조하여 설명된다.
다음으로, 상기 제어부(400)의 기능이 설명된다.
상기 제어부(400)는 외부 시스템으로부터 공급되는 타이밍 신호, 예를 들어, 수직 동기신호, 수평 동기신호 및 클럭 등을 이용하여, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와, 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다. 상기 제어부(400)는 상기 게이트 제어신호(GCS) 및 상기 데이터 제어신호(DCS) 이외에도, 상기 정전류 공급부를 제어하는 다양한 제어신호들을 생성할 수도 있다.
또한, 상기 제어부(400)는 상기 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후에 이를 재정렬하여, 재정렬된 디지털 영상데이터(Data)를 상기 데이터 드라이버(300)에 공급한다.
마지막으로, 상기 데이터 드라이버(300)의 기능이 설명된다.
상기 데이터 드라이버(300)는 상기 제어부(400)로부터 입력된 상기 영상데이터(Data)를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인(GL)에 상기 게이트 펄스(GP)가 공급되는 1수평기간마다 1수평라인분의 데이터 전압(Vdata)들을 상기 데이터 라인들(DL1 to DLd)로 전송한다. 이에 따라, 상기 게이트 라인(GL)에 연결된 픽셀들로부터 영상이 출력될 수 있다.
상기 설명에서는, 상기 데이터 드라이버(300) 및 상기 제어부(400)가 독립적으로 구성된 것으로 설명되었으나, 상기 데이터 드라이버(300)는 상기 제어부(400)와 일체로 구성될 수도 있다.
도 7은 본 발명에 따른 표시장치에 적용되는 전류미러회로의 예시도이다.
전류미러회로에서는, 도 7에 도시된 바와 같이, 기준 트랜지스터(Tr) 및 미러 트랜지스터(Tm)가 게이트를 공유하고, 상기 기준 트랜지스터(Tr)의 게이트와 드레인은 서로 연결되어 있으며, 상기 기준 트랜지스터(Tr)의 소스와 상기 미러 트랜지스터(Tm)의 소스는 서로 연결되어 있다.
시뮬레이션 및 측정 결과, 상기한 바와 같이 구성된 상기 전류미러회로에서는, 상기 기준 트랜지스터(Tr)를 통과하는 전류(Ir)와 동일 또는 유사한 크기의 전류(Im)가, 상기 미러 트랜지스터(Tm)로 흐를 수 있다.
즉, 상기 전류미러회로에서는, 상기 기준 트랜지스터(Tr)를 흐르는 전류가 마치 거울에 반사된 것처럼 상기 미러 트랜지스터(Tm)로 흐를 수 있다.
부연하여 설명하면, 도 7에 도시된 상기 전류미러회로는 게이트를 공유하고 있는 두 개의 트랜지스터들(Tm, Tr)로 동일 또는 유사한 크기의 전류를 흐르도록 하기 위해 본 발명에 적용된다.
도 8은 본 발명에 따른 표시장치에 적용되는 게이트 구동부와 정전류 공급부의 구성을 나타낸 예시도이며, 특히, 정전류 공급부(500)가 게이트 구동부(200)의 외부에 구비되어 있는 표시장치를 나타낸다. 이하의 설명 중, 상기에서 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.
본 발명에 따른 표시패널(100)은, 도 2 및 도 8에 도시된 바와 같이, 스위칭 트랜지스터(Tsw)들을 포함하는 픽셀(110)들, 게이트 라인들(GL1 to GLg)과 데이터 라인들(DL1 to DLd)이 구비되는 표시영역(AA) 및 상기 표시영역(AA)의 외곽에 배치되며 게이트 드라이버(200)가 내장되는 비표시영역(NAA)을 포함한다. 상기 표시패널(100)은 상기에서 설명된 바와 같이, 액정표시패널이 될 수도 있고, 유기발광표시패널이 될 수도 있다. 따라서, 상기 픽셀(110)에는 상기 스위칭 트랜지스터(Tsw) 이외에도 다양한 구성요소들이 구비될 수 있다.
상기 게이트 드라이버(200)는 상기 게이트 라인들(GL1 to GLg)과 연결되는 스테이지(210)들을 포함한다.
상기 스테이지(210)들 각각은, 도 8에 도시된 바와 같이, Q노드(Q)와 연결되며, 상기 스위칭 트랜지스터(Tsw)와 연결된 게이트 라인(GL)으로 상기 스위칭 트랜지스터(Tsw)를 턴온시킬 수 있는 게이트 펄스(GP)를 출력하는 풀업 트랜지스터(Tu) 및 상기 풀업 트랜지스터(Tu)의 게이트와 연결된 제1 단자(211)와, 상기 게이트 라인(GL)과 연결된 제2 단자(212) 및 상기 제1 단자(211)와 연결되어 있으며 정전류가 공급되는 제3 단자(213)가 구비된 기준 트랜지스터(Tr)를 포함한다.
여기서, 상기 스테이지(210)들 각각은, 도 8에 도시된 바와 같이, 상기 풀업 트랜지스터(Tu) 이외에도, 도 5를 참조하여 설명된 구성들을 포함할 수 있으며, 도 5를 참조하여 설명된 기능을 기본적으로 수행할 수 있다.
상기 풀업 트랜지스터(Tu)는, 도 7을 참조하여 설명된 상기 전류미러회로의 상기 미러 트랜지스터(Tm)에 대응되며, 상기 기준 트랜지스터(Tr)는, 도 7을 참조하여 설명된 상기 기준 트랜지스터(Tr)와 동일한 기능을 수행한다.
따라서, 상기 풀업 트랜지스터(Tu)와 상기 기준 트랜지스터(Tr)는, 도 7을 참조하여 설명된 상기 전류미러회로를 형성한다.
상기 풀업 트랜지스터(Tu)와 상기 기준 트랜지스터(Tr)가, 상기 전류미러회로를 형성하고 있기 때문에, 정전류 공급부(500)로부터 상기 기준 트랜지스터(Tr)를 통과하는 제1 전류(I1)와 동일한 크기의 제2 전류(I2)가, 상기 풀업 트랜지스터(Tu)를 통과할 수 있다.
이것은, 상기 풀업 트랜지스터(Tu)가 열화되어 상기 풀업 트랜지스터(Tu)의 문턱전압이 쉬프트되더라도, 상기 정전류 공급부(500)로부터 전송된 상기 제1 전류(I1)와 동일한 크기의 제2 전류(I2)가, 상기 풀업 트랜지스터(Tu)를 통과할 수 있다는 것을 의미한다.
따라서, 상기 풀업 트랜지스터(Tu)에서 정상적인 게이트 펄스가 출력되기 위해 요구되는 전류의 크기를 고려하여, 상기 정전류 공급부(500)로부터 출력되는 정전류, 즉, 상기 제1 전류(I1)의 크기가 설정되면, 상기 풀업 트랜지스터(Tu)의 열화와 상관없이, 상기 풀업 트랜지스터(Tu)로는 상기 제1 전류(I1)와 동일한 크기의 상기 제2 전류(I2)가 흐를 수 있다. 이에 따라, 상기 풀업 트랜지스터(Tu)의 열화와 상관 없이, 상기 풀업 트랜지스터(Tu)로부터 정상적인 파형을 갖는 게이트 펄스(GP)가 지속적으로 출력될 수 있다.
상기 설명 및 이하의 설명에서, 상기 제1 전류(I1)는 상기 정전류 공급부(500)로부터 공급되는 일정한 크기를 갖는 정전류이다. 즉, 본 발명에서, 상기 정전류가 상기 제2 전류(I2)와 구분되어야 하는 경우에는, 상기 정전류가 상기 제1 전류(I1)로 설명된다. 즉, 상기 정전류와 상기 제1 전류(I1)는 상기 정전류 공급부(500)로부터 출력되는 전류를 의미한다.
상기한 바와 같이, 상기 풀업 트랜지스터(Tu)를 정상적으로 구동시키기 위한 정전류, 즉, 상기 제1 전류(I1)는 상기 정전류 공급부(500)로부터 공급된다. 상기 정전류 공급부(500)는 다양한 위치에 배치될 수 있다.
예를 들어, 상기 정전류 공급부(500)는, 상기 게이트 드라이버(200)의 외부에 구비될 수 있다.
상기 정전류는 상기 게이트 드라이버(200)의 외부에 구비된 상기 정전류 공급부(500)로부터 상기 기준 트랜지스터(Tr)의 상기 제3 단자(213)로 공급될 수 있다.
이 경우, 상기 정전류 공급부(500)는, 도 8에 도시된 바와 같이, 상기 제어부(400)가 장착되어 있는 인쇄회로기판(900)에 구비될 수 있다.
그러나, 상기 인쇄회로기판(900)에는 상기 제어부(400)가 아닌, 상기 데이터 드라이버(300)가 구비될 수도 있으며, 상기 제어부(400) 및 상기 데이터 드라이버(300)가 모두 구비될 수도 있다.
상기 인쇄회로기판(900)에 구비된 상기 정전류 공급부(500)는 상기 정전류를 상기 게이트 드라이버(200)로 공급할 수 있으며, 상기 정전류 공급부(500)로부터 공급된 정전류는, 상기 게이트 드라이버(200)를 구성하는 모든 상기 스테이지(210)들로 공급될 수 있다.
여기서, 상기 인쇄회로기판(900)에 구비되는 상기 정전류 공급부(500)는, 정전류를 공급하기 위한 것이며, 집적회로(IC) 또는 아날로그 소자들을 이용하여 다양한 형태로 형성될 수 있다.
상기 인쇄회로기판(900)에는 두 개 이상의 상기 정전류 공급부(500)들이 구비될 수도 있다. 두 개 이상의 상기 정전류 공급부(500)들 각각은, 적어도 하나의 상기 스테이지(210)로 상기 정전류를 공급할 수 있다.
상기 인쇄회로기판(900)에 구비된 적어도 하나의 상기 정전류 공급부(500)는 상기 제어부(400)로부터 공급되는 제어신호에 따라, 상기 정전류를 상기 스테이지(210)들로 공급할 수 있다. 예를 들어, 상기 정전류 공급부(500)가 지속적으로 상기 정전류를 상기 스테이지(210)로 공급하면, 상기 기준 트랜지스터(Tr)가 턴온되지 않는 기간에도, 상기 기준 트랜지스터(Tr)에서 누설전류가 발생될 수 있으며, 상기 누설전류에 의해, 상기 게이트 신호(Vout)가 영향을 받을 수도 있다.
따라서, 상기 제어부(400)는, 각 스테이지(210)에서 상기 클럭(CLK)을 이용하여 상기 게이트 펄스(GP)를 생성하는 타이밍에만, 상기 정전류 공급부(500)가 상기 정전류를 출력할 수 있도록, 상기 정전류 공급부(500)를 제어할 수 있다. 이를 위해, 상기 제어부(400)는 상기 정전류 공급부(500)를 제어할 수 있는 상기 제어신호를 생성하여 상기 정전류 공급부(500)로 전송할 수 있다.
그러나, 상기 정전류가 상기 스테이지(210)의 상기 기준 트랜지스터(Tr)로 공급되는 타이밍은, 상기 스테이지(210)들 각각에 구비된 미러 스위칭 트랜지스터(Tms)에 의해 제어될 수도 있다.
이를 위해, 상기 스테이지(210)들 각각은, 도 8에 도시된 바와 같이, 상기 풀업 트랜지스터(Tu)를 턴온시키는 Q노드 전압이 상기 풀업 트랜지스터(Tu)의 상기 게이트로 공급되어, 상기 Q노드(Q)가 충전되는 타이밍에만 상기 기준 트랜지스터(Tr)를 턴온시키는 상기 미러 스위칭 트랜지스터(Tms)를 포함할 수 있다.
상기 미러 스위칭 트랜지스터(Tms)는 미러 제어 신호(Vmc)에 의해 턴온 또는 턴오프될 수 있고, 특히, 상기 미러 제어 신호(Vmc)에 의해, 상기 Q노드(Q)가 충전되는 타이밍에만 턴온될 수 있으며, 이에 따라, 상기 Q노드(Q)가 충전되는 타이밍에만, 상기 정전류 공급부(500)로부터 상기 기준 트랜지스터(Tr)와 상기 풀업 트랜지스터(Tu)로 상기 정전류가 공급될 수 있다.
상기 미러 제어 신호(Vmc)는 상기 제어부(400)로부터 전송될 수 있으며, 또는 상기 게이트 드라이버(200)에서 생성되는 다양한 신호들 중 어느 하나가 될 수 있다.
상기 미러 스위칭 트랜지스터(Tms)는 상기 게이트 펄스(GP)가 출력되기 전, 즉, 상기 Q노드(Q)가 충전될 때, 턴온되어, 상기 정전류 공급부(500)로부터 공급되는 상기 정전류를 상기 기준 트랜지스터(Tr)로 공급한다. 이 경우, 상기 기준 트랜지스터(Tr)도 턴온되어, 상기 기준 트랜지스터(Tr)와 상기 풀업 트랜지스터(Tu)로는 상기 정전류가 흐를 수 있으며, 이에 따라, 상기 풀업 트랜지스터(Tu)로부터 정상적인 게이트 펄스(GP)가 출력될 수 있다.
즉, 상기 스테이지(210)에서는, 상기 Q노드(Q)가 충전된 후, 상기 클럭(CLK)이 상기 풀업 트랜지스터(Tu)의 드레인에 인가되면, 상기 Q노드(Q)에서 부트스트랩핑(bootstrapping)이 발생되며, 이에 따라, 상기 풀업 트랜지스터(Tu)의 소스, 즉, 상기 게이트 라인으로, 상기 게이트 펄스(GP)가 출력된다.
이 경우, 상기 제1 전류(I1)와 상기 제2 전류(I2)는 상기 Q노드(Q)가 충전될 때, 상기 기준 트랜지스터(Tr)와 상기 풀업 트랜지스터(Tu)를 흐른다. 이후, 상기 부트스트랩핑이 발생되며, 이에 따라, 상기 게이트 펄스(GP)가 출력된다.
부연하여 설명하면, 상기 Q노드(Q)가 충전될 때, 상기 풀업 트랜지스터(Tu)로는, 상기 풀업 트랜지스터(Tu)의 문턱전압의 쉬프트와 상관없이, 상기 제1 전류(I1), 즉, 상기 정전류 공급부(500)로부터 출력되는 상기 정전류가 공급된다. 이 경우, 상기 정전류의 크기는, 정상적인 상기 게이트 펄스(GP)의 생성에 필요한 크기로 설정되어 있기 때문에, 상기 풀업 트랜지스터(Tu)의 문턱전압의 쉬프트와 상관없이, 정상적인 파형을 갖는 게이트 펄스가 상기 풀업 트랜지스터(Tu)를 통해 상기 게이트 라인(GL)으로 출력될 수 있다.
상기 정전류 공급부(500)가 상기 게이트 드라이버(200)의 외부에 구비된 경우, 도 7과 같이 Simulation 모델을 구성하였다. 즉, 도 7에 도시된 전류미러회로에서, 상기 미러 트랜지스터(Tm)의 문턱전압의 쉬프트에 따른 상기 Q노드(Q)의 전압 변화를 시뮬레이션을 통해 확인하기 위해 도 7의 모델을 시뮬레이션 한 결과, 상기 기준 트랜지스터(Tr)의 문턱전압이 변하였을 때에도, 전류원에 의해 동일한 전류가 흐른다. 이 때, 상기 미러 트랜지스터(Tm)의 게이트 전압이 변화하여 전류원의 유사 전류가 상기 미러 트랜지스터(Tm)로 흐르는 것을 확인하였다. 이것은 상기 기준 트랜지스터(Tr)의 전압 변화에 따라 상기 풀업 트랜지터(Tu)의 게이트의 전압도 변화될 수 있다는 것을 의미한다.
이하에서, 도 9 내지 도 11을 참조하여 설명되는 제1 전류(I1)와 제2 전류(I2)의 크기도 상기한 바와 같은 설명이 적용될 수 있다. 즉, 상기 제1 전류(I1)와 상기 제2 전류(I2)는 동일 또는 유사한 값을 가질 수 있으며, 특히, 상기 제2 전류(I2)가 상기 제1 전류(I1) 보다 큰 값을 가질 수 있다. 그러나, 상기 설명 및 이하의 설명에서는, 설명의 편의상, 상기 제1 전류(I1)의 크기와 상기 제2 전류(I2)의 크기가 동일하다고 가정하고, 본 발명이 설명된다.
도 9는 본 발명에 따른 표시장치에 적용되는 게이트 구동부와 정전류 공급부의 구성을 나타낸 또 다른 예시도이며, 특히, 정전류 공급부(500)가 스테이지(210)의 내부에 구비되어 있는 표시장치를 나타낸다. 도 10은 도 9에 도시된 정전류 공급부가 정전류를 공급하는 방법을 설명하기 위한 타이밍도이다. 이하의 설명 중, 상기에서 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.
본 발명에 따른 표시패널(100)은, 도 2 및 도 9에 도시된 바와 같이, 스위칭 트랜지스터(Tsw)들을 포함하는 픽셀(110)들, 게이트 라인들(GL1 to GLg) 및 데이터 라인들(DL1 to DLd)이 구비되는 표시영역(AA) 및 상기 표시영역(AA)의 외곽에 배치되며 게이트 드라이버(200)가 내장되는 비표시영역(NAA)을 포함한다. 상기 표시패널(100)은 상기에서 설명된 바와 같이, 액정표시패널이 될 수도 있고, 유기발광표시패널이 될 수도 있다.
상기 게이트 드라이버(200)는 상기 게이트 라인들(GL1 to GLg)과 연결되는 스테이지(210)들을 포함한다.
상기 스테이지(210)들 각각은, 도 9에 도시된 바와 같이, Q노드(Q)와 연결되며, 상기 스위칭 트랜지스터(Tsw)와 연결된 게이트 라인(GL)으로 상기 스위칭 트랜지스터(Tsw)를 턴온시킬 수 있는 게이트 펄스(GP)를 출력하는 풀업 트랜지스터(Tu) 및 상기 풀업 트랜지스터(Tu)의 게이트와 연결된 제1 단자(211)와, 상기 게이트 라인(GL)과 연결된 제2 단자(212) 및 상기 제1 단자(211)와 연결되어 있으며 정전류가 공급되는 제3 단자(213)가 구비된 기준 트랜지스터(Tr)를 포함한다.
여기서, 상기 스테이지(210)들 각각은, 도 9에 도시된 바와 같이, 상기 풀업 트랜지스터(Tu) 이외에도, 도 5를 참조하여 설명된 구성들을 포함할 수 있으며, 도 5를 참조하여 설명된 기능을 기본적으로 수행할 수 있다.
상기 풀업 트랜지스터(Tu)는, 도 7을 참조하여 설명된 상기 전류미러회로의 미러 트랜지스터(Tm)에 대응되며, 상기 기준 트랜지스터(Tr)는, 도 7을 참조하여 설명된 상기 기준 트랜지스터(Tr)와 동일한 기능을 수행한다.
따라서, 상기 풀업 트랜지스터(Tu)와 상기 기준 트랜지스터(Tr)는, 도 7을 참조하여 설명된 상기 전류미러회로를 형성한다.
상기 풀업 트랜지스터(Tu)와 상기 기준 트랜지스터(Tr)가, 상기 전류미러회로를 형성하고 있기 때문에, 정전류 공급부(500)로부터 상기 기준 트랜지스터(Tr)를 통과하는 제1 전류(I1)와 동일한 크기의 제2 전류(I2)가, 상기 풀업 트랜지스터(Tu)를 통과할 수 있다.
이것은, 상기 풀업 트랜지스터(Tu)가 열화되어 상기 풀업 트랜지스터(Tu)의 문턱전압이 쉬프트되더라도, 상기 정전류 공급부(500)로부터 전송된 상기 제1 전류(I1)와 동일한 크기의 제2 전류(I2)가, 상기 풀업 트랜지스터(Tu)를 통과할 수 있다는 것을 의미한다.
따라서, 상기 풀업 트랜지스터(Tu)에서 요구되는 전류의 크기를 고려하여, 상기 정전류 공급부(500)로부터 출력되는 정전류, 즉, 상기 제1 전류(I1)의 크기가 설정되면, 상기 풀업 트랜지스터(Tu)의 열화와 상관없이, 상기 풀업 트랜지스터(Tu)로는 상기 제1 전류(I1)와 동일한 크기의 상기 제2 전류(I2)가 흐를 수 있다. 이에 따라, 상기 풀업 트랜지스터(Tu)의 열화와 상관 없이, 상기 풀업 트랜지스터(Tu)로부터 정상적인 파형을 갖는 게이트 펄스(GP)가 지속적으로 출력될 수 있다.
상기한 바와 같이, 상기 풀업 트랜지스터(Tu)를 정상적으로 구동시키기 위한 정전류, 즉, 상기 제1 전류(I1)는 상기 정전류 공급부(500)로부터 공급된다.
상기에서 설명된 바와 같이, 상기 정전류 공급부(500)는 다양한 위치에 배치될 수 있다.
예를 들어, 상기 정전류 공급부(500)는, 도 8에 도시된 바와 같이, 상기 게이트 드라이버(200)의 외부에 구비될 수 있다.
또한, 상기 정전류 공급부(500)는, 도 9에 도시된 바와 같이, 상기 게이트 드라이버(200)의 내부에 구비될 수 있으며, 특히, 상기 스테이지(210)들 각각에 구비될 수도 있다.
즉, 본 발명에서, 상기 스테이지(210)들 각각은, 상기 기준 트랜지스터(Tr)의 상기 제3 단자(213)로 정전류를 공급하는 상기 정전류 공급부(500)를 더 포함할 수 있다.
상기 스테이지(210)들 각각에 구비된 상기 정전류 공급부(500)는, 예를 들어, 도 9에 도시된 바와 같이, 제1 전압(V1)이 공급되는 제1 전압공급단자(nV1)와 상기 기준 트랜지스터(Tr)의 상기 제3 단자(213) 사이에 연결된 제1 트랜지스터(T1), 상기 제1 전압공급단자(nV1)와 상기 제1 트랜지스터(T1) 사이에 연결되며, 제1 신호(S1)에 따라 턴온 또는 턴오프되는 제2 트랜지스터(T2), 상기 제1 트랜지스터(T1)의 게이트에 연결되며, 제3 신호(S3)에 따라 턴온되어 제2 신호(S2)를 전송하는 제3 트랜지스터(T3), 상기 제1 트랜지스터(T1)와 상기 기준 트랜지스터(Tr)사이의 제1 노드(n1)와 제2 전압(V2)이 공급되는 제2 전압공급단자(nV2) 사이에 연결되며, 제4 신호(S4)에 따라 턴온 또는 턴오프되는 제4 트랜지스터(T4), 상기 제1 트랜지스터(T1)의 상기 게이트와 상기 제1 노드(n1) 사이에 구비되는 제1 캐패시터(C1) 및 상기 제1 전압공급단자(nV1)와 상기 제1 노드(n1) 사이에 구비되는 제2 캐패시터(C2)를 포함한다.
상기 정전류 공급부(500)가 정전류를 공급하는 방법을, 도 9 및 도 10을 참조하여 설명하면 다음과 같다.
상기 정전류를 공급하는 방법은, 초기화 기간(a), 샘플링 기간(b), 프로그램 기간(c) 및 출력 기간(d) 등을 포함할 수 있다.
첫째, 상기 초기화 기간(a)에는, 상기 제1 트랜지스터(T1)가 턴온되며, 상기 제4 신호(S4)에 의해 상기 제4 트랜지스터(T4)가 턴온되어, 상기 제2 전압(V2)이 상기 제4 트랜지스터(T4)를 통해 상기 제1 노드(n1)로 공급된다. 이에 따라, 상기 제1 캐패시터(C1)가 상기 제2 전압(V2)으로 초기화된다.
둘째, 상기 샘플링 기간(b)에는, 상기 제3 신호(S3)와 상기 제1 신호(S1)에 의해, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 동시에 턴온되며, 이에 따라, 상기 제1 캐패시터(C1)가 상기 제1 트랜지스터(T1)의 문턱전압까지 충전된다.
이 경우, 상기 제1 트랜지스터(T1)가 턴온되어, 상기 제1 트랜지스터(T1)로 전류가 공급된다. 상기 전류는 상기 제1 노드(n1)가 특정 전압, 예를 들어, 상기 제2 신호(S2)가 공급되는 라인을 통해 상기 제1 트랜지스터(T1)의 상기 게이트로 공급되는 상기 제2 신호(S2)의 전압과 상기 제1 트랜지스터(T1)의 소스의 차전압이 제1 트랜지스터(T1)의 문턱전압이 될 때 까지 될 때까지 흐른 후 상기 제1 트랜지스터(T1)는 턴오프된다. 상기 제1 트랜지스터(T1)가 턴오프된다는 것은 상기 제1 트랜지스터(T1)의 상기 게이트와 소스 사이의 차전압이 상기 제1 트랜지스터(T1)의 문턱전압이 되었다는 것을 의미한다.
셋째, 상기 프로그램 기간(c)에는, 상기 제3 신호(S3)에 의해 상기 제3 트랜지스터(T3)가 턴온되어, 상기 제2 신호(S2)의 전압변화가 상기 제1 트랜지스터(T1)의 게이트와 소스로 공급된다.
넷째, 상기 출력기간(d)에는 상기 제1 신호(S1)에 의해 상기 제2 트랜지스터(T2)가 턴온되며, 따라서, 상기 프로그램 기간(c)에 상기 제1 트랜지스터(T1)의 게이트와 소스로 공급된 전압에 의한 전류가, 상기 제1 트랜지스터(T1)를 통해 출력된다.
즉, 상기 프로그램 기간(c)의 상기 제1 트랜지스터(T1)의 게이트와 소스 사이의 차전압 값에 대응되는 전류가, 상기 제2 트랜지스터(T2)가 턴온 되는 상기 출력기간(d)에, 상기 제1 트랜지스터(T1)를 통해 흐를 수 있다.
부연하여 설명하면, 상기 샘플링 기간(b) 동안 상기 제1 트랜지스터(T1)의 상기 게이트와 소스의 차전압이 상기 제1 트랜지스터(T1)의 문턱전압이 되고, 상기 프로그램 기간(c) 동안 상기 제1 트랜지스터(T1)의 상기 게이트와 소스로 상기 제2 신호(S2)의 변화가 공급되기 때문에, 상기 프로그램 기간(c)에 상기 제1 트랜지스터(T1)의 상기 게이트와 상기 소스 사이의 차전압은 상기 제2 신호(S2)의 전압에 의해 변화된다. 이후, 상기 출력기간(d)에 상기 제2 트랜지스터(T2)가 턴온되면, 상기 제1 트랜지스터(T1)의 프로그램 기간(c)의 전압에 의한 전류가 상기 제1 트랜지스터(T1)를 통해 출력된다. 따라서, 상기 제2 신호(S2)의 전압 변동에 의해, 상기 제1 트랜지스터(T1)를 흐르는 전류의 크기가 결정될 수 있다.
따라서, 상기한 바와 같은 방법에 의하면, 상기 제1 트랜지스터(T1)의 열화에 의해 변경된 상기 제1 트랜지스터(T1)의 문턱 전압이, 상기 제1 트랜지스터(T1)를 흐르는 전류의 크기에 영향을 미치지 않는다.
즉, 상기 제1 트랜지스터(T1)가 열화되어 상기 제1 트랜지스터(T1)의 문턱 전압이 변경되더라도, 상기 제1 트랜지스터(T1)는 샘플링 기간(b)기간에 문턱전압을 샘플링 하기 때문에 상기 제2 신호(S2)의 변화에 대응되는 전류만을 출력시킬 수 있다. 이에 따라, 상기 제1 트랜지스터(T1)로부터는 항상 일정한 크기를 갖는 정전류가 출력될 수 있다.
따라서, 상기 정전류 공급부(500)는 정전류를 출력할 수 있다.
상기 제1 트랜지스터(T1)로부터 출력되는 상기 정전류는 기준 트랜지스터(Tr)로 공급될 수 있으며, 이에 따라, 상기 풀업 트랜지스터(Tu)에서도 상기 기준 트랜지스터(Tr)로 공급되는 상기 정전류와 동일한 크기를 갖는 제2 전류(I2)가 흐를 수 있다.
상기 스테이지(210)들 각각에 구비된 상기 정전류 공급부(500)의 구동 방법은 상기에서 설명된 방법 이외에도 다양하게 변경될 수 있다. 즉, 도 9에 도시된 상기 정전류 공급부(500)는, 도 10에 도시된 바와 같은 파형도가 아닌 또 다른 파형도에 의해 구동될 수 있으며, 이 경우에도, 상기한 바와 같은 원리에 의해, 상기 정전류 공급부(500)는 정전류를 출력할 수 있다.
부연하여 설명하면, 본 발명에서 상기 스테이지(210)들 각각에 구비된 상기 정전류 공급부(500)는, 상기 제2 신호(S2)가 일정할 때, 상기 제1 트랜지스터(T1)를 통해 항상 동일한 크기를 갖는 정전류가 흐르도록 하는 기능을 수행한다. 상기한 바와 같은 기능이 수행될 수 있도록, 상기 정전류 공급부(500)의 회로 구성은 도 9에 도시된 형태 이외에도 다양하게 변경될 수 있으며, 상기 정전류 공급부(500)에 적용되는 신호들 역시, 도 10에 도시된 형태 이외에도 다양하게 변경될 수 있다.
도 11은 본 발명에 따른 표시장치에 적용되는 게이트 구동부와 정전류 공급부의 구성을 나타낸 또 다른 예시도이며, 특히, 정전류 공급부(500)가 게이트 드라이버(200)의 내부에 구비되어 적어도 두 개의 스테이지들로 정전류를 공급하는 표시장치를 나타낸다.
본 발명에 따른 표시패널(100)은, 도 2 및 도 11에 도시된 바와 같이, 스위칭 트랜지스터(Tsw)들을 포함하는 픽셀(110)들, 게이트 라인들(GL1 to GLg) 및 데이터 라인들(DL1 to DLd)이 구비되는 표시영역(AA) 및 상기 표시영역(AA)의 외곽에 배치되며 게이트 드라이버(200)가 내장되는 비표시영역(NAA)을 포함한다. 상기 표시패널(100)은 상기에서 설명된 바와 같이, 액정표시패널이 될 수도 있고, 유기발광표시패널이 될 수도 있다.
상기 게이트 드라이버(200)는 상기 게이트 라인들(GL1 to GLg)과 연결되는 스테이지(210)들을 포함한다.
상기 스테이지(210)들 각각은, 도 11에 도시된 바와 같이, Q노드(Q)와 연결되며, 상기 스위칭 트랜지스터(Tsw)와 연결된 게이트 라인(GL)으로 상기 스위칭 트랜지스터(Tsw)를 턴온시킬 수 있는 게이트 펄스(GP)를 출력하는 풀업 트랜지스터(Tu) 및 상기 풀업 트랜지스터(Tu)의 게이트와 연결된 제1 단자(211)와, 상기 게이트 라인(GL)과 연결된 제2 단자(212) 및 상기 제1 단자(211)와 연결되어 있으며 정전류가 공급되는 제3 단자(213)가 구비된 기준 트랜지스터(Tr)를 포함한다.
여기서, 상기 스테이지(210)들 각각은, 도 11에 도시된 바와 같이, 상기 풀업 트랜지스터(Tu) 이외에도, 도 5를 참조하여 설명된 구성들을 포함할 수 있으며, 도 5를 참조하여 설명된 기능을 기본적으로 수행할 수 있다.
상기 풀업 트랜지스터(Tu)는, 도 7을 참조하여 설명된 상기 전류미러회로의 미러 트랜지스터(Tm)에 대응되며, 상기 기준 트랜지스터(Tr)는, 도 7을 참조하여 설명된 상기 기준 트랜지스터(Tr)와 동일한 기능을 수행한다.
따라서, 상기 풀업 트랜지스터(Tu)와 상기 기준 트랜지스터(Tr)는, 도 7을 참조하여 설명된 상기 전류미러회로를 형성한다.
상기 풀업 트랜지스터(Tu)와 상기 기준 트랜지스터(Tr)가, 상기 전류미러회로를 형성하고 있기 때문에, 정전류 공급부(500)로부터 상기 기준 트랜지스터(Tr)를 통과하는 제1 전류(I1)와 동일한 크기의 제2 전류(I2)가, 상기 풀업 트랜지스터(Tu)를 통과할 수 있다.
이것은, 상기 풀업 트랜지스터(Tu)가 열화되어 상기 풀업 트랜지스터(Tu)의 문턱전압이 쉬프트되더라도, 상기 정전류 공급부(500)로부터 전송된 상기 제1 전류(I1)와 동일한 크기의 제2 전류(I2)가, 상기 풀업 트랜지스터(Tu)를 통과할 수 있다는 것을 의미한다.
따라서, 상기 풀업 트랜지스터(Tu)에서 요구되는 전류의 크기를 고려하여, 상기 정전류 공급부(500)로부터 출력되는 정전류, 즉, 상기 제1 전류(I1)의 크기가 설정되면, 상기 풀업 트랜지스터(Tu)의 열화와 상관없이, 상기 풀업 트랜지스터(Tu)로는 상기 제1 전류(I1)와 동일한 크기의 상기 제2 전류(I2)가 흐를 수 있다. 이에 따라, 상기 풀업 트랜지스터(Tu)의 열화와 상관 없이, 상기 풀업 트랜지스터(Tu)로부터 정상적인 파형을 갖는 게이트 펄스(GP)가 지속적으로 출력될 수 있다.
상기한 바와 같이, 상기 풀업 트랜지스터(Tu)를 정상적으로 구동시키기 위한 정전류, 즉, 상기 제1 전류(I1)는 상기 정전류 공급부(500)로부터 공급된다.
상기에서 설명된 바와 같이, 상기 정전류 공급부(500)는 다양한 위치에 배치될 수 있다.
예를 들어, 상기 정전류 공급부(500)는, 도 8에 도시된 바와 같이, 상기 게이트 드라이버(200)의 외부에 구비될 수 있다.
또한, 상기 정전류 공급부(500)는, 도 9에 도시된 바와 같이, 상기 게이트 드라이버(200)의 내부에 구비될 수 있으며, 특히, 상기 스테이지(210)들 각각에 구비될 수도 있다.
또한, 상기 정전류 공급부(500)는, 도 11에 도시된 바와 같이, 상기 게이트 드라이버(200)에 구비되며, 특히, 상기 스테이지(210)들 중 적어도 두 개의 스테이지(210)들에 구비된 상기 기준 트랜지스터(Tr)들의 상기 제3 단자(213)들로 정전류를 공급할 수도 있다.
즉, 본 발명에서, 상기 게이트 구동부(200)에 구비되는 상기 정전류 공급부(500)는, 도 9에 도시된 바와 같이, 상기 스테이지(210)들 각각에 구비되어, 각 스테이지(210)에 구비된 상기 기준 트랜지스터(Tr)로 상기 정전류를 공급할 수도 있으며, 도 11에 도시된 바와 같이, 상기 게이트 구동부(200)에 구비되어 적어도 두 개의 상기 스테이지(210)들에 구비된 상기 기준 트랜지스터(Tr)로 상기 정전류를 공급할 수도 있다. 도 11에는 하나의 상기 정전류 공급부(500)가 상기 게이트 드라이버(200)에 구비된 모든 상기 스테이지(210)들로 상기 정전류를 공급하는 표시장치가 도시되어 있으나, 상기 게이트 드라이버(200)에는 두 개 이상의 정전류 공급부(500)가 구비될 수 있다.
상기 게이트 드라이버(200)에 두 개 이상의 정전류 공급부(500)들이 구비된 경우, 상기 정전류 공급부(500)들 각각은 두 개 이상의 상기 스테이지(210)들로 정전류를 공급할 수 있다. 이 경우, 상기 정전류 공급부(500)는, 도 10 및 도 11을 참조하여 설명된 상기 정전류 공급부(500)와 동일한 형태로 형성될 수 있다.
즉, 본 발명은, 도 7에 도시된 상기 전류미러회로 및 도 8, 도9 및 도 11에 도시된 상기 정전류 공급부(500)를 이용하여, 상기 풀업 트랜지스터(Tu)의 열화와 상관 없이, 상기 풀업 트랜지스터(Tu)로 정전류가 흐르도록 한다. 상기 정전류는, 상기 풀업 트랜지스터(Tu)에서 정상적인 파형을 갖는 게이트 펄스(GP)를 출력하기 위해 요구되는 전류로 설정될 수 있다.
부연하여 설명하면, 본 발명에서는, 상기 풀업 트랜지스터(Tu)의 열화에 상과 없이, 상기 풀업 트랜지스터(Tu)로 정전류가 흐를 수 있으며, 상기 정전류를 이용하여, 상기 풀업 트랜지스터(Tu)는 정상적인 게이트 펄스를 출력할 수 있다.
상기 풀업 트랜지스터(Tu)로부터 정상적인 게이트 펄스가 출력되기 때문에, 상기 픽셀(110)들에 구비되는 상기 스위칭 트랜지스터(Tsw)들이 정상적으로 턴온 또는 턴오프될 수 있다. 따라서, 상기 스위칭 트랜지스터(Tsw)들이 구비되어 있는 상기 픽셀(110)들에서는 정상적인 영상이 출력될 수 있다.
이에 따라, 상기 픽셀(110)들이 구비된 상기 표시패널(100)에서는 정상적인 영상이 출력될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 유기발광표시패널 110: 픽셀
200: 게이트 드라이버 300: 데이터 드라이버
400: 제어부

Claims (16)

  1. 스위칭 트랜지스터들을 포함하는 픽셀들, 게이트 라인들 및 데이터 라인들이 구비되는 표시영역; 및
    상기 표시영역의 외곽에 배치되며 게이트 드라이버가 내장되는 비표시영역을 포함하고,
    상기 게이트 드라이버는 상기 게이트 라인들과 연결되는 스테이지들을 포함하고,
    상기 스테이지들 각각은,
    Q노드와 연결되며, 상기 스위칭 트랜지스터와 연결된 게이트 라인으로 상기 스위칭 트랜지스터를 턴온시킬 수 있는 게이트 펄스를 출력하는 풀업 트랜지스터; 및
    상기 풀업 트랜지스터의 게이트와 연결된 제1 단자와, 상기 게이트 라인과 연결된 제2 단자 및 상기 제1 단자와 연결되어 있으며 정전류가 공급되는 제3 단자가 구비된 기준 트랜지스터를 포함하는 표시패널.
  2. 제 1 항에 있어서,
    상기 스테이지들 각각은,
    상기 풀업 트랜지스터를 턴온시키는 Q노드 전압이 상기 풀업 트랜지스터의 상기 게이트로 공급되는 타이밍에만 상기 기준 트랜지스터를 턴온시키는 미러 스위칭 트랜지스터를 더 포함하는 표시패널.
  3. 제 1 항에 있어서,
    상기 정전류는 상기 게이트 드라이버의 외부에 구비된 정전류 공급부로부터 상기 기준 트랜지스터의 상기 제3 단자로 공급되는 표시패널.
  4. 제 1 항에 있어서,
    상기 스테이지들 각각은,
    상기 기준 트랜지스터의 상기 제3 단자로 정전류를 공급하는 정전류 공급부를 더 포함하는 표시패널.
  5. 제 4 항에 있어서,
    상기 정전류 공급부는,
    제1 전압이 공급되는 제1 전압공급단자와 상기 기준 트랜지스터의 상기 제3 단자 사이에 연결된 제1 트랜지스터;
    상기 제1 전압공급단자와 상기 제1 트랜지스터 사이에 연결되며, 제1 신호에 따라 턴온 또는 턴오프되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트에 연결되며, 제3 신호에 따라 턴온되어 제2 신호를 전송하는 제3 트랜지스터;
    상기 제1 트랜지스터와 상기 기준 트랜지스터 사이의 제1 노드와 제2 전압이 공급되는 제2 전압공급단자 사이에 연결되며, 제4 신호에 따라 턴온 또는 턴오프되는 제4 트랜지스터;
    상기 제1 트랜지스터의 상기 게이트와, 상기 제1 노드 사이에 구비되는 제1 캐패시터; 및
    상기 제1 전압공급단자와 상기 제1 노드 사이에 구비되는 제2 캐패시터를 포함하는 표시패널.
  6. 제 1 항에 있어서,
    상기 게이트 드라이버는, 적어도 하나의 정전류 공급부를 더 포함하고,
    상기 정전류 공급부는,
    상기 스테이지들 중 적어도 두 개의 스테이지들에 구비된 상기 기준 트랜지스터들의 상기 제3 단자들로 정전류를 공급하는 표시패널.
  7. 제 6 항에 있어서,
    상기 정전류 공급부는,
    제1 전압이 공급되는 제1 전압공급단자와 상기 기준 트랜지스터의 상기 제3 단자 사이에 연결된 제1 트랜지스터;
    상기 제1 전압공급단자와 상기 제1 트랜지스터 사이에 연결되며, 제1 신호에 따라 턴온 또는 턴오프되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트에 연결되며, 제3 신호에 따라 턴온되어 제2 신호를 전송하는 제3 트랜지스터;
    상기 제1 트랜지스터와 상기 기준 트랜지스터 사이의 제1 노드와 제2 전압이 공급되는 제2 전압공급단자 사이에 연결되며, 제4 신호에 따라 턴온 또는 턴오프되는 제4 트랜지스터;
    상기 제1 트랜지스터의 상기 게이트와, 상기 제1 노드 사이에 구비되는 제1 캐패시터; 및
    상기 제1 전압공급단자와 상기 제1 노드 사이에 구비되는 제2 캐패시터를 포함하는 표시패널.
  8. 제 1 항에 기재된 표시패널;
    상기 표시패널에 구비된 데이터 라인들로 데이터 전압들을 공급하는 데이터 드라이버; 및
    상기 데이터 드라이버와 상기 게이트 드라이버를 제어하는 제어부를 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 정전류는 상기 게이트 드라이버의 외부에 구비된 정전류 공급부로부터 상기 기준 트랜지스터의 상기 제3 단자로 공급되는 표시장치.
  10. 제 9 항에 있어서,
    상기 정전류 공급부는, 상기 데이터 드라이버와 상기 제어부 중 적어도 하나가 구비되어 있는 인쇄회로기판에 구비되는 표시장치.
  11. 제 9 항에 있어서,
    상기 정전류 공급부는, 상기 제어부로부터 전송되는 제어신호에 따라, 상기 정전류를 출력하는 표시장치.
  12. 제 8 항에 있어서,
    상기 표시패널에 구비되는 상기 스테이지들 각각은,
    상기 풀업 트랜지스터를 턴온시키는 Q노드 전압이 상기 풀업 트랜지스터의 상기 게이트로 공급되는 타이밍에만 상기 기준 트랜지스터를 턴온시키는 미러 스위칭 트랜지스터를 더 포함하는 표시장치.
  13. 제 8 항에 있어서,
    상기 표시패널에 구비된 상기 스테이지들 각각은,
    상기 기준 트랜지스터의 상기 제3 단자로 정전류를 공급하는 정전류 공급부를 더 포함하는 표시장치.
  14. 제 13 항에 있어서,
    상기 정전류 공급부는,
    제1 전압이 공급되는 제1 전압공급단자와 상기 기준 트랜지스터의 상기 제3 단자 사이에 연결된 제1 트랜지스터;
    상기 제1 전압공급단자와 상기 제1 트랜지스터 사이에 연결되며, 제1 신호에 따라 턴온 또는 턴오프되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트에 연결되며, 제3 신호에 따라 턴온되어 제2 신호를 전송하는 제3 트랜지스터;
    상기 제1 트랜지스터와 상기 기준 트랜지스터 사이의 제1 노드와 제2 전압이 공급되는 제2 전압공급단자 사이에 연결되며, 제4 신호에 따라 턴온 또는 턴오프되는 제4 트랜지스터;
    상기 제1 트랜지스터의 상기 게이트와, 상기 제1 노드 사이에 구비되는 제1 캐패시터; 및
    상기 제1 전압공급단자와 상기 제1 노드 사이에 구비되는 제2 캐패시터를 포함하는 표시장치.
  15. 제 8 항에 있어서,
    상기 표시패널에 구비되는 상기 게이트 드라이버는, 적어도 하나의 정전류 공급부를 더 포함하고,
    상기 정전류 공급부는,
    상기 스테이지들 중 적어도 두 개의 스테이지들에 구비된 상기 기준 트랜지스터들의 상기 제3 단자들로 정전류를 공급하는 표시장치.
  16. 제 15 항에 있어서,
    상기 정전류 공급부는,
    제1 전압이 공급되는 제1 전압공급단자와 상기 기준 트랜지스터의 상기 제3 단자 사이에 연결된 제1 트랜지스터;
    상기 제1 전압공급단자와 상기 제1 트랜지스터 사이에 연결되며, 제1 신호에 따라 턴온 또는 턴오프되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트에 연결되며, 제3 신호에 따라 턴온되어 제2 신호를 전송하는 제3 트랜지스터;
    상기 제1 트랜지스터와 상기 기준 트랜지스터 사이의 제1 노드와 제2 전압이 공급되는 제2 전압공급단자 사이에 연결되며, 제4 신호에 따라 턴온 또는 턴오프되는 제4 트랜지스터;
    상기 제1 트랜지스터의 상기 게이트와, 상기 제1 노드 사이에 구비되는 제1 캐패시터; 및
    상기 제1 전압공급단자와 상기 제1 노드 사이에 구비되는 제2 캐패시터를 포함하는 표시장치.
KR1020170184327A 2017-12-29 2017-12-29 표시패널 및 이를 이용한 표시장치 KR102408208B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184327A KR102408208B1 (ko) 2017-12-29 2017-12-29 표시패널 및 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184327A KR102408208B1 (ko) 2017-12-29 2017-12-29 표시패널 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20190081642A KR20190081642A (ko) 2019-07-09
KR102408208B1 true KR102408208B1 (ko) 2022-06-10

Family

ID=67261905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184327A KR102408208B1 (ko) 2017-12-29 2017-12-29 표시패널 및 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102408208B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102663225B1 (ko) * 2019-12-24 2024-05-02 엘지디스플레이 주식회사 발광표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234655A (ja) 2002-02-12 2003-08-22 Rohm Co Ltd Ｄ／ａ変換回路およびこれを用いる有機ｅｌ駆動回路
JP2014179147A (ja) 2013-03-15 2014-09-25 Renesas Electronics Corp メモリモジュール、メモリモジュールを備えるマイクロコンピュータ、および半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101947809B1 (ko) * 2012-07-04 2019-02-13 엘지디스플레이 주식회사 표시장치와 이의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234655A (ja) 2002-02-12 2003-08-22 Rohm Co Ltd Ｄ／ａ変換回路およびこれを用いる有機ｅｌ駆動回路
JP2014179147A (ja) 2013-03-15 2014-09-25 Renesas Electronics Corp メモリモジュール、メモリモジュールを備えるマイクロコンピュータ、および半導体装置

Also Published As

Publication number Publication date
KR20190081642A (ko) 2019-07-09

Similar Documents

Publication Publication Date Title
US9454935B2 (en) Organic light emitting diode display device
US9620061B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
US8031141B2 (en) Scan driving circuit and organic light emitting display using the same
US9536476B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
US10242624B2 (en) Display device
KR102123395B1 (ko) 표시 장치 및 그 구동 방법
KR101977579B1 (ko) 디스플레이 패널 그리고 디스플레이 패널을 위한 구동 회로
US20150187314A1 (en) Gate driver and control method thereof
US9252747B2 (en) Stage circuits and scan driver using the same
US9449558B2 (en) Scan driver and display device using the same
KR20120082660A (ko) 주사 구동 장치 및 그 구동 방법
KR102264274B1 (ko) 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치
KR101725212B1 (ko) 에미션 구동장치 및 이를 이용한 유기발광다이오드 표시장치
KR20150028403A (ko) 쉬프트 레지스터
US9978305B2 (en) Organic light emitting display utilizing data drivers for sequentially supplying data signals to output lines during one horizontal period
US9564889B2 (en) Gate driving circuit and display device having the same
KR20140036729A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR101942984B1 (ko) 게이트 드라이버 및 그를 포함하는 영상표시장치
KR101977710B1 (ko) 디스플레이 패널 및 그 구동 회로
KR101991874B1 (ko) 쉬프트 레지스터와 이의 구동방법
KR102408208B1 (ko) 표시패널 및 이를 이용한 표시장치
KR102294690B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102656478B1 (ko) 게이트드라이버, 그를 이용한 표시장치 및 그의 구동방법
KR101939233B1 (ko) 영상표시장치 및 그 구동방법
US11315497B2 (en) Gate driving circuit and image display device including ihe same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant