CN102044206B

CN102044206B - 用于显示面板的移位缓存器

Info

Publication number: CN102044206B
Application number: CN200910206328.8A
Authority: CN
Inventors: 柯健专; 吴昭慧
Original assignee: Hannstar Display Corp
Current assignee: Hannstar Display Corp
Priority date: 2009-10-15
Filing date: 2009-10-15
Publication date: 2014-04-02
Anticipated expiration: 2029-10-15
Also published as: CN102044206A

Abstract

一种用于显示面板的移位缓存器包含多个串接的驱动级。每一驱动级包含输入端、输出端、充电单元、放电单元及充电驱动单元。充电单元根据第一节点的电位使第一频率信号对所述输出端充电。放电单元根据第二频率信号及第三频率信号将所述第一节点及所述输出端放电。充电驱动单元根据所述输入端及所述第三频率信号的电位控制所述第一节点的电位。

Description

用于显示面板的移位缓存器

技术领域

本发明涉及一种驱动电路，且尤其涉及一种用于显示面板的移位缓存器。

背景技术

参照图1所示，其显示一种现有用于液晶显示器的移位缓存器。该移位缓存器9包含多个串接的驱动级91；其中每一驱动级91具有输入端及输出端，每一驱动级91的输出端连接至其下一驱动级的输入端以及液晶显示器的一条扫描线。每一驱动级91还接收频率产生器产生的两个具有相位差的频率信号，且每一驱动级91与其相邻驱动级接收不同组频率信号。

同时参照图2及3所示，图2显示图1的移位缓存器的一级驱动级的电路图；图3显示图2的一级驱动级的操作时序图。以下以第一级驱动级91做说明。

于第一期间t₁，高电位的输入信号Input输入至输入端而开启开关元件SW₃及SW₆，节点P的电位被充电至高电位而开启开关元件SW₁以耦合频率信号CLK₁至输出端1，由于频率信号CLK₁为低电位，输出端1的电位呈低电位。于第一期间t₁，由于频率信号CLK₃为高电位而开启开关元件SW₅，直流电流将自电源V_DD流至电源Vss而消耗不必要的电流；此处开关元件SW₆设计成远大于开关元件SW₅，因此节点P′的电位可被放电至低电位而关闭开关元件SW₂及SW₄。

于第二期间t₂，输入端转换为低电位而关闭开关元件SW₃及SW₆。频率信号CLK₃转换为低电位而关闭开关元件SW₅。节点P′并未受到充电，因此其电位仍维持低电位而关闭开关元件SW₂及SW₄。频率信号CLK₁转换为高电位，节点P的电位受到频率信号CLK₁与杂散电容的耦合效应而提高(约90%频率信号CLK₁的电位变化)；因此节点P仍维持为高电位而开启开关元件SW₁，频率信号CLK₁的高电位被耦合至输出端1而使输出端1于此期间输出高电位的输出信号。

于第三期间t₃，输入端仍为低电位而使得开关元件SW₃及SW₆保持关闭。频率信号CLK₃仍为低电位而保持开关元件SW₅的关闭状态。节点P′的电位仍维持低电位而关闭开关元件SW₂及SW₄。频率信号CLK₁转换为低电位并通过脉信号CLK₁的耦合效应拉低节点P的电位(约90%频率信号CLK₁的电位变化)，但节点P并没经过其它路径放电而仍维持为高电位而开启开关元件SW₁，频率信号CLK₁的低电位被耦合至输出端1。

于第四期间t₄，输入端维持为低电位而关闭开关元件SW₃及SW₆且由于频率信号CLK₃再度转换为高电位而开启开关元件SW₅，节点P′转换为高电位而开启开关元件SW₂及SW₄；因此，节点P及输出端1均被耦接至电源Vss而放电至低电位。

接着，在第四期间t₄以后的各期间，频率信号CLK₁~CLK₃将在连续期间依序转换为高电位脉冲，如图3所示。输出端1仅在频率信号CLK₃转换为高电位时耦接至电源Vss，在频率信号CLK₁及CLK₂为高电位期间则无连接至任何电源而呈现浮接(floating)的情形，亦即输出端1在此种电路中约有66.6%的时间处于浮接的状态；而电路浮接会导致输出电位浮动而容易出现误动作的情形。

有鉴于此，有必要提出一种新的用于显示面板的移位缓存器以解决或降低现有电路中所存在输出端浮接及消耗额外功率的问题。

发明内容

本发明提出一种用于显示面板的移位缓存器，该移位缓存器的输出端具有较短的浮接时间，且该移位缓存器可有效降低输出信号的纹波。

本发明提出一种用于显示面板的移位缓存器，包含多个串接的驱动级。每一驱动级包含输入端、输出端、充电单元、放电单元及充电驱动单元。该充电单元根据第一节点的电位使第一频率信号对该输出端充电。该放电单元根据第二频率信号同时将该第一节点及该输出端放电及根据第三频率信号将该输出端放电。该充电驱动单元根据该输入端及该第三频率信号的电位控制该第一节点的电位。其中，所述充电单元耦接所述第一频率信号、所述第一节点以及所述输出端，所述放电单元耦接所述第二频率信号、所述第三频率信号、所述第一节点以及所述输出端，所述充电驱动单元耦接所述输入端、所述第三频率信号以及所述第一节点。

本发明的移位缓存器的每一驱动级还包含补偿单元耦接于该第一频率信号、该第一节点、该充电单元及该输出端之间，用以当该驱动级的输出端为低电位且该第一频率信号为高电位时降低该输出端的纹波。

本发明还提出一种用于显示面板的移位缓存器，包含多个串接的驱动级，每一驱动级包含输入端、输出端、第一开关、第二开关、第三开关、第四开关、第五开关及第六开关。该第一开关具有第一端耦接第二节点，第二端耦接该输出端及控制端耦接第一节点。该第二开关具有第一端及控制端耦接该输入端及第二端耦接该第一节点。该第三开关具有第一端耦接该输出端、第二端耦接电源及控制端接收第二频率信号。该第四开关具有第一端耦接该第一节点、第二端耦接该电源及控制端接收该第二频率信号。该第五开关具有第一端耦接该输出端、第二端耦接该电源及控制端接收第三频率信号。该第六开关具有第一端耦接该输入端、第二端耦接该第一节点及控制端接收该第三频率信号。

本发明的另一实施例中，用于显示面板的移位缓存器还包含第七开关及第八开关。该第七开关具有第一端接收该第一频率信号、第二端耦接该第二节点及控制端耦接该第一节点。该第八开关，具有第一端耦接该第一节点、第二端耦接该输出端及控制端接收该第一频率信号。

本发明还提出一种用于显示面板的移位缓存器包含多个串接的驱动级，每一驱动级包含输入端、输出端、充电单元、放电单元、充电驱动单元及补偿单元。该充电单元用以根据第一节点的电位使第二节点对该输出端充电。该放电单元用以根据至少一频率信号将该第一节点及该输出端放电。该充电驱动单元用以根据该输入端及该频率信号的电位控制该第一节点的电位。该补偿单元，包含第七开关及第八开关，耦接于该第一频率信号、该充电单元及该输出端之间，其中该第七开关具有的第一端接收第一频率信号、第二端耦接该第二节点及控制端耦接该第一节点；该第八开关具有的第一端耦接该第一节点、第二端接该输出端及控制端接收该第一频率信号；其中每一驱动级的该第二节点耦接至下一驱动级的输入端。其中，所述充电单元耦接所述第一节点、所述第二节点以及所述输出端，所述放电单元耦接所述第二频率信号、所述第三频率信号、所述第一节点以及所述输出端，所述充电驱动单元耦接所述输入端、所述第三频率信号、以及所述第一节点。

本发明的显示面板的移位缓存器中，当每一驱动级接收三个具相位差的频率信号时，其输出端仅约有33.3%的时间为浮接；当每一驱动级接收二个具相位差的频率信号时，其输出端仅约有50%的时间为浮接。本发明并通过于每一驱动级加入补偿单元以消除输出信号浮动的问题。

附图说明

图1显示一种现有用于液晶显示器的移位缓存器的框图；

图2显示图1中一级驱动级的电路图；

图3显示图2的一级驱动级的操作时序图；

图4显示本发明第一实施例的用于显示面板的移位缓存器的框图；

图5显示图4中一级驱动级的电路图；

图6显示图5的一级驱动级的操作时序图；

图7显示图5的一级驱动级的操作示意图；

图8显示本发明第二实施例的用于显示面板的移位缓存器的一级驱动级的电路图；

图9显示本发明第二实施例的用于显示面板的移位缓存器的框图；

图10显示图8的一级驱动级的操作时序图；

图11显示本发明第三实施例的用于显示面板的移位缓存器的一级驱动级的电路图；

图12显示图11的一级驱动级的操作时序图。

具体实施方式

为了让本发明的上述和其它目的、特征、和优点能更明显，下文将结合附图，作详细说明如下。于本发明的说明中，相同的构件以相同的符号表示。

参照图4所示，其显示本发明第一实施例的用于显示面板的移位缓存器。移位缓存器10包含多个串接且实质相同的驱动级11。每一驱动级11包含输入端111及输出端112，该输入端111用以接收输入信号INPUT；该输出端112用以输出输出信号OUTPUT至显示面板(未绘示)的一条扫描线并耦接至下一驱动级11的输入端111，亦即每一驱动级11所输出的输出信号OUTPUT同时作为扫描信号及下一驱动级的输入信号INPUT。每一驱动级11并接收三个具相位差的频率信号CLK₁~CLK₃。该第一频率信号至第三频率信号CLK₁~CLK₃由频率产生器20所提供，其中该频率产生器20可包含或不包含于该移位缓存器10内。此外，本发明的说明中，高电位例如可为15伏特，低电位例如可为-10伏特，但本发明并不限于此。

参照图5所示，其显示本发明的用于显示面板的移位缓存器的第一级驱动级11的电路图。驱动级11包含输入端111、输出端112、充电单元113、充电驱动单元114及放电单元115。

该充电单元113用以根据节点的电位使频率信号对该输出端112充电以输出高电位的输出信号。该充电单元113包含第一开关T₁及第一电容C₁；该第一开关T₁具有第一端接收第一频率信号CLK₁、第二端耦接该输出端112及控制端耦接第一节点P₁。当该第一节点P₁为高电位而开启该第一开关T₁，若该第一频率信号CLK₁同时为高电位，该输出端112的电位将被充电至高电位。该第一电容C₁耦接于该第一开关T₁的控制端与第二端之间，用以降低输出信号OUTPUT于该驱动级11输出低电位时因耦合效应造成的纹波(ripple)。必须强调的是，第一电容C₁可根据不同实施例而省略。

该充电驱动单元114用以根据该输入端111及第三频率信号CLK₃的电位控制该第一节点P₁的电位以驱动该充电单元113的动作。该充电驱动单元114具有第一节点P₁用以控制该充电单元113中第一开关T₁的开启或关闭。该充电驱动单元114包含第二开关T₂及第六开关T₆。该第二开关T₂具有第一端及控制端耦接该输入端111及第二端耦接该第一节点P₁。该第六开关T₆具有第一端耦接该输入端111、第二端耦接该第一节点P₁及控制端接收该第三频率信号CLK₃。

该放电单元115用以根据第二频率信号CLK₂及该第三频率信号CLK₃将该第一节点P₁及该输出端112放电，以消除该第一节点P₁及该输出端112于该第一频率信号CLK₁为低电位时的浮接情形。该放电单元115包含第三开关T₃、第四开关T₄及第五开关T₅。该第三开关T₃的第一端与第二端分别耦接该第五开关T₅的第一端与第二端，该第三开关T₃及第五开关T₅的第一端耦接该输出端112，其第二端耦接电源Vss；该第三开关T₃的控制端接收该第二频率信号CLK₂，该第五开关T₅的控制端接收该第三频率信号CLK₃。该第四开关T₄具有第一端耦接该第一节点P₁、第二端耦接该电源Vss及控制端接收该第二频率信号CLK₂。该电源Vss例如，但不限于，可为-10伏特，其用以对该第一节点P₁及该输出端112放电。

该第一开关至第六开关T₁～T₆例如可为薄膜晶体管(TFT)并具有相同的导电型式(例如N型晶体管)。该第一开关至第六开关T₁~T₆可利用非晶硅薄膜晶体管工艺(amorphous silicon thin film transistor process)直接形成于玻璃基板上。

同时参照图6及7所示，图6显示该移位缓存器的操作时序图；图7显示该移位缓存器的一级驱动级的操作示意图。

于第一期间t₁，该充电驱动单元114自该输入端111接收输入信号INPUT的高电位脉冲(pulse)并通过该第六开关T₆的控制端接收该第三频率信号CLK₃的高电位脉冲。此时，该充电驱动单元114的开关T₂、T₆均开启(ON)并将该第一节点P₁的电位充电至高电位而开启该充电单元113的第一开关T₁。该第三频率信号CLK₃同时开启该放电单元115的第五开关T₅以使该输出端112耦接至电源Vss。该第一频率信号CLK₁的电位为低电位，因此该输出端112的电位在此期间为低电位。此外，由于该第二频率信号CLK₂为低电位而使得该第三开关T₃及第四开关T₄维持关闭(OFF)。

于第二期间t₂，输入信号INPUT及第三频率信号CLK₃均转换为低电位而关闭该充电驱动单元114的开关T₂、T₆以及该放电单元115的第五开关T₅。该第二频率信号CLK₂仍维持为低电位而关闭该放电单元115的开关T₃、T₄。该第一频率信号CLK₁此时转换为高电位，导致该第一节点P₁的电位受到该第一频率信号CLK₁与杂散电容的耦合效应进一步被拉升而维持于高电位并开启该第一开关T₁，因此该输出端112被该第一频率信号CLK₁充电至高电位而输出高电位的输出脉冲信号至显示面板(未绘示)的扫描线或下一驱动级11的输入端111。

于第三期间t₃，输入信号INPUT及第三频率信号CLK₃仍维持为低电位而关闭该充电驱动单元114的开关T₂、T₆以及该放电单元115的第五开关T₅。该第二频率信号CLK₂转换为高电位而开启该放电单元115的开关T₃、T₄而使得该第一节点P₁及该输出端112耦接至该电源Vss。因此，该输出端112输出低电位的输出信号；该充电驱动单元114的第一节点P₁被放电至低电位而关闭第一开关T₁。

于第四期间t₄，输入信号INPUT仍维持为低电位而关闭该充电驱动单元114的第二开关T₂。该第二频率信号CLK₂转换为低电位而关闭该放电单元115的开关T₃、T₄。该第三频率信号CLK₃转换为高电位而开启该充电驱动单元114的第六开关T₆而使得该第一节点P₁仍维持为低电位并关闭该第一开关T₁；该第三频率信号CLK₃同时开启该放电单元115的第五开关T₅而使得该输出端112耦接至电源Vss。

于第五期间t₅，输入信号INPUT仍维持为低电位而关闭该充电驱动单元114的第二开关T₂。该第二频率信号CLK₂仍维持为低电位而关闭该放电单元115的开关T₃、T₄。该第三频率信号CLK₃转换为低电位而关闭该充电驱动单元114的第六开关T₆及该放电单元115的第五开关T₅。该第一频率信号CLK₁转换为高电位，该第一节点P₁受到该第一频率信号CLK₁与杂散电容的耦合效应出现纹波而开启该第一开关T₁，导致该输出端112亦出现纹波，如图6所示。如前所述，该第一节点P₁的纹波可通过耦接一大电容值的第一电容C₁来削减。

第六期间t₆及第七期间t₇分别相同于第三期间t₃及第四期间t₄，故于此不再赘述。

参照图8所示，其显示本发明第二实施例的用于显示面板的移位缓存器的一级驱动级的电路图。驱动级11′包含充电单元113、充电驱动单元114、放电单元115及补偿单元116。该充电单元113、充电驱动单元114及放电单元115的构造与第一实施例的图5相同，故于此不再赘述。该补偿单元116用以当驱动级的输出端112输出低电位信号而该第一频率信号CLK₁为高电位时(如图6的第五期间t₅)，降低该输出端112的纹波，并可用以驱动下一级驱动级。

该补偿单元116包含第七开关T₇、第八开关T₈及第二电容C₂。该第七开关T₇具有第一端接收该第一频率信号CLK₁、第二端通过第二节点P₂耦接该充电单元113的第一开关T₁的第一端及控制端耦接该充电驱动单元114的第一节点P₁。该第八开关T₈具有第一端耦接该充电驱动单元114的第一节点P₁、第二端耦接该输出端112及控制端接收该第一频率信号CLK₁；其中，当该第一频率信号CLK₁由低电位转换为高电位的瞬时期间内，该第八开关T₈被开启并将该充电驱动单元114的第一节点P₁的电荷放电至该输出端112。藉此，当该驱动级11′于输出低电位期间，可以降低该第一节点P₁受到该第一频率信号CLK₁转换至高电位时的耦合效应而产生的纹波。该第二电容C₂的一端耦接该充电驱动单元114的第一节点P₁，另一端耦接于该第二节点P₂及该第一节点P₁间。当该第一频率信号CLK₁转换为高电位时(其电位例如为V₁)，则该第一节点P₁的耦合电位Vp₁可以式(1)表示：

Vp₁=V₁×[Cgs₇/(Cgs₇+Cgd₇+Cgs₁+C₂)]+Vp₂×[(Cgd₇+Cgs₁+C₂)/(Cgd₇+Cgs₁+C₂+Cgd₁+C₁)] (1)

其中，Cgs₇及Cgd₇分别为该第七开关T₇的栅极-源极间与栅极-漏极间的杂散电容；Cgs₁及Cgd₁分别为该第一开关T₁的栅极-源极间与栅极-漏极间的杂散电容。当该驱动级11′输出高电位时，较大的Vp₁可提高该第一开关T₁及该第七开关T₇的充电能力；反之，当该驱动级11′输出低电位时，较小的Vp₁可降低该输出端112的纹波。于一实施例中，为降低制作时电容所占用的面积，可仅制作该第二电容C₂而省略该第一电容C₁。此外，图8中该输出端112等效于受到该第二节点P₂的驱动，因此该第二节点P₂的电位变化(swing)高于该输出端112的电位变化，为提高该驱动级11′对下一级驱动级的驱动能力，可选择将第二节点P₂耦接至下一级驱动级的输入端111以驱动该下一级驱动级。

因此，本发明第二实施例的用于显示面板的移位缓存器则可显示如图9所示，其中驱动级11′的第二节点P₂的输出作为下一驱动级的输入信号。此外，其它构件的连接方式则相同于图4所示，故于此不再赘述。

同时参照第8至10图所示，图10为图8的一级驱动级11′的操作时序图，其与图6的差异主要在于第二期间t₂及第五期间t₅。

于第一期间t₁，该充电驱动单元114自该输入端111接收输入信号INPUT的高电位脉冲并通过该第六开关T₆的控制端接收该第三频率信号CLK₃的高电位脉冲。此时，该充电驱动单元114的开关T₂、T₆均开启并将该第一节点P₁的电位充电至高电位，该充电单元113的第一开关T₁以及该补偿单元116的第七开关T₇被开启而耦合该第一频率信号CLK₁至该第二节点P₂及该输出端112。该第三频率信号CLK₃同时开启该放电单元115的第五开关T₅以使该输出端112耦接至该电源Vss。该第一频率信号CLK₁的电位为低电位而关闭该第八开关T₈，该第二节点P₂及输出端112的电位在此期间均为低电位。此外，由于该第二频率信号CLK₂为低电位而关闭该第三开关T₃及该第四开关T₄。

于第二期间t₂，输入信号INPUT及第三频率信号CLK₃均转换为低电位而关闭该充电驱动单元114的开关T₂、T₆以及该放电单元115的第五开关T₅。该第二频率信号CLK₂仍维持为低电位而关闭该放电单元115的开关T₃、T₄。该第一频率信号CLK₁此时转换为高电位，于瞬时期间，该第一频率信号CLK₁首先开启该补偿单元116的第八开关T₈而将该充电驱动单元114的第一节点P₁的部分电荷放电至该输出端112；接着于稳态期间，该第一节点P₁的电位根据式(1)的耦合效应再度拉升而仍维持于高电位并开启该开关T₁、T₇。应该了解的是，由于该第一节点P₁的电荷部分已放电至该输出端112以及该第一频率信号CLK₁的电压受到该开关T₇、T₁及电容C₂、C₁所分享，该第一节点P₁因耦合效应所被拉升的电压小于图6的第二期间t₂所公开的情况。因此，该第二节点P₂及输出端112被该第一频率信号CLK₁充电至高电位，藉此该输出端112输出高电位的输出脉冲信号至显示面板的扫描线；该第二节点P₂并输出高电位的脉冲信号至下一驱动级11的输入端111。

于第三期间t₃及第四期间t₄，该充电驱动单元114的第一节点P₁被放电至低电位且该第一频率信号CLK₁亦为低电位，因此该补偿单元116不动作。该驱动级11′于此期间中各元件的动作类似于第一实施例的图6及7中第三期间t₃及第四期间t₄，故于此不再赘述。

于第五期间t₅，输入信号INPUT仍维持为低电位而关闭该充电驱动单元114的第二开关T₂。该第二频率信号CLK₂仍维持为低电位而关闭该放电单元115的开关T₃、T₄。该第三频率信号CLK₃转换为低电位而关闭该充电驱动单元114的第六开关T₆及该放电单元115的第五开关T₅。该第一频率信号CLK₁转换为高电位，于瞬时期间，该第一频率信号CLK₁首先开启该补偿单元116的第八开关T₈而将该充电驱动单元114的第一节点P₁的部分电荷放电至该输出端112；接着于稳态期间，由于该第一节点P₁的电荷部分已放电至该输出端112以及该第一频率信号CLK₁的电压受到该开关T₇、T₁及电容C₂、C₁所分享(式1)，因此该第一节点P₁因耦合效应所拉升的电压可小于图6的第五期间t₅所公开的情况。该输出端112于此期间的电位扰动直接由该补偿单元116的第二节点P₂的电位所决定，且该第二节点P₂的电压仅为该第一频率信号CLK₁的部分分压。因此，图10中，当该驱动级11′于输出低电位期间，由于该等节点P₁及P₂的电位均小于该第一频率信号CLK₁的电压，因此该输出端112的纹波可有效地被减少。

于本发明的第二实施例中，由于三个频率信号期间(例如，第三期间t₃、第四期间t₄和第五期间t₅)中的两个频率信号期间(例如，第三期间t₃和第四期间t₄)该输出端112均耦接至该电源Vss，所以该输出端112浮接的时间仅为33.3%。此外，驱动级11″于输出低电位时，受到该补偿单元116的补偿而使得该输出端112具有较低的纹波。

参照图11所示，其显示本发明第三实施例的用于显示面板的移位缓存器的一级驱动级的电路图，其与本发明第二实施例的差异在于第三实施例使用两频率信号，例如频率信号CLK及反相频率信号CLKB，且该频率信号CLK与反相频率信号CLKB彼此反相。驱动级11″同样包含充电单元113、充电驱动单元114、放电单元115及补偿单元116；其中该充电单元113、充电驱动单元114及补偿单元116的连接方式类似于第二实施例的图8，故于此不再赘述。该放电单元115根据该反相频率信号CLKB以消除该第一节点P₁及该输出端112于该频率信号CLK为低电位时的浮接情形。该放电单元115包含第三开关T₃及第四开关T₄，该第三开关T₃具有第一端耦接该输出端112、第二端耦接该电源Vss及控制端接收该反相频率信号CLKB，当该反相频率信号CLKB为高电位时，该输出端112通过该第三开关T₃向该电源Vss放电。该第四开关T₄具有第一端耦接该充电驱动单元114的第一节点P₁、第二端耦接该电源Vss及控制端耦接该驱动级11″的下一驱动级的补偿单元116的第二节点P₂′，当该第二节点P₂′的电位为高电位时，该第一节点P₁通过该第四开关T₄向该电源Vss放电。

同时参照第11及12图所示，图12显示图11的一级驱动级的操作时序图。

于第一期间t₁，该充电驱动单元114自该输入端111接收输入信号INPUT的高电位脉冲并通过该第六开关T₆的控制端接收该反相频率信号CLKB的高电位脉冲。此时，该充电驱动单元114的开关T₂、T₆均开启并将该第一节点P₁的电位充电至高电位，该充电单元113的第一开关T₁以及该补偿单元116的第七开关T₇被开启而耦合该频率信号CLK至该第二节点P₂及该输出端112。该频率信号CLK的电位为低电位而关闭该第八开关T₈，该第二节点P₂及输出端112的电位在此期间均为低电位。此外，由于该反相频率信号CLKB为高电位而开启该第三开关T₃而使该输出端112耦接该电源Vss。第一期间t₁中，下一驱动级的第二节点P₂′为低电位而关闭该第四开关T₄。

于第二期间t₂，输入信号INPUT及反相频率信号CLKB均转换为低电位而关闭该充电驱动单元114的开关T₂、T₆以及该放电单元115的第三开关T₃。该频率信号CLK此时转换为高电位，于瞬时期间，该频率信号CLK首先开启该补偿单元116的第八开关T₈而将该充电驱动单元114的第一节点P₁的部分电荷放电至该输出端112；接着于稳态期间，该第一节点P₁的电位根据式(1)的耦合效应再度拉升而仍维持于高电位并开启该开关T₁、T₇。应该了解的是，由于该第一节点P₁的电荷部分已放电至该输出端112以及该频率信号CLK的电压受到该开关T₇、T₁及电容C₂、C₁所分享，该第一节点P₁因耦合效应所拉升的电压小于图6第二期间t₂中所公开的情况。因此，该第二节点P₂及输出端112被该频率信号CLK充电至高电位，藉此该输出端112输出高电位的脉冲信号至显示面板的扫描线；该第二节点P₂并输出高电位的脉冲信号至下一驱动级的输入端111。第二期间t₂中，下一驱动级的第二节点P₂′为低电位而关闭该第四开关T₄。

于第三期间t₃，该输入信号INPUT为低电位而关闭该充电驱动单元114的第二开关T₂。该反相频率信号CLKB转换为高电位而开启该开关T₆、T₃而使得该输出端112通过该第开关T₃耦接至该电源Vss放电至低电位。第三期间T₃中，该驱动级11″的下一驱动级的第二节点P₂″转换为高电位而开启该第四开关T₄而使得该充电驱动单元114的第一节点P₁被放电至低电位而关闭该开关T₁、T₇，该频率信号CLK此时转换为低电位而关闭该第八开关T₈，因此该补偿单元116不动作。

于第四期间t₄，输入信号INPUT仍维持为低电位而关闭该充电驱动单元114的第二开关T₂。该反相频率信号CLKB转换为低电位而关闭该充电驱动单元114的第六开关T₆及该放电单元115的第三开关T₃。该频率信号CLK转换为高电位，于瞬时期间，该频率信号CLK首先开启该补偿单元116的第八开关T₈而将该充电驱动单元114的第一节点P₁的部分电荷放电至该输出端112；接着于稳态期间，由于该第一节点P₁的电荷部分已放电至该输出端112以及该频率信号CLK的电压受到该等开关T₇、T₁及电容C₂、C₁所分享(式1)，因此该第一节点P₁因耦合效应所拉升的电压可小于图6第五期间t₅中所公开的情况。且该输出端112于此期间的电位扰动直接由该补偿单元116的第二节点P₂的电位所决定，且该第二节点P₂的电压仅为该频率信号CLK的部分分压。因此，图11中，当该级驱动级11″于输出低电位期间，由于该等节点P₁及P₂的电位均小于该频率信号CLK的电压电位，因此该输出端112的纹波可有效地被减少。

第五期间t₅及第七期间t₇中驱动级11″各元件的动作类似于第三期间t₃；第六期间t₆中驱动级11″各元件的动作类似于第四期间t₄，故于此不再赘述。

于本发明的第三实施例中，于两个频率信号期间(例如，第三期间t₃和第四期间t₄)中的一个频率信号期间(例如，第三期间t₃)该输出端112耦接至该电源Vss，所以该输出端112浮接的时间仅为50%。此外，该驱动级11″于输出低电位时，受到该补偿单元116的补偿而使得该输出端112具有较低的纹波。

如前所述，由于现有用于显示器的移位缓存器的输出端浮接时间长且输出电压具有明显的电压浮动，因此容易导致其所驱动的装置出现误动作的情形。本发明提出另一种用于显示面板的移位缓存器(图8及11)，其通过设置补偿单元，可有效减少输出电位的纹波。

虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims

1.一种用于显示面板的移位缓存器，包含多个串接的驱动级，每一驱动级包含：

输入端；

输出端；

充电单元，用以根据第一节点的电位使第一频率信号对所述输出端充电；

放电单元，用以根据第二频率信号同时将所述第一节点及所述输出端放电及根据第三频率信号将所述输出端放电；及

充电驱动单元，用以根据所述输入端及所述第三频率信号的电位控制所述第一节点的电位，

其中，所述充电单元耦接所述第一频率信号、所述第一节点以及所述输出端，所述放电单元耦接所述第二频率信号、所述第三频率信号、所述第一节点以及所述输出端，所述充电驱动单元耦接所述输入端、所述第三频率信号以及所述第一节点。

2.根据权利要求1所述的移位缓存器，其中所述充电单元包含第一开关，所述第一开关具有第一端接收所述第一频率信号、第二端耦接所述输出端及控制端耦接所述第一节点。

3.根据权利要求2所述的移位缓存器，其中所述充电单元还包含第一电容耦接于所述第一节点及所述输出端间，且所述第一、第二及第三频率信号彼此间具有相位差。

4.根据权利要求1所述的移位缓存器，其中所述放电单元包含第三开关、第四开关及第五开关；所述第三开关具有第一端耦接所述输出端、第二端耦接电源及控制端接收所述第二频率信号；所述第四开关具有第一端耦接所述第一节点、第二端耦接所述电源及控制端接收所述第二频率信号；所述第五开关具有第一端耦接所述输出端、第二端耦接所述电源及控制端接收所述第三频率信号；其中当所述第二频率信号为高电位时，所述第一节点及所述输出端分别通过所述第四开关及所述第三开关向所述电源放电，当所述第三频率信号为高电位时，所述输出端通过所述第五开关向所述电源放电。

5.根据权利要求1所述的移位缓存器，其中所述充电驱动单元包含第二开关及第六开关；所述第二开关具有第一端及控制端耦接所述输入端及第二端耦接所述第一节点；所述第六开关具有第一端耦接所述输入端、第二端耦接所述第一节点及控制端接收所述第三频率信号；其中当所述输入端及所述第三频率信号的电位均为高电位时，所述第一节点被充电至高电位，当所述输入端为低电位且所述第三频率信号为高电位时，所述第一节点被放电至低电位。

6.根据权利要求1所述的移位缓存器，其中每一驱动级的输出端耦接至其下一驱动级的输入端。

7.根据权利要求1所述的移位缓存器，每一驱动级还包含补偿单元耦接于所述第一频率信号、所述第一节点、所述充电单元及所述输出端之间，用以当所述驱动级的输出端为低电位且所述第一频率信号为高电位时降低所述输出端的纹波。

8.根据权利要求7所述的移位缓存器，其中所述补偿单元包含第七开关、第八开关及第二电容；所述第七开关具有第一端接收所述第一频率信号、第二端通过第二节点耦接所述充电单元及控制端耦接所述第一节点；所述第八开关具有第一端耦接所述第一节点、第二端耦接所述输出端及控制端接收所述第一频率信号；所述第二电容耦接于所述第一节点及所述第二节点间。

9.根据权利要求8所述的移位缓存器，其中每一驱动单元的第二节点耦接至其下一驱动级的输入端。

10.一种用于显示面板的移位缓存器，包含多个串接的驱动级，每一驱动级包含：

输入端；

输出端；

第一开关，具有第一端耦接第二节点，第二端耦接所述输出端及控制端耦接第一节点；

第二开关，具有第一端及控制端耦接所述输入端及第二端耦接所述第一节点；

第三开关，具有第一端耦接所述输出端、第二端耦接电源及控制端接收第二频率信号；

第四开关，具有第一端耦接所述第一节点、第二端耦接所述电源及控制端接收所述第二频率信号；

第五开关，具有第一端耦接所述输出端、第二端耦接所述电源及控制端接收第三频率信号；及

第六开关，具有第一端耦接所述输入端、第二端耦接所述第一节点及控制端接收所述第三频率信号。

11.根据权利要求10所述的移位缓存器，还包含：

第七开关，具有第一端接收所述第一频率信号、第二端耦接所述第二节点及控制端耦接所述第一节点；及

第八开关，具有第一端耦接所述第一节点、第二端耦接所述输出端及控制端接收所述第一频率信号；

其中所述第一、第二及第三频率信号彼此间具有相位差。

12.根据权利要求11所述的移位缓存器，其中所述第一至第八开关为N型薄膜晶体管。

13.根据权利要求10所述的移位缓存器，其中每一驱动级的第二节点耦接至其下一驱动级的输入端。

14.根据权利要求10所述的移位缓存器，还包含电容耦接于所述第一节点及所述第二节点间。

15.一种用于显示面板的移位缓存器，包含多个串接的驱动级，每一驱动级包含：

输入端；

输出端；

充电单元，用以根据第一节点的电位使第二节点对所述输出端充电；

放电单元，用以根据至少一频率信号将所述第一节点及所述输出端放电；

充电驱动单元，用以根据所述输入端及所述频率信号的电位控制所述第一节点的电位；及

补偿单元，包含第七开关及第八开关，耦接于所述第一频率信号、所述充电单元及所述输出端之间，其中所述第七开关具有的第一端接收第一频率信号、第二端耦接所述第二节点及控制端耦接所述第一节点；所述第八开关具有的第一端耦接所述第一节点、第二端耦接所述输出端及控制端接收所述第一频率信号，

其中，所述充电单元耦接所述第一节点、所述第二节点以及所述输出端，所述放电单元耦接所述第二频率信号、所述第三频率信号、所述第一节点以及所述输出端，所述充电驱动单元耦接所述输入端、所述第三频率信号、以及所述第一节点。

16.根据权利要求15所述的移位缓存器，其中所述补偿单元还包含电容耦接于所述第一及第二节点之间。

17.根据权利要求15所述的移位缓存器，其中所述放电单元包含第三开关、第四开关及第五开关；所述第三开关具有第一端耦接所述输出端、第二端耦接电源及控制端接收第二频率信号，所述第四开关具有第一端耦接所述第一节点、第二端耦接所述电源及控制端接收所述第二频率信号，所述第五开关具有第一端耦接所述输出端、第二端耦接所述电源及控制端接收第三频率信号。

18.根据权利要求17所述的移位缓存器，其中所述第一、第二及第三频率信号彼此间具有相位差。

19.根据权利要求15所述的移位缓存器，其中所述放电单元包含第三开关及第四开关；所述第三开关具有第一端耦接所述输出端、第二端耦接电源及控制端接收反相频率信号，所述第四开关具有第一端耦接所述第一节点、第二端耦接所述电源及控制端耦接至下一驱动级的第二节点。

20.根据权利要求19所述的移位缓存器，其中所述第一频率信号及所述反相频率信号的相位相反。

21.根据权利要求15所述的移位缓存器，其中每一驱动级的所述第二节点耦接至下一驱动级的输入端。