CN101937640B

CN101937640B - 栅脉波调变电路及其调变方法

Info

Publication number: CN101937640B
Application number: CN2010102747603A
Authority: CN
Inventors: 李建锋; 徐兆庆; 陈仁杰
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2010-08-30
Filing date: 2010-08-30
Publication date: 2012-08-29
Anticipated expiration: 2030-08-30
Also published as: CN101937640A

Abstract

本发明为一种栅脉波调变电路及其调变方法。其中，栅脉波调变电路包括：一时序控制器，产生一输出致能信号以及多个时间控制信号；一高栅极电压产生单元，电连接至该时序控制器，接收所述时间控制信号并据以产生具有多削角波形的一高栅极电压；一低栅极电压产生单元，产生一低栅极电压；以及一栅驱动器，电连接至该时序控制器、该高栅极电压产生单元、该低栅极电压产生单元，接收该输出致能信号、该低栅极电压、与多削角波形的该高栅极电压，并且根据该输出致能信号的多个致能周期，产生多个栅脉波，而每一该栅脉波皆为具有多削角波形的栅脉波。

Description

栅脉波调变电路及其调变方法

【技术领域】

本发明关于一种栅脉波调变电路及其调变方法，特别是关于一种栅脉波调变电路及其调变方法其可产生具有多次削角波形的高栅极电压(VGH)并产生具有多次削角波形的栅脉波。

【背景技术】

请参照图1，其所绘示为现有液晶显示面板(以下简称LCD)薄膜晶体管中的一个像素单元示意图。像素单元100包括开关晶体管Qd、液晶电容Clc、与储存电容Cs。再者，开关晶体管的栅极连接至栅极线(gate line)Gn，开关晶体管Qd的漏极连接至源极线(source line)Sn，储存电容Cs与液晶电容Clc连接于开关晶体管Qd源极。

众所周知，LCD的栅极线Gn会连接至一栅驱动器(gate driver)。当栅驱动器产生一栅脉波(gate pulse)时，开关晶体管Qd会被开启而源驱动器(source driver)即可将相对应的视频电压(video voltage)经由源极线Sn输入至像素单元100。再者，栅驱动器的脉波中的高电压可用来开启开关晶体管Qd，此高电压称为高栅极电压(VGH)，而低电压可用来关闭开关晶体管Qd，此低电压称为低栅极电压(VGL)。

一般来说，于关闭(turn off)开关晶体管Qd时，会因为开关晶体管Qd栅极与源极之间的寄生电容Cgs上的电压Vgs而产生一个馈通效应(feed-through phenomenon)。而高栅极电压(VGH)就决定馈通效应严重与否的关键，而馈通效应越轻时，LCD画面的闪烁(flicker)亦会减轻。

再者，高栅极电压(VGH)越高时，源极线Sn上视频电压对像素单元100的充电速度会越快，但是馈通效应会比较严重。因此，为了要兼顾视频电压的充电效率以及馈通效应，现在的栅驱动器输出的脉波将会对高栅极电压(VGH)进行处理，产生具有削角波形的栅脉波(gate pulse with cuttingedge waveform)。也就是说，削角波形的栅脉波在栅脉波的下降缘(fallingedge)之前，先行降低栅脉波的高准位电压，使得栅脉波下降缘的电位差降低并降低馈通效应。

请参照图2A与2B，其所绘示为栅极线上的栅驱动电压示意图。如图2A所示，其为未具有削角波形的栅脉波(VGn)。亦即，晶体管Qd关闭的瞬间，寄生电容Cgs上的电压Vgs很大(Va1-Va2)，因此会产生较大的馈通效应。如图2B所示，其为具有削角波形的栅脉波(VGn)。亦即，晶体管Qd关闭的瞬间，寄生电容Cgs上的电压Vgs较小(Vb1-Vb2)，因此可以降低馈通效应。换句话说，由于高栅极电压(VGH)提早下降使得栅脉波具有削角波形时，可让寄生电容Vgs在t时间内缓慢降低电压，且降低时间t拉的越长，则馈通效应的状况越低。

请参照图3A与3B，其所绘示为现有栅脉波调变电路及其信号示意图。栅脉波调变电路300包括：时序控制器(timing controller)310、高栅极电压产生单元320、低栅极电压产生单元330、栅驱动电路(gatedriver)340。

为了要达成具有削角波形的高栅极电压(VGH)，时序控制器310会输出时间控制信号T1至高栅极电压产生单元320，使得高栅极电压产生单元320输出高栅极电压(VGH)。再者，低栅极电压产生单元330输出低栅极电压(VGL)。栅驱动器340接收时序控制器310的输出致能信号(OE)、高栅极电压(VGH)、低栅极电压(VGL)后产生多个栅脉波(G1～Gn)至相对应的栅极线。

如图3B所示，高栅极电压产生单元320所输出的高栅极电压(VGH)经由时序控制器310的控制会在特定的时间点将高栅极电压(VGH)由23V开始下降。而低栅极电压产生单元320所输出的低栅极电压(VGL)会稳定地维持在-10V。当然，上述的23V高栅极电压(VGH)以及-10V低栅极电压(VGL)仅是一个例子而已，并非限定高栅极电压(VGH)以及低栅极电压(VGL)的实际电压值。

再者，时序控制器310的输出致能信号(OE)用以控制栅驱动器340产生栅脉波。由图3B可知，于输出致能信号(OE)的第一次高准位时间区间(period)，栅驱动器340将高栅极电压产生单元320输出的高栅极电压(VGH)转换为第一栅极线上的第一栅脉波(G1)，而其它时间则将第一栅极线维持在低栅极电压(VGL)。同理，于输出致能信号(OE)的第二次高准位时间区间，栅驱动器340将高栅极电压产生单元320输出的高栅极电压(VGH)转换为第二栅极线上的第二栅脉波(G2)，而其它时间则将第二栅极线维持在低栅极电压(VGL)。于输出致能信号(OE)的第三次高准位时间区间，栅驱动器340将高栅极电压产生单元320输出的高栅极电压(VGH)转换为第三栅极线上的第三栅脉波(G3)，而其它时间则将第三栅极线维持在低栅极电压(VGL)。于输出致能信号(OE)的第四次高准位时间区间，栅驱动器340将高栅极电压产生单元320输出的高栅极电压(VGH)转换为第四栅极线上的第四栅脉波(G4)，而其它时间则将第四栅极线维持在低栅极电压(VGL)。并依此类推产生多个栅脉波。

很明显地，由于时序控制器310产生的时间控制信号T1控制高栅极电压产生单元320，使得高栅极电压产生单元320据以产生具削角波形的高栅极电压(VGH)，并使得栅驱动器340输出具有削角波形的栅脉波(G1～Gn)。

请参照图4A与4B，其所绘示为现有高栅极电压产生单元以与门脉波调变电路中的相关信号示意图。高栅极电压产生单元320包括一反相器INV、一P型晶体管(ptype transistor)Q1、一N型晶体管(n type transistor)Q2、一电阻Radj、一电容Cg。其中，反相器INV输入端接收时间控制信号T1，反相器INV输出端连接至P型晶体管Q1与N型晶体管Q2的栅极。P型晶体管Q1源极连接至一电源端Vcc，P型晶体管Q1漏极连接至N型晶体管Q2漏极，N型晶体管Q2源极与接地端之间连接一电阻Radj。再者，P型晶体管Q1漏极与接地端之间连接电容器Cg，而P型晶体管Q1漏极可产生高栅极电压(VGH)。

由图4B中的时间控制信号T1与高栅极电压(VGH)可知，于时间点t2时间控制信号T1为低准位，N型晶体管Q2开启(turn on)而P型晶体管Q1关闭(turn off)，N型晶体管Q2与电阻Radj产生一放电路径(dischargingpath)，因此，电容器Cg上的电压由Vcc开始下降，亦即高栅极电压(VGH)开始下降。于时间点3时间控制信号T1为高准位，N型晶体管Q2关闭而P型晶体管Q1开启，P型晶体管Q2产生一充电路径(charging path)，因此，电容器Cg上的电压充电至Vcc，亦即高栅极电压(VGH)回复至Vcc。

很明显地，放电路径的电阻值大于充电路径的电阻值，因此，充电速度(charging speed)快于放电速度(discharging speed)。同理，时间点t2’与t3’，时间点t2”与t3”高栅极电压(VGH)的变化相同，不再赘述。

由图4B可知时序控制器310产生的输出致能信号OE以及时间控制信号T1之间的关系。于时间点t 1，输出致能信号OE转态(leveltransition)，于时间点t2，时间控制信号T1转态，于时间点t3，输出致能信号OE回复准位，于时间点t4，时间控制信号T1回复准位。因此，于输出致能信号OE为高准位的致能周期(t1～t3、t1’～t3’、t1”～t 3”)栅驱动器340即可将高栅极电压(VGH)转换为栅脉波(G1、G2、G3)。

为了降低LCD画面的闪烁(flicker)，现有利用具削角波形的栅脉波以降低馈通效应。然而，具削角波形的栅脉波会消耗较多的能量。而上述情况运用于半源极驱动(half source driving，HSD)结构的液晶显示面板中，由于栅极数数目倍增，将造成能量损耗更严重。

【发明内容】

因此，本发明的目的提出一种栅脉波调变电路其可产生具有多次削角波形的高栅极电压(VGH)，除了可以降低馈通效应的外，亦能有效地减少能量的损耗。

本发明提出一种栅脉波调变电路，包括：一时序控制器，产生一输出致能信号以及多个时间控制信号；一高栅极电压产生单元，电连接至该时序控制器，接收所述时间控制信号并据以产生具有多削角波形的一高栅极电压；一低栅极电压产生单元，产生一低栅极电压；以及一栅驱动器，电连接至该时序控制器、该高栅极电压产生单元、该低栅极电压产生单元，接收该输出致能信号、该低栅极电压、与多削角波形的该高栅极电压，并且根据该输出致能信号的多个致能周期，产生多个栅脉波，而每一该栅脉波皆为具有多削角波形的栅脉波。

本发明更提出一种栅脉波调变方法，包括下列步骤：利用一时序控制器产生一输出致能信号、一第一时间控制信号与一第二时间控制信号；利用一高栅极电压产生单元产生变化于一最高电压、一第一电压、与一第二电压之间的一高栅极电压；以及提供一栅驱动器并根据该高栅极电压产生一栅脉波。

本发明更提出一种栅脉波调变方法，包括下列步骤：利用一时序控制器产生一输出致能信号、一第一时间控制信号、一第二时间控制信号、一第三时间控制信号与一第四时间控制信号；利用一高栅极电压产生单元产生变化于一最高电压、一第一电压、与一第二电压、一第三电压之间的一高栅极电压；以及提供一栅驱动器并根据该高栅极电压产生一栅脉波。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

【附图说明】

图1所绘示为现有液晶显示面板薄膜晶体管中的一个像素单元示意图。

图2A与2B所绘示为栅极线上的栅驱动电压示意图。

图3A与3B所绘示为现有栅脉波调变电路及其信号示意图。

图4A与4B所绘示为现有高栅极电压产生单元以与门脉波调变电路中的相关信号示意图。

图5所绘示为本发明栅脉波调变电路。

图6A与6B所绘示为本发明第一实施例的高栅极电压产生单元以与门脉波调变电路中的相关信号示意图。

图7A与7B所绘示为本发明第二实施例的高栅极电压产生单元以与门脉波调变电路中的相关信号示意图。

【主要组件符号说明】

100 像素单元

300 栅脉波调变电路 310 时序控制器

320 高栅极电压产生单元 330 低栅极电压产生单元

340 栅驱动电路

500 栅脉波调变电路 510 时序控制器

520 高栅极电压产生单元 530 低栅极电压产生单元

540 栅驱动电路

【具体实施方式】

根据本发明的实施例，提出一种栅脉波调变电路其可产生具有多次削角波形的高栅极电压(VGH)，而栅驱动器也可据以产生多次削角波形的栅脉波。

请参照图5，其所绘示为本发明栅脉波调变电路。栅脉波调变电路500包括：时序控制器510、高栅极电压产生单元520、低栅极电压产生单元530、栅驱动电路540。

根据本发明的实施例，为了要达成具有多次削角波形的高栅极电压(VGH)，时序控制器510会输出多个时间控制信号T1～Tn至高栅极电压产生单元520，使得高栅极电压产生单元520输出多次削角波形的高栅极电压(VGH)。再者，低栅极电压产生单元530输出低栅极电压(VGL)。栅驱动器540接收时序控制器510的输出致能信号(OE)、高栅极电压(VGH)、低栅极电压(VGL)后产生多个栅脉波(G1～Gn)至相对应的栅极线。

为了便于说明，以本发明第一实施例仅以二个时间控制信号T1与T2来达成二次削角波形的高栅极电压(VGH)来说明。而在此技术领域的人士也可以根据以下的说明提供更多的时间控制信号T1～Tn来达成n次削角波形的高栅极电压(VGH)。

请参照图6A与6B，其所绘示为本发明第一实施例的高栅极电压产生单元以与门脉波调变电路中的相关信号示意图。高栅极电压产生单元520包括一第一反相器INV1、一第二反向器INV2、一第一晶体管Q1、一第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、一第一电阻R1、一第二电阻R2、一电容Cg。其中，第一晶体管Q1为P型晶体管，其它晶体管Q2～Q4为N型晶体管。

第一反相器INV1输入端接收第一时间控制信号T1，第一反相器INV1输出端连接至第一晶体管Q1与第二晶体管Q2的栅极。第一晶体管Q1源极连接至一最高电压(Vcc)，第一晶体管Q1漏极连接至第二晶体管Q2漏极，第二晶体管Q2源极与第一电压(V1)之间连接一第一电阻R1。再者，第一晶体管Q1漏极与接地端之间连接电容器Cg，而第一晶体管Q1漏极为高栅极电压(VGH)输出端，以产生高栅极电压(VGH)。

再者，第二反相器INV2输入端接收第二时间控制信号T2，第二反相器INV2输出端连接至第三晶体管Q3的栅极。第三晶体管Q3源极连接至第一反向器INV1输出端，第三晶体管Q3漏极连接至第四晶体管Q4栅极。第四晶体管Q4源极高连接至高栅极电压(VGH)输出端，第四晶体管Q4源极与第二电压(V2)之间连接一第二电阻R2。再者，最高电压(Vcc)大于第一电压(V1)，且第一电压(V1)大于第二电压(V2)。

由图6B可知，所有的信号以时间点t1～t1’为一个周期不断地重复。因此，以下仅介绍时间点t1～t1’单一周期，t1’～t1”与t1～t1’相同，因此不在赘述。其中，致能信号OE在时间点t1转态(低准位转换至高准位)，第一时间控制信号T1在时间点t2转态(高准位转换至低准位)，第二时间控制信号T2在时间点t3转态(高准位转换至低准位)，致能信号OE在时间点t4状态回复(高准位转换至低准位)，第二时间控制信号T2在时间点t5状态回复(低准位转换至高准位)，第一时间控制信号T1在时间点t6状态回复(低准位转换至高准位)。

于时间点t1之前，时间控制信号T1与第二时间控制信号T2皆为高准位，因此，第一晶体管Q1开启、其它晶体管Q2～Q4关闭，电容器Cg充电至最高电压(Vcc)，使得高栅极电压(VGH)输出端产生最高电压(Vcc)。并且栅脉波为低栅极电压(VGL)。

于时间点t1至时间点t2之间，时间控制信号T1与第二时间控制信号T2维持高准位而输出致能信号OE转态为高准位，所以第一栅脉波(G1)产生并且为最高电压(Vcc)。

于时间点t2至时间点t3之间，第一时间控制信号T1转态为低准位，第二时间控制信号T2与输出致能信号OE维持为高准位，第一晶体管Q1关闭、第二晶体管Q2开启、第三晶体管Q3关闭、第四晶体管Q4关闭。因此，第二晶体管Q2与第一电阻R1产生一第一放电路径，使得电容器Cg上的电压由最高电压(Vcc)开始下降至第一电压(V1)，亦即高栅极电压(VGH)输出端由最高电压(Vcc)开始下降至第一电压(V1)。换句话说，时间点t2至时间点t3之间，第一栅脉波(G1)也会由最高电压(Vcc)下降至第一电压(V1)。

于时间点t3至时间点t4之间，第二时间控制信号T2转态为低准位，第一时间控制信号T1维持在低准位，且输出致能信号OE维持为高准位，第一晶体管Q1关闭、第二晶体管Q2开启、第三晶体管Q3开启、第四晶体管Q4开启。因此，第四晶体管Q4与第二电阻R2产生一第二放电路径，使得电容器Cg上的电压由第一电压(V1)下降至第二电压(V2)，亦即高栅极电压(VGH)输出端由第一电压(V1)下降至第二电压(V2)。换句话说，时间点t 3至时间点t4之间，第一栅脉波(G1)也会由第一电压(V1)下降至第二电压(V2)。

于时间点t4至时间点t5之间，第一时间控制信号T1与第二时间控制信号T2维持在低准位，且输出致能信号OE回复为低准位，第一晶体管Q1关闭、第二晶体管Q2开启、第三晶体管Q3开启、第四晶体管Q4开启。此时，第一栅脉波(G1)会由第一电压(V1)下降低栅极电压(VGL)。

于时间点t5至时间点t6之间，第二时间控制信号T2回复为高准位，第一时间控制信号T1维持在低准位，且输出致能信号OE维持为低准位，第一晶体管Q1关闭、第二晶体管Q2开启、第三晶体管Q3关闭、第四晶体管Q4官地。此时，第二晶体管Q2与第一电阻R1产生一第一充电路径，使得电容器Cg上的电压由第二电压(V2)上升至第一电压(V1)，亦即高栅极电压(VGH)输出端由第二电压(V2)上升至第一电压(V1)。由于此时输出致能信号OE维持在低准位，第一栅脉波(G1)维持在低栅极电压(VGL)。

于时间点t6至时间点t1’之间，第一时间控制信号T1回复为高准位，第二时间控制信号T2维持在高准位，且输出致能信号OE维持为低准位，第一晶体管Q1开启、第二晶体管Q2关闭、第三晶体管Q3关闭、第四晶体管Q4官地。此时，第一晶体管Q1产生一第二充电路径，使得电容器Cg上的电压由第一电压(V1)上升至最高电压(Vcc)，亦即高栅极电压(VGH)输出端由第一电压(V1)上升至最高电压(Vcc)。由于此时输出致能信号OE依然维持在低准位，第一栅脉波(G1)维持在低栅极电压(VGL)。

同理，时间点t1’～t1”为另一个时间周期，使得栅驱动器可产生第二栅脉波(G2)。而其它的栅脉波的产生也是相同的状况因此不再赘述。

根据本发明的第一实施例，高栅极电压产生单元520中提供了第一电压(V1)与第二电压(V2)，使得栅脉波可分成二阶段的降压并且产生二次削角波形的栅脉波。而由于每一阶段的电压差较小，因此更可以有效地减缓馈通效应。

再者，如图6B所示，于时间点t2与时间点t3之间，由第一放电路径所释放出的电荷。将可于时间点t5与时间点t6时，再次利用第一充电路径将电荷储存于电容Cgs中，因此更可以节省能量的损耗。

请参照图7A与7B，其所绘示为本发明第二实施例的高栅极电压产生单元以与门脉波调变电路中的相关信号示意图。而图7以三次削角波形的高栅极电压来作说明。高栅极电压产生单元包括一第一电容C1、一第二电容C2、一第三电容C3、一第四电容C4、一第一开关单元SW1、一第二开关单元SW2、一第三开关单元SW3、一第四开关单元SW4、第一电阻R1、一第二电阻R2、一第三电阻R3。其中，最高电压(Vcc)大于第一电压(V1)，第一电压(V1)大于第二电压(V2)，第二电压(V2)大于第三电压(V3)。

第一电容C1第一端接收最高电压(Vcc)，第一电容C1第二端接收第一电压(V1)；第二电容C2第一端接收第一电压(V1)，第二电容C2第二端接收第二电压(V2)；第三电容C3第一端接收第二电压(V2)，第三电容C3第二端接收第三电压(V3)；第四电容C4第一端接收第三电压(V3)，第四电容C4第二端接收接地电压。

第一电阻R1第一端连接高栅极电压输出端(VGH)，第一电阻R1第二端连接第二电阻R2第一端，第二电阻R2第二端连接第三电阻R3第一端。

第一开关单元SW1连接于第一电容器C1第一端与第一电阻R1第一端之间；第二开关单元SW2连接于第二电容器C2第一端与第二电阻R2第一端之间；第三开关单元SW3连接于第三电容器C3第一端与第三电阻R3第一端之间；第四开关单元SW4连接于第四电容器C4第一端与第三电阻R3第二端之间。

由图7B可知，所有的信号以时间点t1～t1’为一个周期不断地重复。因此，以下仅介绍时间点t1～t1’单一周期。其中，时间点t1第四时间控制信号T4转态，时间点t2第三时间控制信号T3转态，时间点t3第二时间控制信号T2转态，时间点t4第一时间控制信号T1转态，时间点t5输出致能信号OE转态，时间点t6第一时间控制信号T1状态回复，时间点t7第二时间控制信号T2状态回复，时间点t8第三时间控制信号T3状态回复，时间点t9第四时间控制信号T4以及输出致能信号OE状态回复。

根据本发明的第二实施例，开关单元SW1～SW4受控于时间控制信号T1～T4，当时间控制信号T1～T4为高准位时，相对应的开关单元SW1～SW4为短路状态(close state)；当时间控制信号T1～T4为低准位时，相对应的开关单元SW1～SW4为开路状态(open state)。

于时间点t1至时间点t2之间第四开关单元SW4为短路状态，虚线所示的高栅极电压输出端(VGH)可充电至第三电压(V3)，此时由于输出致能信号OE为低准位所以实线的栅脉波为低栅极电压(VGL)。

于时间点t2至时间点t3之间第三开关单元SW3为短路状态，虚线所示的高栅极电压输出端(VGH)可充电至第二电压(V2)，此时由于输出致能信号OE为低准位所以实线的栅脉波为低栅极电压(VGL)。

于时间点t3至时间点t4之间第二开关单元SW2为短路状态，虚线所示的高栅极电压输出端(VGH)可充电至第一电压(V1)，此时由于输出致能信号OE为低准位所以实线的栅脉波为低栅极电压(VGL)。

于时间点t4至时间点t5之间第一开关单元SW1为短路状态，虚线所示的高栅极电压输出端(VGH)可充电至最高电压(Vcc)，此时由于输出致能信号OE为低准位所以实线的栅脉波为低栅极电压(VGL)。

于时间点t5至时间点t6之间第一开关单元SW1为短路状态，虚线所示的高栅极电压输出端(VGH)维持在最高电压(Vcc)，此时由于输出致能信号OE为高准位所以实线的栅脉波为最高电压(Vcc)。

于时间点t6至时间点t 7之间第一开关单元SW1为开路状态，高栅极电压输出端(VGH)放电至第一电压(V1)，此时由于输出致能信号OE为高准位所以栅脉波为也降低至第一电压(V1)。

于时间点t7至时间点t8之间第二开关单元SW2为开路状态，高栅极电压输出端(VGH)放电至第二电压(V2)，此时由于输出致能信号OE为高准位所以栅脉波为也降低至第二电压(V2)。

于时间点t8至时间点t9之间第三开关单元SW3为开路状态，高栅极电压输出端(VGH)放电至第三电压(V3)，此时由于输出致能信号OE为高准位所以栅脉波为也降低至第三电压(V3)。

于时间点t9至时间点t1’之间第四开关单元SW4为开路状态，虚线的高栅极电压输出端(VGH)放电至接地电压，此时由于输出致能信号OE为低准位所以栅脉波为低栅极电压(VGL)。

根据本发明的第二实施例，高栅极电压产生单元中提供了多个电压，使得栅脉波可分成多阶段的降压并且产生多次削角波形的栅脉波。而由于每一阶段的电压差较小，因此更可以有效地减缓馈通效应。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种栅脉波调变电路，包括：

一时序控制器，产生一输出致能信号以及多个时间控制信号；

一高栅极电压产生单元，电连接至该时序控制器，接收所述时间控制信号并据以产生具有多削角波形的一高栅极电压；

一低栅极电压产生单元，产生一低栅极电压；以及

一栅驱动器，电连接至该时序控制器、该高栅极电压产生单元、该低栅极电压产生单元，接收该输出致能信号、该低栅极电压、与多削角波形的该高栅极电压，并且根据该输出致能信号的多个致能周期，产生多个栅脉波，而每一该栅脉波皆为具有多削角波形的栅脉波；

其中，所述时间控制信号包括一第一时间控制信号与一第二时间控制信号，且该高栅极电压产生单元包括：

一第一反相器，具有一输入端接收该第一时间控制信号；

一第一晶体管，具有一栅极电连接至该第一反相器的一输出端，具有一源极接收一最高电压，具有一漏极连接至一高栅极电压输出端；

一第二晶体管，具有一栅极电连接至该第一反相器的该输出端，具有一漏极连接至该高栅极电压输出端；

一第一电阻，连接于该第二晶体管的一源极以及一第一电压之间；

一第二反相器，具有一输入端接收该第二时间控制信号；

一第三晶体管，具有一栅极电连接至该第二反相器的一输出端，具有漏极连接至该第一反相器的该输出端；

一第四晶体管，具有一栅极电连接至第三晶体管的一源极，具有一漏极连接至该高栅极电压输出端；

一第二电阻，连接于该第四晶体管的一源极以及一第二电压之间；

其中，该最高电压大于该第一电压，且该第一电压大于该第二电压。

2.根据权利要求1所述的栅脉波调变电路，其特征在于，

该输出致能信号、该第一时间控制信号与该第二时间控制信号的变化次序关系为，第一时间点(t1)该输出致能信号转态，于第二时间点(t2)该第一时间控制信号转态，于第三时间点(t3)该第二时间控制信号转态，于第四时间点(t4)输出致能信号状态回复，于第五时间点(t5)该第二时间控制信号状态回复，以及于第六时间点(t6)该第一时间控制信号状态回复。

3.一种栅脉波调变电路，包括：

一低栅极电压产生单元，产生一低栅极电压；以及

所述时间控制信号包括一第一时间控制信号、一第二时间控制信号、一第三时间控制信号与一第四时间控制信号，且该高栅极电压产生单元包括：

一第一电容，具有一第一端接收一最高电压，具有一第二端接收一第一电压；

一第二电容，具有一第一端接收该第一电压，具有一第二端接收一第二电压；

一第三电容，具有一第一端接收该第二电压，具有一第二端接收一第三电压；

一第四电容，具有一第一端接收该第三电压，具有一第二端接收一接地电压；

一第一电阻，具有一第一端连接至一高栅极电压输出端；

一第二电阻，具有一第一端连接至该第一电阻的一第二端；

一第三电阻，具有一第一端连接至该第二电阻的一第二端；

一第一开关单元，连接于该第一电容该第一端与该第一电阻该第一端之间；

一第二开关单元，连接于该第二电容该第一端与该第二电阻的该第一端之间；

一第三开关单元，连接于该第三电容的该第一端与该第三电阻的该第一端之间；以及

一第四开关单元，连接于于该第四电容的该第一端与该第三电阻的一第二端之间；

其中，该第一时间控制信号控制该第一开关单元，该第二时间控制信号控制该第二开关单元，该第三时间控制信号控制该第三开关单元，该第四时间控制信号控制该第四开关单元，该最高电压大于该第一电压，该第一电压大于该第二电压，且该第二电压大于该第三电压。

4.根据权利要求3所述的栅脉波调变电路，其特征在于，

该输出致能信号、该第一时间控制信号、该第二时间控制信号、该第三时间控制信号、与该第四时间控制信号的变化次序关系为，于第一时间点(t1)该第四时间控制信号转态，于第二时间点(t2)该第三时间控制信号转态，于第三时间点(t3)该第二时间控制信号转态，于第四时间点(t4)该第一时间控制信号转态，于第五时间点(t5)该输出致能信号转态，于第六时间点(t6)该第一时间控制信号状态回复，于第七时间点(t7)该第二时间控制信号状态回复，于第八时间点(t8)该第三时间控制信号状态回复，于第九时间点(t9)该第四时间控制信号以及该输出致能信号状态回复。

5.一种栅脉波调变方法，包括下列步骤：

利用一时序控制器产生一输出致能信号、一第一时间控制信号与一第二时间控制信号；

利用一高栅极电压产生单元接收所述第一时间控制信号与所述第二时间控制信号并据以产生变化于一最高电压、一第一电压、与一第二电压之间的一高栅极电压；以及

利用一低栅极电压产生单元，产生一低栅极电压；

提供一栅驱动器，根据所述输出致能信号，所述低栅极电压与该高栅极电压产生一栅脉波；

其中，该输出致能信号、该第一时间控制信号与该第二时间控制信号的变化次序关系为，于第一时间点(t1)该输出致能信号转态，于第二时间点

(t2)该第一时间控制信号转态，于第三时间点(t3)该第二时间控制信号转态，于第四时间点(t4)输出致能信号状态回复，于第五时间点(t5)该第二时间控制信号状态回复，以及于第六时间点(t6)该第一时间控制信号状态回复。

6.根据权利要求5所述的栅脉波调变方法，其特征在于，于第一时间点

(t1)与第二时间点(t2)之间，该高栅极电压维持在该最高电压；于第二时间点(t2)与第三时间点(t3)之间，该高栅极电压由该最高电压下降至该第一电压；于第三时间点(t3)与第五时间点(t5)之间，该高栅极电压由该第一电压下降至该第二电压；于第五时间点(t5)与第六时间点(t6)之间，该高栅极电压由该第二电压上升至该第一电压；于第六时间点(t6)之后，该高栅极电压由该第一电压上升至该最高电压。

7.根据权利要求6所述的栅脉波调变方法，其特征在于，该栅驱动器于于第一时间点(t1)至第四时间点(t4)之间，根据该高栅极电压产生该栅脉波。

8.根据权利要求5所述的栅脉波调变方法，其特征在于，该输出致能信号、该第一时间控制信号与该第二时间控制信号转态时，由一高准位转换至一低准位；以及，该输出致能信号、该第一时间控制信号与该第二时间控制信号状态回复时，由该低准位转换至该高准位。

9.一种栅脉波调变方法，包括下列步骤：

利用一时序控制器产生一输出致能信号、一第一时间控制信号、一第二时间控制信号、一第三时间控制信号与一第四时间控制信号；

利用一高栅极电压产生单元，接收所述第一时间控制信号与所述第二时间控制信号并据以产生变化于一最高电压、一第一电压、与一第二电压、一第三电压之间的一高栅极电压；

利用一低栅极电压产生单元，产生一低栅极电压；以及

提供一栅驱动器；并根据所述输出致能信号，所述低栅极电压与该高栅极电压产生一栅脉波；

其中，该输出致能信号、该第一时间控制信号、该第二时间控制信号、该第三时间控制信号、与该第四时间控制信号的变化次序关系为，于第一时间点(t1)该第四时间控制信号转态，于第二时间点(t2)该第三时间控制信号转态，于第三时间点(t3)该第二时间控制信号转态，于第四时间点(t4)该第一时间控制信号转态，于第五时间点(t5)该输出致能信号转态，于第六时间点(t6)该第一时间控制信号状态回复，于第七时间点(t7)该第二时间控制信号状态回复，于第八时间点(t8)该第三时间控制信号状态回复，于第九时间点(t9)该第四时间控制信号以及该输出致能信号状态回复。

10.根据权利要求9所述的栅脉波调变方法，其特征在于，于第一时间点(t1)与第二时间点(t2)之间，该高栅极电压充电至该第三电压；于第二时间点(t2)与第三时间点(t3)之间，该高栅极电压由该第三电压升高至该第二电压；于第三时间点(t3)与第四时间点(t4)之间，该高栅极电压由该第二电压升高至该第一电压；于第四时间点(t4)与第六时间点(t6)之间，该高栅极电压由该第一电压升高至该最高电压。

11.根据权利要求9所述的栅脉波调变方法，其特征在于，于第六时间点(t6)与第七时间点(t7)之间，该高栅极电压由该最高电压下降至该第一电压；于第七时间点(t7)与第八时间点(t8)之间，该高栅极电压由该第一电压下降至该第二电压；于第八时间点(t8)与第九时间点(t9)之间，该高栅极电压由该第二电压下降至该第三电压；于第九时间点(t9)之后，该高栅极电压由该第三电压开始放电。

12.根据权利要求9所述的栅脉波调变方法，其特征在于，该栅驱动器于第五时间点(t5)至第九时间点(t9)之间，根据该高栅极电压产生该栅脉波。

13.根据权利要求9所述的栅脉波调变方法，其特征在于，该输出致能信号、该第一时间控制信号、该第二时间控制信号、该第三时间控制信号与该第四时间控制信号转态时，由一低准位转换至一高准位；以及，该输出致能信号、该第一时间控制信号、该第二时间控制信号、该第三时间控制信号与该第四时间控制信号状态回复时，由该高准位转换至该低准位。