CN105761660B - 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 - Google Patents

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 Download PDF

Info

Publication number
CN105761660B
CN105761660B CN201610321721.1A CN201610321721A CN105761660B CN 105761660 B CN105761660 B CN 105761660B CN 201610321721 A CN201610321721 A CN 201610321721A CN 105761660 B CN105761660 B CN 105761660B
Authority
CN
China
Prior art keywords
level
section point
scanning impulse
clock signal
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610321721.1A
Other languages
English (en)
Other versions
CN105761660A (zh
Inventor
冯思林
李红敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610321721.1A priority Critical patent/CN105761660B/zh
Publication of CN105761660A publication Critical patent/CN105761660A/zh
Priority to US15/570,714 priority patent/US10096375B2/en
Priority to PCT/CN2017/081824 priority patent/WO2017198045A1/zh
Application granted granted Critical
Publication of CN105761660B publication Critical patent/CN105761660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

本发明涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。该单元包括：输入模块适于在扫描脉冲输入端为第一电平时将第一节点置为第一电平；输出模块适于在第一节点为第一电平时将输出端置为第一时钟信号输入端输入的时钟信号的电平，并在第一节点悬浮时维持第一节点的电平；第二节点控制模块适于在扫描脉冲输入端为第一电平或者扫描脉冲输出端为第一电平时将第二节点与第二电平直流电压端导通，并在扫描脉冲输入端和扫描脉冲输出端为第二电平且第二时钟信号输入端为设定电平时，将第二节点与第一电平直流电压端导通；复位模块适于在第二节点为第一电平时将第一节点置为第二电平。本发明可以减少直流损耗。

Description

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
背景技术
现有技术中图1所示的GOA电路采用7T1C即7个晶体管(M1～M7)1个电容(C1)制成，如图2所示，其工作过程包括：第一阶段，输入信号端Input为高电平，时钟输入端CLK、复位信号Reset均为为低电平信号时，此时M1导通，对电容C1充电，PU点为高电平，M6导通，此时M5、M6同时导通，但是通过设置M5、M6管的尺寸，可以使得PD点为低电平，M4、M7管关断，保证正常输出。第二阶段，当Input为低电平时，M1关断；C1在第一阶段时充电，保持PU点高电平，M3导通，当时钟输入信号CLK高电平时，输出Output为高电平。第三阶段，Input和CLK均为低电平，M1关断；reset为高电平，M2导通，PU点的电位为低电平，M3关断；由于PU点被拉低，M6关断，PD点为高电古，输出Output为低电平；此时M5与M4、M7同时导通。可见，上述三个阶段中，M5与M6、或者M5与M7以及M4同时导通，即直接高电压GCH与直流低电平VGL形成直流通路，形成直流损耗。当上述GOA电路使用频率较高时，上述直流损耗则持续累加，导致显示装置的耗能增加。
发明内容
针对现有技术中的缺陷，本发明提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，可以降低直流功耗。
第一方面，本发明提供了一种移位寄存器单元，包括输入模块、输出模块、复位模块、重置模块和第二节点控制模块；其中：
所述输入模块连接扫描脉冲输入端与第一节点，适于在扫描脉冲输入端为第一电平时将所述第一节点置为第一电平；
所述输出模块连接所述第一节点与扫描脉冲输出端和第一时钟信号输入端，适于在所述第一节点为第一电平时将所述扫描脉冲输出端置为第一时钟信号输入端输入的时钟信号的电平，并在所述第一节点悬浮时维持所述第一节点的电平；
所述第二节点控制模块连接扫描脉冲输入端、扫描脉冲输出端、第二时钟信号输入端、第二节点以及第一电平直流电压端和第二电平直流电压端，适于在所述扫描脉冲输入端为第一电平或者所述扫描脉冲输出端为第一电平时将所述第二节点与第二电平直流电压端导通，并在所述扫描脉冲输入端和所述扫描脉冲输出端为第二电平且第二时钟信号输入端为设定电平时，将所述第二节点与第一电平直流电压端导通；
所述复位模块连接所述第一节点与所述第二节点，适于在所述第二节点为第一电平时将所述第一节点置为第二电平；
所述重置模块连接所述第二节点与所述扫描脉冲输出端，适于在所述第二节点为第一电平时将所述扫描脉冲输出端置为第二电平。
可选地，所述第二节点控制模块包括第一控制单元和第二控制单元，其中：
所述第一控制单元连接所述第二节点和第一电平直流电压端，适于在所述第二时钟信号输入端为设定电平时将所述第二节点与第一电平直流电压端导通；
所述第二控制单元连接所述扫描脉冲输入端、所述扫描脉冲输出端、所述第二节点和第二电平直流电压端，适于在所述扫描脉冲输入端为第一电平或所述扫描脉冲输出端为第一电平时将所述第二节点与第二电平直流电压端导通。
可选地，所述第一控制单元包括第一晶体管，所述第一晶体管的控制极连接所述第二时钟信号输入端，第一极连接所述第二节点，第二极连接第一电平直流电压端；所述第一晶体管的导通电平为所述设定电平。
可选地，所述第二控制单元包括第二晶体管和第三晶体管，所述第二晶体管和所述第三晶体管的导通电平均为第一电平；
所述第二晶体管的控制极连接所述扫描脉冲输入端，第一极连接所述第二节点，第二极连接所述第二电平直流电压端；
所述第三晶体管的控制极连接所述扫描脉冲输出端，第一极连接所述第二节点，第二极连接第二电平直流电压端。
可选地，还包括全局复位控制模块；
所述全局复位控制模块连接所述第一节点和复位信号输入端，适于在所述复位信号输入端为第一电平时将所述第二节点置为第一电平。
可选地，所述全局复位控制模块包括第四晶体管，所述第四晶体管的第一极与控制极连接所述复位信号输入端，第二极与所述第二节点相连接；所述第四晶体管的导通电平为第一电平。
可选地，还包括与所述第二节点连接的稳压模块，用于在所述第二节点悬浮时维持所述第二节点的电平。
可选地，所述稳压模块包括第一电容，所述第一电容的一极连接所述第二节点，另一极连接其中一个直流电压端。
可选地，所述输入模块包括第五晶体管，所述第五晶体管的控制极连接所述扫描脉冲输入端，第一极连接第一电平直流电压端，第二极连接所述第一节点。
可选地，所述输出模块包括第六晶体管和第二电容；
所述第六晶体管的控制极连接所述第一节点，第一极连接第一时钟信号输入端，第二极连接所述扫描脉冲输出端；
所述第二电容的一极连接所述第一节点，另一极连接其中一个直流电压端。
可选地，所述复位模块包括第七晶体管，所述第七晶体管的控制极连接所述第二节点，第一极连接所述第一节点，第二极连接第二电平直流电压端。
可选地，所述重置模块包括第八晶体管，所述第八晶体管的控制极连接第二节点，第一极连接所述扫描脉冲输出端，第二极连接第二电平直流电压端。
可选地，所述第一电平、所述设定电平为高电平；所述第二电平为低电平。
第二方面，本发明还提供了一种用于驱动如上文所述的移位寄存器单元的驱动方法，包括：
在扫描脉冲输入端输入脉冲电平为第一电平的扫描脉冲；并在第一时钟信号输入端输入第一时钟信号、在第二时钟信号输入端输入第二时钟信号；
其中，第一时钟信号和第二时钟信号的第一电平的占空比相同；且第一时钟信号中的一个第一电平的宽度与第二时钟信号中一个第一电平的宽度均与扫描脉冲的宽度相同；扫描脉冲的起始时刻为第二时钟信号中的一个第一电平的结束时刻，结束时刻为第一时钟信号中与该扫描脉冲相邻的第一电平的起始时刻。
第三方面，本发明又提供了一种栅极驱动电路，包括多个级联的移位寄存器单元，所述移位寄存器单元为如权利要求1～14任意一项所述的移位寄存器单元。
第四方面，本发明还提供了一种显示装置，包括上文所述的栅极驱动电路。
本发明通过设置第二时钟信号、输入端的输入信号以及输出端处的输出信号，可以使本发明提供的移位寄存器单元相连接的第一电压输入线与第二电压输入线无法形成直流回路，从而减少直流损耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中7T1C构成的移位寄存器单元的电路图；
图2是图1所示移位寄存器单元的工作时序图；
图3是本发明一实施例提供的一种移位寄存器单元的结构框图；
图4是本发明另一实施例提供的一种移位寄存器单元的结构框图；
图5是本发明又一实施例提供的一种移位寄存器单元的结构框图；
图6是本发明实施例提供的一种移位寄存器单元的电路图；
图7是图6所示移位寄存器单元的工作时序图；
图8是本发明实施例提供的一种栅极驱动电路的电路原理图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一方面，本发明实施例提供了一种移位寄存器单元，如图3所示，包括输入模块1、输出模块2、第二节点控制模块3、复位模块4和重置模块5，还具有扫描脉冲输入端Gate_N-1、第一节点PU、第二节点PD、输出端Gate_N，其中：
输入模块1连接扫描脉冲输入端Gate_N-1与第一节点PU，适于在扫描脉冲输入端Gate_N-1处为第一电平时将第一节点PU置为第一电平；
输出模块2连接第一节点PU与扫描脉冲输出端Gate_N和第一时钟信号输入端CK，适于在第一节点PU处为第一电平时将扫描脉冲输出端Gate_N处置为第一时钟信号输入端CK输入的时钟信号的电平，并在第一节点PU悬浮(floating，指PU以及与其相连的电路没有输入电流或者电压的状态)时维持第一节点PU的电平；
第二节点控制模块3连接扫描脉冲输入端Gate_N-1、扫描脉冲输出端Gate_N、第二时钟信号输入端CKB、第二节点PD以及第一电平直流电压端VGH和第二电平直流电压端VGL，适于在扫描脉冲输入端Gate_N-1处为第一电平或者扫描脉冲输出端Gate_N处为第一电平时将第二节点PD与第二电平直流电压端VGL导通，并在扫描脉冲输入端Gate_N-1和扫描脉冲输出端Gate_N为第二电平且第二时钟信号输入端CKB处为设定电平时，将第二节点PD与第一电平直流电压端VGH导通；
复位模块4连接第一节点PU与第二节点PD，适于在第二节点PD处为第一电平时将第一节点置为第二电平；
重置模块5连接第二节点PD与扫描脉冲输出端Gate_N，适于在第二节点PD为第一电平时将扫描脉冲输出端Gate_N置为第二电平。
需要说明的是，本发明实施例中第一时钟信号输入端CK可以输入第一时钟信号，此时第二时钟信号输入端CKB输入第二时钟信号。对于相邻的移位寄存器单元，此时第一时钟信号输入端CK输入第二时钟信号，第二时钟信号输入端CKB输入第一时钟信号。上述区别存在于相邻的两个移位寄存器单元之间，但是该两个移位寄存器单元的工作原理相同，在此不再详述。
需要说明的是，在扫描脉冲输入端Gate_N-1处输入脉冲电平为第一电平的扫描脉冲；并在第一时钟信号输入端CK输入第一时钟信号、在第二时钟信号输入端CKB输入第二时钟信号。其中，第一时钟信号和第二时钟信号的第一电平的占空比相同；且第一时钟信号中的一个第一电平的宽度与第二时钟信号中一个第一电平的宽度均与扫描脉冲的宽度相同；扫描脉冲的起始时刻为第二时钟信号中的一个第一电平的结束时刻，结束时刻为第一时钟信号中与该扫描脉冲相邻的第一电平的起始时刻。
本文中的“第一电平”和“第二电平”指的是某一电路节点位置处两种互不交叉的电位高度范围，例如可以分别为高电平和低电平中的一个，本发明对此不做限制。
为了更清楚地说明上述各单元的结构与功能，下面对移位寄存器单元的工作原理作一简述。本发明提供的移位寄存器单元的工作过程，包括：
第一阶段：扫描脉冲输入端Gate_N-1处为第一电平，此时输入模块1将第一节点PU处置为第一电平；第一时钟信号输入端CK处为第二电平，输出模块2将第一时钟信号输入端CK处的时钟信号的电平即第二电平输出；第二时钟信号输入端CKB处为第二电平，第二节点控制模块3将第二节点P2处置为第一电平，进一步保证扫描脉冲输出端Gate_N输出第二电平。
第二阶段：扫描脉冲输入端Gate_N-1处变为第二电平，此时，第一时钟信号输入端CK处为第一电平，第二时钟信号输入端CKB处为第二电平。输入模块1无输出，第一节点PU处为第一电平，输出模块2开启并输出第一时钟信号输入端CK所输入的时钟信号的电平即第一电平。由于扫描脉冲输出端Gate_N处输出第一电平，则第二节点控制模块3继续将第二节点PD与第二电平直流电压端VGL导通，以使第二节点PD处保持第二电平，进一步保证扫描脉冲输出端Gate_N处正确地输出第一电平。
第三阶段：扫描脉冲输入端Gate_N-1处仍为第二电平，第一时钟信号输入端CK与第二时钟信号输入端CKB处同为第二电平，由于第一节点PU仍为第一电平，此时扫描脉冲输出端Gate_N输出第二电平。
第四阶段：第二时钟信号输入端CKB处变为设定电平，此时第二节点控制模块3将第二节点PD与第一电平直流电压端VGH导通，使第二节点PD处变为第一电平。此时复位模块4开启将第一节点PU处置为第二电平；重置模块5开启，将扫描脉冲输出端Gate_N置为第二电平。
本发明通过设置第二时钟信号、扫描脉冲输入端的输入信号以及扫描脉冲输出端处的输出信号，可以使本发明提供的移位寄存器单元相连接的第一电压输入线(第一电平直流电压端VGH连接第一电压输入线)与第二电压输入线(第二电平直流电压端VGL连接第二电压输入线)不同时工作，从而无法形成直流回路，进而减少直流损耗。
优选地，如图4所示，本发明提供的移位寄存器单元还包括全局复位模块6。该全局复位控制模块6连接第一节点PU和复位信号输入端G_R，适于在复位信号输入端G_R处为第一电平时将第二节点PD置为第一电平。
优选地，如图5所示，本发明提供的移位寄存器单元还包括稳压模块7。该稳压模块7连接第一节点PU和第二电平直流电压端VGL，用于在第二节点PD悬浮时维持第二节点PD的电平。
需要说明的是，上方说明了输入模块1、输出模块2、第二节点控制模块3、复位模块4和重置模块5的功能以及各个模块协同工作原理，本领域技术人员可以知道，能够实现相应功能的电路都可以应用到本发明作为其中的一个模块使用，本发明不作限定。另外，上述全局复位模块6以及稳压模块7可以根据需要进行设置，并且不受上述输入模块1、输出模块2、第二节点控制模块3、复位模块4和重置模块5的具体电路的限制。全局复位模块6与稳压模块7任意组合构成的移位寄存器单元同样可以实现本发明防止第一电压线与第二电压线同时工作而引起的直流损耗的问题。也就是说，经过任意组合构成的移位寄存器单元的电路同样落入本发明的保护范围。
进一步地，图6示出了本发明实施例提供的一种移位寄存器单元中第二节点控制模块3的具体电路图，参见图6：
本发明实施例中第二节点控制模块3包括第一控制单元31和第二控制单元32，其中：
第一控制单元31连接第二节点PD和第一电平直流电压端VGH，适于在第二时钟信号输入端CKB处为设定电平时将第二节点PD与第一电平直流电压端VGH导通。
第二控制单元32连接扫描脉冲输入端Gate_N-1、扫描脉冲输出端Gate_N、第二节点PD和第二电平直流电压端VGL，适于在扫描脉冲输入端Gate_N-1为第一电平或扫描脉冲输出端Gate_N为第一电平时将第二节点PD与第二电平直流电压端VGL导通。
上文介绍了构成第二节点控制模块3的一种组成方式。当然也可以采用其他组成方式，本发明不作限定。另外能够实现第一控制单元31与第二控制单元32的电路都可以用于作为相应的单元电路，本发明不作限定。
为使本领域技术人员更好的理解本申请中的第一控制单元与第二控制单元以及其他各个模块的协同工作过程，本发明实施例利用一个具体电路进行详细说明，参见图6：
第一控制单元31包括第一晶体管M1。第一晶体管M1的控制极连接第二时钟信号输入端CKB，第一极连接第二节点PD，第二极连接第一电平直流电压端VGH；第一晶体管M1的导通电平为设定电平。
第二控制单元32包括第二晶体管M2和第三晶体管M3。第二晶体管M2和第三晶体管M3的导通电平均为第一电平；第二晶体管M2的控制极连接扫描脉冲输入端Gate_N-1，第一极连接第二节点PD，第二极连接第二电平直流电压端VGL；第三晶体管M3的控制极连接扫描脉冲输出端Gate_N，第一极连接第二节点PD，第二极连接第二电平直流电压端VGL。
可以看出，当扫描脉冲输入端Gate_N-1处为第一电平时，第二晶体管M2导通第二节点PD与第二电平直流电压端VGL，从而将第二节点PD处置为第二电平。或者，当扫描脉冲输出端Gate_N为第一电平时，第三晶体管M3导通第二节点PD与第二电平直流电压端VGL，从而将第二节点PD处置为第二电平。或者在第二时钟信号CKB处为设定电平时，第一晶体管M1导通第二节点PD与第一电平直流电压端VGH，从而将第二节点PD处置为第一电平。
上述全局复位控制模块6包括第四晶体管M4。第四晶体管M4的第一极以及控制极连接复位信号输入端G_R，第二极连接第二节点PD；第四晶体管的导通电平为第一电平。当复位信号输入端G_R处输入第一电平时，第四晶体管M4将第二节点PD处置为第一电平。
其中，稳压模块7包括第一电容C1。第一电容C1的一极连接第二节点PD，另一极连接第二电平直流电压端VGL。可见，当第二节点PD处为第一电平时向第一电容C1充电，该第一电容C1可以保持第二节点PD处为第一电平，从而保持复位模块4以及重置模块5为开启状态。
作为一个具体示例，如图6所示，本发明实施例中输入模块1包括第五晶体管M5。第五晶体管M5的控制极连接扫描脉冲输入端Gate_N-1，第一极连接第一电平直流电压端VGH，第二极连接所述第一节点PU。当扫描脉冲输入端Gate_N-1处输入第一电平时，第五晶体管M5将第一节点与第一电平直流电压端VGH导通，从而将第一节点PU处置为第一电平。
需要说明的是，本发明实施例中第一电容C1的另一极也可以连接至第二电平直流电压端VGH、扫描脉冲输出端Gate_N或者第一时钟信号输入端CK处，这样第一电容C1同样可以实现保持第二节点PD处为第一电平的效果。
作为一个具体示例，本发明实施例中输出模块2包括第六晶体管M6和第二电容C2。第六晶体管M6的控制极连接第一节点PU，第一极连接第一时钟信号输入端CK，第二极连接扫描脉冲输出端Gate_N。第二电容C2的一极连接第一节点PU，另一极连接第二电平直流电压端VGL。当第一节点PU为第一电平时向第二电容C2充电，从而在第一节点PU悬浮时，该第二电容C2可以保持其电位为第一电平。另外，当第一节点PU为第一电平时，第六晶体管M6导通第一时钟信号输入端CK与扫描脉冲输出端Gate_N，从而使扫描脉冲输出端Gate_N输出第一时钟信号输入端CK处所输入的时钟信号。
需要说明的是，本发明实施例中第二电容C2的另一极也可以连接至第二电平直流电压端VGH、扫描脉冲输出端Gate_N或者第一时钟信号输入端CK处，这样第二电容C2同样可以实现保持第二节点PD处为第一电平的效果。
作为一个具体示例，复位模块4包括第七晶体管M7。第七晶体管M7的控制极连接第二节点PD，第一极连接第一节点PU，第二极连接第二电平直流电压端VGL。可以看出，当第二节点PD处为第一电平时，第七晶体管M7导通第一节点PU与第二电平直流电压端VGL，从而将第一节点PU处置为第二电平。
本发明实施例中重置模块5包括第八晶体管M8。第八晶体管M8的控制极连接第二节点PD，第一极连接扫描脉冲输出端Gate_N，第二极连接第二电平直流电压端VGL。可以看出，当第二节点PD处为第一电平时，第八晶体管M8导通扫描脉冲输出端Gate_N与第二电平直流电压端VGL，从而将扫描脉冲输出端Gate_N处置为第二电平。
需要说明的是，本发明实施例中，第一电平、设定电平为高电平；第二电平为低电平。
还需要说明的是，构成图6所示的移位寄存器单元的第一晶体管M1～第八晶体管M8采用N型晶体管(栅极为高电平时源极与漏极导通)，因此其栅极处的有效电平为高电平即第一电平。而在本发明的其他实施例中，上述第一晶体管M1可以用P型晶体管(栅极为低电平时源极和漏极导通，而栅极处的有效电平为低电平即第二电平)来代替，本发明对此不作限制。另外，晶体管源极与漏极的连接方式可以根据所选用的晶体管的类型确定，而在晶体管具有源极和漏极对称的结构时源极和漏极可以视为不作特别区分的两个电极，其是本领域技术人员所熟知的，在此不再赘述。
图7示出了本发明实施例提供的移位寄存器单元电路的工作时序图，结合图7对本发明实施例图6示出的栅极驱动电路的工作过程进行说明，参见图7：
第I阶段：扫描脉冲输入端Gate_N-1处为高电平，第五晶体管M5开启，导通第一节点PU与第一电平直流电压端VGH，从而将第一节点PU处置为高电平。此阶段对第二电容C2充电，对第一电容C1放电。第一节点PU处为高电平，第六晶体管M6开启，导通第一时钟信号输入端CK与扫描脉冲输出端Gate_N。由于第一时钟信号输入端CK处为低电平，扫描脉冲输出端Gate_N处输出低电平。
由于扫描脉冲输入端Gate_N-1处为高电平，第二晶体管M2开启，从而导通第二节点PD与第一电平直流电压端VGL，进而将第二节点PD处置为低电平。此时第七晶体管M7、第八晶体管M8关闭，以保证第一节点PU处的电压稳定以及输出信号的稳定。第二时钟信号输入端CKB处为低电平，此时第一晶体管M1关闭。
可以看出在第I阶段内，第一电平直流电压端VGL与第二电平直流电压端VGH之间没有形成直流通路，从而没有直流损耗。
第II阶段：扫描脉冲输入端Gate_N-1处为低电平，第二晶体管M2、第五晶体管关闭。由于第二电容C2在第I阶段内充电，从而保持第一节点PU处为高电平。第六晶体管M6继续开启，第一时钟信号输入端CK处为高电平，此时扫描脉冲输出端Gate_N处输出高电平即输出扫描脉冲。
由于扫描脉冲输出端Gate_N处输出高电平第三晶体管M3开启导通第二节点PD与第二电压直流电压端VGL，将第二节点PD处置为低电平，第七晶体管M7与第八晶体管M8关闭，以保证第一节点PU处的电压稳定以及输出信号的稳定。第二时钟信号输入端CKB处为低电平，第一晶体管M1关闭。
可以看出在第II阶段内，第一电平直流电压端VGL与第二电平直流电压端VGH之间没有形成直流通路，从而没有直流损耗。
第III阶段：扫描脉冲输入端Gate_N-1处为低电平，第二晶体管M2与第五晶体管M5关闭。第一节点PU处为高电平，第一时钟信号输入端CK处为低电平，此时扫描脉冲输出端Gate_N处输出低电平。第三晶体管M3关闭。第二时钟信号输入端CKB处为低电平，此时第二节点PD处维第II阶段时的低电平。第一电容C1会使第二节点PD处保持为低电平。
可以看出在第III阶段内，第一电平直流电压端VGL与第二电平直流电压端VGH之间没有形成直流通路，从而没有直流损耗。
第IV阶段：第二时钟输入端CKB处变为高电平，此时第一晶体管M1开启导通第一电平直流电压端VGH与第二节点PD，从而将第二节点PD处置为高电平，同时对第一电容C1充电。第七晶体管M7与第八晶体管M8开启，其中第七晶体管M7导通第一节点PU与第一电平直流电压端VGL，将第一节点PU处置为低电平，同时对第二电容C2放电；第八晶体管M8导通扫描脉冲输出端Gate_N与第一电平直流电压端VGL，将扫描脉冲输出端Gate_N置为低电平。
可以看出在第IV阶段内，第一电平直流电压端VGL与第二电平直流电压端VGH之间没有形成直流通路，从而没有直流损耗。
上述任意一个阶段，当复位信号输入端G_R输入复位脉冲时，第四晶体管M4开启，将第二节点PD处上拉为高电平，第七晶体管M7与第八晶体管M8同时开启，并第一节点PU处与扫描脉冲输出端Gate_N处置为低电平，从而实现对移位寄存器单元的复位。如果第一电容C1存在，则第一电容C1会保持第二节点PD处为高电平状态，使扫描脉冲输出端Gate_N处持续输出低电平。
本发明通过设置扫描脉冲输入端Gate_N-1处、第二时钟信号输入端CKB处、第一时钟信号输入端CK处以及扫描脉冲输出端Gate_N处的电平，可以使第一电平直流电压端VGL与第二电平直流电压端VGH之间无法形成直流通路，从而可以解决现有技术中移位寄存器单元直流损耗过大的问题。
第二方面，本发明还提供了一种用于驱动如上文所述的移位寄存器单元的驱动方法，参见图7，包括：
在扫描脉冲输入端Gate_N-1输入脉冲电平为第一电平的扫描脉冲；并在第一时钟信号输入端CK输入第一时钟信号、在第二时钟信号输入端CKB输入第二时钟信号；
其中，第一时钟信号和第二时钟信号的第一电平的占空比相同；且第一时钟信号中的一个第一电平的宽度与第二时钟信号中一个第一电平的宽度均与扫描脉冲的宽度相同；扫描脉冲的起始时刻为第二时钟信号中的一个第一电平的结束时刻，结束时候结束时刻为第一时钟信号中与该扫描脉冲相邻的第一电平的起始时刻。
第三方面，本发明实施例又提供了一种栅极驱动电路，如图8所示，包括多个级联的移位寄存器单元，所述移位寄存器单元为上文所述的移位寄存器单元。
第四方面，本发明实施例还提供了提供一种显示装置，该显示装置包括上述任意一种的栅极驱动电路。需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
由于本发明提供的栅极驱动电路与显示装置中都包括本发明实施例中提供的移位寄存器单元，因而可以解决相同的技术问题，达到相同的技术效果，在此不再赘述。
本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限定。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限定的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限定；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (16)

1.一种移位寄存器单元，其特征在于，包括输入模块、输出模块、复位模块、重置模块和第二节点控制模块；其中：
所述输入模块连接扫描脉冲输入端与第一节点，适于在扫描脉冲输入端为第一电平时将所述第一节点置为第一电平；
所述输出模块连接所述第一节点与扫描脉冲输出端和第一时钟信号输入端，适于在所述第一节点为第一电平时将所述扫描脉冲输出端置为第一时钟信号输入端输入的时钟信号的电平，并在所述第一节点悬浮时维持所述第一节点的电平；
所述第二节点控制模块连接扫描脉冲输入端、扫描脉冲输出端、第二时钟信号输入端、第二节点以及第一电平直流电压端和第二电平直流电压端，适于在所述扫描脉冲输入端为第一电平或者所述扫描脉冲输出端为第一电平时将所述第二节点与第二电平直流电压端导通，并在所述扫描脉冲输入端和所述扫描脉冲输出端为第二电平且第二时钟信号输入端为设定电平时，将所述第二节点与第一电平直流电压端导通；
所述复位模块连接所述第一节点与所述第二节点，适于在所述第二节点为第一电平时将所述第一节点置为第二电平；
所述重置模块连接所述第二节点与所述扫描脉冲输出端，适于在所述第二节点为第一电平时将所述扫描脉冲输出端置为第二电平。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二节点控制模块包括第一控制单元和第二控制单元，其中：
所述第一控制单元连接所述第二节点和第一电平直流电压端，适于在所述第二时钟信号输入端为设定电平时将所述第二节点与第一电平直流电压端导通；
所述第二控制单元连接所述扫描脉冲输入端、所述扫描脉冲输出端、所述第二节点和第二电平直流电压端，适于在所述扫描脉冲输入端为第一电平或所述扫描脉冲输出端为第一电平时将所述第二节点与第二电平直流电压端导通。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一控制单元包括第一晶体管，所述第一晶体管的控制极连接所述第二时钟信号输入端，第一极连接所述第二节点，第二极连接第一电平直流电压端；所述第一晶体管的导通电平为所述设定电平。
4.根据权利要求2所述的移位寄存器单元，其特征在于，所述第二控制单元包括第二晶体管和第三晶体管，所述第二晶体管和所述第三晶体管的导通电平均为第一电平；
所述第二晶体管的控制极连接所述扫描脉冲输入端，第一极连接所述第二节点，第二极连接所述第二电平直流电压端；
所述第三晶体管的控制极连接所述扫描脉冲输出端，第一极连接所述第二节点，第二极连接所述第二电平直流电压端。
5.根据权利要求1所述的移位寄存器单元，其特征在于，还包括全局复位控制模块；
所述全局复位控制模块连接所述第一节点和复位信号输入端，适于在所述复位信号输入端为第一电平时将所述第二节点置为第一电平。
6.根据权利要求5所述的移位寄存器单元，其特征在于，所述全局复位控制模块包括第四晶体管，所述第四晶体管的第一极与控制极连接所述复位信号输入端，第二极与所述第二节点相连接；所述第四晶体管的导通电平为第一电平。
7.根据权利要求1所述的移位寄存器单元，其特征在于，还包括与所述第二节点连接的稳压模块，用于在所述第二节点悬浮时维持所述第二节点的电平。
8.根据权利要求7所述的移位寄存器单元，其特征在于，所述稳压模块包括第一电容，所述第一电容的一极连接所述第二节点，另一极连接其中一个直流电压端。
9.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第五晶体管，所述第五晶体管的控制极连接所述扫描脉冲输入端，第一极连接第一电平直流电压端，第二极连接所述第一节点。
10.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括第六晶体管和第二电容；
所述第六晶体管的控制极连接所述第一节点，第一极连接第一时钟信号输入端，第二极连接所述扫描脉冲输出端；
所述第二电容的一极连接所述第一节点，另一极连接其中一个直流电压端。
11.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括第七晶体管，所述第七晶体管的控制极连接所述第二节点，第一极连接所述第一节点，第二极连接第二电平直流电压端。
12.根据权利要求1所述的移位寄存器单元，其特征在于，所述重置模块包括第八晶体管，所述第八晶体管的控制极连接第二节点，第一极连接所述扫描脉冲输出端，第二极连接第二电平直流电压端。
13.根据权利要求1～12任意一项所述的移位寄存器单元，其特征在于，所述第一电平、所述设定电平为高电平；所述第二电平为低电平。
14.一种用于驱动如权利要求1～13任意一项所述的移位寄存器单元的驱动方法，其特征在于，包括：
在扫描脉冲输入端输入脉冲电平为第一电平的扫描脉冲；并在第一时钟信号输入端输入第一时钟信号、在第二时钟信号输入端输入第二时钟信号；
其中，第一时钟信号和第二时钟信号的第一电平的占空比相同；且第一时钟信号中的一个第一电平的宽度与第二时钟信号中一个第一电平的宽度均与扫描脉冲的宽度相同；扫描脉冲的起始时刻为第二时钟信号中的一个第一电平的结束时刻，结束时刻为第一时钟信号中与该扫描脉冲相邻的第一电平的起始时刻。
15.一种栅极驱动电路，其特征在于，包括多个级联的移位寄存器单元，所述移位寄存器单元为如权利要求1～13任意一项所述的移位寄存器单元。
16.一种显示装置，其特征在于，包括权利要求15所述的栅极驱动电路。
CN201610321721.1A 2016-05-16 2016-05-16 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 Active CN105761660B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610321721.1A CN105761660B (zh) 2016-05-16 2016-05-16 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US15/570,714 US10096375B2 (en) 2016-05-16 2017-04-25 Shift register unit and driving method thereof, gate drive circuit, display device
PCT/CN2017/081824 WO2017198045A1 (zh) 2016-05-16 2017-04-25 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610321721.1A CN105761660B (zh) 2016-05-16 2016-05-16 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Publications (2)

Publication Number Publication Date
CN105761660A CN105761660A (zh) 2016-07-13
CN105761660B true CN105761660B (zh) 2018-01-09

Family

ID=56323003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610321721.1A Active CN105761660B (zh) 2016-05-16 2016-05-16 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Country Status (3)

Country Link
US (1) US10096375B2 (zh)
CN (1) CN105761660B (zh)
WO (1) WO2017198045A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105761660B (zh) 2016-05-16 2018-01-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106710510A (zh) * 2017-02-23 2017-05-24 合肥京东方光电科技有限公司 一种栅极驱动单元及驱动方法、栅极驱动电路和显示装置
KR102567324B1 (ko) * 2017-08-30 2023-08-16 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치
JP6702284B2 (ja) * 2017-09-05 2020-06-03 株式会社デンソー 液晶パネルの駆動回路および液晶表示装置
CN107633833A (zh) 2017-10-31 2018-01-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2020097816A1 (zh) * 2018-11-14 2020-05-22 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN109509443A (zh) * 2018-12-04 2019-03-22 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN110648621B (zh) * 2019-10-30 2023-04-18 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
WO2022246673A1 (zh) * 2021-05-26 2022-12-01 京东方科技集团股份有限公司 移位寄存器及其驱动方法、扫描驱动电路、显示装置
CN116741086B (zh) * 2022-09-27 2024-03-22 荣耀终端有限公司 扫描驱动电路、显示面板、电子设备及驱动方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
CN202502720U (zh) * 2012-03-16 2012-10-24 合肥京东方光电科技有限公司 一种移位寄存器、阵列基板栅极驱动装置和显示装置
CN102930812B (zh) 2012-10-09 2015-08-19 北京京东方光电科技有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示器
CN103226981B (zh) 2013-04-10 2015-09-16 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
KR102040648B1 (ko) * 2013-06-21 2019-11-05 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
CN104299594B (zh) * 2014-11-07 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN204406959U (zh) * 2014-12-26 2015-06-17 合肥鑫晟光电科技有限公司 移位寄存器单元、移位寄存器电路以及显示装置
CN104464600B (zh) 2014-12-26 2017-02-01 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN104485086A (zh) * 2015-01-04 2015-04-01 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN104952417A (zh) * 2015-07-23 2015-09-30 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105761660B (zh) * 2016-05-16 2018-01-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
CN105761660A (zh) 2016-07-13
US20180226133A1 (en) 2018-08-09
WO2017198045A1 (zh) 2017-11-23
US10096375B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
CN105761660B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105096803B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN103413531B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN104715734B (zh) 移位寄存器、栅极驱动电路及显示装置
CN104485065B (zh) 移位寄存器、驱动方法、栅极驱动电路
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN104732945B (zh) 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板
CN104282282B (zh) 移位寄存器、驱动方法、栅极驱动电路和显示装置
CN104282288B (zh) 移位寄存器单元以及使用它的栅极驱动电路和显示设备
CN105047127B (zh) 移位寄存器单元及驱动方法、行扫描驱动电路、显示装置
CN107039017A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105741739B (zh) 栅极驱动电路及显示装置
CN106128347A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105489186B (zh) 一种像素电路及其驱动方法、显示装置
CN106128403A (zh) 移位寄存器单元、栅极扫描电路
CN104252853A (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN107093414B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104766587B (zh) 扫描驱动电路及其驱动方法、阵列基板、显示装置
CN106128379A (zh) Goa电路
CN106887217A (zh) 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN105741741B (zh) 栅极驱动电路及其驱动方法、显示基板和显示装置
CN107845403A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105096812B (zh) 预充电电路、扫描驱动电路、阵列基板和显示装置
CN102222477A (zh) 栅极驱动方法、栅极驱动电路及像素结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant