CN104952417A - 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 - Google Patents

Abstract

本发明提供了一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，该移位寄存器单元包括输入模块、输出模块、复位模块、重置模块、重置加强模块和重置加强控制模块以及储能模块；所述重置加强控制模块包括第一晶体管和第二晶体管，所述第一晶体管的沟道宽长比大于所述第二晶体管的沟道宽长比，通过对第一晶体管和第二晶体管的开关状态的控制，可以实现对所述第二节点的电压的控制。相比与现有技术的移位寄存器单元，可以减少晶体管的使用，从而能够较少地占用的边框区域的面积，利于显示装置的窄边化。

Description

移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。

背景技术

随着液晶显示不断的发展，高分辨率、窄边框成为液晶显示发展的趋势，而栅极移位寄存器在显示面板中的应用，是实现窄边框与高分辨率的重要方法之一。

TFT-LCD(Thin Film Transistor-Liquid Crystal Display薄膜场效应晶体管-液晶显示器)的驱动器主要包括栅极驱动电路与数据驱动电路，而栅极驱动电路主要由多级移位寄存器单元以及连接各个移位寄存器单元的信号线组成，每一级移位寄存器单元均与一根栅线对接，通过移位寄存器单元的输出信号，逐行扫描驱动像素TFT。

现有技术中的移位寄存器单元在输出移位脉冲之后，一般需要对移位寄存器单元的输出端进行重置，并在重置之后进行多次的加强重置，为了实现加强重置，需要设计用于对加强重置进行控制的加强重置控制模块。现有技术中的加强重置控制模块需要数量较多的晶体管，不利于显示装置的窄边化。

发明内容

本发明的一个目的在于克服上述技术问题。

第一方面，本发明提供了一种移位寄存器单元，包括：

输入模块、输出模块、复位模块、重置模块、重置加强模块和重置加强控制模块以及储能模块；

所述输入模块、所述输出模块、所述复位模块与所述储能模块均连接第一节点；所述输出模块包括输出端，适于在所述第一节点的电压为第一电平时通过所述输出模块的输出端输出第一电平的移位信号；

所述重置模块与所述输出模块的输出端相连，适于将所述输出模块的输出端的电压置为第二电平；

所述重置加强模块和所述重置加强控制模块均连接第二节点，所述重置加强模块适于在所述第二节点达到所述重置加强模块的开启电平时，将所述输出模块的输出端的电压置为第二电平，所述第二电平与所述第一电平相反；

所述重置加强控制模块包括第一晶体管和第二晶体管，所述第一晶体管的沟道宽长比大于所述第二晶体管的沟道宽长比，通过对第一晶体管和第二晶体管的开关状态的控制，可以实现对所述第二节点的电压的控制。

进一步的，所述重置加强控制模块包括还具有第一输入端、第二输入端和第三输入端；所述第一晶体管的栅极连接所述输出模块的输出端，源极连接第二节点，漏极连接第一输入端，在所述输出模块的输出端为第一电平时导通；所述第二晶体管的漏极连接所述第二节点，栅极连接第二输入端，源极连接第三输入端。

进一步的，所述第二输入端和所述第三输入端为同一输入端，所述重置加强模块的开启电平与所述第二晶体管的开启电平一致。

进一步的，所述重置加强模块包括第三晶体管，所述第三晶体管的源极连接所述输出模块的输出端，栅极连接所述第二节点，源极连接所述第一输入端；所述第三晶体管的开启电平为第一电平。

进一步的，所述输出模块包括第四晶体管，所述第四晶体管的源极连接所述第三输入端，漏极连接所述输出模块的输出端，栅极连接所述第一节点，所述第四晶体管的开启电平为第一电平。

进一步的，所述输入模块包括第五晶体管，并具有第四输入端和第五输入端，所述第五晶体管的源极连接所述第四输入端，栅极连接所述第五输入端，漏极连接所述第一节点；

所述复位模块包括第六晶体管，并具有第六输入端和第七输入端，所述第六晶体管的源极连接所述第一节点，栅极连接所述第七输入端，漏极连接所述第六输入端；

所述第五晶体管和所述第六晶体管的开启电平均为第一电平。

进一步的，所述重置模块包括第七晶体管，所述第七晶体管的栅极连接第七输入端，源极连接所述输出模块的输出端，漏极连接所述第一输入端，所述第七晶体管的开启电平为第一电平。

进一步的，所述储能模块为电容，所述电容的第一端连接所述第一节点，第二端连接所述输出模块的输出端。

进一步的，各个晶体管均为N型晶体管。

进一步的，所述第一晶体管的宽长比为所述第二晶体管的宽长比的4-6倍。

第二方面，本发明还提供了一种栅极驱动电路，包括多个级联的移位寄存器单元，所述移位寄存器单元为上述任一项所述的移位寄存器单元。

第三方面，本发明还提供了一种驱动上述任一项移位寄存器单元的方法，包括：

在所述输出模块输出第一电平的移位脉冲时，控制第一晶体管和第二晶体管的开关状态使所述第二节点的电压达不到所述重置加强模块的开启电平；

在所述重置模块将所述输出模块输出端的电压置为第二电平之后，控制第一晶体管和第二晶体管的开关状态使所述第二节点的电压达到所述重置加强模块的开启电平。

进一步的，当所述重置加强控制模块具有第一输入端、第二输入端和第三输入端时，

所述控制第一晶体管和第二晶体管的开关状态使所述第二节点的电压达不到所述重置加强模块的开启电平包括：

在所述第一输入端施加使所述重置加强模块关断的电压；

所述控制第一晶体管和第二晶体管的开关状态使所述第二节点的电压达到所述重置加强模块的开启电平，包括：

在所述第二输入端施加信号使所述第二晶体管导通，并在所述第三输入端施加使所述重置加强模块开启的电压。

第四方面，本发明还提供了一种显示装置，包括上述的栅极驱动电路。

本发明提供的移位寄存器单元中，通过两个晶体管就能够实现对现有技术中移位寄存器单元的重置加强控制模块的功能，相比与现有技术的移位寄存器单元，可以减少晶体管的使用，从而能够较少地占用的边框区域的面积，利于显示装置的窄边化。

附图说明

图1为现有技术中一种移位寄存器单元的电路结构示意图；

图2为对图1中的移位寄存器单元进行驱动时的几种关键信号的时序图；

图3为本发明提供的一种移位寄存器单元的结构示意图；

图4为本发明提供的一种移位寄存器单元的电路结构示意图；

图5为对图4中的移位寄存器单元进行驱动时的几种关键信号的时序图；

图6为包含图4中的移位寄存器单元的栅极驱动电路的电路结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本发明保护的范围。

现有技术中的一种常见的移位寄存单元结构可以参考图1，图2为对图1中的移位寄存器单元进行驱动时的几种关键信号的时序图。包含M1-M9共9个开关晶体管以及一个存储电容C1，对于图1中的移位寄存器单元的驱动过程可以具体为：

第一阶段，在输入信号端IN1和复位信号IN2输入低电平，使得晶体管M1、M2、M4关断，此时PU为低电位，使得晶体管M3关断，输入端Output输出为低电位使得M6、M7关断；时钟信号CK为高电平时，使得M5、M8导通，这时PD的电位为高电平使得M9导通，对Output端进行放噪。

第二阶段，在输入信号端IN1输入高电平，使得晶体管M1导通，上拉节点PU为高电位，电容C1进行预充电，晶体管M3导通，此时CK信号为低电平。

第三阶段，在输入信号端IN2输入低电平，时钟输入端CK为高电平时电平，M1关断，PU点的电位保持高电平，M3’导通，CLK1为高电平时，Output输出高电平，此时M7、M6导通，M5关断，使得此时PD电位为低电平，M9关断，保证信号可以稳定输出。

第四阶段，在输入信号端IN1和CK输入低电平，在输入信号端施加高电平，此时M2、M4导通，对电容C1和输出端Output进行放电，使得PU点的电位和Output均为低电平。

在下一帧到来之前，该栅极移位寄存器一直重复第四阶段与第一阶段。

通过以上分析可以看出，当PU点和CK为高电平，通过M8导通使得M5关断，M6导通使得PD为低电位，M10关断保证Output正常输出。也就是当PU点和CK同时为高时，使用M5、M6、M7、M8四个TFT管将PD点重置为低电位，M5、M6、M7、M8四个TFT管构成了重置加强控制模块，这样的重置加强控制模块占用了较多的边框区域的面积，不利于显示装置的窄边化。

为了解决上述技术问题，本发明的第一方面提供了一种移位寄存器单元，参见图3，包括：

输入模块310、输出模块320、复位模块330、重置模块340，重置加强模块350和重置加强控制模块360以及储能模块370；其中，

输入模块310、输出模块320、复位模块330与储能模块370均连接第一节点PU；输出模块320具有输出端OUT，适于在第一节点PU的电压为第一电平时通过输出端OUT输出第一电平的移位信号；

重置模块340与输出模块320的输出端OUT相连，适于将输出模块320输出端OUT的电压置为第二电平；

重置加强模块350和重置加强控制模块360均连接第二节点PD，重置加强模块350适于在第二节点PD达到重置加强模块350的开启电平时，将输出模块320输出端Output的电压置为第二电平，所述第二电平与所述第一电平相反；

重置加强控制模块360包括第一晶体管M1和第二晶体管M2，第一晶体管M1的沟道宽长比大于第二晶体管M2的沟道宽长比，通过对第一晶体管M1和第二晶体管M2的开关状态的控制，可以实现对第二节点PD的电压的控制。

第二方面，本发明还提供了一种用于对图3中移位寄存器单元进行驱动的方法，该方法包括：

在输出模块320输出第一电平的移位脉冲时，控制第一晶体管M1和第二晶体管M2的开关状态使所述第二节点PD的电压达不到重置加强模块350的开启电平；

在重置模块340将输出模块320输出端的电压置为第二电平之后，控制第一晶体管M1和第二晶体管M2的开关状态使第二节点PD的电压达到重置加强模块350的开启电平。

本发明提供的移位寄存器单元及其驱动方法中，在移位寄存器单元输出脉冲电平时，通过控制第一晶体管M1和第二晶体管M2的开关状态使所述第二节点PD的电压达不到重置加强模块350的开启电平，使重置加强模块350不会被开启，相应的也不会影响输出模块320输出移位脉冲。而在输出模块320的输出端被重置模块340置为第二电平之后(输出移位脉冲完成之后)，控制第一晶体管M1和第二晶体管M2的开关状态使第二节点PD的电压达到重置加强模块350的开启电平，使得重置加强模块350对输出模块320输出端的电压进行加强重置。这样就通过两个晶体管M1和M2实现了重置加强控制的功能，与现有技术相比，能够减少晶体管的使用，从而能够较少地占用的边框区域的面积，利于显示装置的窄边化。

进一步的，参见图3，这里的重置加强控制模块360还具有第一输入端S1、第二输入端S2和第三输入端S3，其中，第一晶体管M1的栅极连接输出模块的输出端Output，源极连接第二节点PD，漏极连接第一输入端S1，在输出模块320的输出端为第一电平时导通；第二晶体管M2的漏极连接第二节点PD，栅极连接第二输入端S2，源极连接第三输入端S3，且第一晶体管M1的沟道宽长比大于第二晶体管M2的沟道宽长比。

此时，上述的驱动方法中，所述在输出模块320输出第一电平的移位脉冲时，控制第一晶体管M1和第二晶体管M2的开关状态使所述第二节点PD的电压达不到重置加强模块350的开启电平，具体包括：

在输出模块320输出第一电平的移位脉冲时，在第一输入端S1施加使重置加强模块350关断的电压；

所述在重置模块340将输出模块320输出端的电压置为第二电平之后，控制第一晶体管M1和第二晶体管M2的开关状态使第二节点PD的电压达到重置加强模块350的开启电平，具体包括：

在重置模块340将输出模块320输出端OUT的电压置为第二电平之后，在第二输入端S2施加信号使第二晶体管M2导通，并在第三输入端S3施加使重置加强模块350开启的电压。

这样，在输出模块320输出第一电平的移位脉冲时，第一晶体管M1导通，此时通过在第一输入端施加使重置加强模块350关断的电压，能够使得第二节点的电压维持为使重置加强模块350关断的电压，此时重置加强模块350不会被开启，相应的也不会影响输出模块320输出移位脉冲。而在输出模块320的输出端被重置模块340置为第二电平之后(输出移位脉冲完成之后)，第一晶体管M1关断，通过在第二输入端S2施加信号使第二晶体管M2导通，并在第三输入端S3施加使重置加强模块350开启的电压，能够使得重置加强模块350开启，使得重置加强模块350对输出模块320输出端的电压进行加强重置。

当然在实际应用中，上述的第一晶体管M1和第二晶体管M2的连接关系并不必然的如图3所示，在能够实现相应的功能的前提下，重置加强控制模块360中第一晶体管M1和第二晶体管M2的具体连接并不会影响本发明的实施。

在具体实施时，这里的第二输入端S2和第三输入端S3可以为同一输入端，且重置加强模块350的开启电平与第二晶体管M2的开启电平一致。

这样具体实施时，通过在第二输入端S2和第三输入端S3输入能够使第二晶体管M2的电压，能够将第二晶体管M2开启，从而第二节点PD也被置为相应的能够使得第二晶体管M2和重置加强模块350开启的电压，使得重置加强模块350也能够被开启。这样在相应的栅极驱动电路中，可以减少一条信号线的使用，能够进一步降低相应的栅极驱动电路所占用的边框区域的面积，利于显示装置的窄边化。

在具体实施时，上述的重置加强模块350可以包括第三晶体管M3(图中未示出)，第三晶体管M3的源极连接输出模块320的输出端Output，栅极连接第二节点PD，漏极连接第一输入端S1；第三晶体管M3的开启电平为第一电平。

由于将第三晶体管M3的漏极连接到第一输入端，且使第三晶体管M3的开启电平为第一电平，能够通过在第一输入端S1输入恒定的第二电平，使得在输出移位脉冲的阶段(此时第一晶体管M1开启)，将第二节点PD的电平维持为第二电平，而在输出移位脉冲之后(第一晶体管M1关断，第三晶体管M3开启)，将输出端Output的电平置为第二电平，这样一方面降低了对移位寄存器单元的控制难度，另一方面，能够避免单独的将第三晶体管M3的漏极也接入到一条信号线，同样能够进一步降低相应的栅极驱动电路的占用的边框区域的面积。

进一步的，输出模块320包括第四晶体管M4(图中未示出)，第四晶体管M4的源极连接第三输入端S3，漏极连接输出模块320的输出端Output，栅极连接第一节点PU，第四晶体管M4的开启电平为第一电平。

这里使第四晶体管M4与第二晶体管M2的漏极接入到同一输入端S3，由于在一般的应用中，作为输出模块320的输入端S3会接入时钟信号，则在后续过程中，时钟信号会形成对第二晶体管M2的多次开启，相应的，对重置加强模块350也多次开启，形成对Output端的多次重置，避免Output端的电荷累积，提高重置效果。

在具体实施时，上述的输入模块310适于将第一节点PU的电压置为第一电平，具体来说其可以包括第五晶体管M5(图中未示出)，并具有第四输入端和第五输入端，第五晶体管M5的源极连接第四输入端，栅极连接第五输入端，漏极连接第一节点PU，在具体实施时，可以通过将晶体管M5导通，并在源极所连接的第四输入端上施加第一电平的电压，使得第一节点PU的电压置为第一电平；

复位模块330则适于将第一节点PU的电压复位为第二电平，具体来说其包括第六晶体管M6(图中未示出)，并具有第六输入端和第七输入端，第六晶体管M6的源极连接第一节点PU，栅极连接第七输入端，漏极连接第六输入端，在具体实施时，可以通过将晶体管M6导通，并在其漏极连接的第六输入端上施加第一电平的电压，使得第一节点PU的电压置为第一电平；

第五晶体管M5和第六晶体管M6的开启电平均为第一电平。

这样做的好处是，使得相应的移位寄存器单元实现正向扫描和反向扫描，具体来说，在具体实施时，当需要正向扫描时，第四输入端输入第一电平，第六输入端输入第二电平，移位信号输入到第五输入端，复位信号输入到第七输入端；当需要反向扫描时，第四输入端输入第二电平，第六输入端输入第一电平，移位信号输入到第七输入端，复位信号输入到第五输入端。

如果不需要进行双向扫描，则可以对上述的移位寄存器单元的结构进行改进，使第五晶体管M5的栅极和源极连接同一输入端和/或使晶体管M6的漏极则可以连接到第一输入端S1，这样均可以以减少信号线的使用。

进一步的，重置模块340可以包括第七晶体管M7(图中未示出)，第七晶体管M7的栅极连接第七输入端，源极连接输出模块320的输出端Output，漏极连接所述第一输入端S1，第七晶体管M7的开启电平为第一电平。复用第一输入端S1以及第七输入端，同样能够减少信号线的使用。

在具体实施时，上述的储能模块370可以为电容C1(图中未示出)，电容的第一端连接第一节点PU，第二端连接输出模块320的输出端Output。

在具体实施时，各个晶体管均为N型晶体管。此时的第一电平为高电平，第二电平为低电平。这样做的好处是可以统一制作工艺，降低制作难度。当然在具体实施时，上述的各个晶体管中的部分晶体管也可以替换为P型晶体管。

在具体实施时，这里的第一晶体管M1的宽长比可以为第二晶体管M2的宽长比的4-6倍，优选为5倍。

下面结合其中一种具体的电路结构对本发明提供的移位寄存器单元进行简要说明，参见图4，该移位寄存器单元包括：M1-M7共七个N型开关晶体管以及一个电容C1，并具有多个输入端CLK、FW、Input、Reset、BW、Vss，其中，第一晶体管M1的栅极连接第四晶体管M4的漏极，并均连接到移位信号输出端Output，M1的源极连接第二节点PD，漏极连接输入端Vss；第二晶体管M2的漏极连接第二节点PD，栅极和源极连接输入端CLK，第一晶体管M1的沟道宽长比大于第二晶体管M2的沟道宽长比；第三晶体管M3源极连接移位信号输出端Output，栅极连接第二节点PD，漏极连接输入端Vss；第四晶体管M4的源极连接输入端CLK，栅极连接第一节点PU，漏极连接移位信号输出端Output；第五晶体管M5的源极连接输入端FW，栅极连接输入端Input，漏极连接第一节点PU；第六晶体管M6的源极连接第一节点PU，栅极连接输入端Reset，漏极连接输入端BW；第七晶体管M7的源极连接移位信号输出端Output，栅极连接输入端Reset，漏极连接输入端Vss，电容C1的一端连接第一节点PU，另一端连接输出端Output。

上述的移位寄存器单元可以实现双向扫描，下面结合图5对正向扫描的过程进行具体说明，如图5所示在每一帧内对该移位寄存器单元内的驱动过程可以分为四个阶段：

第一阶段Stg1为移位信号输入阶段，此时在输入端Input上施加高电平的移位脉冲信号，在输入端Reset上施加低电平，在输入端CLK上施加低电平，在输入端FW上施加高电平VGH，在输入端BW上施加低电平VGL，输入端Vss施加低电平。此时晶体管M5导通，使得第一节点PU被置为高电平，晶体管M4相应的也被导通。其他晶体管均关断，由于输入端在CLK上施加的是低电平，此时输出端Output的电平与输入端CLK一致均为低电平，该阶段不会输出脉冲信号。

第二阶段Stg2为移位信号输出阶段，此时在输入端Input上施加低电平，在输入端Reset上施加低电平，在输入端CLK上施加高电平，在输入端FW上施加高电平VGH，在输入端BW上施加低电平VGL，输入端Vss施加低电平。由于电容C1的存在，第一节点PU的电压会被维持为高电平。此时晶体管M4会继续被导通，输出端Output输出高电平，该高电平即为需要输出的移位信号。由于输出端Output为高电平，输入端CLK上也为高电平，则晶体管M1和晶体管M2均会被导通，由于晶体管M1的宽长比大于晶体管M2的宽长比，则此时第二节点PD上的电压会与输入端Vss保持一致，均为低电平。这样晶体管M3不会被导通，避免将输出端Output的电压拉低影响移位脉冲的输出。由于输入端Reset仍为低电平，晶体管M6和M7均会被关断，避免影响输出。至此完成了移位脉冲信号的输出。

第三阶段stg3为重置及复位阶段，在输入端Input上施加低电平，在输入端Reset上施加高电平，在输入端CLK上施加低电平，在输入端FW上施加高电平VGH，在输入端BW上施加低电平VGL，输入端Vss施加低电平。此时晶体管M6和M7导通，分别将电容C1的两端的电压重置为低电平。

第四阶段Stg4是重置加强阶段，在一帧内第三阶段之后的时间都可以认为是第四阶段，该第四阶段，在输入端Input上施加恒低电平，在输入端Reset上施加恒低电平，在输入端FW上施加恒高电平VGH，在输入端BW上施加恒低电平VGL，输入端Vss施加恒低电平。此时，晶体管M5、M6和M7均被关断，而由于输出端Output以及第一节点PU为低电平，晶体管M1和M4也被关断。在输入端CLK上则可以施加时钟信号，在该时钟信号在每一次处于高电平时，晶体管M2导通，将第二节点PD的电平置为高电平，从而将晶体管M3导通，完成对输出端Output的一次复位，这样在第四阶段Stg4就能够实现对输出端Output的多次复位。

可以理解，在上述的驱动过程中，晶体管M7及其连接的输入端Reset起到了对输出端Output的电压进行重置的过程，构成重置模块。输入端Vss则对应于第一输入端S1。而晶体管M3则起到了在对晶体管M7对输出端Output的一次复位之后，对输出端Output进行多次加强复位的功能，构成重置加强模块。晶体管M1和M2及其连接的输入端则起到了控制晶体管M3开关的作用，构成重置加强控制模块。其中输入端CLK相当于上述的第二输入端S2和第三输入端S3(第二输入端S2和第三输入端S3为同一输入端)。晶体管M5及其连接的输入FW(对应于上述的第四输入端)、Input(对应于上述的第五输入端)端则完成了移位信号输入的过程，构成了输入模块。晶体管M4则完成了移位信号输出的过程，构成了输出模块。晶体管M6及其连接的输入端Reset(对应于上述的第七输入端)、BW(对应于上述的第六输入端)则完成了对第一节点PU进行复位的过程，构成了复位模块。

在上述的实施例中，在输入端CLK上施加的电平整体构成时钟信号，而在输入端Input和Reset上施加的信号则均仅包含一个高电平的脉冲信号，且输入端Reset上施加的信号的高电平脉冲相比与输出端Output上施加的高电平脉冲后移了半个时钟，相比与输入端Input上施加的高电平脉冲刚好后移了一个时钟，这样就可以使用下一级移位寄存器单元输出的移位信号作为本级移位寄存器单元的复位信号输入到复位端。

在进行反向扫描时，在BW上施加高电平VGH，在FW上施加低电平VGL即可，在此不再详细说明。

可见，图4中的移位寄存器单元与现有技术中的移位寄存器单元相比，减少了两个晶体管的使用，则包含图4所述的移位寄存器单元的栅极驱动电路能够在对边框区域的占用的面积，有利于显示装置的窄边化，且图4中的移位寄存器单元能够实现双向扫描。

第三方面，本发明还提供了一种栅极驱动电路，包括多个级联的移位寄存器单元，所述移位寄存器单元为上述任一项所述的移位寄存器单元。不难理解，在具体实施时，上述的各个移位寄存器单元中，除了最后一级和第一级的任意一级移位寄存器单元，输入模块与上一级移位寄存器单元的输出模块相连，用于接收上一级输出模块输出的移位信号，而输出模块则与下一级移位寄存器单元的输入模块相连，用于将移位寄存信号输出到下一级以及寄存器单元，且输出模块的输出端还与上一级移位寄存器单元的复位模块相连，用于对上一级移位寄存器单元进行复位。第一级移位寄存器单元的输入端则会连接一个起始信号。

具体到上述的图4中所示出的移位寄存器单元，本发明提供的栅极驱动电路的级联情况可以参考图6，第一级的移位寄存器单元SR1的输入端Input连接一个起始信号线STV，除第一级的移位寄存器单元SR1之外的其他移位寄存器单元SR2、SR3，SRn-2，SRn-1等的输入端Input均连接上一级移位寄存器单元的输出端Output，输入端Reset均连接下一级移位寄存器单元的输入端input，相应的，除最后一级的移位寄存器单元SRn之外的其他移位寄存器单元的输出端Output均连接下一级移位寄存器单元的输入端Input和上一级移位寄存器单元的输入端Reset。图6中示出的是奇数级的移位寄存器单元和偶数级的移位寄存器单元分别接入到不同时钟信号线CLK1和CLK2的情况，各个输入端Vss则连接到信号线Vss-L。除了图中示出的信号线之外，图6中所述的栅极驱动电路还一般需要为输入端FW和输入端BW提供电压，由于这些输入端上需要的电压较为恒定，因此可以接入到遍布整个基板的公共电极上，这些不是本发明的重点，图中也并未示出相应的信号线。

基于相同的构思，本发明还提供了一种显示装置，该显示装置可以包括上述任一项所述的栅极驱动电路。

这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述，仅为本发明的具体实施方式，但是，本发明的保护范围不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替代，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种移位寄存器单元，其特征在于，包括：

输入模块、输出模块、复位模块、重置模块、重置加强模块和重置加强控制模块以及储能模块；

所述输入模块、所述输出模块、所述复位模块与所述储能模块均连接第一节点；所述输出模块包括输出端，适于在所述第一节点的电压为第一电平时通过所述输出模块的输出端输出第一电平的移位信号；

所述重置模块与所述输出模块的输出端相连，适于将所述输出模块的输出端的电压置为第二电平；

所述重置加强模块和所述重置加强控制模块均连接第二节点，所述重置加强模块适于在所述第二节点达到所述重置加强模块的开启电平时，将所述输出模块的输出端的电压置为第二电平，所述第二电平与所述第一电平相反；

所述重置加强控制模块包括第一晶体管和第二晶体管，所述第一晶体管的沟道宽长比大于所述第二晶体管的沟道宽长比，通过对第一晶体管和第二晶体管的开关状态的控制，可以实现对所述第二节点的电压的控制。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述重置加强控制模块具有第一输入端、第二输入端和第三输入端；所述第一晶体管的栅极连接所述输出模块的输出端，源极连接第二节点，漏极连接第一输入端，在所述输出模块的输出端为第一电平时导通；所述第二晶体管的漏极连接所述第二节点，栅极连接第二输入端，源极连接第三输入端。

3.如权利要求2所述的移位寄存器单元，其特征在于，所述第二输入端和所述第三输入端为同一输入端，所述重置加强模块的开启电平与所述第二晶体管的开启电平一致。

4.如权利要求2所述的移位寄存器单元，其特征在于，所述重置加强模块包括第三晶体管，所述第三晶体管的源极连接所述输出模块的输出端，栅极连接所述第二节点，漏极连接所述第一输入端；所述第三晶体管的开启电平为第一电平。

5.如权利要求2所述的移位寄存器单元，其特征在于，所述输出模块包括第四晶体管，所述第四晶体管的源极连接所述第三输入端，漏极连接所述输出模块的输出端，栅极连接所述第一节点，所述第四晶体管的开启电平为第一电平。

6.如权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第五晶体管，并具有第四输入端和第五输入端，所述第五晶体管的源极连接所述第四输入端，栅极连接所述第五输入端，漏极连接所述第一节点；

所述复位模块包括第六晶体管，并具有第六输入端和第七输入端，所述第六晶体管的源极连接所述第一节点，栅极连接所述第七输入端，漏极连接所述第六输入端；

所述第五晶体管和所述第六晶体管的开启电平均为第一电平。

7.如权利要求6所述的移位寄存器单元，其特征在于，所述重置模块包括第七晶体管，所述第七晶体管的栅极连接第七输入端，源极连接所述输出模块的输出端，漏极连接所述第一输入端，所述第七晶体管的开启电平为第一电平。

8.如权利要求1所述的移位寄存器单元，其特征在于，所述储能模块为电容，所述电容的第一端连接所述第一节点，第二端连接所述输出模块的输出端。

9.如权利要求1-8任一项所述的移位寄存器单元，其特征在于，各个晶体管均为N型晶体管。

10.如权利要求1所述的移位寄存器单元，其特征在于，所述第一晶体管的宽长比为所述第二晶体管的宽长比的4-6倍。

11.一种栅极驱动电路，其特征在于，包括多个级联的移位寄存器单元，所述移位寄存器单元为如权利要求1-10任一项所述的移位寄存器单元。

12.一种驱动如权利要求1-10移位寄存器单元的方法，其特征在于，包括：

在所述输出模块输出第一电平的移位脉冲时，控制第一晶体管和第二晶体管的开关状态使所述第二节点的电压达不到所述重置加强模块的开启电平；

在所述重置模块将所述输出模块输出端的电压置为第二电平之后，控制第一晶体管和第二晶体管的开关状态使所述第二节点的电压达到所述重置加强模块的开启电平。

13.如权利要求12所述的方法，其特征在于，所述移位寄存器单元为如权利要求2所述的移位寄存器单元，

所述控制第一晶体管和第二晶体管的开关状态使所述第二节点的电压达不到所述重置加强模块的开启电平包括：

在所述第一输入端施加使所述重置加强模块关断的电压；

所述控制第一晶体管和第二晶体管的开关状态使所述第二节点的电压达到所述重置加强模块的开启电平，包括：

在所述第二输入端施加信号使所述第二晶体管导通，并在所述第三输入端施加使所述重置加强模块开启的电压。

14.一种显示装置，其特征在于，包括如权利要求11所述的栅极驱动电路。