CN104658506A - 移位寄存器、栅极驱动电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明提供了一种移位寄存器，包括：第一输入模块，第二输入模块，储能模块，输出模块和复位模块；并具有两个移位信号输入端、复位控制信号输入端、第二电平输入端和第一电平输入端；所述第一输入模块的控制端和输入端连接第一移位信号输入端，所述第二输入模块的控制端和输入端连接第二移位信号输入端；所述第一输入模块和所述第二输入模块的输出端以及所述储能模块的第一端均连接第一节点，适于在所连接的移位信号输入端接入第一电平时开启，将所述第一节点的电压置为所述第一电平。采用本发明提供的移位寄存器的栅极扫描电路中，无需设置VSS信号线和VDD信号线，能够减少相应的栅极驱动电路占用的面积，利于显示面板的窄边框化。

Description

移位寄存器、栅极驱动电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路及其驱动方法、显示面板。

背景技术

液晶显示器的驱动电路主要包括栅极驱动电路和数据驱动电路，其中，数据驱动电路将输入的显示数据定时顺序锁存，并转换成模拟信号后输入至液晶面板的数据线，栅极驱动电路将输入的时钟信号经过SR(Shift Register,移位寄存器)转换，转换成开启/关断电压，依次施加到液晶面板的栅极线上。此外，栅极驱动电路中的移位寄存器还用于产生扫描栅极线中的扫描信号。

为了满足双向扫描的需要，现有技术中提出了一些双向扫描栅极驱动电路。这些双向扫描栅极驱动电路一般包括多级的移位寄存器，每一移位寄存器S/R(n)(1≤n≤N)通过自身的输出信号输出端OutPut将扫描信号输出到与之对应的栅极线G(n)，并将扫描信号输出到S/R(n-1)的复位信号输入端RESET和S/R(n+1)的信号输入端InPut，所述扫描信号分别对S/R(n-1)和S/R(n+1)起到复位和启动的作用，其中，S/R(1)的通过自身的信号输入端输入帧起始信号STV。这些栅极驱动电路中的移位寄存器的基本原理都是一致的，参考图2，为双向扫描栅极驱动电路中一种典型的移位寄存器的结构示意图，其输入部分包括两个晶体管M1和M2，其中M1的栅极连接INPUT(即G(n-1))，源极连接VDD；M2的栅极连接RESET(即G(n+1))，源极连接VSS；这样在正向扫描时，VDD端输入高电平，VSS端输入低电平，G(n-1)的高电平脉冲将晶体管M1开启，实现对PU点的充电，G(n+1)的高电平脉冲将晶体管M2开启，实现对PU点的复位；而在反向扫描时，VDD端输入低电平，VSS输入高电平，RESET(G(n+1))的高电平脉冲将晶体管M2开启，实现对PU点的充电，INPUT(G(n-1))的高电平脉冲将晶体管M2开启，实现对PU点的复位。这样通过转换VDD端和VSS端的接入电压，就能够实现相应的栅极驱动电路的反向扫描。但是这样的移位寄存器所构成的栅极驱动电路中需要设置VSS信号线和VDD信号线，增大了栅极驱动电路的布局面积，不利于显示面板的窄边化。

发明内容

本发明的一个目的在于提供一种移位寄存器，以降低相应的栅极驱动电路的布局面积。

第一方面，本发明提供了一种移位寄存器，包括：第一输入模块，第二输入模块，储能模块，输出模块和复位模块；并具有两个移位信号输入端、复位控制信号输入端、第二电平输入端和第一电平输入端；

所述第一输入模块的控制端和输入端连接第一移位信号输入端，所述第二输入模块的控制端和输入端连接第二移位信号输入端；所述第一输入模块和所述第二输入模块的输出端与所述储能模块的第一端均连接第一节点，适于在所连接的移位信号输入端接入第一电平时开启，将所述第一节点的电压置为所述第一电平；

所述复位模块的输出端与所述第一节点相连，控制端连接复位控制信号输入端，输入端连接第二电平输入端，适于响应于复位控制信号输入端所接入的控制信号开启，将所述第一节点的电压置为能够将所述输出模块关闭的第二电平；

所述输出模块的控制端连接所述第一节点，输出端与所述移位信号输出端相连，输入端连接所述第一电平输入端，适于在所述第一节点为第一电平时开启，输出脉冲为第一电平的移位信号。

进一步的，还包括重置模块；所述重置模块的输出端连接所述移位信号输出端，输入端连接所述第二电平输入端，适于在控制端所接入的控制信号的控制下开启，将所述移位信号输出端的电压置为第二电平。

进一步的，所述复位模块包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管和第五晶体管；所述第一晶体管的源极和栅极均连接所述复位控制信号输入端；所述第一晶体管的漏极和所述第二晶体管的栅极，所述第四晶体管的源极均连接第二节点；所述第二晶体管的漏极、所述第三晶体管的源极、所述第五晶体管的栅极均连接第三节点；所述第三晶体管、所述第四晶体管和所述第五晶体管的漏极均连接第二电平输入端；所述第三晶体管的源极、所述第五晶体管的栅极均连接第一节点，且各个晶体管的开启电平一致；所述第四晶体管的沟道宽长比小于所述第一晶体管的沟道宽长比。

进一步的，所述重置模块的控制端连接所述第三节点，且开启电平与各个晶体管的开启电平一致。

进一步的，还包括重置加强模块，所述重置加强模块的控制端连接所述复位控制信号输入端，输出端连接所述移位信号输出端，输入端连接所述第二电平输入端，适于在所述复位模块开启时开启，将所述移位信号输出端的电压置为第二电平。

进一步的，还包括：复位加强模块和复位加强控制信号输入端，所述复位加强模块的输出端连接所述第一节点，输入端连接所述第二电平输入端，控制端连接复位加强控制信号输入端，适于在所述复位加强控制信号输入端所接入的控制信号的控制下开启，将所述第一节点的电压置为第二电平。

进一步的，所述第一输入模块、所述第二输入模块、所述输出模块、所述复位加强模块、所述重置模块和所述重置加强模块均为晶体管；且所述移位寄存器所包含的各个晶体管的均为N型晶体管。

第二方面，本发明提供了一种栅极驱动电路，包括偶数个如上述任一项所述的移位寄存器，还包括：第一信号线、第二信号线、第三信号线；

其中第一级移位寄存器的第一移位信号输入端和最后一级移位寄存器的第二移位信号输入端连接所述第一信号线；奇数级移位寄存器的复位控制信号输入端连接第二信号线，偶数级移位寄存器的复位控制信号输入端连接第三信号线；

除第一级和最后一级之外的任一级移位寄存器的移位信号输出端连接上一级移位寄存器的第二移位信号输入端和下一级移位寄存器的第一移位信号输入端。

进一步的，当各个移位寄存器为包括复位加强模块和复位加强控制信号输入端的移位寄存器时，除第一级和最后一级之外的任一级移位寄存器的复位加强控制信号输入端连接所述第一信号线，且各个复位加强模块的开启电平为第一电平。

第三方面，本发明还提供了一种显示面板，包括如上述任一项所述的栅极驱动电路，其中用于驱动奇数行像素行的移位寄存器位于显示区域的第一侧，用于驱动奇数行像素行的移位寄存器位于显示区域的第二侧，第一侧和第二侧为相对的两侧。

第四方面，本发明还提供了一种驱动上述任一项所述的栅极驱动电路的方法，包括：

在正向扫描时，在第一信号线上施加具有第一电平的起始脉冲，在第二信号线和所述第三信号线上分别施加时钟信号；其中，在所述第三信号线上施加的时钟信号中能够使复位模块开启的复位脉冲比在所述第二信号线上施加的时钟信号中的复位脉冲延后半个脉冲；所述起始脉冲比在所述第二信号线上施加的时钟信号中的复位脉冲延后半个脉冲；

在反向扫描时，在第一信号线上施加具有第一电平的起始脉冲，在第二信号线和所述第三信号线上分别施加时钟信号；其中，在所述第二信号线上施加的时钟信号中的复位脉冲比在所述第三信号线上施加的时钟信号中的复位脉冲延后半个脉冲；所述起始脉冲比在所述第三信号线上施加的时钟信号中的复位脉冲延后半个脉冲。

采用本发明提供的移位寄存器的栅极扫描电路中，无需设置VSS信号线和VDD信号线，能够减少相应的栅极驱动电路占用的面积，利于显示面板的窄边框化。

附图说明

图1为现有技术中一种双向扫描电路的结构示意图；

图2为现有技术中一种用于双向扫描电路的移位寄存器的电路结构图；

图3为本发明一实施例提供的一种移位寄存器的结构示意图；

图4为图3中的复位模块的一种可能的电路结构图；

图5为本发明一实施例提供的一种双向扫描电路的结构示意图；

图6为本发明一实施例提供的一种移位寄存器的电路结构图；；

图7a为图5中的双向扫描电路包含如图6所述的移位寄存器时正向扫描时关键信号的时序图；

图7b为图5中的双向扫描电路包含如图6所述的移位寄存器时反向扫描时关键信号的时序图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本发明保护的范围。

本发明一实施例提供了一种移位寄存器，如图3所示，该移位寄存器包括：第一输入模块100、第二输入模块200，储能模块300，输出模块400和复位模块500，并具有两个移位信号输入端INPUT1和INPUT2、复位控制信号输入端S1、第一电平输入端S2和第二电平输入端S3；其中第一输入模块100的控制端(为了方便说明，在图3中各个模块的输入端均表示为I，输出端均表示为O，控制端均表示为CN)和输出端I均连接第一移位信号输入端INPUT1；第二输入模块200的控制端和输出端I均连接第一移位信号输入端INPUT2；第一输入模块100和第二输入模块200的输出端、储能模块的第一端均连接第一节点PU；在输入端INPUT1为第一电平时，第一输入模块100开启，将第一节点PU置为第一电平；在输入端INPUT2为第一电平时，第二输入模块200开启，将第一节点PU置为第一电平；输出模块400的控制端也与第一节点PU相连，输出端与该移位寄存器的输出端OUTPUT相连，输入端与第一电平输入端S2相连，适于在第一节点PU为第一电平时开启，输出具有脉冲为第一电平的移位信号；复位模块400的输出端与第一节点PU相连，控制端连接复位控制信号输入端S1，输入端连接第二电平输入端S3，适于响应于复位控制信号输入端S1所接入的控制信号开启，将所述第一节点PU的电压置为能够将所述输出模块400关闭的第二电平。

采用本发明提供的移位寄存器的栅极扫描电路中，无需设置VSS信号线和VDD信号线，能够减少相应的栅极驱动电路占用的面积，利于显示面板的窄边框化。

在具体实施时，这里的移位寄存器还可以包括一个图中未示出的重置模块600，该重置模块600的输出端连接所述移位信号输出端OUTPUT，输入端连接所述第二电平输入端S3，适于在控制端所接入的控制信号的控制下开启，将所述移位信号输出端OUTPUT的电压置为第二电平。

这样通过使重置模块600在输出模块500输出移位信号之后开启，能够将移位信号输出端OUTPUT的电压置为第二电平，避免再输出第一电平。

在具体实施时，这里的复位模块400可以为单一的一个晶体管，该晶体管的源极连接第二电平输入端S3，漏极连接储能第一节点PU，栅极连接复位控制信号输入端S1；在进行复位时，该晶体管的栅极上施加控制信号使控制该晶体管的导通，将第一节点PU置为第二电平。

或者，在具体实施时，上述的复位模块400也可以如图4所示，包括五个晶体管M1-M5，其中；

所述第一晶体管M1的源极和栅极均连接所述复位控制信号输入端S1；所述第一晶体管M1的漏极和第二晶体管M2的栅极，第四晶体管M4的源极均连接第二节点PD-CN；所述第二晶体管M2的漏极、第三晶体管M3的源极、第五晶体管M5的栅极均连接第三节点PD；第三晶体管M3、第四晶体管M4和第五晶体管M5的漏极均连接第二电平输入端S3；第三晶体管M3的源极、第五晶体管M5的栅极均连接第一节点PU，且各个晶体管的开启电平一致；所述第四晶体管M4的沟道宽长比小于所述第一晶体管M1的沟道宽长比。

这里的各个晶体管的开启电平可以为第一电平。则在具体实施时，在进行复位时，可以在复位控制信号输入端S1输入第一电平，使晶体管M1导通，由于晶体管M4的沟道宽长比小于晶体管M1的沟道宽长比，则此时第二节点PD-CN的电平与复位控制信号输入端S1的电平保持一致，均为第一电平，使得晶体管M2也导通，进而使得第三节点PD也被置为第一电平，使得晶体管M5导通，从而使得第一节点PU与第二电平输入端S3导通，第一节点被置为第二电平，这样就完成了复位的过程。另一方面，在移位寄存器输出移位信号的阶段，需要保证第一节点PU为第一电平，此时可以在第一控制信号输入端输入第一电平，使晶体管M1、M2均关断。而晶体管M3和M4的控制端由于均连接第一节点，此时会被开启，强制将第二节点PD-CN和第三节点PD的电压置为第二电平。这样就使得晶体管M5的栅极被置为第二电平，避免在晶体管M5处的漏电。

在具体实施时，上述的重置模块600的控制端也可以连接上述的第三节点PD，此时重置模块600的开启电平也应与上述的晶体管M1-M5的开启电平一致。这样也能够在移位寄存器输出移位信号的阶段，保证重置模块600不会开启，确保输出的移位信号不受干扰。而在输出移位信号之后，当在第一控制信号输入端S1输入复位电平时，重置模块600也同时开启，实现对移位信号输出端的重置。

具体实施时，该移位寄存器还可以包括图3中未示出的重置加强模块700，所述重置加强模块700的控制端连接所述复位控制信号输入端S1，输出端连接所述移位信号输出端OUTPUT，输入端连接所述第二电平输入端S3，适于在所述复位模块500开启时开启，将所述移位信号输出端OUTPUT的电压置为第二电平。

这样能够增强对移位信号输出端OUTPUT的复位。

在具体实施时，该移位寄存器还可以包括图3中未示出的复位加强模块800和复位加强控制信号输入端S4，所述复位加强模块800的输出端连接所述第一节点PU，输入端连接所述第二电平输入端S3，控制端连接复位加强控制信号输入端S4，适于在所述复位加强控制信号输入端S4所接入的控制信号的控制下开启，将所述第一节点PU的电压置为第二电平。

在具体实施时，上述的第一输入模块100、所述第二输入模块200、所述输出模块400、所述重置模块600和所述重置加强模块700、所述复位加强模块800均为晶体管；且所述移位寄存器所包含的各个晶体管的均为N型晶体管。各个模块的控制端对应于晶体管的栅极，输入端对应于晶体管的源极，输出端对应于晶体管的漏极，此时这里的第一电平为高电平，第二电平为低电平。

这样做的好处是能够采用同一的工艺制作，降低了制作相应显示面板的复杂度。当然在实际应用中，将其中的部分晶体管或者全部晶体管替换为P型晶体管也能达到类似的效果，相应的技术方案也应该落入本发明的保护范围。

在具体实施时，上述的储能模块300可以具体为电容，或者为其他具备储能功能的元件。储能模块300的第二端可以也连接移位信号输出端OUTPUT。

在具体实施时，这里的第一电平输入端S2可以为仅在输出模块需要输出第一电平的脉冲时输入第一电平。

第二方面，本发明还提供了一种栅极驱动电路，如图5所示，该栅极驱动电路包括2N个如图3中所述的移位寄存器，以及第一信号线STV、第二信号线CLKA和第三信号线CLKB；其中，第一级移位寄存器的SR1第一移位信号输入端INPUT1和最后一级移位寄存器SRN的第二移位信号输入端INPUT2连接所述第一信号线STV；

奇数级移位寄存器的复位控制信号输入端S1连接第二信号线CLKA，偶数级移位寄存器的复位控制信号输入端S1连接第三信号线CLKB；

除第一级和最后一级之外的任一级移位寄存器的移位信号输出端OUTPUT连接上一级移位寄存器的第二移位信号输入端INPUT2和下一级移位寄存器的第一移位信号输入端INPUT1。

另外，第一级移位寄存器SR1的移位信号输出端OUTPUT连接第一级移位寄存器SR2的第一移位信号输入端INPUT1，最后一级移位寄存器SR2N的移位信号输出端OUTPUT连接倒数第二级移位寄存器SR2N-1的第二移位信号输入端INPUT2。

在具体实施时，奇数级的各个移位寄存器的第一电平输入端S2可以连接第四信号线CLKC，偶数级的各个移位寄存器的第一电平输入端S2可以连接第五信号线CLKD。此时可以通过信号线CLKC和CLKD提供为各个移位寄存器的第一电平输入端S2提供第一电平。

另外，上述的栅极驱动电路还包括电压线VGL，该电压线VGL与各个移位寄存器中的第二电平输入端S3相连。

另外，在具体实施时，如果上述的移位寄存器还包括复位加强模块800和复位加强控制信号输入端S4，除第一级和最后一级之外的任一级移位寄存器的复位加强模块控制端S4连接所述第一信号线STV(图中未示出)，且各个复位加强模块800的开启电平为第一电平。这样能够在一帧开始之前，引入第一信号线所施加的起始脉冲对所有除第一级和最后一级的各个移位寄存器中的PU点进行加强复位。

第三方面，本发明还提供了一种显示面板，同样参考图5，该显示面板中栅极驱动电路中用于驱动奇数行像素行的移位寄存器位于显示区域的左侧，用于驱动奇数行像素行的移位寄存器位于显示区域的右侧，用于连接奇数级的各个移位寄存器的信号线CLKA和CLKC位于移位寄存器的左侧，用于连接偶数级的各个移位寄存器的信号线CLKB和CLKD位于移位寄存器的左侧。此时电压线VGL也为两条，分列于显示区域左右两侧，左侧的电压线VGL连接奇数级的移位寄存器中的第二电平输入端S3，右侧的电压线VGL连接偶数级的移位寄存器中的第二电平输入端S3。

将栅极驱动电路的各个移位寄存器分散到显示区域的左右两侧，相对于将各个移位寄存器设置在同一边，能够使得两侧的边框的宽度一致，降低单侧边框的宽度，利于窄边化。

第四方面，本发明一实施例还提供了一种驱动栅极驱动电路的方法，该方法可以用于驱动上述图5中所示的栅极驱动电路。该方法包括：

在正向扫描时，在第一信号线STV上施加具有第一电平的起始脉冲，在第二信号线CLKA和所述第三信号线CLKB上分别施加时钟信号；其中，在所述第三信号线CLKB上施加的时钟信号中能够使复位模块开启的复位脉冲比在所述第二信号线CLKA上施加的时钟信号中的复位脉冲延后半个脉冲；所述起始脉冲比在所述第二信号线CLKA上施加的时钟信号中的复位脉冲延后半个脉冲；

在反向扫描时，在第一信号线STV上施加具有第一电平的起始脉冲，在第二信号线CLKA和所述第三信号线CLKB上分别施加时钟信号；其中，在所述第二信号线CLKA上施加的时钟信号中的复位脉冲比在所述第三信号线CLKB上施加的时钟信号中的复位脉冲延后半个脉冲；所述起始脉冲比在所述第三信号线CLKB上施加的时钟信号中的复位脉冲延后半个脉冲。

本发明实施例提供的栅极驱动方法，能够在不设置VSS和VDD电压线的前提下，正确的使图5中所示的移位寄存器正向扫描或者反向扫描。

下面结合一种具体的电路结构对本发明提供的栅极驱动电路及其驱动方法进行详细说明。如图6所示，为图5中的栅极驱动电路中其中一级移位寄存器的结构示意图，包括：M1-M11共11个N型晶体管和一个电容C；其中M1-M5构成如图4所示的复位电路，其结构和连接关系与图4一致，在此不再详细说明。晶体管M6构成第一输入模块，其源极和栅极连接第一移位信号输入端INPUT1，漏极连接第一节点PU；晶体管M7构成第二输入模块，其源极和栅极连接第二移位信号输入端INPUT2，漏极连接第一节点PU；晶体管M8构成输出模块，其栅极连接第一节点PU，源极连接第一电平输入端S2，漏极连接移位信号输出端OUTPUT；晶体管M9构成重置模块，晶体管M10构成重置加强模块，两个晶体管的源极均连接移位信号输出端OUTPUT，漏极均连接第二电平输入端S3，晶体管M9的栅极连接第三节点PD，晶体管M10的栅极连接复位控制信号输入端S1；晶体管M11构成复位加强模块，其栅极连接复位加强控制信号输入端S4，源极连接第一节点PU，漏极连接第二电平输入端S3。

此时，可以通过在上述的各个输入端所连接的信号线上施加相应的电压实现相应栅极驱动电路的正向扫描和反向扫描。如图7a所示，为利用包含如图6所示的栅极驱动电路进行正向扫描时几种关键信号的时序图，该方法中：

在信号线CLKA、CLKB、CLKC、CLKD施加时钟信号，其中在信号线CLKA上施加的时钟信号与在信号线CLKB上施加的时钟信号的相位相反；在信号线CLKC上施加的时钟信号与在信号线CLKD上施加的时钟信号的相位相反；并且，在信号线CLKB上施加的时钟信号中高电平脉冲比在信号线CLKA上施加的时钟信号中的高电平脉冲延后半个脉冲；并在信号线STV上施加起始高电平脉冲，该起始高电平脉冲与信号线CLKB的第一个高电平脉冲重合，也延后在信号线CLKA上施加的时钟信号中的高电平脉冲半个脉冲。

参见图7a，对于第一级的移位寄存器SR1，其第一移位信号输入端INPUT1输入的起始高电平脉冲相比于信号线CLKA上的第一个高电平脉冲延后半个脉冲，则信号线CLKA上的第一个高电平脉冲结束后的半个脉冲的时间内(图中表示为t1)，连接信号线CLKA的信号端S1为低电平，导致第一级移位寄存器SR1中的晶体管M1、M2、M5无法开启，而此时起始信号STV将晶体管M1开启，并向第一节点PU充电，使第一节点PU拉高，进而导致晶体管M8的导通，而由于在t1阶段以及t1阶段之后的半个脉冲内(图中所示的t2阶段)连接第一电平输入端S2的信号线CLKC均为高电平，则在t1阶段和t2阶段移位信号输出端OUTPUT输出高电平脉冲G1。在t3阶段，信号线CLKA上的电平为高，使得晶体管M1、M2、M5导通，开始对第一节点PU进行复位，使第一节点PU的电平置为低电平，晶体管M8关闭，此时OUTPUT不再输出高电平，而此时晶体管M9和M10也导通，保证移位信号输出端OUTPUT不会继续输出高电平。

而对于最后一级的移位寄存器SR2N，在t1阶段以及t1阶段之前的t0阶段，由于其信号输入端S1所连接的信号线CLKB为高电平，此时经其第二移位信号输入端INPUT2输入到其第一节点PU的电荷经晶体管M5释放掉，这样第一节点PU不会被置为高电平。这样其移位信号输出端OUTPUT也就无法输出高脉冲，相应的也无法实现反向扫描。

对于第二级的移位寄存器SR2，在t1阶段，由于信号输入端S1接入的CLKB为高电平，导致晶体管M5开启，这样无法实现对第一节点PU的充电。在t2阶段，信号输入端S1接入的CLKB为低电平，导致晶体管M5关断，而此时其第一移位信号输入端INPUT所接入的移位信号G1为高电平，实现对第一节点PU的充电，由于在t2阶段和t3阶段，其第一电平输入端S2所接入的信号线CLKD均为高电平，则在t2阶段和t3阶段移位信号输出端OUTPUT输出高电平脉冲G2。在t3阶段之后的t4阶段，第一节点PU被复位为低电平，移位信号输出端OUTPUT被重置为低电平。

同样参考图7a，在t2阶段，对于移位寄存器SR1来说，其第二移位信号输入端INPUT2的输入端接入高电平脉冲G2，使得晶体管M7导通。这样即使晶体管M1和M5发生一定的泄漏，第一节点PU仍会被维持为高电平，从而不影响输出高电平脉冲G1。在t3阶段，虽然第二移位信号输入端INPUT2的输入端仍接入高电平脉冲G2，但是由于晶体管M5的开启，其向第一节点PU冲入的D电荷也会经晶体管M5释放掉，从而使得第一节点PU不会继续维持为高电平，保证对第一节点的复位。

相应的，对于第三移位寄存器以及以后的各级移位寄存器来说，其所接入的各个信号的时序关系与第一级移位寄存器SR1和第二级移位寄存器SR2的所接入的各个信号的时序关系完全一致，能够完成相应的输出和复位。这样就能够实现栅极驱动电路正向扫描。

如图7b所示，为利用包含如图6所示的栅极驱动电路进行反向扫描时几种关键信号的时序图，该方法中：

同样在信号线CLKA、CLKB、CLKC、CLKD施加时钟信号，其中在信号线CLKA上施加的时钟信号与在信号线CLKB上施加的时钟信号的相位相反；在信号线CLKC上施加的时钟信号与在信号线CLKD上施加的时钟信号的相位相反；与图7a的所示的时序图不同的是，在信号线CLKB上施加的时钟信号中高电平脉冲比在信号线CLKA上施加的时钟信号中的高电平脉冲提前半个脉冲；并在信号线STV上施加起始高电平脉冲，该起始高电平脉冲与信号线CLKA的第一个高电平脉冲重合。其具体的工作原理参照上述正向扫描的过程，在此不再详细说明。

在图7b所述的驱动过程中，第2N级移位寄存器SR2N首先开启，输出一个移位脉冲G2N，第2N-1级移位寄存器SR2N-1根据移位脉冲G2N输出移位脉冲G2N-2。

综上可以看出，由于CLKA和CLKB能够及时实现对第一节点PU的复位，即使在CKLC和CLKD上一直施加高电平，也不会影响相应移位寄存器的输出和复位。本发明提供的移位寄存器，能够使得相应的栅极驱动电路在不设置VDD线和VSS线的情况下，正确实现正向扫描和反向扫描。

以上所述，仅为本发明的具体实施方式，但是，本发明的保护范围不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替代，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种移位寄存器，其特征在于，包括：第一输入模块，第二输入模块，储能模块，输出模块和复位模块；并具有两个移位信号输入端、复位控制信号输入端、第二电平输入端和第一电平输入端；

所述第一输入模块的控制端和输入端连接第一移位信号输入端，所述第二输入模块的控制端和输入端连接第二移位信号输入端；所述第一输入模块和所述第二输入模块的输出端与所述储能模块的第一端均连接第一节点，适于在所连接的移位信号输入端接入第一电平时开启，将所述第一节点的电压置为所述第一电平；

所述复位模块的输出端与所述第一节点相连，控制端连接复位控制信号输入端，输入端连接第二电平输入端，适于响应于复位控制信号输入端所接入的控制信号开启，将所述第一节点的电压置为能够将所述输出模块关闭的第二电平；

所述输出模块的控制端连接所述第一节点，输出端与所述移位信号输出端相连，输入端连接所述第一电平输入端，适于在所述第一节点为第一电平时开启，输出脉冲为第一电平的移位信号。

2.如权利要求1所述的移位寄存器，其特征在于，还包括重置模块；所述重置模块的输出端连接所述移位信号输出端，输入端连接所述第二电平输入端，适于在控制端所接入的控制信号的控制下开启，将所述移位信号输出端的电压置为第二电平。

3.如权利要求2所述的移位寄存器，其特征在于，所述复位模块包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管和第五晶体管；所述第一晶体管的源极和栅极均连接所述复位控制信号输入端；所述第一晶体管的漏极和所述第二晶体管的栅极，所述第四晶体管的源极均连接第二节点；所述第二晶体管的漏极、所述第三晶体管的源极、所述第五晶体管的栅极均连接第三节点；所述第三晶体管、所述第四晶体管和所述第五晶体管的漏极均连接第二电平输入端；所述第三晶体管的源极、所述第五晶体管的栅极均连接第一节点，且各个晶体管的开启电平一致；所述第四晶体管的沟道宽长比小于所述第一晶体管的沟道宽长比。

4.如权利要求3所述的移位寄存器，其特征在于，所述重置模块的控制端连接所述第三节点，且开启电平与各个晶体管的开启电平一致。

5.如权利要求2所述的移位寄存器，其特征在于，还包括重置加强模块，所述重置加强模块的控制端连接所述复位控制信号输入端，输出端连接所述移位信号输出端，输入端连接所述第二电平输入端，适于在所述复位模块开启时开启，将所述移位信号输出端的电压置为第二电平。

6.如权利要求2-5任一项所述的移位寄存器，其特征在于，还包括：复位加强模块和复位加强控制信号输入端，所述复位加强模块的输出端连接所述第一节点，输入端连接所述第二电平输入端，控制端连接复位加强控制信号输入端，适于在所述复位加强控制信号输入端所接入的控制信号的控制下开启，将所述第一节点的电压置为第二电平。

7.如权利要求2-5任一项所述的移位寄存器，其特征在于，所述第一输入模块、所述第二输入模块、所述输出模块、所述复位加强模块、所述重置模块和所述重置加强模块均为晶体管；且所述移位寄存器所包含的各个晶体管的均为N型晶体管。

8.一种栅极驱动电路，其特征在于，包括偶数个如权利要求1-7任一项所述的移位寄存器，还包括：第一信号线、第二信号线、第三信号线；

其中第一级移位寄存器的第一移位信号输入端和最后一级移位寄存器的第二移位信号输入端连接所述第一信号线；奇数级移位寄存器的复位控制信号输入端连接第二信号线，偶数级移位寄存器的复位控制信号输入端连接第三信号线；

除第一级和最后一级之外的任一级移位寄存器的移位信号输出端连接上一级移位寄存器的第二移位信号输入端和下一级移位寄存器的第一移位信号输入端。

9.如权利要求8所述的栅极驱动电路，其特征在于，当各个移位寄存器为如权利要求6所述的移位寄存器时，除第一级和最后一级之外的任一级移位寄存器的复位加强控制信号输入端连接所述第一信号线，且各个复位加强模块的开启电平为第一电平。

10.一种显示面板，其特征在于，包括如权利要求8或9所述的栅极驱动电路，其中用于驱动奇数行像素行的移位寄存器位于显示区域的第一侧，用于驱动奇数行像素行的移位寄存器位于显示区域的第二侧，第一侧和第二侧为相对的两侧。

11.一种驱动如权利要求8或9所述的栅极驱动电路的方法，其特征在于，包括：

在正向扫描时，在第一信号线上施加具有第一电平的起始脉冲，在第二信号线和所述第三信号线上分别施加时钟信号；其中，在所述第三信号线上施加的时钟信号中能够使复位模块开启的复位脉冲比在所述第二信号线上施加的时钟信号中的复位脉冲延后半个脉冲；所述起始脉冲比在所述第二信号线上施加的时钟信号中的复位脉冲延后半个脉冲；

在反向扫描时，在第一信号线上施加具有第一电平的起始脉冲，在第二信号线和所述第三信号线上分别施加时钟信号；其中，在所述第二信号线上施加的时钟信号中的复位脉冲比在所述第三信号线上施加的时钟信号中的复位脉冲延后半个脉冲；所述起始脉冲比在所述第三信号线上施加的时钟信号中的复位脉冲延后半个脉冲。