CN105047120A - 一种栅极驱动电路及其驱动方法、显示装置 - Google Patents

Abstract

本发明实施例提供了一种栅极驱动电路，包括多个沿第一方向级联的栅极驱动单元，至少一个所述栅极驱动单元包括第一扫描信号输入端、第二扫描信号输入端、第一时钟信号输入端、第二时钟信号输入端、复位信号输入端、第一输入端、第二输入端及输出端，其中沿所述第一方向排列的前一级栅极驱动单元的输出端电连接后一级栅极驱动单元的第一输入端，沿所述第一方向排列的前一级栅极驱动单元的第二输入端电连接后一级栅极驱动单元的输出端；沿所述第一方向排列的第一级栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端彼此电连接并连接至触发信号端；且所述栅极驱动单元的所述复位信号输入端均彼此电连接并连接至复位信号端。

Description

一种栅极驱动电路及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种显示器驱动电路中的栅极驱动电路及其驱动方法、以及包含此栅极驱动电路的显示装置。

背景技术

近些年来，随着显示技术的发展，显示面板的应用也越来越广泛。在现有技术中，显示面板包括多条扫描线(栅极线)、多条信号线(数据线)、扫描线(栅极线)驱动电路和信号线(数据线)驱动电路。各驱动电路位于显示装置的非显示区域，由多个元件构成。在显示面板工作时，位于显示面板中的栅极驱动电路要产生扫描信号，以逐一地驱动阵列基板内的每一条栅极线，使得数据信号能够传输到阵列基板内的每一个像素单元。上述的扫描信号是由栅极驱动电路中具有移位寄存功能的栅极驱动单元来产生的。

图1是现有技术的栅极驱动电路的示意图。如图1所示，栅极驱动电路包括电连接每一栅极线的级联的栅极驱动单元和未连接栅极线的虚设栅极驱动单元，虚设的栅极驱动单元不产生扫描信号，只是为下一级栅极驱动单元提供触发信号，或为上一级栅极驱动单元提供复位信号，但其所占用空间也不可小觑，因此栅极驱动单元的数量制约了栅极驱动电路的减小，从而制约了显示屏边框的减小。

发明内容

本发明的实施例所要解决的技术问题是现有技术的驱动电路内部器件数目较多，不利于减小显示面板边框面积的问题。

为了解决上述技术问题，本发明的实施例提供了一种栅极驱动电路，包括多个沿第一方向级联的栅极驱动单元，至少一个所述栅极驱动单元包括第一扫描信号输入端、第二扫描信号输入端、第一时钟信号输入端、第二时钟信号输入端、复位信号输入端、第一输入端、第二输入端及输出端，其中，沿所述第一方向排列的前一级栅极驱动单元的输出端电连接后一级栅极驱动单元的第一输入端，沿所述第一方向排列的前一级栅极驱动单元的第二输入端电连接后一级栅极驱动单元的输出端；沿所述第一方向排列的第一级栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端彼此电连接并连接至触发信号端；且所述栅极驱动单元的所述复位信号输入端均彼此电连接并连接至复位信号端。

本发明实施例提供的栅极驱动电路，在保证了复位阶段电路稳定性的同时，减少了虚设的栅极驱动单元，从而减小了栅极驱动电路占用的面积，有效地减小了边框面积。

本发明实施例还提供了一种显示装置，包括显示区以及包围所述显示区的非显示区，其中，上述的栅极驱动电路设置在所述非显示区的至少一侧。

本发明实施例提供的显示装置，其非显示区域的栅极驱动电路的面积更小，有效地减小了显示装置的边框宽度。另外在边框宽度有限的情况下，采用本发明实施例提供的显示装置更有助于实现更高的分辨率。

本发明实施例还提供一种栅极驱动电路的驱动方法，一帧扫描周期包括第一复位阶段、移位阶段和第二复位阶段。

本发明实施例提供的栅极驱动电路的驱动方法，在移位阶段前后进行两次复位，此种复位方式不需要使用额外的虚设栅极驱动单元来复位，有效地减小了栅极驱动电路的面积，减小了边框面积。

附图说明

图1为现有技术中的栅极驱动电路的示意图；

图2为本发明实施例提供的一种栅极驱动单元的示意图；

图3为本发明实施例提供的一种栅极驱动单元的工作时序图；

图4为本发明实施例提供的一种栅极驱动电路的示意图；

图5为图4中栅极驱动电路沿第一方向扫描时的工作时序图；

图6为图4中栅极驱动电路沿第二方向扫描时的工作时序图；

图7为本发明实施例提供的一种显示装置的俯视图；

图8为本发明实施例提供的另一种显示装置的俯视图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明的实施例提供了一种栅极驱动电路，包括多个沿第一方向级联的栅极驱动单元，至少一个所述栅极驱动单元包括第一扫描信号输入端、第二扫描信号输入端、第一时钟信号输入端、第二时钟信号输入端、复位信号输入端、第一输入端、第二输入端及输出端，其中，沿所述第一方向排列的前一级栅极驱动单元的输出端电连接后一级栅极驱动单元的第一输入端，沿所述第一方向排列的前一级栅极驱动单元的第二输入端电连接后一级栅极驱动单元的输出端；沿所述第一方向排列的第一级栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端彼此电连接并连接至触发信号端；且所述栅极驱动单元的所述复位信号输入端均彼此电连接并连接至复位信号端。

本发明实施例提供的栅极驱动电路，在保证了复位阶段电路稳定性的同时，减少了虚设的栅极驱动单元，从而减小了栅极驱动电路占用的面积，有效地减小了边框面积。

本发明实施例还提供了一种显示装置，包括显示区以及包围所述显示区的非显示区，其中，上述的栅极驱动电路设置在所述非显示区的至少一侧。

本发明实施例提供的显示装置，其非显示区域的栅极驱动电路的面积更小，有效地减小了显示装置的边框宽度。另外在边框宽度有限的情况下，采用本发明实施例提供的显示装置更有助于实现更高的分辨率。

本发明实施例还提供一种栅极驱动电路的驱动方法，一帧扫描周期包括第一复位阶段、移位阶段和第二复位阶段。

本发明实施例提供的栅极驱动电路的驱动方法，在移位阶段前后进行两次复位，此种复位方式不需要使用额外的虚设栅极驱动单元来复位，有效地减小了栅极驱动电路的面积，减小了边框面积。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

本发明实施例提供的栅极驱动单元，如图2所示，所述栅极驱动单元包括第一晶体管至第九晶体管T1～T9、第一电容C1和第二电容C2。

所述第一晶体管T1的栅极电连接第一输入端Gn-1/STV1，所述第一晶体管T1的第一极电连接第一扫描信号输入端DIR1；所述第一晶体管T1的第二极电连接所述第二晶体管T2的第二极至P点。

所述第二晶体管T2的栅极电连接第二输入端Gn+1/STV2，所述第二晶体管的第一极电连接第二扫描信号输入端DIR2。

第一扫描信号输入端DIR1和第二扫描信号输入端DIR2用于控制第一输入端Gn-1/STV1或第二输入端Gn+1/STV2的信号接入电路，即实现电路在两种方向的扫描方式下切换，当应用到显示装置时，可以实现双向选择扫描。

请继续参考图2，所述第三晶体管T3的栅极电连接所述第一电容C1的第二极，即电路中的Q点；所述第三晶体管T2的第一极电连接第一电位VGL，所述第三晶体管T3的第二极电连接所述第一晶体管T1和所述第二晶体管T2的第二极T2，即电路中的P点。

所述第四晶体管T4的栅极和所述第五晶体管T5的栅极电连接复位信号端Reset；所述第四晶体管T4的第一极电连接第一电位VGL，所述第四晶体管T4的第二极电连接所述第一晶体管T1和所述第二晶体管T2的第二极，即电路中的P点。所述第四晶体管T4和所述第五晶体管T5被复位信号控制以在移位阶段开始前重置电路。

所述第五晶体管T5的栅极电连接所述复位信号端Reset，所述第五晶体管T5的第一极电连接所述第一电位VGL，所述第五晶体管的第二极电连接所述栅极驱动单元的输出端Gn；

所述第六晶体管T6的栅极电连接所述第一晶体管T1和所述第二晶体管T2的第二极，即电路中的P点；所述第六晶体管T6的第一极电连接第一电位VGL，所述第六晶体管T6的第二极电连接所述第一电容C1的第二极，即电路中的Q点。

所述第七晶体管T7的栅极电连接所述第一电容C1的第二极，即电路中的Q点；所述第七晶体管T7的第一极电连接第一电位VGL，所述第七晶体管T7的第二极电连接所述栅极驱动单元的输出端Gn。

所述第八晶体管T8的栅极电连接第二时钟信号输入端CLK2；所述第八晶体管T8的第一极电连接第一电位VGL，所述第八晶体管T8的第二极电连接所述栅极驱动单元的输出端Gn。

所述第九晶体管T9的栅极电连接所述第一晶体管T1和所述第二晶体管T2的第二极，即电路中的P点；所述第九晶体管T9的第一极电连接第一时钟信号输入端CLK1，所述第九晶体管T9的第二极电连接所述栅极驱动单元的输出端Gn。

所述第一电容C1的第一极电连接所述第九晶体管T9的第一极，即第一时钟信号输入端CLK1；所述第一电容C2的第二极电连接所述第三晶体管T3的栅极，即电路中的Q点。

所述第二电容C2的第一极电连接所述第一晶体管T1和所述第二晶体管T2的第二极，即电路中的P点；所述第二电容C2的第二极电连接所述栅极驱动单元的输出端Gn。

进一步，上述第一至第九晶体管T1～T9为N型晶体管(NMOS)，第一电位VGL为低电平电位。

本发明实施例提供的上述栅极驱动单元，在复位阶段可为复位信号端Reset接入复位信号，即在第四晶体管T4和第五晶体管T5打开，P点和输出端Gn接入第一电位VGL。在复位阶段完成后，即第四晶体管T4和第五晶体管T5关闭后，第一时钟信号输入端CLK1接入第一时钟信号，第二时钟信号输入端CLK2接入第二时钟信号，第二时钟信号与第一时钟信号的相位相反。

在第一时钟信号输入端CLK1与第二时钟信号输入端CLK2切换复位信号与时钟信号时可以立即切换，也可具有一定的空白阶段。如图3所示，在一帧扫描周期中的第一复位阶段R1时，复位信号端Reset、第一时钟信号输入端CLK1与第二时钟信号输入端CLK2都接入复位信号；在一帧中的移位阶段S时，第一时钟信号输入端CLK1接入第一时钟信号、第二时钟信号输入端CLK2接入第二时钟信号，且第一时钟信号和第二时钟信号互为反相信号。而第一复位阶段R1与移位阶段S中有一定的空白区，此时复位信号端Reset、第一时钟信号输入端CLK1与第二时钟信号输入端CLK2都接入低电平电位。在本发明的其他实施例中，也可没有此空白区，即第一复位阶段R1结束后立即进入移位阶段S。

图3示出了图2中栅极驱动单元各端口的一种时序图，即当第一扫描信号输入端DIR1接入高电平电位、第二扫描信号输入端DIR2接入低电平电位、第一电位VGL为低电平电位时的时序图，即将第一输入端Gn-1/STV1的信号接入电路。在本发明的其他实施例中，也可为第一扫描信号输入端DIR1接入低电平电位、第二扫描信号输入端DIR2接入高电平电位，即将第二输入端Gn+1/STV2的信号接入电路。

请继续参考图3，在第一复位阶段R1时，复位信号端Reset接入复位信号，此时复位信号为高电平电位。此时第四晶体管T4打开、第五晶体管T5打开。第四晶体管T4将第一电位VGL接入的低电平电位接入电路P点，电路进行重置。第五晶体管T5将第一电位VGL接入的低电平电位接入栅极驱动单元的输出端Gn。

在移位阶段S时，第一电容C1的第一极电连接第一时钟信号输入端CLK1，此时为低电平电位。第一时钟信号输入端CLK1接入第一时钟信号、第二时钟信号输入端CLK2接入第二时钟信号，第一输入端Gn-1/STV1接入第一输入信号，此时为高电平电位。第一晶体管T1打开，将第一扫描信号输入端DIR1的高电平电位接入P点。第九晶体管T9打开，将第一时钟信号输入端CLK1接入的第一时钟信号接入栅极驱动单元的输出端Gn；同时，第二时钟信号输入端CLK2接入的第二时钟信号接入第七晶体管T7的栅极，此时第二时钟信号为高电平电位，第八晶体管T8打开，将第一电位VGL接入的低电平电位传输至栅极驱动单元的输出端Gn。此时第一时钟信号和第一电位均为低电平电位，从而栅极驱动单元的输出端Gn输出低电平电位。第二电容C2的第一极电连接P点，为高电平电位，第二电容C2的第二极电连接栅极驱动单元的输出端Gn，为低电平电位，第二电容C2充电。

继续参考图3中的移位阶段S，当第一输入端Gn-1/STV1接入的输入信号变为低电平电位时，第一晶体管T1关闭，P点由于第二电容C2的放电持续保持高电平电位，第九晶体管T9打开将第一时钟信号输入端CLK1接入的第一时钟信号接入栅极驱动单元的输出端Gn；同时，第二时钟信号输入端CLK2接入的第二时钟信号接入第八晶体管T8的栅极，此时第二时钟信号为低电平电位，第八晶体管T8关闭，不影响栅极驱动单元的输出端Gn的输出；同时Q点保持低电平电位，第三晶体管T3和第七晶体管T7关闭，也不影响栅极驱动单元的输出端Gn的输出；此时第一时钟信号为高电平电位，从而栅极驱动单元的输出端Gn输出高电平电位，即栅极驱动单元在移位阶段S将输入信号的高电平电位平移至输出端Gn输出。

在第二复位阶段R2时，复位信号端Reset接入复位信号，此时复位信号为高电平电位。此时第四晶体管T4打开、第五晶体管T5打开。第四晶体管T4将第一电位VGL接入的低电平电位接入电路P点，电路进行重置。第五晶体管T5将第一电位VGL接入的低电平电位接入栅极驱动单元的输出端Gn。

本发明实施例还提供一种栅极驱动电路，包括多个沿第一方向排列级联的本发明实施例提供的栅极驱动单元，以三个栅极驱动单元为例，对本发明实施例提供的一种栅极驱动电路进行说明。

如图4所示，沿第一方向级联的栅极驱动单元分别为P1、P2、P3，以所述栅极驱动单元P1为例，包括第一扫描信号输入端、第二扫描信号输入端、第一时钟信号输入端CLK1、第二时钟信号输入端CLK2、复位信号输入端Reset、第一输入端P1-IN1、第二输入端P1-IN2及输出端G1，其中，沿所述第一方向排列的第一级栅极驱动单元P1的输出端G1电连接后一级栅极驱动单元P2的第一输入端P2-IN1，栅极驱动单元P1的第二输入端PI-IN2电连接后一级栅极驱动单元P2的输出端G2；沿所述第一方向排列的第一级栅极驱动单元P1的第一输入端P1-IN1与最后一级栅极驱动单元PN的第二输入端PN-IN2彼此电连接并连接至触发信号端；且所述栅极驱动单元P1…PN的所述复位信号输入端Reset均彼此电连接并连接至复位信号端。

沿所述第一方向排列的奇数级栅极驱动单元的第一时钟信号输入端彼此电连接并连接至第一时钟信号端，所述奇数级栅极驱动单元的第二时钟信号输入端彼此电连接并连接至第二时钟信号端；沿所述第一方向排列的偶数级栅极驱动单元的第一时钟信号输入端彼此电连接并连接至第二时钟信号端，所述偶数级栅极驱动单元的第二时钟信号输入端彼此电连接并连接至第一时钟信号端。请继续参考图4，沿第一方向的第一级栅极驱动单元P1和第三级栅极驱动单元P3的第一时钟信号输入端CLK1彼此电连接并连接至第一时钟信号端CK1，沿第一方向的第一级栅极驱动单元P1和第三级栅极驱动单元P3的第二时钟信号输入端CLK2彼此电连接并连接至第二时钟信号端CK2；沿所述第一方向排列的偶数级栅极驱动单元P2的第一时钟信号输入端CLK1彼此电连接并连接至第二时钟信号端CK2，所述偶数级栅极驱动单元的第二时钟信号输入端CLK2彼此电连接并连接至第一时钟信号端CK1。

每一级所述栅极驱动单元的所述第一扫描信号输入端DIR1均彼此电连接并连接至第一扫描信号输入端，且每一级所述栅极驱动单元的所述第二扫描信号输入端DIR2均彼此电连接并连接至第二扫描信号输入端。

其中，所述第一时钟信号端输出的第一时钟信号与所述第二时钟信号端输出的第二时钟信号相位相反，且所述第一扫描信号端输出的第一扫描信号与所述第二扫描信号端输出的第二扫描信号相位相反。

本发明实施例提供的栅极驱动电路，在保证了复位阶段电路稳定性的同时，减少了虚设的栅极驱动单元，从而减小了栅极驱动电路占用的面积，有效地减小了边框面积。

本实施例还提供了一种上述栅极驱动电路的驱动方法，其中，一帧扫描周期包括第一复位阶段、移位阶段和第二复位阶段。所述移位阶段还包括沿所述第一方向移位阶段：向沿所述第一方向的第一极栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端施加触发信号。

所述移位阶段还包括沿所述第二方向移位阶段：向沿所述第二方向的第一级栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端施加触发信号。

第一复位阶段和第二复位阶段时，同时向每级所述栅极驱动单元的所述复位信号输入端施加复位信号。

下面结合图4、图5和图6进行说明，图5和图6示出了图4中栅极驱动电路的时序图，第一扫描信号输入端DIR1接入第一扫描信号，第二扫描信号输入端DIR2接入第二扫描信号，第一电位VGL为低电平电位；栅极驱动电路可按第一方向或第二方向驱动，第二方向为所述第一方向的反方向。

图5为沿第一方向驱动的时序图，在第一复位阶段R1，复位信号输入端Reset接入复位信号；如前述图3中对第一复位阶段R1的描述，此时复位信号为高电平电位，各级栅极驱动单元的第四晶体管T4和第五晶体管T5打开，整个栅极驱动电路进行重置，各级栅极驱动单元的输出端均输出低电平电位。

在移位阶段S，第一时钟信号输入端CLK1接入第一时钟信号CK1，第二时钟信号输入端CLK2接入第二时钟信号CK2，沿第一方向的首个栅极驱动单元的第一输入端接入触发信号，即沿第一方向的第一级栅极驱动单元P1的第一输入端P1-IN1接入触发信号STV1，沿第一方向的最后一级栅极驱动单元PN的第二输入端PN-IN2接入触发信号STV1，触发信号为高电平电位时，如前述图3中对移位阶段S的描述，沿第一方向的第一级栅极驱动单元P1将触发信号的高电平进行平移后输出，即第一级栅极驱动单元P1的输出端G1在触发信号转为低电平时输出高电平电位，按照上述步骤，沿第一方向的第二极栅极驱动单元P2和第三级栅极驱动单元P3依次输出高电平电位，即沿第一方向依次驱动各个栅极驱动单元。而最后一级栅极驱动单元PN的第二输入端PN-IN2接入的触发信号STV1为高电平信号时，参考图2，则栅极驱动单元的第二输入端Gn+1/STV2接入高电平，第二晶体管T2打开，输入第二扫描信号DIR2，根据时序图5，此时第二扫描信号DIR2保持低电平，则最后一级栅极驱动单元PN的输出端一直保持在低电平，即不产生扫描信号，直至最后一级栅极驱动单元PN的第一输入端PN-IN1接入高电平，则其按照上一级驱动方式产生扫描信号。

由于本实施例提供的栅极驱动电路没有虚设的栅极驱动单元，则最后一级栅极驱动单元产生扫描信号后，需要再复位一次，即第二复位阶段R2，此时复位信号输入端Reset接入复位信号；如前述图3中对第一复位阶段R1的描述，此时复位信号为高电平电位，各级栅极驱动单元包括最后一级栅极驱动单元的第四晶体管T4和第五晶体管T5打开，整个栅极驱动电路进行重置，各级栅极驱动单元的输出端均输出低电平电位。一帧扫描周期frame1包括第一复位阶段R1、移位阶段S和第二复位阶段R2。

图6为沿第二方向驱动的时序图，如图6所示，在第一复位阶段R1，复位信号端Reset接入复位信号；如前述图3中对复位阶段R的描述，此时复位信号为高电平电位，各级栅极驱动单元的第四晶体管T4和第五晶体管T5打开，整个栅极驱动电路进行重置，各级栅极驱动单元的输出端均输出低电平电位。

在移位阶段S，第一扫描信号输入端DIR1接入低电平电位，第二扫描信号输入端DIR2接入高电平电位，各级栅极驱动单元的第二晶体管打开以接入每级栅极驱动单元的触发信号。第一时钟信号输入端CLK1接入第一时钟信号CK1，第二时钟信号输入端CLK2接入第二时钟信号CK2，沿第二方向的首个栅极驱动单元的第二输入端接入触发信号，即沿第二方向的第一级栅极驱动单元PN的第二输入端PN-IN2接入触发信号STV2，沿第一方向的最后一级栅极驱动单元P1的第一输入端P1-IN1接入触发信号STV2，STV2触发信号为高电平电位时，区别于前述图3中移位阶段S仅为触发信号接入的端口不同，栅极驱动单元P3内的电路动作与前述图3的移位阶段相同，因此沿第二方向的第一级栅极驱动单元PN将触发信号的高电平进行平移后输出，即栅极驱动单元PN的输出端GN在触发信号转为低电平电位时输出高电平电位。按照上述步骤，沿第二方向的第二极栅极驱动单元P2和第三级栅极驱动单元P1依次输出高电平电位，即沿第二方向依次驱动各个栅极驱动单元。而最后一级栅极驱动单元P1的第一输入端P1-IN1接入的触发信号STV2为高电平信号时，参考图2，则栅极驱动单元的第一输入端Gn-1/STV1接入高电平，第一晶体管T1打开，输入第一扫描信号DIR1，根据时序图6，此时第一扫描信号DIR1保持低电平，则最后一级栅极驱动单元P1的输出端一直保持在低电平，即不产生扫描信号，直至最后一级栅极驱动单元P1的第二输入端P1-IN2接入高电平，则其按照上一级驱动方式产生扫描信号。一帧扫描周期frame1包括第一复位阶段R1、移位阶段S和第二复位阶段R2。

由于本实施例提供的栅极驱动电路没有虚设的栅极驱动单元，则最后一级栅极驱动单元产生扫描信号后，需要再复位一次，即第二复位阶段R2，此时复位信号输入端Reset接入复位信号；如前述图3中对第一复位阶段R1的描述，此时复位信号为高电平电位，各级栅极驱动单元包括最后一级栅极驱动单元的第四晶体管T4和第五晶体管T5打开，整个栅极驱动电路进行重置，各级栅极驱动单元的输出端均输出低电平电位。

本发明实施例提供栅极驱动电路的驱动方法，在移位阶段前后进行两次复位，此种复位方式不需要使用额外的虚设栅极驱动单元来复位，有效地减小了栅极驱动电路的面积，减小了边框面积。

本发明还提供一种显示装置，包括显示区以及包围所述显示区的非显示区，其中，上述的栅极驱动电路设置在所述非显示区的至少一侧。如图7和图8所示，显示装置包括显示区11以及包围所述显示区的非显示区12。在图7中显示区11一侧的非显示区12设置了栅极驱动电路13，即通过单边进行驱动。在图8中显示区11两侧的非显示区12设置了栅极驱动电路13a和13b，即通过双边进行驱动。除单边和双边驱动各设置一个栅极驱动电路外，还可设置多个或在其他侧边的非显示区设置栅极驱动电路。

进一步，如图7和图8所示，显示区11包括多条扫描线14、多条数据线15和由扫描线14和数据线15围合而成的阵列型像素区域16，栅极驱动电路13、13a以及13b中每级栅极驱动单元的输出端电连接一条扫描线14。

本发明实施例提供的显示装置，在保证了复位阶段电路稳定性的同时，栅极驱动电路中的栅极驱动单元减少了虚设栅极驱动单元，从而减小了栅极驱动单元以及栅极驱动电路占用的面积，有效地减小了边框宽度。另外在边框宽度有限的情况下，采用本发明实施例提供的显示装置更有助于实现更高的分辨率。

需要说明的是，以上实施例可以互相借鉴、综合使用。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种栅极驱动电路，其特征在于，包括多个沿第一方向级联的栅极驱动单元，至少一个所述栅极驱动单元包括第一扫描信号输入端、第二扫描信号输入端、第一时钟信号输入端、第二时钟信号输入端、复位信号输入端、第一输入端、第二输入端及输出端，其中，

沿所述第一方向排列的前一级栅极驱动单元的输出端电连接后一级栅极驱动单元的第一输入端，沿所述第一方向排列的前一级栅极驱动单元的第二输入端电连接后一级栅极驱动单元的输出端；

沿所述第一方向排列的第一级栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端彼此电连接并连接至触发信号端；且

所述栅极驱动单元的所述复位信号输入端均彼此电连接并连接至复位信号端。

2.如权利要求1所述的栅极驱动电路，其特征在于，沿所述第一方向排列的奇数级栅极驱动单元的第一时钟信号输入端彼此电连接并连接至第一时钟信号端，所述奇数级栅极驱动单元的第二时钟信号输入端彼此电连接并连接至第二时钟信号端；沿所述第一方向排列的偶数级栅极驱动单元的第一时钟信号输入端彼此电连接并连接至第二时钟信号端，所述偶数级栅极驱动单元的第二时钟信号输入端彼此电连接并连接至第一时钟信号端。

3.如权利要求2所述的栅极驱动电路，其特征在于，每一级所述栅极驱动单元的所述第一扫描信号输入端均彼此电连接并连接至第一扫描信号端，且每一级所述栅极驱动单元的所述第二扫描信号输入端均彼此电连接并连接至第二扫描信号端。

4.如权利要求3所述的栅极驱动电路，其特征在于，所述第一时钟信号端输出的第一时钟信号与所述第二时钟信号端输出的第二时钟信号相位相反，且所述第一扫描信号端输出的第一扫描信号与所述第二扫描信号端输出的第二扫描信号相位相反。

5.如权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动单元，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第一电容和第二电容；其中，

所述第一晶体管的栅极电连接第一输入端，所述第一晶体管的第一极电连接第一扫描信号输入端，所述第一晶体管的第二极电连接所述第二晶体管的第二极；

所述第二晶体管的栅极电连接第二输入端，所述第二晶体管的第一极电连接第二扫描信号输入端；

所述第三晶体管的栅极电连接所述第一电容的第二极，所述第三晶体管的第一极电连接第一电位，所述第三晶体管的第二极电连接所述第一晶体管和所述第二晶体管的第二极；

所述第四晶体管的栅极电连接所述复位信号端及所述第五晶体管的栅极，所述第四晶体管的第一极电连接所述第一电位，所述第四晶体管的第二极电连接所述第一晶体管和所述第二晶体管的第二极；

所述第五晶体管的栅极电连接所述复位信号端，所述第五晶体管的第一极电连接所述第一电位，所述第五晶体管的第二极电连接所述栅极驱动单元的输出端；

所述第六晶体管的栅极电连接所述第一晶体管和所述第二晶体管的第二极，所述第六晶体管的第一极电连接所述第一电位，所述第六晶体管的第二极电连接所述第一电容的第二极；

所述第七晶体管的栅极电连接所述第一电容的第二极，所述第七晶体管的第一极电连接所述第一电位，所述第七晶体管的第二极电连接所述栅极驱动单元的输出端；

所述第八晶体管的栅极电连接第二时钟信号输入端；所述第八晶体管的第一极电连接所述第一电位，所述第八晶体管的第二极电连接所述栅极驱动单元的输出端；

所述第九晶体管的栅极电连接所述第一晶体管和所述第二晶体管的第二极；所述第九晶体管的第一极电连接第一时钟信号输入端，所述第九晶体管的第二极电连接所述栅极驱动单元的输出端；

所述第一电容的第一极电连接所述第一时钟信号输入端；所述第一电容的第二极电连接所述第三晶体管的栅极；

所述第二电容的第一极电连接所述第一晶体管和所述第二晶体管的第二极；所述第二电容的第二极电连接所述栅极驱动单元的输出端。

6.如权利要求5所述的栅极驱动电路，其特征在于，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管均为N型晶体管。

7.如权利要求3或4任一项所述的栅极驱动电路，其特征在于，所述第一扫描信号和所述第二扫描信号控制所述栅极驱动电路沿所述第一方向或第二方向进行扫描；其中

所述第二方向为所述第一方向的反方向。

8.一种显示装置，包括显示区以及包围所述显示区的非显示区，

其中，如权利要求1至7任一项所述的栅极驱动电路设置在所述非显示区的至少一侧。

9.如权利要求8所述的显示装置，其特征在于，所述显示区包括多条扫描线、多条数据线和由所述扫描线和数据线围成的像素区域，每级所述栅极驱动单元的输出端电连接一条扫描线。

10.一种如权利要求1所述栅极驱动电路的驱动方法，其特征在于，一帧扫描周期包括第一复位阶段、移位阶段和第二复位阶段。

11.如权利要求10所述的驱动方法，其特征在于，所述移位阶段还包括沿所述第一方向移位阶段：

向沿所述第一方向的第一极栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端施加触发信号。

12.如权利要求10所述的驱动方法，其特征在于，所述移位阶段还包括沿所述第二方向移位阶段：

向沿所述第二方向的第一级栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端施加触发信号。

13.如权利要求10所述的驱动方法，其特征在于，第一复位阶段和第二复位阶段时，同时向每级所述栅极驱动单元的所述复位信号输入端施加复位信号。