CN107068033B - 移位寄存器单元、栅极驱动电路、测试方法及显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器单元、栅极驱动电路、测试方法及显示装置，属于显示技术领域。该移位寄存器单元包括：输出控制模块和测试输出模块；该输出控制模块分别与时钟信号端和信号输出端连接，用于在来自该时钟信号端的时钟信号的控制下，向该信号输出端输出驱动信号；该测试输出模块分别与该信号输出端、控制信号端和测试输出端连接，用于在来自该控制信号端的控制信号的控制下，向该测试输出端输出来自该信号输出端的驱动信号。因此，当需要对栅极驱动电路中各移位寄存器单元输出的驱动信号进行检测时，可以直接通过该测试输出端进行检测，而无需再对显示装置进行解封装，该测试的效率较高，且不会损坏显示装置。

Description

移位寄存器单元、栅极驱动电路、测试方法及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器单元、栅极驱动电路、测试方法及显示装置。

背景技术

显示装置在显示图像时，需要利用移位寄存器对像素单元进行扫描。移位寄存器也称为栅极驱动电路电路(英文：Gate DriveronArray；简称：GOA)。移位寄存器包括多个级联的移位寄存器单元(也称为GOA单元)，每个移位寄存器单元对应一行像素单元，由该多个级联的移位寄存器单元实现对显示装置中各行像素单元的逐行扫描驱动，以显示图像。

相关技术中，当显示装置中的显示画面出现异常时，为了排查显示异常的原因，需要对该栅极驱动电路中各移位寄存器单元输出的驱动信号进行检测。具体的，需要对显示装置进行解封装(即拆屏)后，才能对该每个移位寄存器单元的输出信号进行检测。

相关技术中的检测方法效率较低，且会对显示装置造成损坏。

发明内容

为了解决相关技术中的检测方法效率较低，且会对显示装置造成损坏的问题，本发明提供了一种移位寄存器单元、栅极驱动电路、测试方法及显示装置。所述技术方案如下：

第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：

输出控制模块和测试输出模块；

所述输出控制模块分别与时钟信号端和信号输出端连接，用于在来自所述时钟信号端的时钟信号的控制下，向所述信号输出端输出驱动信号；

所述测试输出模块分别与所述信号输出端、控制信号端和测试输出端连接，用于在来自所述控制信号端的控制信号的控制下，向所述测试输出端输出来自所述信号输出端的驱动信号。

可选的，所述测试输出模块，包括：开关子模块和输出子模块；

所述开关子模块分别与所述信号输出端、所述控制信号端和传输节点连接，用于在所述控制信号的控制下，向所述传输节点输出所述驱动信号；

所述输出子模块分别与所述信号输出端、所述传输节点和所述测试输出端连接，用于在所述驱动信号的控制下，向所述测试输出端输出所述传输节点的电位。

可选的，所述开关子模块包括：第一晶体管；

所述第一晶体管的栅极与所述控制信号端连接，第一极与所述信号输出端连接，第二极与所述传输节点连接。

可选的，所述输出子模块包括：第二晶体管；

所述第二晶体管的栅极与所述信号输出端连接，第一极与所述传输节点连接，第二极与所述测试输出端连接。

可选的，所述晶体管均为N型晶体管。

第二方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：

至少两个级联的如第一方面所述的移位寄存器单元。

可选的，所述栅极驱动电路，还包括：n条测试引线；所述至少两个移位寄存器单元能够划分为n组，所述n为大于1的整数；

所述n条测试引线中的每条测试引线分别与一组移位寄存器单元中每个移位寄存器单元的测试输出端相连。

可选的，所述n等于2，所述栅极驱动电路中包括至少一组时钟信号端，每个所述移位寄存器单元分别与一组时钟信号端连接，每组所述时钟信号端中包括两个时钟信号端：第一时钟信号端和第二时钟信号端；

第一组移位寄存器单元中每个移位寄存器单元的输出控制模块，用于向信号输出端输出来自所述第一时钟信号端的第一时钟信号；

第二组移位寄存器单元中每个移位寄存器单元的输出控制模块，用于向信号输出端输出来自所述第二时钟信号端的第二时钟信号。

第三方面，提供了一种栅极驱动电路的测试方法，应用于如第二方面所述的栅极驱动电路，所述方法包括：

控制信号端输出处于第一电位的控制信号，待检测的时钟信号端输出时钟信号，除所述待检测的时钟信号端之外的其他时钟信号端输出处于第二电位的信号，所述栅极驱动电路中每个移位寄存器单元的测试输出端向对应的测试引线输出来自信号输出端的驱动信号。

第四方面，提供了一种显示装置，所述显示装置包括：

如第二方面所述的栅极驱动电路。

本发明提供的技术方案带来的有益效果是：

本发明提供了一种移位寄存器单元、栅极驱动电路、测试方法及显示装置，该移位寄存器单元中除了输出控制模块还包括测试输出模块，该测试输出模块能够在控制信号端的控制下，将信号输出端的驱动信号输出至测试输出端。因此，当需要对栅极驱动电路中各移位寄存器单元输出的驱动信号进行检测时，可以直接通过该测试输出端进行检测，而无需再对显示装置进行解封装，该测试的效率较高，且不会损坏显示装置。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种移位寄存器单元的结构示意图；

图2是本发明实施例提供的另一种移位寄存器单元的结构示意图；

图3是本发明实施例提供的又一种移位寄存器单元的结构示意图；

图4是本发明实施例提供的一种栅极驱动电路的结构示意图；

图5是本发明实施例提供的一种栅极驱动电路中各控制信号的时序图；

图6是本发明实施例提供的一种栅极驱动电路中各输出信号的时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将其中源极称为第一级，漏极称为第二级。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本发明实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管中的任一种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。

图1是本发明实施例提供的一种移位寄存器单元的结构示意图，参考图1，该移位寄存器单元可以包括：输出控制模块10和测试输出模块20。

该输出控制模块10分别与时钟信号端和信号输出端G-OUT连接，用于在来自该时钟信号端的时钟信号的控制下，向该信号输出端G-OUT输出驱动信号。

该测试输出模块20分别与该信号输出端G-OUT、控制信号端Ctr和测试输出端T-OUT连接，用于在来自该控制信号端Ctr的控制信号的控制下，向该测试输出端T-OUT输出来自该信号输出端G-OUT的驱动信号。

综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元中除了输出控制模块还包括测试输出模块，该测试输出模块能够在控制信号端的控制下，将信号输出端的驱动信号输出至测试输出端。因此，当需要对栅极驱动电路中各移位寄存器单元输出的驱动信号进行检测时，可以直接通过该测试输出端进行检测，而无需再对显示装置进行解封装，该测试的效率较高，且不会损坏显示装置。

进一步的，参考图2，该测试输出模块20可以包括：开关子模块201和输出子模块202。

该开关子模块201分别与该信号输出端G-OUT、该控制信号端Ctr和传输节点P1连接，用于在该控制信号的控制下，向该传输节点P1输出该驱动信号。

该输出子模块202分别与该信号输出端G-OUT、该传输节点P1和该测试输出端T-OUT连接，用于在该驱动信号的控制下，向该测试输出端T-OUT输出该传输节点P1的电位。

可选的，如图3所示，该开关子模块201可以包括：第一晶体管T1；该输出子模块202可以包括：第二晶体管T2。

该第一晶体管T1的栅极与该控制信号端Ctr连接，第一极与该信号输出端G-OUT连接，第二极与该传输节点P1连接。

该第二晶体管T2的栅极与该信号输出端G-OUT连接，第一极与该传输节点P1连接，第二极与该测试输出端T-OUT连接。

当该控制信号端Ctr输出的控制信号为第一电位时，该第一晶体管T1开启，将该信号输出端G-OUT与该传输节点P1连通。进一步的，当该信号输出端G-OUT输出的驱动信号处于第一电位时，该第二晶体管T2开启，向该测试输出端T-OUT输出该传输节点P1的电位，也即是该信号输出端G-OUT的电位。

需要说明的是，在本发明实施例另一种可选的实现方式中，由于当该第一晶体管T1在控制信号的控制下开启时，传输节点P1与信号输出端G-OUT连通，因此该第二晶体管T2的栅极还可以与该传输节点P1连接，同样也可以实现在该信号输出端G-OUT输出的驱动信号处于第一电位时，向测试输出端T-OUT输出该信号输出端G-OUT的电位的效果。

还需要说明的是，参考图3，本发明实施例提供的移位寄存器单元中的输出控制模块10可以包括12个晶体管和1个电容器(即该移位寄存器单元可以为12T1C类型)。具体的，如图3所示，晶体管M1的栅极和第一极与输入信号端IN连接，第二极与上拉节点PU连接；晶体管M2的栅极与复位信号端RST连接，第一极与上拉节点PU连接，第二极与电源信号端VSS连接；晶体管M3的栅极与上拉节点PU连接，第一极与第一时钟信号端CLK连接，第二极与信号输出端G-OUT连接；电容器C的一端与上拉节点PU连接，另一端与信号输出端G-OUT连接。

晶体管M4的栅极与复位信号端RST连接，第一极与信号输出端G-OUT连接，第二极与电源信号端VSS连接；晶体管M5的栅极与下拉控制节点PD_CN连接，第一极与第二时钟信号端CLKB连接，第二极与下拉节点PD连接；晶体管M6的栅极与上拉节点PU连接，第一极与下拉节点PD连接，第二极与电源信号端VSS连接；晶体管M7的栅极与第二时钟信号端CLKB连接，第一极与输入信号端IN连接，第二极与上拉节点PU连接；晶体管M8的栅极与上拉节点PU连接，第一极与下拉控制节点PD_CN连接，第二极与电源信号端VSS连接；晶体管M9的栅极和第一极与第二时钟信号端CLKB连接，第二极与下拉控制节点PD_CN连接。

晶体管M10的栅极与下拉节点PD连接，第一极与上拉节点PU连接，第二极与电源信号端VSS连接；晶体管M11的栅极与下拉节点PD连接，第一极与信号输出端G-OUT连接，第二极与电源信号端VSS连接；晶体管M12的栅极与第二时钟信号端CLKB连接，第一极与信号输出端G-OUT连接，第二极与电源信号端VSS连接。

其中，每个移位寄存器单元的输入信号端IN与上一级移位寄存器单元的信号输出端相连，每个移位寄存器单元的复位信号端RST与下一级移位寄存器单元的信号输出端相连。

综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元中除了输出控制模块还包括测试输出模块，该测试输出模块能够在控制信号端的控制下，将信号输出端的驱动信号输出至测试输出端。因此，当需要对栅极驱动电路中各移位寄存器单元输出的驱动信号进行检测时，可以直接通过该测试输出端进行检测，而无需再对显示装置进行解封装，该测试的效率较高，且不会损坏显示装置。

图4是本发明实施例提供的一种栅极驱动电路的结构示意图，参考图4，该栅极驱动电路可以包括：至少两个级联的移位寄存器单元00，其中每个移位寄存器单元可以为如图1至图3任一所示的移位寄存器单元。

可选的，如图4所示，该栅极驱动电路中还可以包括：n条测试引线；该至少两个移位寄存器单元能够划分为n组，该n为大于1的整数。该n条测试引线中的每条测试引线分别与一组移位寄存器单元中每个移位寄存器单元的测试输出端T-OUT相连。

在本发明实施例中，该n可以等于2，也即是，如图4所示，该栅极驱动电路中可以设置有两条测试引线：第一测试引线T-OUTA和第二测试引线T-OUTB；相应的，该栅极驱动电路中的移位寄存器单元(即GOA单元)可以划分为两组。其中第一测试引线T-OUTA与一组移位寄存器单元的测试输出端连接，第二测试引线T-OUT B与另一组移位寄存器单元的测试输出端连接。

例如，第一测试引线T-OUTA与GOA单元1至GOA单元3，以及GOA单元7至GOA单元9等多个移位寄存器单元连接；第二测试引线T-OUT B与GOA单元4至GOA单元6，以及GOA单元10至GOA单元12等多个移位寄存器单元连接。

参考图4，该栅极驱动电路中可以包括至少一组时钟信号端，每个移位寄存器单元分别与一组时钟信号端连接，每组时钟信号端中包括两个时钟信号端：第一时钟信号端和第二时钟信号端。相应的，该栅极驱动电路中的移位寄存器单元可以划分为两组，其中第一组移位寄存器单元中，每个移位寄存器单元的输出控制模块，用于向信号输出端G-OUT输出来自该第一时钟信号端的第一时钟信号；第二组移位寄存器单元中每个移位寄存器单元的输出控制模块，用于向信号输出端G-OUT输出来自该第二时钟信号端的第二时钟信号。

示例的，如图4所示，该栅极驱动电路中可以包括六个时钟信号端：CLK1至CLK6，该六个时钟信号端可以划分为三组，其中第一组时钟信号端为：CLK1和CLK4，第二组时钟信号端为CLK2和CLK5，第三组时钟信号端为CLK3和CLK6。每个移位寄存器单元可以与一组时钟信号端相连，例如，GOA1与第一组时钟信号端相连，GOA2与第二组时钟信号端相连，GOA3与第三组时钟信号端相连。

在该三组时钟信号端中，CLK1、CLK2和CLK3可以为每组时钟信号端中的第一时钟信号端；CLK4、CLK5和CLK6可以为每组时钟信号端中的第二时钟信号端。第一测试引线T-OUTA所连接的第一组移位寄存器单元(例如GOA单元1至GOA单元3，以及GOA单元7至GOA单元9等多个移位寄存器单元)中，每个移位寄存器单元的输出控制模块，用于向信号输出端G-OUT输出来自该第一时钟信号端(即CLK1、CLK2和CLK3)的第一时钟信号。

第二测试引线T-OUT B所连接的第二组移位寄存器单元(例如GOA单元3至GOA单元6，以及GOA单元10至GOA单元12等多个移位寄存器单元)中，每个移位寄存器单元的输出控制模块，用于向信号输出端G-OUT输出来自该第二时钟信号端(即CLK4、CLK5和CLK6)的第二时钟信号。

由于每组时钟信号端中包括的两个时钟信号端的时钟信号相位互补，因此，采用不同的测试引线分别对每组时钟信号端中的两个时钟信号端进行检测，可以保证检测的有效性。

综上所述，本发明实施例提供了一种栅极驱动电路，该栅极驱动电路的每个移位寄存器单元设置有测试输出模块，该测试输出模块能够在控制信号端的控制下，将信号输出端的驱动信号输出至测试输出端。因此，当需要对栅极驱动电路中各移位寄存器单元输出的驱动信号进行检测时，可以直接通过该测试输出端进行检测，而无需再对显示装置进行解封装，该测试的效率较高，且不会损坏显示装置。

本发明实施例提供了一种栅极驱动电路的测试方法，该方法可以应用于如图4所示的栅极驱动电路中，该方法可以包括：

步骤301、控制信号端Ctr输出处于第一电位的控制信号，待检测的时钟信号端输出时钟信号，除该待检测的时钟信号端之外的其他时钟信号端输出处于第二电位的信号，该栅极驱动电路中每个移位寄存器单元的测试输出端T-OUT向对应的测试引线输出来自信号输出端G-OUT的驱动信号。

示例的，以图4所示的栅极驱动电路为例，当需要对第一组时钟信号端CLK1和CLK4对应的测试输出端进行测试时，为了减少其他时钟信号的串扰，参考图5，可以使其他两组时钟信号端：CLK2和CLK5，以及CLK3和CLK6输出处于第二电位的信号，该第一组时钟信号端CLK1和CLK4正常输出时钟信号。然后使得控制信号端Ctr输出处于第一电位的控制信号，此时，每个移位寄存器单元中的测试输出模块能够将该信号输出端的驱动信号输出至测试输出端，该测试输出端再将该驱动信号输出至对应的测试引线。

此时，该两条测试引线以及各个移位寄存器单元的信号输出端的波形可以如图6所示。参考图6可知，由于第二组和第三组时钟信号端输出的信号为处于第二电位的信号，因此，与该两组时钟信号端相连的移位寄存器单元的信号输出端，例如GOA单元2的信号输出端G-OUT N+2，以及GOA单元3的信号输出端G-OUTN+3等输出的信号同样也处于第二电位。参考图4，由于该第一测试引线T-OUTA与第一组移位寄存器单元相连，该第二测试引线T-OUT B与第二组移位寄存器单元相连。因此参考图6，该第一测试引线T-OUTA的信号波形为GOA单元1至GOA单元3，以及GOA单元7至GOA单元9等多个移位寄存器单元的信号输出端的波形的叠加，该第二测试引线T-OUT B的信号波形为GOA单元4至GOA单元6等多个移位寄存器单元的信号输出端的波形的叠加。

同理，在对第二组时钟信号端：CLK2和CLK5对应的测试输出端进行测试时，可以使得第一组和第三组时钟信号端：CLK1和CLK4，以及CLK3和CLK6输出处于第二电位的信号；在对第三组时钟信号端：CLK3和CLK6对应的测试输出端进行测试时，可以使得第一组和第二组时钟信号端：CLK1和CLK4，以及CLK2和CLK5输出处于第二电位的信号，本发明实施例对此不再赘述。

需要说明的是，该栅极驱动电路在对像素单元进行正常驱动时，该控制信号端Ctr输出的控制信号应处于第二电位，此时测试输出模块中的第一晶体管T1关断，以避免各个移位寄存器单元的信号输出端连通，影响显示效果。

还需要说明的是，在上述实施例中，均是以各个晶体管为N型晶体管，且第一电位为相对于该第二电位高电位为例进行的说明。当然，该各个晶体管还可以采用P型晶体管，当该各个晶体管采用P型晶体管时，该第一电位相对于该第二电位可以为低电位，且该各个信号端的电位变化可以与图5和图6所示的电位变化相反(即二者的相位差为180度)。

综上所述，本发明实施例提供了一种栅极驱动电路的测试方法，该方法能够直接通过栅极驱动电路中设置的测试引线对每个移位寄存器单元输出的驱动信号进行检测时，该测试的效率较高，且不会损坏显示装置。

本发明实施例提供一种显示装置，该显示装置可以包括如图4所示的栅极驱动电路，该显示装置可以为：液晶面板、电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括：

至少两个级联的移位寄存器单元；

2条测试引线；所述至少两个移位寄存器单元能够划分为2组；

所述2条测试引线中的每条测试引线分别与一组移位寄存器单元中每个移位寄存器单元的测试输出端相连；

所述栅极驱动电路中包括至少一组时钟信号端，每个所述移位寄存器单元分别与一组时钟信号端连接，每组所述时钟信号端中包括两个时钟信号端：第一时钟信号端和第二时钟信号端；

第一组移位寄存器单元中每个移位寄存器单元的输出控制模块，用于向信号输出端输出来自所述第一时钟信号端的第一时钟信号；

第二组移位寄存器单元中每个移位寄存器单元的输出控制模块，用于向信号输出端输出来自所述第二时钟信号端的第二时钟信号；

每个所述移位寄存器单元包括：输出控制模块和测试输出模块；

所述输出控制模块分别与一组时钟信号端和信号输出端连接，用于在来自所述第一时钟信号端的第一时钟信号或来自所述第二时钟信号端的第二时钟信号的控制下，向所述信号输出端输出驱动信号，所述信号输出端用于连接一行像素单元，并向所述一行像素单元输出所述驱动信号；

所述测试输出模块分别与所述信号输出端、控制信号端和测试输出端连接，用于在来自所述控制信号端的控制信号的控制下，向所述测试输出端输出来自所述信号输出端的驱动信号；

其中，当需要对所述驱动信号进行测试时，所述控制信号的电位为第一电位，所述测试输出模块向所述测试输出端输出所述驱动信号；当需要向所述一行像素单元输出所述驱动信号时，所述控制信号的电位为第二电位。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述测试输出模块，包括：开关子模块和输出子模块；

所述开关子模块分别与所述信号输出端、所述控制信号端和传输节点连接，用于在所述控制信号的控制下，向所述传输节点输出所述驱动信号；

所述输出子模块分别与所述信号输出端、所述传输节点和所述测试输出端连接，用于在所述驱动信号的控制下，向所述测试输出端输出所述传输节点的电位。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述开关子模块包括：第一晶体管；

所述第一晶体管的栅极与所述控制信号端连接，第一极与所述信号输出端连接，第二极与所述传输节点连接。

4.根据权利要求2所述的栅极驱动电路，其特征在于，所述输出子模块包括：第二晶体管；

所述第二晶体管的栅极与所述信号输出端连接，第一极与所述传输节点连接，第二极与所述测试输出端连接。

5.根据权利要求3或4所述的栅极驱动电路，其特征在于，

所述晶体管均为N型晶体管。

6.一种栅极驱动电路的测试方法，其特征在于，应用于如权利要求1-5任一所述的栅极驱动电路，所述方法包括：

控制信号端输出处于第一电位的控制信号，待检测的时钟信号端输出时钟信号，除所述待检测的时钟信号端之外的其他时钟信号端输出处于第二电位的信号，所述栅极驱动电路中每个移位寄存器单元的测试输出端向对应的测试引线输出来自信号输出端的驱动信号。

7.一种显示装置，其特征在于，所述显示装置包括：

如权利要求1至5任一所述的栅极驱动电路。

Images