KR101692178B1 - 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치 - Google Patents

시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치 Download PDF

Info

Publication number
KR101692178B1
KR101692178B1 KR1020157025365A KR20157025365A KR101692178B1 KR 101692178 B1 KR101692178 B1 KR 101692178B1 KR 1020157025365 A KR1020157025365 A KR 1020157025365A KR 20157025365 A KR20157025365 A KR 20157025365A KR 101692178 B1 KR101692178 B1 KR 101692178B1
Authority
KR
South Korea
Prior art keywords
shift register
node
register unit
clock signal
output
Prior art date
Application number
KR1020157025365A
Other languages
English (en)
Other versions
KR20160051675A (ko
Inventor
잔지에 마
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20160051675A publication Critical patent/KR20160051675A/ko
Application granted granted Critical
Publication of KR101692178B1 publication Critical patent/KR101692178B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 개시는 시프트 레지스터 유닛과, 이 시프트 레지스터 유닛이 적용될 수 있는 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치를 제공한다. 작은 채널 폭을 각각 갖는 2개의 트랜지스터들을 포함하는 신호 증폭 모듈이 시프트 레지스터 유닛의 출력 노드에 추가된다. 이런 방식으로, 출력 기능은 높은 부하의 경우에 동일한 설계 파라미터들을 이용하여 현저하게 향상될 수 있다.

Description

시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치{SHIFT REGISTER UNIT, SHIFT REGISTER, GATE DRIVER CIRCUIT AND DISPLAY APPARATUS}
본 개시는 전기 및 전자 산업에서의 디스플레이 구동 회로 기술에 관한 것으로, 특히, 시프트 레지스터 유닛과, 이 시프트 레지스터 유닛이 적용될 수 있는 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치에 관한 것이다.
액정 디스플레이 장치(LCD)들은, 전력 소모가 적고, 가볍고, 얇고, 전자파 복사가 없으며, 오염이 없는 장점들 때문에, 스마트폰들, 태블릿 컴퓨터, 텔레비전들, 디스플레이들, 노트북 컴퓨터들, 카메라들, 비디오 레코더들, 디지털 포토 프레임들, 내비게이터들 등과 같이, 표시 기능들을 갖는 다양한 제품들 또는 부품들에 광범위하게 적용되어 왔다.
종래의 LCD에서, 픽셀 어레이는 서로 인터레이스된 게이트 스캔 라인들과 데이터 라인들을 포함할 수 있다. 픽셀 어레이의 순차적 스캐닝을 달성하기 위해, 게이트 드라이버 회로는 일반적으로 픽셀 어레이의 게이트 스캔 라인들에 스캐닝 신호들을 제공하기 위해 이용된다.
종래에는, 게이트 드라이버 회로는 표시 패널을 위한 스캐닝 드라이버를 구성하기 위해서, 박막 트랜지스터(TFT) 게이트 스위칭 회로가 표시 패널의 어레이 기판 위에 통합되는 게이트 드라이버 온 어레이(GOA) 설계를 통상적으로 채택한다. GOA 기술을 이용하여 어레이 기판 위에 통합된 그와 같은 게이트 드라이버 회로는 또한 GOA 회로 또는 시프트 레지스터 회로로서 지칭된다.
그러나, 종래의 시프트 레지스터 유닛에서, 출력 포트 상의 부하가 증가할 때, 그 출력 기능은 저하된다. 종래의 구조로 출력 기능을 향상시키기 위해서는, 트랜지스터 채널의 폭이 현저하게 증가되어야 하며, 이는 큰 설계 공간을 차지할 것이다.
상기 문제를 해결하기 위해, 본 개시는 높은 부하의 경우에 실질적으로 일정한 출력 기능을 제공할 수 있는 시프트 레지스터 유닛, 그리고 이 시프트 레지스터 유닛이 적용될 수 있는 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치를 제공한다.
본 개시의 한 양태에 따르면, 시프트 레지스터 유닛이 제공된다. 시프트 레지스터 유닛은 다음을 포함한다: 제1 클럭 신호 입력 단자에서 입력된 제1 클럭 신호에 응답하여 입력 신호 STV를 제1 노드 A에 제공하도록 적응된 입력 모듈; 입력 신호 STV에 응답하여 전원의 포지티브 전압 VGH를 제3 노드 C에 제공하도록 적응된 풀-업 모듈; 제3 클럭 신호 입력 단자에서 입력된 제3 클럭 신호에 응답하여 전원의 네가티브 전압 VGL을 제3 노드 C에 제공하도록 적응된 풀-다운 모듈; 제3 노드 C에서의 신호에 응답하여 전원의 포지티브 전압 VGH를 제1 노드 A에 제공하도록 적응된 리셋 모듈; 제3 노드 C에서의 신호에 응답하여 전원의 포지티브 전압 VGH를 시프트 레지스터 유닛의 출력 노드 Output에 제공하도록 적응된 제1 출력 모듈 - 전원의 포지티브 전압 VGH와 제3 노드 C 사이에는 제2 커패시터 C2가 제공됨 -; 제1 노드 A에서의 신호에 응답하여 제2 클럭 신호 단자에서 입력된 제2 클럭 신호를 제4 노드 D에 제공하도록 적응된 제2 출력 모듈 - 제4 노드 D와 제1 노드 A 사이에는 제1 커패시터 C1이 제공됨; 및 인버터 구조를 갖도록 형성되고 제4 노드 D와 시프트 레지스터 유닛의 출력 노드 Output 사이에 제공되며 시프트 레지스터 유닛의 출력 노드 Output에 출력하기 위해 제4 노드 D에서의 신호를 증폭하도록 적응된 신호 증폭 모듈.
본 개시의 또 다른 양태에 따르면, 시프트 레지스터가 제공된다. 시프트 레지스터는 상기와 같은 시프트 레지스터 유닛들의 n개의 스테이지들을 포함하며, 여기서 n>=2이다. 각각의 시프트 레지스터 유닛의 출력 포트 Output로부터 출력된 신호는 그것의 다음 스테이지에 있는 시프트 레지스터 유닛의 입력 신호 STV로서의 역할을 한다.
본 개시의 또 다른 양태에 따르면, 게이트 드라이버 회로가 제공된다. 게이트 드라이버 회로는 상기 시프트 레지스터를 포함한다.
본 개시의 또 다른 양태에 따르면, 디스플레이 장치가 제공된다. 디스플레이 장치는 상기 게이트 드라이버 회로를 포함한다.
본 개시에 따라 시프트 레지스터 유닛과, 시프트 레지스터 유닛이 적용될 수 있는 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치에 의하면, 작은 채널 폭을 각각 갖는 2개의 트랜지스터들을 포함하는 신호 증폭 모듈만이 종래의 시프트 레지스터 유닛에 추가된다. 이런 방식으로, 출력 기능은 높은 부하의 경우에 동일한 설계 파라미터들을 이용하여 현저하게 향상될 수 있다. 본 개시는 또한 설계 공간의 작은 점유와 낮은 구현 비용을 달성한다.
도 1은 본 개시의 제1 실시 형태에 따른 시프트 레지스터 유닛의 구조를 나타내는 개략도이다;
도 2는 도 1의 시프트 레지스터 유닛에서 각각의 신호들의 타이밍 순서도이다;
도 3은 종래의 시프트 레지스터 유닛과 도 1의 시프트 레지스터 유닛의 출력 기능들 사이의 비교를 보여주는 그래프이다;
도 4는 본 개시의 실시 형태에 따른 시프트 레지스터의 일부의 구조를 나타내는 개략도이다;
도 5는 도 4의 시프트 레지스터에서 각각의 신호들의 타이밍 순서도이다.
다음에서, 본 개시의 목적들, 해결 방법과 장점들이 더 분명하게 되도록, 본 개시의 실시 형태들은 도면들과 관련하여 한층 더 상술될 것이다. 도면들과 설명 전체에 걸쳐서, 동일한 참조 번호들이 동일하거나 유사한 요소들에 사용될 것이라는 점에 주목해야 한다. 도면들에서 도시되지 않거나 설명되지 않은 구현들은 본 분야의 숙련자에 의해 이해될 수 있다. 또한, 파라미터들의 특정 값들을 가진 예들이 여기에서 제공되지만, 이러한 파라미터들이 반드시 그러한 값들과 동일하지는 않고, 허용 가능한 허용 오차(error tolerance) 또는 설계 제약 내에서 그들에 근사할 수 있다는 것을 알 수 있다.
본 개시의 실시 형태에 따른 시프트 레지스터 유닛에 의하면, 작은 채널 폭을 각각 갖는 2개의 트랜지스터들만이 종래의 시프트 레지스터 유닛에 추가된다. 이런 방식으로, 출력 기능은 높은 부하의 경우에 동일한 설계 파라미터들을 이용하여 현저하게 향상될 수 있다.
제1 실시 형태
본 개시의 예시적 실시 형태에 따르면, 시프트 레지스터 유닛이 제공된다. 도 1은 이러한 실시 형태에 따른 시프트 레지스터 유닛의 구조를 나타내는 개략도이다. 도 1에 도시된 바와 같이, 이러한 실시 형태에 따른 시프트 레지스터 유닛(100)은 다음과 같은 모듈들을 포함한다.
입력 모듈(101)은 제1 클럭 신호 입력 단자에서 입력된 제1 클럭 신호 CLK1에 응답하여 입력 신호 STV를 제1 노드 A에 제공한다. 여기에서, 제1 노드 A는 입력 모듈(101)의 출력 노드이다.
풀-업 모듈(102)은 입력 신호 STV에 응답하여 전원의 포지티브 전압 VGH를 제3 노드 C에 제공한다.
풀-다운 모듈(103)은 제3 클럭 신호 입력 단자에서 입력된 제3 클럭 신호 CLK3에 응답하여 전원의 네가티브 전압 VGL을 제3 노드 C에 제공한다. 제3 노드 C는 풀-업 모듈(102)과 풀-다운 모듈(103)의 공통 출력 노드이다.
리셋 모듈(104)은 제3 노드 C에서의 신호에 응답하여 전원의 포지티브 전압 VGH를 제1 노드 A에 제공한다.
제1 출력 모듈(105)은 제3 노드 C에서의 신호에 응답하여 전원의 포지티브 전압 VGH를 시프트 레지스터 유닛의 출력 노드 Output에 제공한다. 제2 커패시터 C2는 전원의 포지티브 전압 VGH와 제3 노드 C 사이에 제공된다.
제2 출력 모듈(106)은 제1 노드 A에서의 신호에 응답하여 제2 클럭 신호 단자에서 입력된 제2 클럭 신호 CLK2를 제4 노드 D에 제공한다. 제1 커패시터 C1은 제4 노드 D와 제1 노드 A 사이에 제공된다.
신호 증폭 모듈(107)은 인버터 구조를 갖도록 형성되고, 제4 노드 D와 시프트 레지스터 유닛의 출력 노드 Output 사이에 제공되고, 출력을 위해 제4 노드 D에서의 신호를 증폭하도록 적용된다.
이러한 실시 형태에 따른 시프트 레지스터 유닛의 각각의 구성 요소들은 도 1을 참조하여 하기에 상술될 것이다.
도 1을 참조하면, 입력 모듈(101)은 제1 클럭 신호 입력 단자에 연결된 게이트, 입력 신호 STV를 수신하기 위해 연결된 소스 및 제1 노드 A에 연결된 드레인을 갖는 제1 P형 박막 트랜지스터(TFT) M1을 포함한다.
도 1을 참조하면, 풀-업 모듈(102)은 입력 신호 STV를 수신하기 위해 연결된 게이트, 전원의 포지티브 전압 VGH에 연결된 소스 및 제3 노드 C에 연결된 드레인을 갖는 제3 P형 TFT M3을 포함한다.
도 1을 참조하면, 풀-다운 모듈(103)은 제3 클럭 신호 입력 단자에 연결된 게이트, 전원의 네가티브 전압 VGL에 연결된 드레인 및 제3 노드 C에 연결된 소스를 갖는 제4 P형 TFT M4를 포함한다.
도 1을 참조하면, 리셋 모듈(104)은 제3 노드 C에 연결된 게이트, 전원의 포지티브 전압 VGH에 연결된 소스 및 제1 노드 A에 연결된 드레인을 갖는 제2 P형 TFT M2를 포함한다.
도 1을 참조하면, 제1 출력 모듈(105)은 제3 노드 C에 연결된 게이트, 전원의 포지티브 전압 VGH에 연결된 소스 및 출력 노드 Output에 연결된 드레인을 갖는 제5 P형 TFT M5를 포함한다. 제2 커패시터 C2는 제5 P형 TFT M5의 게이트와 소스 사이에 제공된다.
도 1을 참조하면, 제2 출력 모듈(106)은 제1 노드 A에 연결된 게이트, 제2 클럭 신호 입력 단자에 연결된 드레인 및 제4 노드 D에 연결된 소스를 갖는 제6 P형 TFT M6을 포함한다. 제1 커패시터는 제6 P형 TFT M6의 소스와 게이트 사이에 제공된다.
도 1을 참조하면, 신호 증폭 모듈(107)은 게이트와 드레인 둘 다 제4 노드 D에 연결된 제7 P형 TFT M7과, 제7 P형 TFT M7의 소스에 연결된 게이트, 제4 노드 D에 연결된 소스 및 출력 노드 Output에 연결된 드레인을 갖는 제8 P형 TFT M8을 포함한다.
이러한 실시 형태에 따른 시프트 레지스터 유닛에서, 인버터 구조를 갖는 신호 증폭 모듈(107)이 제6 P형 TFT M6의 출력 단자에 추가된다는 것을 도 1로부터 알 수 있다. 신호 증폭 모듈(107)은 제6 P형 TFT M6의 출력 기능을 향상시키기 위해서, 신호 증폭 기능을 갖는 제7 P형 TFT M7과 제8 P형 TFT M8을 제6 P형 TFT M6의 출력 단자에 추가한다.
제7 P형 TFT M7과 제8 P형 TFT M8 각각이, 제6 P형 TFT M6의 출력 기능을 현저하게 향상시키기에 충분한 작은 채널 폭을 갖는 트랜지스터일 수 있다는 것을 주목해야 한다. 제5 P형 TFT M5와 제6 P형 TFT M6 각각의 채널 폭을 증가시킴으로써 제6 P형 TFT M6의 출력 기능을 향상시키는 해결 방법과 비교할 때, 본 개시의 실시 형태에 따른 시프트 레지스터 유닛의 비용은 훨씬 낮다.
상술한 바와 같이 작은 채널 폭이 시프트 레지스터 유닛에 연결된 부하에 따라 좌우되고, 따라서 특정 수치에 의해 표현될 수 없다는 것을 본 분야의 숙련자들은 알 수 있다. 본 개시에 따른 구조는 채널 길이를 감소시킬 수 있는데, 이는 동일한 부하에 있어서, TFT 채널 길이가 상이한 구조를 갖는 시프트 레지스터 유닛과 비교할 때 감소할 수 있다는 것을 의미한다. 즉, 그것은 상대적 결과이고, 임의의 특정 수치로 제한되지 않는다.
물론, 본 개시의 실시 형태에 따른 시프트 레지스터 유닛의 특정 구조가 도 1에 도시되었지만, 본 개시의 원리가 다른 구조들을 갖는 시프트 레지스터 유닛들에 적용될 수 있다는 것을 본 분야의 숙련자들은 알 수 있다. 도 1에 도시된 구조는 단지 예일 뿐이고 본 개시는 이에 제한되지 않는다.
이러한 실시 형태에서, 모든 TFT들은 로우 레벨에서는 턴 온되고 하이 레벨에서는 턴 오프되는 P형 TFT들이다.
도 2는 도 1의 시프트 레지스터 유닛에서 각각의 신호들의 타이밍 순서도이다. 도 2에 도시된 바와 같이, 이러한 실시 형태에 따른 시프트 레지스터 유닛을 구동하기 위해서는, 제1, 제2 및 제3 클럭 신호들은 동일한 주파수를 갖고, 제1 클럭 신호는 입력 신호 STV와 동기하여 인에이블되고, 제2 클럭 신호는 제1 클럭 신호에 대하여 120°의 위상 시프트를 갖고, 제3 클럭 신호는 제2 클럭 신호에 대하여 120°의 위상 시프트를 갖는다. 도 2를 참조하면, 이러한 실시 형태에 따른 시프트 레지스터 유닛의 작동 원리는 하기에 기술될 것이다.
제1 기간(t1)에서, STV와 CLK1은 로우 레벨에 있고 CLK2와 CLK3은 하이 레벨에 있다. 로우 레벨의 신호 STV가 제6 P형 TFT M6의 게이트에 전송되고 제1 커패시터 C1에 저장되도록, CLK1에 의해 제어된 제1 P형 TFT M1이 턴 온된다. 동시에, 하이 레벨의 신호 CLK2가 제6 P형 TFT M6을 통해 출력 노드 Output에 전송되도록, 로우 레벨의 신호는 제6 P형 TFT M6을 턴 온시킨다. 하이 레벨의 신호 VGH가 제5 P형 TFT M5의 게이트에 입력되고 제2 커패시터 C2에 저장되도록, STV에 의해 제어된 제3 P형 TFT M3은 턴 온된다. 이러한 기간에서, 제2 P형 TFT M2, 제4 P형 TFT M4 및 제5 P형 TFT M5는 턴 오프된다.
제2 기간(t2)에서, STV와 CLK1은 하이 레벨로 변경되고, CLK2는 로우 레벨로 변경되고, CLK3은 하이 레벨에 유지된다. 이 경우에, 제1 커패시터 C1에 저장된 제6 P형 TFT M6의 게이트 전위는 제6 P형 TFT M6을 온 상태로 유지한다. 로우 레벨의 신호 CLK2는 제6 P형 TFT M6을 통해 신호 증폭 기능을 갖는 제7 P형 TFT M7과 제8 P형 TFT M8에 전송되어, 이들이 CLK2의 출력 기능을 향상시키고 증폭 신호를 출력 단자 Output에 전송할 수 있도록 한다. 이 시점에서, 제5 P형 TFT M5와 제2 P형 TFT M2가 오프 상태에 유지되도록, 제5 P형 TFT M5의 게이트에서의 하이 레벨의 신호는 제2 커패시터 C2에 저장된다. 이러한 기간에서, 하이 레벨의 신호 CLK1은 제1 P형 TFT M1을 턴 오프시키고, 하이 레벨의 신호 STV는 제3 P형 TFT M3을 턴 오프시키며, 하이 레벨의 신호 CLK3은 제4 P형 TFT M4를 오프 상태로 유지한다.
제3 기간(t3)에서, STV와 CLK1은 하이 레벨에 남아 있고, CLK2는 하이 레벨로 변경되고, CLK3은 로우 레벨로 변경된다. 로우 레벨의 신호 CLK3은 제4 P형 TFT M4를 턴 온시킨다. 로우 레벨 VGL 신호는 제4 P형 TFT M4를 통해 제5 P형 TFT M5의 게이트와 제2 P형 TFT M2의 게이트에 전송되고, 제2 커패시터 C2에 저장된다. 로우 레벨 VGL 신호는 제2 P형 TFT M2를 턴 온시킨다. 제6 P형 TFT M6이 턴 오프되도록, VGH 신호는 제2 P형 TFT M2를 통해 제6 P형 TFT M6의 게이트에 전송되고 그것은 제1 커패시터 C1에 저장된다. 제6 P형 TFT M6이 턴 오프된 후, 제7 P형 TFT M7과 제8 P형 TFT M8은 턴 오프된다. VGH 신호가 제5 P형 TFT M5를 통해 출력 노드 Output에 전송되도록, 로우 레벨 VGL 신호는 제5 P형 TFT M5를 턴 온시킨다. 이러한 기간에서, 하이 레벨의 신호 CLK1은 제1 P형 TFT M1을 턴 오프시키고 하이 레벨의 신호 STV는 제3 P형 TFT M3을 턴 오프시킨다.
제4 기간(t4)에서, CLK1은 STV가 하이 레벨에 남아 있는 동안 로우 레벨로 변경된다. CLK2는 하이 레벨에 남아 있고 CLK3은 하이 레벨로 변경된다. 로우 레벨의 신호 CLK1은 제1 P형 TFT M1을 턴 온시킨다. 제6 P형 TFT M6이 턴 오프되도록 하이 레벨의 신호 STV는 제1 P형 TFT M1을 통해 제6 P형 TFT M6의 게이트에 전송되고 그것은 제1 커패시터 C1에 저장된다. 이 시점에, 제5 P형 TFT M5의 게이트는 이전 기간에서 유지된 VGL 신호에 있다. 따라서, VGH 신호가 출력 노드 Output에 전송되도록, 제5 P형 TFT M5는 온 상태로 남아 있다. 이러한 기간에서, 제2 P형 TFT M2는 온 상태로 남아 있고, 하이 레벨의 신호 STV는 제3 P형 TFT M3을 오프 상태로 유지하고 하이 레벨의 신호 CLK3은 제4 P형 TFT M4를 턴 오프시킨다.
제5 기간(t5)에서, STV는 하이 레벨에 남아 있고, CLK1은 하이 레벨로 변경되며, CLK2는 로우 레벨로 변경되고 CLK3은 하이 레벨에 남아 있다. 이 시점에, 제6 P형 TFT M6의 게이트는 이전 기간에서 유지된 하이 레벨에 있고 제6 P형 TFT M6은 오프 상태에 있다. M5의 게이트는 이전 기간에서 제2 커패시터 C2에 유지된 로우 레벨에 있다. 따라서, 제5 P형 TFT M5는 여전히 온 상태이고 VGH 신호는 여전히 제5 P형 TFT M5를 통해 출력 단자 Output에 전송된다. 이러한 기간에서, 하이 레벨의 신호 CLK1은 제1 P형 TFT M1을 턴 오프시킨다. 제2 P형 TFT M2는 온 상태로 남아 있다. 하이 레벨의 신호 STV는 제3 P형 TFT M3을 오프 상태로 유지하고 하이 레벨의 신호 CLK3은 제4 P형 TFT M4를 턴 오프시킨다.
제6 기간(t6)은 제3 기간과 동일하다.
남아 있는 기간들의 동작은 제4 내지 제6 기간들에서의 것들과 동일하다. 따라서, VGH 신호는 항상 출력 단자 Output에 출력된다.
도 3은 종래의 시프트 레지스터 유닛과 도 1의 시프트 레지스터 유닛의 출력 기능들 사이의 비교를 보여주는 그래프이다. 종래의 시프트 레지스터 유닛과 비교할 때, 이러한 실시 형태에 따른 시프트 레지스터 유닛은 곡선에 있어서의 상승 및 하강 기능들을 현저하게 향상시켰다는 것을 도 3으로부터 알 수 있다. 한편, 이러한 실시 형태에 따른 시프트 레지스터 유닛은 설계 공간을 작게 차지하고 구현 비용이 낮다.
제2 실시 형태
본 개시의 제2 예시적 실시 형태에서, 또 다른 시프트 레지스터 유닛이 제공된다. 이러한 시프트 레지스터 유닛은, 시프트 레지스터 유닛 내의 모든 트랜지스터들이 N형 TFT들이라는 점에서 제1 실시 형태의 시프트 레지스터 유닛과는 다르다.
이러한 실시 형태에서, 도 1에 도시된 시프트 레지스터 유닛 내의 각각의 신호들의 하이/로우 레벨들이 반전되고, 전원의 포지티브 전압 VGH와 네가티브 전압 VGL의 위치들이 교환된다.
제3 실시 형태
본 개시의 제3 예시적 실시 형태에서, 캐스케이드형 시프트 레지스터가 제공된다. 시프트 레지스터는 제1 또는 제2 실시 형태에 따른 n개의 캐스케이드형 시프트 레지스터 유닛들을 포함하며, 여기서 n>=2이다. 도 4는 시프트 레지스터의 일부만을 즉, 4개의 시프트 레지스터 유닛들을 도시한다.
도 4를 참조하면, 전원의 포지티브 전압 VGH와 네가티브 전압 VGL은 각각의 시프트 레지스터 유닛에 제공된다. 각각의 시프트 레지스터 유닛의 출력 단자 Output은 그것의 다음 스테이지에 있는 시프트 레지스터 유닛의 입력 신호 단자 STV에 연결된다.
도 4에 도시된 바와 같이, 시프트 레지스터에서, 3개의 연속적인 시프트 레지스터 유닛들 즉, 연속적인 스테이지들 i, i+1 및 i+3에 있는 시프트 레지스터 유닛들에 대한 클럭 신호들은 다음과 같은 관계들을 충족시킨다.
(1) 스테이지 i에 있는 시프트 레지스터 유닛에 있어서는, 제1 클럭 신호 입력 단자에서 입력된 클럭 신호는 CLK1이고, 제2 클럭 신호 입력 단자에서 입력된 클럭 신호는 CLK2이고, 제3 클럭 신호 입력 단자에서 입력된 클럭 신호는 CLK3이다.
(2) 스테이지 i+1에 있는 시프트 레지스터 유닛에 있어서, 제1 클럭 신호 입력 단자에서 입력된 클럭 신호는 CLK2이고, 제2 클럭 신호 입력 단자에서 입력된 클럭 신호는 CLK3이고, 제3 클럭 신호 입력 단자에서 입력된 클럭 신호는 CLK1이다.
(3) 스테이지 i+2에 있는 시프트 레지스터 유닛에 있어서, 제1 클럭 신호 입력 단자에서 입력된 클럭 신호는 CLK3이고, 제2 클럭 신호 입력 단자에서 입력된 클럭 신호는 CLK1이고, 제3 클럭 신호 입력 단자에서 입력된 클럭 신호는 CLK2이다.
도 4에 도시된 바와 같이, 스테이지 i+3에 있는 시프트 레지스터 유닛에 있어서, 입력된 클럭 신호들이 스테이지 i에 있는 시프트 레지스터 유닛에 대한 것들과 동일하고, 즉, 제1 클럭 신호 입력 단자에서 입력된 클럭 신호가 CLK1이고, 제2 클럭 신호 입력 단자에서 입력된 클럭 신호가 CLK2이고, 제3 클럭 신호 입력 단자에서 입력된 클럭 신호가 CLK3이고, 기타 등등이라는 것을 본 분야의 숙련자들은 알 수 있다.
i는 1 이상의 정수이고, i+2<=n이라는 점에 유념해야 한다.
도 5를 참조하면, 시프트 레지스터에서, 각각의 시프트 레지스터 유닛의 출력 신호에서의 하이 레벨의 신호의 타이밍은 그 이전 스테이지에 있는 시프트 레지스터 유닛의 것과 비교할 때 지연된다.
클럭 신호들이 상기 규칙을 따르는 한, 캐스케이드형 시프트 레지스터 유닛들의 수는 원하는 대로 설계될 수 있고 3 이상의 임의의 수일 수 있다는 것이 본 분야의 숙련자에 의해 이해될 수 있다.
제4 실시 형태
본 개시의 제4 예시적 실시 형태에서, 게이트 드라이버 회로가 제공된다. 게이트 드라이버 회로는 본 개시의 제3 실시 형태에 따른 시프트 레지스터를 포함한다. 게이트 드라이버 회로 내의 시프트 레지스터 이외의 구성 요소들은 종래의 게이트 드라이버 회로에 사용된 것들일 수 있고, 그의 상세는 생략될 것이다.
제5 실시 형태
본 개시의 제5 예시적 실시 형태에서, 디스플레이 장치가 제공된다. 디스플레이 장치는 본 개시의 제4 실시 형태에 따른 게이트 드라이버 회로를 포함한다. 디스플레이 장치 내의 게이트 드라이버 회로 이외의 구성 요소들은 종래의 디스플레이 장치에 사용된 것들일 수 있고, 그의 상세는 생략될 것이다.
지금까지, 본 개시의 5개의 실시 형태들이 도면들을 참조하여 설명되었다. 상기 설명으로부터, 본 개시에 따라 시프트 레지스터 유닛과, 이 시프트 레지스터 유닛이 적용될 수 있는 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치는 본 분야의 숙련자에게 명백한 것으로 판단된다.
또한, 상술한 바와 같이 각각의 구성 요소들과 방법의 정의들은 실시 형태들에서 언급된 특정 구조들, 형상들 또는 방식들로 제한되지 않는다. 본 분야의 숙련자에 의해 원하는 대로 변형들과 대체들이 이루어질 수 있다.
요약하면, 본 개시에 따른 시프트 레지스터 유닛에서는, 2개의 작은 트랜지스터들이 인버터 구조를 형성하기 위해 종래의 시프트 레지스터 유닛에 추가된다. 이런 방식으로, 출력 기능은 높은 부하의 경우에 현저하게 향상될 수 있다. 종래의 구조와 비교할 때, 곡선에 있어서의 상승 및 하강 기능들 모두가 매우 향상될 수 있다. 그와 같은 시프트 레지스터 유닛에 의하면, 그에 상응하여 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치의 성능들은 대응하는 종래의 장치들의 것들과 비교할 때 향상될 수 있다. 한편, 구현 비용은 상대적으로 낮고, 비용이 그다지 증가하지 않는다.
본 개시의 목적들, 해결 방법 및 유리한 효과들이 상기 실시 형태들과 관련하여 상세히 설명되었지만, 이러한 실시 형태들이 본 개시의 범위를 제한하는 것보다는 오히려, 단지 예시적이라는 것에 주목해야 한다. 본 개시의 사상과 원리로부터 벗어나지 않고 이루어질 수 있는 임의의 변형들, 등가의 대체들과 개선들은 본 개시의 범위에 포함되는 것이다.

Claims (13)

  1. 시프트 레지스터 유닛으로서,
    제1 클럭 신호 입력 단자에서 입력된 제1 클럭 신호에 응답하여 입력 신호(STV)를 제1 노드(A)에 제공하도록 적응된 입력 모듈(101);
    상기 입력 신호(STV)에 응답하여 전원의 포지티브 전압(VGH)을 제3 노드(C)에 제공하도록 적응된 풀-업 모듈(102);
    제3 클럭 신호 입력 단자에서 입력된 제3 클럭 신호에 응답하여 상기 전원의 네가티브 전압(VGL)을 상기 제3 노드(C)에 제공하도록 적응된 풀-다운 모듈(103);
    상기 제3 노드(C)에서의 신호에 응답하여 상기 전원의 포지티브 전압(VGH)을 상기 제1 노드(A)에 제공하도록 적응된 리셋 모듈(104);
    상기 제3 노드(C)에서의 신호에 응답하여 상기 시프트 레지스터 유닛의 출력 노드(Output)에 상기 전원의 포지티브 전압(VGH)을 제공하도록 적응된 제1 출력 모듈(105) - 상기 전원의 포지티브 전압(VGH)과 상기 제3 노드(C) 사이에 제2 커패시터(C2)가 제공됨 -;
    상기 제1 노드(A)에서의 신호에 응답하여 제4 노드(D)에 제2 클럭 신호 단자에서 입력된 제2 클럭 신호를 제공하도록 적응된 제2 출력 모듈(106) - 상기 제4 노드(D)와 상기 제1 노드(A) 사이에 제1 커패시터(C1)가 제공됨 -; 및
    상기 제4 노드(D)와 상기 시프트 레지스터 유닛의 출력 노드(Output)와의 사이에 제공되고 상기 시프트 레지스터 유닛의 출력 노드(Output)에 출력하기 위해 상기 제4 노드(D)에서의 신호를 증폭하도록 적응된 신호 증폭 모듈(107)을 포함하는, 시프트 레지스터 유닛.
  2. 제1항에 있어서, 상기 신호 증폭 모듈은 인버터 구조를 갖도록 형성되고, 상기 인버터 구조는,
    게이트와 드레인 둘 다 상기 제4 노드(D)에 연결된 제7 P형 박막 트랜지스터(TFT)(M7); 및
    상기 제7 P형 TFT(M7)의 소스에 연결된 게이트, 상기 제4 노드(D)에 연결된 소스 및 상기 시프트 레지스터 유닛의 출력 노드(Output)에 연결된 드레인을 갖는 제8 P형 TFT(M8)를 포함하는, 시프트 레지스터 유닛.
  3. 제1항에 있어서, 상기 풀-업 모듈은,
    상기 입력 신호(STV)를 수신하기 위해 연결된 게이트, 상기 전원의 포지티브 전압(VGH)에 연결된 소스 및 상기 제3 노드(C)에 연결된 드레인을 갖는 제3 P형 TFT(M3)를 포함하는, 시프트 레지스터 유닛.
  4. 제1항에 있어서, 상기 풀-다운 모듈은,
    상기 제3 클럭 신호 입력 단자에 연결된 게이트, 상기 전원의 네가티브 전압(VGL)에 연결된 드레인 및 상기 제3 노드(C)에 연결된 소스를 갖는 제4 P형 TFT(M4)를 포함하는, 시프트 레지스터 유닛.
  5. 제1항에 있어서, 상기 리셋 모듈은,
    상기 제3 노드(C)에 연결된 게이트, 상기 전원의 포지티브 전압(VGH)에 연결된 소스 및 상기 제1 노드(A)에 연결된 드레인을 갖는 제2 P형 TFT(M2)를 포함하는, 시프트 레지스터 유닛.
  6. 제1항에 있어서, 상기 제1 출력 모듈은,
    상기 제3 노드(C)에 연결된 게이트, 상기 전원의 포지티브 전압(VGH)에 연결된 소스 및 상기 시프트 레지스터 유닛의 출력 노드(Output)에 연결된 드레인을 갖는 제5 P형 TFT(M5)를 포함하는, 시프트 레지스터 유닛.
  7. 제1항에 있어서, 상기 제2 출력 모듈은,
    상기 제1 노드(A)에 연결된 게이트, 상기 제2 클럭 신호 입력 단자에 연결된 드레인 및 상기 제4 노드(D)에 연결된 소스를 갖는 제6 P형 TFT(M6)를 포함하는, 시프트 레지스터 유닛.
  8. 제1항에 있어서, 상기 제1, 제2 및 제3 클럭 신호들은 동일한 주파수를 갖고, 상기 제1 클럭 신호는 상기 입력 신호(STV)와 동기하여 인에이블되고, 상기 제2 클럭 신호는 상기 제1 클럭 신호에 대하여 120°의 위상 시프트를 갖고, 상기 제3 클럭 신호는 상기 제2 클럭 신호에 대하여 120°의 위상 시프트를 갖는, 시프트 레지스터 유닛.
  9. 시프트 레지스터로서,
    제1항 내지 제8항 중 어느 한 항의 시프트 레지스터 유닛들의 n개의 스테이지들
    을 포함하며,
    n≥2이고, 각각의 시프트 레지스터 유닛의 출력 포트(Output)로부터 출력된 신호가 다음 스테이지에 있는 상기 시프트 레지스터 유닛의 입력 신호(STV)로서의 역할을 하는, 시프트 레지스터.
  10. 제9항에 있어서,
    n≥3이고, 연속적인 스테이지들 i, i+1 및 i+2에 있는 상기 시프트 레지스터 유닛들에 대한 상기 클럭 신호들은,
    제1 클럭 신호(CLK1)가 스테이지 i에 있는 상기 시프트 레지스터 유닛의 제1 클럭 신호 입력 단자, 스테이지 i+1에 있는 상기 시프트 레지스터 유닛의 제3 클럭 신호 입력 단자 및 스테이지 i+2에 있는 상기 시프트 레지스터 유닛의 제2 클럭 신호 입력 단자에 동시에 입력되는 것;
    제2 클럭 신호(CLK2)가 스테이지 i에 있는 상기 시프트 레지스터 유닛의 제2 클럭 신호 입력 단자, 스테이지 i+1에 있는 상기 시프트 레지스터 유닛의 제1 클럭 신호 입력 단자 및 스테이지 i+2에 있는 상기 시프트 레지스터 유닛의 제3 클럭 신호 입력 단자에 동시에 입력되는 것;
    제3 클럭 신호(CLK3)가 스테이지 i에 있는 상기 시프트 레지스터 유닛의 제3 클럭 신호 입력 단자, 스테이지 i+1에 있는 상기 시프트 레지스터 유닛의 제2 클럭 신호 입력 단자 및 스테이지 i+2에 있는 상기 시프트 레지스터 유닛의 제1 클럭 신호 입력 단자에 동시에 입력되는 것
    을 충족시키고,
    i는 1 이상의 정수이고, i+2≤n인, 시프트 레지스터.
  11. 게이트 드라이버 회로로서,
    제9항의 상기 시프트 레지스터를 포함하는, 게이트 드라이버 회로.
  12. 디스플레이 장치로서,
    제11항의 상기 게이트 드라이버 회로를 포함하는, 디스플레이 장치.
  13. 게이트 드라이버 회로로서,
    제10항의 상기 시프트 레지스터를 포함하는, 게이트 드라이버 회로.
KR1020157025365A 2014-09-28 2015-02-03 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치 KR101692178B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410509811.4 2014-09-28
CN201410509811.4A CN104282279B (zh) 2014-09-28 2014-09-28 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
PCT/CN2015/072166 WO2016045294A1 (zh) 2014-09-28 2015-02-03 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
KR20160051675A KR20160051675A (ko) 2016-05-11
KR101692178B1 true KR101692178B1 (ko) 2017-01-17

Family

ID=52257106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157025365A KR101692178B1 (ko) 2014-09-28 2015-02-03 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치

Country Status (6)

Country Link
US (1) US9898958B2 (ko)
EP (1) EP3200182B1 (ko)
JP (1) JP6454420B2 (ko)
KR (1) KR101692178B1 (ko)
CN (1) CN104282279B (ko)
WO (1) WO2016045294A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282279B (zh) * 2014-09-28 2016-09-28 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104835442B (zh) * 2015-05-28 2017-09-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104851382B (zh) * 2015-05-29 2017-08-29 京东方科技集团股份有限公司 一种移位寄存器单元、移位寄存器和显示装置
CN105448261B (zh) * 2015-12-31 2018-05-18 深圳市华星光电技术有限公司 液晶显示器
CN106057143A (zh) * 2016-05-30 2016-10-26 京东方科技集团股份有限公司 移位寄存器及其操作方法、栅极驱动电路和显示装置
CN106531041B (zh) * 2016-12-29 2019-01-22 深圳市华星光电技术有限公司 Oled驱动薄膜晶体管的k值侦测方法
CN108288439B (zh) * 2017-01-10 2020-06-30 陈扬证 显示装置
CN106847221A (zh) 2017-03-20 2017-06-13 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路以及驱动方法
CN109243351B (zh) 2017-07-10 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107978276B (zh) * 2018-01-19 2019-08-23 昆山国显光电有限公司 级电路、扫描驱动器及显示装置
CN108320693B (zh) * 2018-02-27 2022-04-19 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、阵列基板及显示装置
KR102522804B1 (ko) * 2018-10-12 2023-04-19 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치
CN109961746B (zh) * 2019-05-06 2020-09-08 深圳市华星光电半导体显示技术有限公司 用于显示屏的驱动电路
US10891902B2 (en) 2019-05-06 2021-01-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit of display device
CN110322843B (zh) * 2019-07-23 2020-08-11 深圳市华星光电半导体显示技术有限公司 一种goa单元、goa电路及显示面板
KR102291634B1 (ko) * 2020-10-14 2021-08-18 김태현 프로그레시브 스캔 및 인터레이스드 스캔의 선택적 구동이 가능한 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101568954A (zh) 2007-01-31 2009-10-28 夏普株式会社 显示装置
CN102629463A (zh) 2012-03-29 2012-08-08 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3997674B2 (ja) * 1999-12-09 2007-10-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP3775393B2 (ja) * 2003-03-10 2006-05-17 セイコーエプソン株式会社 薄膜トランジスタ回路、及び液晶表示装置
JP2006106320A (ja) 2004-10-05 2006-04-20 Alps Electric Co Ltd 液晶表示装置の駆動回路
KR101437086B1 (ko) * 2006-01-07 2014-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기
KR100796137B1 (ko) * 2006-09-12 2008-01-21 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
WO2009034750A1 (ja) * 2007-09-12 2009-03-19 Sharp Kabushiki Kaisha シフトレジスタ
JP2009188749A (ja) * 2008-02-06 2009-08-20 Sony Corp インバータ回路、シフトレジスタ回路、否定論理和回路、否定論理積回路
CN101939791A (zh) 2008-02-19 2011-01-05 夏普株式会社 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法
KR20100006063A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 게이트 드라이버 및 이를 갖는 표시장치
WO2010061657A1 (ja) * 2008-11-28 2010-06-03 シャープ株式会社 走査信号線駆動回路、シフトレジスタ、および表示装置
KR20100083370A (ko) * 2009-01-13 2010-07-22 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
CN102012591B (zh) * 2009-09-04 2012-05-30 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
US20130069930A1 (en) 2010-03-15 2013-03-21 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit, and display device
KR101760102B1 (ko) * 2010-07-19 2017-07-21 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
TWI445310B (zh) * 2010-12-27 2014-07-11 Au Optronics Corp 移位暫存器
US9443608B2 (en) * 2012-04-25 2016-09-13 Joled Inc. Shift register having multiple output units connected in cascade as display device scan line driving circuit
KR101991874B1 (ko) * 2012-11-28 2019-06-21 엘지디스플레이 주식회사 쉬프트 레지스터와 이의 구동방법
CN103035218B (zh) * 2012-12-14 2016-02-03 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN103761937B (zh) 2014-01-27 2017-01-11 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN104282279B (zh) 2014-09-28 2016-09-28 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101568954A (zh) 2007-01-31 2009-10-28 夏普株式会社 显示装置
US20100066922A1 (en) 2007-01-31 2010-03-18 Kouji Kumada Display device
CN102629463A (zh) 2012-03-29 2012-08-08 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件

Also Published As

Publication number Publication date
JP2017535908A (ja) 2017-11-30
US9898958B2 (en) 2018-02-20
EP3200182A1 (en) 2017-08-02
CN104282279A (zh) 2015-01-14
CN104282279B (zh) 2016-09-28
KR20160051675A (ko) 2016-05-11
US20160253950A1 (en) 2016-09-01
EP3200182A4 (en) 2018-05-02
WO2016045294A1 (zh) 2016-03-31
EP3200182B1 (en) 2019-09-11
JP6454420B2 (ja) 2019-01-16

Similar Documents

Publication Publication Date Title
KR101692178B1 (ko) 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
US10685616B2 (en) Shift register circuit, method for driving the same, gate drive circuit, and display panel
US10950196B2 (en) Shift register, method for driving the same, gate driving circuit, and display device
US10311795B2 (en) Shift register unit, gate driver circuit and display device
US10497454B2 (en) Shift register, operation method thereof, gate driving circuit and display device
US9293223B2 (en) Shift register unit, gate driving circuit and display device
US10706758B2 (en) Shift register unit, driving method thereof and display device
US9721674B2 (en) GOA unit and method for driving the same, GOA circuit and display device
US9478310B2 (en) Shift register unit, gate driving circuit and method, display apparatus
CN104821159B (zh) 一种栅极驱动电路、显示面板及触控显示装置
EP3217387A1 (en) Shift register unit, gate driving circuit and display device
CN105788508B (zh) 一种栅极驱动电路及显示面板
CN107093414B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US10535414B2 (en) Shift register element, method for driving the same, and display device
US10580375B2 (en) Gate drive circuit
US10403210B2 (en) Shift register and driving method, driving circuit, array substrate and display device
WO2018228042A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
US20240221794A1 (en) Shift register unit, driving method thereof, and device
CN106847159B (zh) 一种移位寄存器、栅极驱动电路及显示面板
US9559696B2 (en) Gate driver and related circuit buffer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant