CN106847159B - 一种移位寄存器、栅极驱动电路及显示面板 - Google Patents
一种移位寄存器、栅极驱动电路及显示面板 Download PDFInfo
- Publication number
- CN106847159B CN106847159B CN201710202483.7A CN201710202483A CN106847159B CN 106847159 B CN106847159 B CN 106847159B CN 201710202483 A CN201710202483 A CN 201710202483A CN 106847159 B CN106847159 B CN 106847159B
- Authority
- CN
- China
- Prior art keywords
- node
- output
- signal
- control
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000012423 maintenance Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 27
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 27
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 21
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 21
- 238000010586 diagram Methods 0.000 description 10
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明公开了一种移位寄存器、栅极驱动电路及显示面板，该移位寄存器通过输入模块、第一控制模块、第二控制模块和输出模块，可以实现向栅线输出正常的扫描信号，且该移位寄存器的电路结构相对于现有技术的移位寄存器省去了反相器的结构，电路结构简单且有助于改善信号失真的问题；另外本发明的移位寄存器中输出模块在第二节点和第三节点的控制下，在不同时间段分别输出第一电源信号和第二电源信号，可以防止第一电源信号与第二电源信号之间出现短路电流而导致发生竞争的现象。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路及显示面板。
背景技术
目前，显示技术被广泛应用于电视、手机以及公共信息的显示，用于显示画面的平板显示器因其超薄节能的优点而被大力推广，而在多数的平板显示器中都需要采用栅极集成驱动电路来输出栅极扫描信号控制显示面板实现逐行扫描的功能，使得输入到显示面板的图像数据能够实时刷新，从而实现动态显示。栅极集成驱动电路包括级联的且与栅线一一对应的多个移位寄存器单元，且通过移位寄存器单元来向对应的栅线输入扫描信号，从而实现栅极驱动的功能，这样可以省去单独制作栅极驱动芯片，不但可以降低平板显示器的制作成本，还能缩短其制作周期。
现有技术中的移位寄存器电路如图1所示，其主要包括：由晶体管M1～M12和电容C1～C3构成的移位寄存器单元1和反相器单元2；由于移位寄存器单元1输出的扫描信号需要经过反相器单元进行反向处理后再输入到栅线，而随着使用时间的增长，其扫描信号会出现失真现象；并且搭建移位寄存器单元和反相器单元两部分的电路结构所需要的晶体管数目较多，电路结构比较复杂，搭建该电路需要占用显示面板上较大的边框区域，不利于实现显示面板的窄边框设计；另外，如图2所示，其为图1所示移位寄存器单元的工作时序图。其中，在T1阶段，晶体管M1和M2导通，进而导致晶体管M4和M5导通，使得输出端next输出高电平信号；在T2阶段，由于信号端CK2变为低电平，晶体管M4保持上一阶段的导通状态，使得输出端next输出低电平信号，而当输出端next为低电平时，反馈给晶体管M3，从而使得晶体管M3导通，再将高电平信号VGH输出到晶体管M5的栅极使其关闭，但在晶体管M3没导通之前，晶体管M4和M5管都是导通的，使得在高电平信号VGH和低电平信号CK2之间形成短路电流，发生竞争的现象而产生大电流，而此大电流易造成电路中的晶体管发生损坏。
因此，如何简化移位寄存器的电路结构，且改善电路输出信号失真及电路内部存在竞争的现象，是本领域技术人员亟待解决的技术问题。
发明内容
本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，用以解决现有技术中存在的移位寄存器的电路结构较复杂，电路输出信号失真及电路内部存在竞争现象的问题。
本发明实施例提供了一种移位寄存器，包括：输入模块、第一控制模块、第二控制模块和输出模块；其中，
所述输入模块的第一控制端用于输入第一时钟信号，所述输入模块的第二控制端用于输入第二时钟信号，所述输入模块的第三控制端与第一节点相连，所述输入模块的第一输入端用于输入第一电源信号，所述输入模块的第二输入端与信号输入端相连，所述输入模块的输出端与第二节点相连；所述输入模块用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点；
所述第一控制模块的第一控制端和第一输入端用于输入所述第一时钟信号，所述第一控制模块的第二控制端与所述信号输入端相连，所述第一控制模块的第三控制端与所述输出模块的输出端相连，所述第一控制模块的第二输入端用于输入第二电源信号，所述第一控制模块的输出端与所述第一节点相连；所述第一控制模块用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点，在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点；
所述第二控制模块的第一控制端与所述第一节点相连，所述第二控制模块的第二控制端和第一输入端用于输入所述第二时钟信号，所述第二控制模块的第三控制端与所述第二节点相连，所述第二控制模块的第二输入端用于输入所述第一电源信号，所述第二控制模块的输出端与第三节点相连；所述第二控制模块用于在所述第一节点和所述第二时钟信号的控制下，将所述第二时钟信号输出到所述第三节点，在所述第二节点的控制下，将所述第一电源信号输出到所述第三节点；
所述输出模块的第一控制端与所述第三节点相连，所述输出模块的第二控制端与所述第二节点相连，所述输出模块的第一输入端用于输入所述第一电源信号，所述输出模块的第二输入端用于输入所述第二电源信号，所述输出模块的输出端用于向对应的栅线输入扫描信号；所述输出模块用于在所述第三节点的控制下，将所述第一电源信号通过所述输出端输出，在所述第二节点的控制下，将所述第二电源信号通过所述输出端输出。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述输入模块，包括：第一输入单元和第二输入单元；其中，
所述第一输入单元的控制端用于输入所述第一时钟信号，所述第一输入单元的输入端与所述信号输入端相连，所述第一输入单元的输出端与所述第二节点相连；所述第一输入单元用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；
所述第二输入单元的第一控制端用于输入所述第二时钟信号，所述第二输入单元的第二控制端与所述第一节点相连，所述第二输入单元的输入端用于输入所述第一电源信号，所述第二输入单元的输出端与所述第二节点相连；所述第二输入单元用于在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第一输入单元，包括：第一开关晶体管；
所述第一开关晶体管的栅极用于输入所述第一时钟信号，源极与所述信号输入端相连，漏极与所述第二节点相连。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第二输入单元，包括：第二开关晶体管和第三开关晶体管；其中，
所述第二开关晶体管的栅极用于输入所述第二时钟信号，源极与所述第三开关晶体管的漏极相连，漏极与所述第二节点相连；
所述第三开关晶体管的栅极与所述第一节点相连，源极用于输入所述第一电源信号。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第一控制模块，包括：第一子单元和第二子单元；其中，
所述第一子单元的控制端用于输入所述第一时钟信号，所述第一子单元的输入端用于输入所述第二电源信号，所述第一子单元的输出端与所述第一节点相连；所述第一子单元用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点；
所述第二子单元的第一控制端与所述信号输入端相连，所述第二子单元的第二控制端与所述输出模块的输出端相连，所述第二子单元的输入端用于输入所述第一时钟信号，所述第二子单元的输出端与所述第一节点相连；所述第二子单元用于在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第一子单元，包括：第四开关晶体管；
所述第四开关晶体管的栅极用于输入所述第一时钟信号，源极用于输入所述第二电源信号，漏极与所述第一节点相连。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第二子单元，包括：第五开关晶体管和第六开关晶体管；其中，
所述第五开关晶体管的栅极与所述信号输入端相连，源极用于输入所述第一时钟信号，漏极与所述第六开关晶体管的源极相连；
所述第六开关晶体管的栅极与所述输出模块的输出端相连，漏极与所述第一节点相连。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第二控制模块，包括：第三子单元和第四子单元；其中，
所述第三子单元的第一控制端与所述第一节点相连，所述第三子单元的第二控制端和输入端用于输入所述第二时钟信号，所述第三子单元的输出端与所述第三节点相连；所述第三子单元用于在所述第一节点和所述第二时钟信号的控制下，将所述第二时钟信号输出到所述第三节点；
所述第四子单元的控制端与所述第二节点相连，所述第四子单元的输入端用于输入所述第一电源信号，所述第四子单元的输出端与所述第三节点相连；所述第四子单元用于在所述第二节点的控制下，将所述第一电源信号输出到所述第三节点。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第三子单元，包括：第七开关晶体管、第八开关晶体管和第一电容；其中，
所述第七开关晶体管的栅极与所述第一节点相连，源极用于输入所述第二时钟信号，漏极与所述第八开关晶体管的源极相连；
所述第八开关晶体管的栅极用于输入所述第二时钟信号，漏极与所述第三节点相连；
所述第一电容连接于所述第一节点和所述第七开关晶体管的漏极之间。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第四子单元，包括：第九开关晶体管；
所述第九开关晶体管的栅极与所述第二节点相连，源极用于输入所述第一电源信号，漏极与所述第三节点相连。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述输出模块，包括：第一输出单元和第二输出单元；其中，
所述第一输出单元的控制端与所述第三节点相连，所述第一输出单元的输入端用于输入所述第一电源信号，所述第一输出单元的输出端用于向对应的栅线输入扫描信号；所述第一输出单元用于在所述第三节点的控制下，将所述第一电源信号通过所述输出端输出；
所述第二输出单元的控制端与所述第二节点相连，所述第二输出单元的输入端用于输入所述第二电源信号，所述第二输出单元的输出端用于向对应的栅线输入扫描信号；所述第二输出单元用于在所述第二节点的控制下，将所述第二电源信号通过所述输出端输出。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第一输出单元，包括：第十开关晶体管和第二电容；其中，
所述第十开关晶体管的栅极与所述第三节点相连，源极用于输入所述第一电源信号，漏极用于输出所述第一电源信号；
所述第二电容的一端用于输入所述第一电源信号，另一端与所述第三节点相连。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第二输出单元，包括：第十一开关晶体管；
所述第十一开关晶体管的栅极与所述第二节点相连，源极用于输入所述第二电源信号，漏极用于输出所述第二电源信号。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，还包括：维持模块；
所述维持模块的一端用于输入所述第二时钟信号，另一端与所述第二节点相连；所述维持模块用于通过所述第二时钟信号维持所述第二节点的电位。
在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述维持模块，包括：第三电容；
所述第三电容的一端用于输入所述第二时钟信号，另一端与所述第二节点相连。
本发明实施例提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述移位寄存器，除最后一级移位寄存器之外，其余每级移位寄存器的输出模块的输出端均向与其相邻的下一级移位寄存器的信号输入端输入触发信号。
本发明实施例提供了一种显示面板，包括本发明实施例提供的上述栅极驱动电路。
本发明实施例的有益效果包括：
本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，该移位寄存器包括：输入模块、第一控制模块、第二控制模块和输出模块；其中，输入模块用于在第一时钟信号的控制下，将信号输入端的信号输出到第二节点；在第二时钟信号和第一节点的控制下，将第一电源信号输出到第二节点；第一控制模块用于在第一时钟信号的控制下，将第二电源信号输出到第一节点，在输出模块的输出端和信号输入端的控制下，将第一时钟信号输出到第一节点；第二控制模块用于在第一节点和第二时钟信号的控制下，将第二时钟信号输出到第三节点，在第二节点的控制下，将第一电源信号输出到第三节点；输出模块用于在第三节点的控制下，将第一电源信号通过输出端输出，在第二节点的控制下，将第二电源信号通过输出端输出。
这样，本发明实施例提供的上述移位寄存器通过输入模块、第一控制模块、第二控制模块和输出模块，可以实现向栅线输出正常的扫描信号，且该移位寄存器的电路结构相对于现有技术的移位寄存器省去了反相器的结构，电路结构简单且有助于改善信号失真的问题；另外本发明的移位寄存器中输出模块在第二节点和第三节点的控制下，在不同时间段分别输出第一电源信号和第二电源信号，可以防止第一电源信号与第二电源信号之间出现短路电流而导致发生竞争的现象。
附图说明
图1为现有技术中移位寄存器的电路结构示意图；
图2为现有技术中移位寄存器的工作时序示意图；
图3为本发明实施例提供的移位寄存器的结构示意图；
图4为本发明实施例提供的移位寄存器的具体结构示意图；
图5为本发明实施例提供的移位寄存器的工作时序图；
图6为本发明实施例提供的栅极驱动电路的结构示意图；
图7为本发明实施例提供的显示面板的结构示意图；
图8为本发明实施例提供的手机产品示意图。
具体实施方式
下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路及显示面板的具体实施方式进行详细的说明。
本发明实施例提供了一种移位寄存器，如图3所示，可以包括：输入模块01、第一控制模块02、第二控制模块03和输出模块04；其中，
输入模块01的第一控制端用于输入第一时钟信号CLK1，输入模块01的第二控制端用于输入第二时钟信号CLK2，输入模块01的第三控制端与第一节点P1相连，输入模块01的第一输入端用于输入第一电源信号VGH，输入模块01的第二输入端与信号输入端Input相连，输入模块01的输出端与第二节点P2相连；输入模块01用于在第一时钟信号CLK1的控制下，将信号输入端Input的信号输出到第二节点P2；在第二时钟信号CLK2和第一节点P1的控制下，将第一电源信号VGH输出到第二节点P2；
第一控制模块02的第一控制端和第一输入端用于输入第一时钟信号CLK1，第一控制模块02的第二控制端与信号输入端Input相连，第一控制模块02的第三控制端与输出模块04的输出端Out相连，第一控制模块02的第二输入端用于输入第二电源信号VGL，第一控制模块02的输出端与第一节点P1相连；第一控制模块02用于在第一时钟信号CLK1的控制下，将第二电源信号VGL输出到第一节点P1，在输出模块04的输出端Out和信号输入端Input的控制下，将第一时钟信号CLK1输出到第一节点P1；
第二控制模块03的第一控制端与第一节点P1相连，第二控制模块03的第二控制端和第一输入端用于输入第二时钟信号CLK2，第二控制模块03的第三控制端与第二节点P2相连，第二控制模块03的第二输入端用于输入第一电源信号VGH，第二控制模块03的输出端与第三节点P3相连；第二控制模块03用于在第一节点P1和第二时钟信号CLK2的控制下，将第二时钟信号CLK2输出到第三节点P3，在第二节点P2的控制下，将第一电源信号VGH输出到第三节点P3；
输出模块04的第一控制端与第三节点P3相连，输出模块04的第二控制端与第二节点P2相连，输出模块04的第一输入端用于输入第一电源信号VGH，输出模块04的第二输入端用于输入第二电源信号VGL，输出模块04的输出端Out用于向对应的栅线输入扫描信号；输出模块04用于在第三节点P3的控制下，将第一电源信号VGH通过输出端Out输出，在第二节点P2的控制下，将第二电源信号VGL通过输出端Out输出。
本发明实施例提供的上述移位寄存器，可以通过输入模块、第一控制模块、第二控制模块和输出模块，实现向栅线输出正常的扫描信号，同时该移位寄存器的电路结构相对于现有技术的移位寄存器省去了反相器的结构，电路结构比较简且有助于改善信号失真的问题；另外本发明实施提供的移位寄存器中输出模块在第二节点和第三节点的分别控制下，在不同时间段分别输出第一电源信号和第二电源信号，可以防止第一电源信号与第二电源信号之间出现短路电流而导致发生竞争的现象。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，输入模块01可以包括：第一输入单元011和第二输入单元012；其中，第一输入单元011的控制端用于输入第一时钟信号CLK1，第一输入单元011的输入端与信号输入端Input相连，第一输入单元011的输出端与第二节点P2相连；第一输入单元011用于在第一时钟信号CLK1的控制下，将信号输入端Input的信号输出到第二节点P2；第二输入单元012的第一控制端用于输入第二时钟信号CLK2，第二输入单元012的第二控制端与第一节点P1相连，第二输入单元012的输入端用于输入第一电源信号VGH，第二输入单元012的输出端与第二节点P2相连；第二输入单元012用于在第二时钟信号CLK2和第一节点P1的控制下，将第一电源信号VGH输出到第二节点P2。
具体地，本发明实施例提供的上述移位寄存器中，第一输入单元可以在第一时钟信号CLK1的控制下，将信号输入端Input的信号输出到第二节点P2；第二输入单元可以在第二时钟信号CLK2和第一节点P1的控制下，将第一电源信号VGH输出到第二节点P2，从而通过第一输入单元和第二输入单元可以在不同时间段将不同的信号输入到第二节点，以达到控制第二节点的电位的目的。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，第一输入单元011包括：第一开关晶体管T1；第一开关晶体管T1的栅极用于输入第一时钟信号CLK1，源极与信号输入端Input相连，漏极与第二节点P2相连。具体地，第一开关晶体管可以在第一时钟信号的控制下导通，导通的第一开关晶体管可以将信号输入端的信号输出到第二节点。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，第二输入单元012包括：第二开关晶体管T2和第三开关晶体管T3；其中，第二开关晶体管T2的栅极用于输入第二时钟信号CLK2，源极与第三开关晶体管T3的漏极相连，漏极与第二节点P2相连；第三开关晶体管T3的栅极与第一节点P1相连，源极用于输入第一电源信号VGH。具体地，第三开关晶体管可以在第一节点的控制下导通，导通的第三开关晶体管可以将第一电源信号输出到第二开关晶体管的源极；第二开关晶体管可以在第二时钟信号的控制下导通，导通的第二开关晶体管可以将第三开关晶体管的漏极输出的信号输出到第二节点。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，第一控制模块02包括：第一子单元021和第二子单元022；其中，第一子单元021的控制端用于输入第一时钟信号CLK1，第一子单元021的输入端用于输入第二电源信号VGL，第一子单元021的输出端与第一节点P1相连；第一子单元021用于在第一时钟信号CLK1的控制下，将第二电源信号VGL输出到第一节点P1；第二子单元022的第一控制端与信号输入端Input相连，第二子单元022的第二控制端与输出模块04的输出端Out相连，第二子单元022的输入端用于输入第一时钟信号CLK1，第二子单元022的输出端与第一节点P1相连；第二子单元022用于在输出模块04的输出端Out和信号输入端Input的控制下，将第一时钟信号CLK1输出到第一节点P1。
具体地，本发明实施例提供的上述移位寄存器中，第一子单元可以在第一时钟信号CLK1的控制下，将第二电源信号VGL输出到第一节点P1；第二子单元可以在输出模块04的输出端Out和信号输入端Input的控制下，将第一时钟信号CLK1输出到第一节点P1，从而通过第一子单元和第二子单元可以在不同时间段将不同的信号输入到第一节点，以达到控制第一节点的电位的目的。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图2所示，第一子单元021包括：第四开关晶体管T4；第四开关晶体管T4的栅极用于输入第一时钟信号CLK1，源极用于输入第二电源信号VGL，漏极与第一节点P1相连。具体地，第四开关晶体管可以在第一时钟信号的控制下导通，导通的第四开关晶体管可以将第二电源信号输出到第一节点。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，第二子单元022包括：第五开关晶体管T5和第六开关晶体管T6；其中，第五开关晶体管T5的栅极与信号输入端Input相连，源极用于输入第一时钟信号CLK1，漏极与第六开关晶体管T6的源极相连；第六开关晶体管T6的栅极与输出模块04的输出端Out相连，漏极与第一节点P1相连。具体地，第五开关晶体管可以在信号输入端的控制下导通，导通的第五开关晶体管可以将第一时钟信号输出到第六开关晶体管的源极；第六开关晶体管可以在输出模块的输出端的控制下导通，导通的第六开关晶体管可以将第五开关晶体管的漏极输出的信号输出到第一节点。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，第二控制模块03包括：第三子单元031和第四子单元032；其中，第三子单元031的第一控制端与第一节点P1相连，第三子单元031的第二控制端和输入端用于输入第二时钟信号CLK2，第三子单元031的输出端与第三节点P3相连；第三子单元031用于在第一节点P1和第二时钟信号CLK2的控制下，将第二时钟信号CLK2输出到第三节点P3；第四子单元032的控制端与第二节点P2相连，第四子单元032的输入端用于输入第一电源信号VGH，第四子单元032的输出端与第三节点P3相连；第四子单元032用于在第二节点P2的控制下，将第一电源信号VGH输出到第三节点P3。
具体地，本发明实施例提供的上述移位寄存器中，第三子单元可以在第一节点P1和第二时钟信号CLK2的控制下，将第二时钟信号CLK2输出到第三节点P3；第四子单元可以在第二节点P2的控制下，将第一电源信号VGH输出到第三节点P3，这样通过第三子单元和第四子单元可以在不同时间段将不同的信号输入到第三节点，以达到控制第三节点的电位的目的。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，第三子单元031包括：第七开关晶体管T7、第八开关晶体管T8和第一电容C1；其中，第七开关晶体管T7的栅极与第一节点P1相连，源极用于输入第二时钟信号CLK2，漏极与第八开关晶体管T8的源极相连；第八开关晶体管T8的栅极用于输入第二时钟信号CLK2，漏极与第三节点P3相连；第一电容C1连接于第一节点P1和第七开关晶体管T7的漏极之间。具体地，第七开关晶体管可以在第一节点的控制下导通，导通的第七开关晶体管可以将第二时钟信号输出到第八开关晶体管的源极；第八开关晶体管可以在第二时钟信号的控制下导通，导通的第八开关晶体管可以将第七开关晶体管的漏极输出的信号输出到第三节点；第一电容可以用于维持第一节点的电位。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，第四子单元032包括：第九开关晶体管T9；第九开关晶体管T9的栅极与第二节点P2相连，源极用于输入第一电源信号VGH，漏极与第三节点P3相连。具体地，第九开关晶体管可以在第二节点的控制下导通，导通的第九开关晶体管可以将第一电源信号输出到第三节点。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，输出模块04包括：第一输出单元041和第二输出单元042；其中，第一输出单元041的控制端与第三节点P3相连，第一输出单元041的输入端用于输入第一电源信号VGH，第一输出单元041的输出端Out用于向对应的栅线输入扫描信号；第一输出单元041用于在第三节点P3的控制下，将第一电源信号VGH通过输出端Out输出；第二输出单元042的控制端与第二节点P2相连，第二输出单元042的输入端用于输入第二电源信号VGL，第二输出单元042的输出端Out用于向对应的栅线输入扫描信号；第二输出单元042用于在第二节点P2的控制下，将第二电源信号VGL通过输出端Out输出。
具体地，本发明实施例提供的上述移位寄存器中，第一输出单元可以在第三节点P3的控制下，将第一电源信号VGH通过输出端Out输出；第二输出单元可以在第二节点P2的控制下，将第二电源信号VGL通过输出端Out输出，这样通过第一输出单元和第二输出单元可以在不同时间段将第一电源信号和第二电源信号分时输出，实现移位寄存器正常的扫描信号输出功能。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，第一输出单元041包括：第十开关晶体管T10和第二电容C2；其中，第十开关晶体管T10的栅极与第三节点P3相连，源极用于输入第一电源信号VGH，漏极用于输出第一电源信号VGH；第二电容C2的一端用于输入第一电源信号VGH，另一端与第三节点P3相连。具体地，第十开关晶体管可以在第三节点的控制下导通，导通的第十开关晶体管可以将第一电源信号通过输出端输出；第二电容可以用于维持第三节点的电位。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，第二输出单元042包括：第十一开关晶体管T11；第十一开关晶体管T11的栅极与第二节点P2相连，源极用于输入第二电源信号VGL，漏极用于输出第二电源信号VGL。具体地，第十一开关晶体管可以在第二节点的控制下导通，导通的第十一开关晶体管可以将第二电源信号通过输出端输出。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，还包括：维持模块05；维持模块05的一端用于输入第二时钟信号CLK2，另一端与第二节点P2相连；维持模块05用于通过第二时钟信号CLK2维持第二节点P2的电位。具体地，维持模块05可以包括第三电容C3，第三电容C3的一端用于输入第二时钟信号CLK2，另一端与第二节点P2相连，即可以通过第三电容实现维持第二节点的电位。
需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。
下面结合本发明实施例提供的移位寄存器单元电路结构和工作时序对本发明实施例提供的移位寄存器单元的工作过程进行详细描述。以如图4所示的采用P型晶体管设计的移位寄存器以及图5所示的图4的输入输出时序图，对本发明实施例提供的移位寄存器单元的工作过程作以描述。具体地，选取如图5所示的输入输出时序图中的t1～t3三个阶段。下述描述中以1表示高电平信号，0表示低电平信号。
在t1阶段，CLK1＝0，CLK2＝1，Input＝1，VGL＝0，VGH＝1。由于CLK1＝0，因此，第一开关晶体管T1和第四开关晶体管T4导通，其中，导通的第一开关晶体管T1将信号输入端Input的信号输出到第二节点P2，由于Input＝1，因此第二节点P2的电位被拉高，使得第九开关晶体管T9和第十一开关晶体管T11关闭；导通的第四开关晶体管T4将第二电源信号VGL输出到第一节点P1，因此第一节点P1的电位被拉低，使得第三开关晶体管T3和第七开关晶体管T7导通，导通的第三开关晶体管T3将第一电源信号VGH输出到第二开关晶体管T2的源极，导通的第七开关晶体管T7将第二时钟信号CLK2输出到第八开关晶体管T8的源极。由于该阶段CLK2＝1和Input＝1，因此第二开关晶体管T2、第五开关晶体管T5、第八开关晶体管T8均关闭，而此阶段第三节点P3的电位没有被拉低，因此第十开关晶体管T10也关闭，输出端Out呈浮空floating状态。
在t2阶段，CLK1＝1，CLK2＝0，Input＝0，VGL＝0，VGH＝1。由于CLK2＝0和Input＝0，因此，第二开关晶体管T2、第五开关晶体管T5和第八开关晶体管T8导通。而由于CLK1＝1，第一开关晶体管T1和第四开关晶体管T4均关闭，通过第一电容的耦合自举作用使得第一节点P1的电位进一步降低，因此第一节点P1保持上一阶段的低电位状态，使得第三开关晶体管T3和第七开关晶体管T7导通。导通的第二开关晶体管T2和第三开关晶体管T3将第一电源信号VGH输出到第二节点P2，因此第二节点P2保持上一阶段的高电位，第九开关晶体管T9和第十一开关晶体管T11关闭。导通的第七开关晶体管T7和第八开关晶体管T8将第二时钟信号CLK2输出到第三节点P3，由于此阶段CLK2＝0，因此第三节点P3的电位被拉低，使得第十开关晶体管T10导通，导通的第十开关晶体管T10将第一电源信号VGH通过输出端Out输出，输出端Out的电位被拉高使得第六开关晶体管T6关闭。
在t3阶段，CLK1＝0，CLK2＝1，Input＝0，VGL＝0，VGH＝1。由于CLK1＝0和Input＝0因此，第一开关晶体管T1、第四开关晶体管T4和第五开关晶体管T5导通，其中，导通的第一开关晶体管T1将信号输入端Input的信号输出到第二节点P2，由于Input＝0，因此第二节点P2的电位被拉低，使得第九开关晶体管T9和第十一开关晶体管T11导通；导通的第九开关晶体管T9将第一电源信号VGH输出到第三节点P3，使得第三节点P3的电位被拉高，进而使得第十开关晶体管T10关闭；导通的第十一开关晶体管T11将第二电源信号VGL通过输出端Out输出；输出端Out的低电平信号可以使得第六开关晶体管T6导通，导通的第五开关晶体管T5和第六开关晶体管T6将第一时钟信号CLK1输出到第一节点P1，导通的第四开关晶体管T4将第二电源信号VGL输出到第一节点P1，因此第一节点P1保持低电平，第三开关晶体管T3和第七开关晶体管T7导通，但由于CLK2＝1，第二开关晶体管T2和第八开关晶体管T8关闭。
接下来，信号输入端Input保持低电平，即使第一时钟信号CLK1为高电平、第二时钟信号CLK2变为低电平时，使得第一时钟信号CLK1通过导通的第五开关晶体管T5和第六开关晶体管T6写入到第一节点P1，进而关闭第七开关晶体管T7，使得低电平的第二时钟信号CLK2无法写入到第三节点P3，从而输出端Out维持输出低电平信号，直到信号输入端Input的下一个高电平信号到来，将重复上述三个阶段。
基于同一发明构思，本发明实施例提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述移位寄存器，除除最后一级移位寄存器之外，其余每级移位寄存器的输出模块的输出端均向与其相邻的下一级移位寄存器的信号输入端输入触发信号。为了方便说明，图6中仅示出了八个移位寄存器，分别为第1级移位寄存器、第2级移位寄存器、第3级移位寄存器、第4级移位寄存器、第N-3级移位寄存器、第N-2级移位寄存器、第N-1级移位寄存器、第N级移位寄存器。其中，除第N级移位寄存器之外，每一级移位寄存器均向相邻的下一级移位寄存器输入触发信号。
基于同一发明构思，本发明实施例提供了一种显示面板，包括本发明实施例提供的上述栅极驱动电路。如图7所示，栅极驱动电路D设置于显示面板的周边区域，用于向显示面板的显示区AA的各栅线gate输入扫描信号，从而驱动显示面板实现图像显示。该显示面板可以应用于如图8所示的手机800，也可以应用于平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示面板解决问题的原理与栅极驱动电路相似，因此该显示面板的实施可以参见上述栅极驱动电路的实施，重复之处不再赘述。
本发明实施例提供的移位寄存器、栅极驱动电路及显示面板可应用于如图8所示的手机，或者笔记本电脑、可穿戴设备等显示装置，且以上显示装置仅为举例，本发明实施例所提供的显示面板不仅限于以上应用。
本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，该移位寄存器包括：输入模块、第一控制模块、第二控制模块和输出模块；其中，输入模块用于在第一时钟信号的控制下，将信号输入端的信号输出到第二节点；在第二时钟信号和第一节点的控制下，将第一电源信号输出到第二节点；第一控制模块用于在第一时钟信号的控制下，将第二电源信号输出到第一节点，在输出模块的输出端和信号输入端的控制下，将第一时钟信号输出到第一节点；第二控制模块用于在第一节点和第二时钟信号的控制下，将第二时钟信号输出到第三节点，在第二节点的控制下，将第一电源信号输出到第三节点；输出模块用于在第三节点的控制下，将第一电源信号通过输出端输出，在第二节点的控制下，将第二电源信号通过输出端输出。
这样，本发明实施例提供的上述移位寄存器通过输入模块、第一控制模块、第二控制模块和输出模块，可以实现向栅线输出正常的扫描信号，且该移位寄存器的电路结构相对于现有技术的移位寄存器省去了反相器的结构，电路结构简单且有助于改善信号失真的问题；另外本发明的移位寄存器中输出模块在第二节点和第三节点的控制下，在不同时间段分别输出第一电源信号和第二电源信号，可以防止第一电源信号与第二电源信号之间出现短路电流而导致发生竞争的现象。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (17)
1.一种移位寄存器，其特征在于，包括：输入模块、第一控制模块、第二控制模块和输出模块；其中，
所述输入模块的第一控制端用于输入第一时钟信号，所述输入模块的第二控制端用于输入第二时钟信号，所述输入模块的第三控制端与第一节点相连，所述输入模块的第一输入端用于输入第一电源信号，所述输入模块的第二输入端与信号输入端相连，所述输入模块的输出端与第二节点相连；所述输入模块用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点；
所述第一控制模块的第一控制端和第一输入端用于输入所述第一时钟信号，所述第一控制模块的第二控制端与所述信号输入端相连，所述第一控制模块的第三控制端与所述输出模块的输出端相连，所述第一控制模块的第二输入端用于输入第二电源信号，所述第一控制模块的输出端与所述第一节点相连；所述第一控制模块用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点，在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点；
所述第二控制模块的第一控制端与所述第一节点相连，所述第二控制模块的第二控制端和第一输入端用于输入所述第二时钟信号，所述第二控制模块的第三控制端与所述第二节点相连，所述第二控制模块的第二输入端用于输入所述第一电源信号，所述第二控制模块的输出端与第三节点相连；所述第二控制模块用于在所述第一节点和所述第二时钟信号的控制下，将所述第二时钟信号输出到所述第三节点，在所述第二节点的控制下，将所述第一电源信号输出到所述第三节点；
所述输出模块的第一控制端与所述第三节点相连，所述输出模块的第二控制端与所述第二节点相连，所述输出模块的第一输入端用于输入所述第一电源信号，所述输出模块的第二输入端用于输入所述第二电源信号，所述输出模块的输出端用于向对应的栅线输入扫描信号；所述输出模块用于在所述第三节点的控制下，将所述第一电源信号通过所述输出端输出，在所述第二节点的控制下，将所述第二电源信号通过所述输出端输出。
2.如权利要求1所述的移位寄存器，其特征在于，所述输入模块，包括：第一输入单元和第二输入单元；其中，
所述第一输入单元的控制端用于输入所述第一时钟信号，所述第一输入单元的输入端与所述信号输入端相连，所述第一输入单元的输出端与所述第二节点相连；所述第一输入单元用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；
所述第二输入单元的第一控制端用于输入所述第二时钟信号，所述第二输入单元的第二控制端与所述第一节点相连，所述第二输入单元的输入端用于输入所述第一电源信号，所述第二输入单元的输出端与所述第二节点相连；所述第二输入单元用于在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点。
3.如权利要求2所述的移位寄存器，其特征在于，所述第一输入单元，包括：第一开关晶体管；
所述第一开关晶体管的栅极用于输入所述第一时钟信号，源极与所述信号输入端相连，漏极与所述第二节点相连。
4.如权利要求2所述的移位寄存器，其特征在于，所述第二输入单元，包括：第二开关晶体管和第三开关晶体管；其中，
所述第二开关晶体管的栅极用于输入所述第二时钟信号，源极与所述第三开关晶体管的漏极相连，漏极与所述第二节点相连；
所述第三开关晶体管的栅极与所述第一节点相连，源极用于输入所述第一电源信号。
5.如权利要求1所述的移位寄存器，其特征在于，所述第一控制模块，包括：第一子单元和第二子单元；其中，
所述第一子单元的控制端用于输入所述第一时钟信号，所述第一子单元的输入端用于输入所述第二电源信号，所述第一子单元的输出端与所述第一节点相连；所述第一子单元用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点；
所述第二子单元的第一控制端与所述信号输入端相连，所述第二子单元的第二控制端与所述输出模块的输出端相连，所述第二子单元的输入端用于输入所述第一时钟信号，所述第二子单元的输出端与所述第一节点相连；所述第二子单元用于在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点。
6.如权利要求5所述的移位寄存器，其特征在于，所述第一子单元，包括：第四开关晶体管；
所述第四开关晶体管的栅极用于输入所述第一时钟信号，源极用于输入所述第二电源信号，漏极与所述第一节点相连。
7.如权利要求5所述的移位寄存器，其特征在于，所述第二子单元，包括：第五开关晶体管和第六开关晶体管；其中，
所述第五开关晶体管的栅极与所述信号输入端相连，源极用于输入所述第一时钟信号，漏极与所述第六开关晶体管的源极相连；
所述第六开关晶体管的栅极与所述输出模块的输出端相连，漏极与所述第一节点相连。
8.如权利要求1所述的移位寄存器，其特征在于，所述第二控制模块，包括：第三子单元和第四子单元；其中，
所述第三子单元的第一控制端与所述第一节点相连，所述第三子单元的第二控制端和输入端用于输入所述第二时钟信号，所述第三子单元的输出端与所述第三节点相连；所述第三子单元用于在所述第一节点和所述第二时钟信号的控制下，将所述第二时钟信号输出到所述第三节点；
所述第四子单元的控制端与所述第二节点相连，所述第四子单元的输入端用于输入所述第一电源信号，所述第四子单元的输出端与所述第三节点相连；所述第四子单元用于在所述第二节点的控制下，将所述第一电源信号输出到所述第三节点。
9.如权利要求8所述的移位寄存器，其特征在于，所述第三子单元，包括：第七开关晶体管、第八开关晶体管和第一电容；其中，
所述第七开关晶体管的栅极与所述第一节点相连，源极用于输入所述第二时钟信号，漏极与所述第八开关晶体管的源极相连；
所述第八开关晶体管的栅极用于输入所述第二时钟信号，漏极与所述第三节点相连；
所述第一电容连接于所述第一节点和所述第七开关晶体管的漏极之间。
10.如权利要求8所述的移位寄存器，其特征在于，所述第四子单元，包括：第九开关晶体管；
所述第九开关晶体管的栅极与所述第二节点相连，源极用于输入所述第一电源信号，漏极与所述第三节点相连。
11.如权利要求1所述的移位寄存器，其特征在于，所述输出模块，包括：第一输出单元和第二输出单元；其中，
所述第一输出单元的控制端与所述第三节点相连，所述第一输出单元的输入端用于输入所述第一电源信号，所述第一输出单元的输出端用于向对应的栅线输入扫描信号；所述第一输出单元用于在所述第三节点的控制下，将所述第一电源信号通过所述输出端输出；
所述第二输出单元的控制端与所述第二节点相连，所述第二输出单元的输入端用于输入所述第二电源信号，所述第二输出单元的输出端用于向对应的栅线输入扫描信号；所述第二输出单元用于在所述第二节点的控制下，将所述第二电源信号通过所述输出端输出。
12.如权利要求11所述的移位寄存器，其特征在于，所述第一输出单元，包括：第十开关晶体管和第二电容；其中，
所述第十开关晶体管的栅极与所述第三节点相连，源极用于输入所述第一电源信号，漏极用于输出所述第一电源信号；
所述第二电容的一端用于输入所述第一电源信号，另一端与所述第三节点相连。
13.如权利要求11所述的移位寄存器，其特征在于，所述第二输出单元，包括：第十一开关晶体管；
所述第十一开关晶体管的栅极与所述第二节点相连，源极用于输入所述第二电源信号，漏极用于输出所述第二电源信号。
14.如权利要求1-13任一项所述的移位寄存器，其特征在于，还包括：维持模块；
所述维持模块的一端用于输入所述第二时钟信号，另一端与所述第二节点相连；所述维持模块用于通过所述第二时钟信号维持所述第二节点的电位。
15.如权利要求14所述的移位寄存器，其特征在于，所述维持模块，包括：第三电容；
所述第三电容的一端用于输入所述第二时钟信号，另一端与所述第二节点相连。
16.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-15任一项所述的移位寄存器，除最后一级移位寄存器之外，其余每级移位寄存器的输出模块的输出端均向与其相邻的下一级移位寄存器的信号输入端输入触发信号。
17.一种显示面板，其特征在于，包括如权利要求16所述的栅极驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710202483.7A CN106847159B (zh) | 2017-03-30 | 2017-03-30 | 一种移位寄存器、栅极驱动电路及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710202483.7A CN106847159B (zh) | 2017-03-30 | 2017-03-30 | 一种移位寄存器、栅极驱动电路及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847159A CN106847159A (zh) | 2017-06-13 |
| CN106847159B true CN106847159B (zh) | 2019-11-19 |
Family
ID=59141702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710202483.7A Active CN106847159B (zh) | 2017-03-30 | 2017-03-30 | 一种移位寄存器、栅极驱动电路及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847159B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447437B (zh) * | 2018-04-02 | 2021-09-07 | 上海天马有机发光显示技术有限公司 | 发射控制电路及其驱动方法、发射控制器、显示装置 |
| CN110322824A (zh) * | 2019-05-21 | 2019-10-11 | 合肥维信诺科技有限公司 | 一种扫描驱动电路和显示面板 |
| CN111627372B (zh) * | 2020-06-30 | 2022-07-26 | 武汉天马微电子有限公司 | 一种移位寄存器及其电路、显示面板和电子设备 |
| CN112951307A (zh) * | 2021-02-08 | 2021-06-11 | 京东方科技集团股份有限公司 | 移位寄存器、控制方法、发光控制电路以及显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150078587A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 그 제조방법, 그리고 쉬프트 레지스터를 이용한 영상 표시장치 |
| CN104795106A (zh) * | 2015-04-14 | 2015-07-22 | 上海天马有机发光显示技术有限公司 | 移位寄存器及驱动方法、驱动电路、阵列基板和显示装置 |
| CN105243984A (zh) * | 2015-11-25 | 2016-01-13 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、移位寄存器及移位寄存器的驱动方法 |
| CN105405383A (zh) * | 2015-12-25 | 2016-03-16 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、移位寄存器及其驱动方法、显示装置 |
| CN105741744A (zh) * | 2016-05-12 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
| CN105810150A (zh) * | 2016-05-17 | 2016-07-27 | 信利（惠州）智能显示有限公司 | 一种移位寄存器和发光控制电路 |
| CN106486065A (zh) * | 2016-12-29 | 2017-03-08 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、寄存器、有机发光显示面板和驱动方法 |
-
2017
- 2017-03-30 CN CN201710202483.7A patent/CN106847159B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150078587A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 그 제조방법, 그리고 쉬프트 레지스터를 이용한 영상 표시장치 |
| CN104795106A (zh) * | 2015-04-14 | 2015-07-22 | 上海天马有机发光显示技术有限公司 | 移位寄存器及驱动方法、驱动电路、阵列基板和显示装置 |
| CN105243984A (zh) * | 2015-11-25 | 2016-01-13 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、移位寄存器及移位寄存器的驱动方法 |
| CN105405383A (zh) * | 2015-12-25 | 2016-03-16 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、移位寄存器及其驱动方法、显示装置 |
| CN105741744A (zh) * | 2016-05-12 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
| CN105810150A (zh) * | 2016-05-17 | 2016-07-27 | 信利（惠州）智能显示有限公司 | 一种移位寄存器和发光控制电路 |
| CN106486065A (zh) * | 2016-12-29 | 2017-03-08 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、寄存器、有机发光显示面板和驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847159A (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3611720B1 (en) | Shift register unit, gate driving circuit, and driving method | |
| CN205282054U (zh) | 一种移位寄存器单元、栅极驱动电路及显示面板 | |
| CN104978943B (zh) | 一种移位寄存器、显示面板的驱动方法及相关装置 | |
| EP3254277B1 (en) | Shift register unit, related gate driver and display apparatus, and method for driving the same | |
| CN104966506B (zh) | 一种移位寄存器、显示面板的驱动方法及相关装置 | |
| CN104821159B (zh) | 一种栅极驱动电路、显示面板及触控显示装置 | |
| CN110111831B (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
| US10593284B2 (en) | Shift register unit and method for driving same, shift register circuit and display apparatus | |
| CN105702295B (zh) | 移位寄存器单元、栅极驱动电路、显示面板及显示装置 | |
| EP3709287B1 (en) | Gate drive circuit and drive method therefor, and display device | |
| CN105427825B (zh) | 一种移位寄存器、其驱动方法及栅极驱动电路 | |
| CN112216249B (zh) | 栅极驱动电路及显示装置 | |
| CN105741744B (zh) | 一种移位寄存器单元、栅极驱动电路及显示装置 | |
| WO2017067300A1 (zh) | 一种栅极驱动电路及其驱动方法、显示面板 | |
| KR101692178B1 (ko) | 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치 | |
| CN107909959B (zh) | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 | |
| WO2016206240A1 (zh) | 移位寄存器单元及其驱动方法、移位寄存器和显示装置 | |
| CN107093414B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
| CN106847159B (zh) | 一种移位寄存器、栅极驱动电路及显示面板 | |
| CN107564459B (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
| CN105528988A (zh) | 一种栅极驱动电路、触控显示面板及显示装置 | |
| US11069274B2 (en) | Shift register unit, gate driving circuit, driving method and display apparatus | |
| CN106683607B (zh) | 一种移位寄存器、栅极驱动电路及显示面板 | |
| CN107622746B (zh) | 移位寄存单元、其驱动方法、显示面板及显示装置 | |
| CN109166542B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211019 Address after: No.8 liufangyuan Road, Dongyi Industrial Park, Donghu New Technology Development Zone, Wuhan, Hubei Province Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd. Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch Address before: Room 509, building 1, 6111 Longdong Avenue, Pudong New Area, Shanghai 201201 Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd. |
|
| TR01 | Transfer of patent right |